JPS6327789B2 - - Google Patents
Info
- Publication number
- JPS6327789B2 JPS6327789B2 JP57136400A JP13640082A JPS6327789B2 JP S6327789 B2 JPS6327789 B2 JP S6327789B2 JP 57136400 A JP57136400 A JP 57136400A JP 13640082 A JP13640082 A JP 13640082A JP S6327789 B2 JPS6327789 B2 JP S6327789B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- time
- pulse
- output
- peak detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 47
- 238000000034 method Methods 0.000 description 8
- 230000002159 abnormal effect Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 3
- 230000007704 transition Effects 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 230000002547 anomalous effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
- G11B20/1407—Digital recording or reproducing using self-clocking codes characterised by the use of two levels code representation depending on a single bit, i.e. where a one is always represented by a first code symbol while a zero is always represented by a second code symbol
- G11B20/1419—Digital recording or reproducing using self-clocking codes characterised by the use of two levels code representation depending on a single bit, i.e. where a one is always represented by a first code symbol while a zero is always represented by a second code symbol to or from biphase level coding, i.e. to or from codes where a one is coded as a transition from a high to a low level during the middle of a bit cell and a zero is encoded as a transition from a low to a high level during the middle of a bit cell or vice versa, e.g. split phase code, Manchester code conversion to or from biphase space or mark coding, i.e. to or from codes where there is a transition at the beginning of every bit cell and a one has no second transition and a zero has a second transition one half of a bit period later or vice versa, e.g. double frequency code, FM code
Description
【発明の詳細な説明】
技術分野
本発明は記録媒体から読取られるデータ信号の
復調器若しくはデコーダに関し、更に具体的に言
えば、周波数変調（Ｆ／2F符号化）方式に従つ
た記録を読取ることによつて得られるデータ信号
の復調器において誤りを検出することに関する。
復調器若しくはデコーダに関し、更に具体的に言
えば、周波数変調（Ｆ／2F符号化）方式に従つ
た記録を読取ることによつて得られるデータ信号
の復調器において誤りを検出することに関する。
背景技術
記録媒体からの読取信号について誤りを検出す
る従来技術の典型的な例は1970年８月11日に発行
された米国特許第3524164号に示されている。こ
の技術は一連のシングルシヨツトの出力によつて
定められる複数の時間枠と入力信号のトランジシ
ヨンとの関係をみて誤りを検出するものである。
但し、これは位相変調信号の復調に伴つて誤りを
検出することを意図したものであり、トランジシ
ヨンの方向をみることなどを必要としているの
で、周波数変調方式の信号の復調に際して誤りを
検出するには適していない。又、複数の時間枠の
長さは常に固定されているので、個々のビツトを
示す信号部分の長さが或る程度変動する読取信号
を取り扱う場合には、満足のいく結果を得ること
ができない。
る従来技術の典型的な例は1970年８月11日に発行
された米国特許第3524164号に示されている。こ
の技術は一連のシングルシヨツトの出力によつて
定められる複数の時間枠と入力信号のトランジシ
ヨンとの関係をみて誤りを検出するものである。
但し、これは位相変調信号の復調に伴つて誤りを
検出することを意図したものであり、トランジシ
ヨンの方向をみることなどを必要としているの
で、周波数変調方式の信号の復調に際して誤りを
検出するには適していない。又、複数の時間枠の
長さは常に固定されているので、個々のビツトを
示す信号部分の長さが或る程度変動する読取信号
を取り扱う場合には、満足のいく結果を得ること
ができない。
なお、個々のビツトを示す信号部分の長さが変
動する様な読取信号の復調を行う装置自体は周知
である。例えば、1971年12月17日に発行された特
開昭46−7037号に開示されている装置は、周波数
変調方式に従つた信号を受け取り、クロツク・ピ
ークが発生する毎に、それと１つ前のクロツク・
ピークとの間の時間間隔の２／３に等しい長さの
時間枠に定める信号を生じ、その時間枠内にピー
クが生じるか否かに応じてデータが「１」か
「０」かを判別する構成をとつている。但し、こ
れは誤りの検出は全く意図していないものであ
り、異常なピークも正しいデータを示すものとし
て検出してしまう欠点がある。
動する様な読取信号の復調を行う装置自体は周知
である。例えば、1971年12月17日に発行された特
開昭46−7037号に開示されている装置は、周波数
変調方式に従つた信号を受け取り、クロツク・ピ
ークが発生する毎に、それと１つ前のクロツク・
ピークとの間の時間間隔の２／３に等しい長さの
時間枠に定める信号を生じ、その時間枠内にピー
クが生じるか否かに応じてデータが「１」か
「０」かを判別する構成をとつている。但し、こ
れは誤りの検出は全く意図していないものであ
り、異常なピークも正しいデータを示すものとし
て検出してしまう欠点がある。
従つて、本発明の目的は周波数変調方式による
入力信号の相次ぐビツト対応部分が或る程度変動
する状況においても読取信号の異常を適確に検出
して誤りとして示す機能を有する復調器を提供す
ることである。
入力信号の相次ぐビツト対応部分が或る程度変動
する状況においても読取信号の異常を適確に検出
して誤りとして示す機能を有する復調器を提供す
ることである。
発明の概要
本発明による復調器は、相次ぐクロツク・ピー
ク及びこれらの間にデータに応じて介在するデー
タ・ピークを含む複数のピークを有する周波数変
調信号を受け取り、その相次ぐピークに応じてピ
ーク検出パルスを生じる第１の手段と、クロツ
ク・ピークに対応するピーク検出パルスに応じて
出力パルスを生じる第２の手段と、該第２の手段
から出力パルスが生じる毎に、それと１つ前の出
力パルスとの間の時間間隔Ｄを表わす出力を生じ
る第３の手段と、該第３の手段の出力を受け取
り、α、β、γを０＜α＜β＜１＜γなる関係を
有する定数として、それぞれαD、βD、γDを表
わす３つの出力を生じる第４の手段と、該第４の
手段の３つの出力に基いて、上記第２の手段の各
出力パルスの発生時点を基準点として始まりαD
に相当する長さを有する第１の時間枠を定める信
号、該第１の時間枠に続いて（β−α）Ｄに相当
する長さを有する第２の時間枠を定める信号、及
び上記基準点からみてγDに相当する時間の経過
後に始まる第３の時間枠を定める信号を生じるこ
とのできる第５の手段と、該第５の手段及び上記
第１の手段に接続されていて、第１の時間枠及び
第３の時間枠のいずれかにおいてピーク検出パル
スが生じることに応じて誤り検出信号を生じる機
能及び第２の時間枠においてピーク検出パルスが
２つ生じることに応じて誤り検出信号を生じる機
能を有する第６の手段とを含む。
ク及びこれらの間にデータに応じて介在するデー
タ・ピークを含む複数のピークを有する周波数変
調信号を受け取り、その相次ぐピークに応じてピ
ーク検出パルスを生じる第１の手段と、クロツ
ク・ピークに対応するピーク検出パルスに応じて
出力パルスを生じる第２の手段と、該第２の手段
から出力パルスが生じる毎に、それと１つ前の出
力パルスとの間の時間間隔Ｄを表わす出力を生じ
る第３の手段と、該第３の手段の出力を受け取
り、α、β、γを０＜α＜β＜１＜γなる関係を
有する定数として、それぞれαD、βD、γDを表
わす３つの出力を生じる第４の手段と、該第４の
手段の３つの出力に基いて、上記第２の手段の各
出力パルスの発生時点を基準点として始まりαD
に相当する長さを有する第１の時間枠を定める信
号、該第１の時間枠に続いて（β−α）Ｄに相当
する長さを有する第２の時間枠を定める信号、及
び上記基準点からみてγDに相当する時間の経過
後に始まる第３の時間枠を定める信号を生じるこ
とのできる第５の手段と、該第５の手段及び上記
第１の手段に接続されていて、第１の時間枠及び
第３の時間枠のいずれかにおいてピーク検出パル
スが生じることに応じて誤り検出信号を生じる機
能及び第２の時間枠においてピーク検出パルスが
２つ生じることに応じて誤り検出信号を生じる機
能を有する第６の手段とを含む。
後で説明する好適な実施例の場合、α＝0.25、
β＝0.75、γ＝1.25に選定されており、第３の手
段は計数器及び発振器によつて実現されている。
又、第４の手段はレジスタ及び倍率器によつて実
現され、第５の手段は比較器及びデコーダによつ
て実現されている。
β＝0.75、γ＝1.25に選定されており、第３の手
段は計数器及び発振器によつて実現されている。
又、第４の手段はレジスタ及び倍率器によつて実
現され、第５の手段は比較器及びデコーダによつ
て実現されている。
本発明による復調器は特に銀行において用いら
れる磁気ストライプ付き通帳やカードから読取ら
れる信号を復調するのに適している。即ち、この
様な記録媒体の読取りの際には、ヘツドと記録媒
体との相対速度の変動に起因して相次ぐビツト対
応部分の長さが変動する読取信号が生じやすく、
又、記録データは金銭の取り扱いに密接に関係し
ているので、異常な読取信号を見のがすことなく
誤りとして検出することが非常に重要なのであ
る。
れる磁気ストライプ付き通帳やカードから読取ら
れる信号を復調するのに適している。即ち、この
様な記録媒体の読取りの際には、ヘツドと記録媒
体との相対速度の変動に起因して相次ぐビツト対
応部分の長さが変動する読取信号が生じやすく、
又、記録データは金銭の取り扱いに密接に関係し
ているので、異常な読取信号を見のがすことなく
誤りとして検出することが非常に重要なのであ
る。
実施例
これから図面を参照しながら本発明の好適な実
施例について説明する。
施例について説明する。
第１図は本発明に従つて誤り検出のための構成
を組込んだ復調器の構成を示している。発振器１
は線２７に生じるデータ入力信号のビツト時間に
比して十分短い周期でパルスの系列を生じる。時
間計数器２は、このパルスを計数する機能を有す
る。後で述べる様にオア回路２２から出力が生じ
る毎に、そのときの時間計数器２のカウントはレ
ジスタ３へ転送され、そこに保持される。又、時
間計数器２は、このカウントの転送と同時にリセ
ツトされ、新たに初期値から計数を行う。
を組込んだ復調器の構成を示している。発振器１
は線２７に生じるデータ入力信号のビツト時間に
比して十分短い周期でパルスの系列を生じる。時
間計数器２は、このパルスを計数する機能を有す
る。後で述べる様にオア回路２２から出力が生じ
る毎に、そのときの時間計数器２のカウントはレ
ジスタ３へ転送され、そこに保持される。又、時
間計数器２は、このカウントの転送と同時にリセ
ツトされ、新たに初期値から計数を行う。
レジスタ３の出力側は倍率器４，５，６に接続
されている。倍率器４，５，６はレジスタ３に保
持されているカウントＰをそれぞれ0.25倍、0.75
倍、1.25倍して得られる0.25P、0.75P、1.25Pを
表わす出力を生じる。これらの出力はそれぞれ対
応する比較器７，８，９の入力となる。比較器
７，８，９は更に計数器２の増加しつつあるカウ
ントを入力としており、それと倍率器４，５，６
の出力と比較し、それぞれカウントが0.25P、
0.75P、1.25P以下のとき低レベルで、カウントが
これらの値より大きいとき高レベルになる出力
Ａ，Ｂ，Ｃを生じ、デコーダ１０へ送る。
されている。倍率器４，５，６はレジスタ３に保
持されているカウントＰをそれぞれ0.25倍、0.75
倍、1.25倍して得られる0.25P、0.75P、1.25Pを
表わす出力を生じる。これらの出力はそれぞれ対
応する比較器７，８，９の入力となる。比較器
７，８，９は更に計数器２の増加しつつあるカウ
ントを入力としており、それと倍率器４，５，６
の出力と比較し、それぞれカウントが0.25P、
0.75P、1.25P以下のとき低レベルで、カウントが
これらの値より大きいとき高レベルになる出力
Ａ，Ｂ，Ｃを生じ、デコーダ１０へ送る。
デコーダ１０は比較器７，８，９の出力Ａ，
Ｂ，Ｃを論理的に組合わせて３つの信号を線２
４，２５，２６に生じる。線２４の信号は＋
Ｃ、即ち、出力Ａが低レベルであるとき又は出力
Ｃが高レベルのとき高レベルになる。線２５の信
号はＢ・、即ち出力Ｂが高レベルであり且つ出
力Ｃが低レベルであるとき高レベルになる。線２
６の信号はＡ・、即ち、出力Ａが高レベルであ
り且つ出力Ｂが低レベルであるとき高レベルにな
る。これらの信号の関係は、後で述べる第２図に
明示されている。線２４の信号はアンド回路１８
の入力となり、線２５の信号はアンド回路１９，
２０の入力となり、線２６の信号はアンド回路１
７の入力となつている。
Ｂ，Ｃを論理的に組合わせて３つの信号を線２
４，２５，２６に生じる。線２４の信号は＋
Ｃ、即ち、出力Ａが低レベルであるとき又は出力
Ｃが高レベルのとき高レベルになる。線２５の信
号はＢ・、即ち出力Ｂが高レベルであり且つ出
力Ｃが低レベルであるとき高レベルになる。線２
６の信号はＡ・、即ち、出力Ａが高レベルであ
り且つ出力Ｂが低レベルであるとき高レベルにな
る。これらの信号の関係は、後で述べる第２図に
明示されている。線２４の信号はアンド回路１８
の入力となり、線２５の信号はアンド回路１９，
２０の入力となり、線２６の信号はアンド回路１
７の入力となつている。
線２７に与えられる入力データ信号は、磁気ス
トライプ等の記録媒体に周波数変調方式で記録さ
れているレコードを読取ることによつて得られる
信号であり、第２図の１番上に示されている様
に、相次ぐ正及び負のピークを有する。図におい
て、ｃの表示の下にあるピークはクロツク・ピー
クであり、これらのピークによつてビツト時間
T0、T1、T2等が区切られている。そして、ビツ
ト「１」を表わすビツト時間中には、ほぼ中央に
データ・ピークが生じ、ビツト「０」を表わす時
間中には、データ・ピークが生じない様になつて
いる。
トライプ等の記録媒体に周波数変調方式で記録さ
れているレコードを読取ることによつて得られる
信号であり、第２図の１番上に示されている様
に、相次ぐ正及び負のピークを有する。図におい
て、ｃの表示の下にあるピークはクロツク・ピー
クであり、これらのピークによつてビツト時間
T0、T1、T2等が区切られている。そして、ビツ
ト「１」を表わすビツト時間中には、ほぼ中央に
データ・ピークが生じ、ビツト「０」を表わす時
間中には、データ・ピークが生じない様になつて
いる。
入力データ信号を受け取るピーク検出器１１は
全てのピークを検出し、それに対応するピーク検
出パルスを生じてアンド回路１５，１６，１７，
１８及び計数器１２に与える。計数器１２は線２
８を介してリセツト信号が与えられた後、高レベ
ルの出力を維持し、ピーク検出器１１から生じる
ピーク検出パルスをＮ個受け取るとき出力を低レ
ベルにし、その後その状態に留まる様に構成され
ている。この様な計数器１２を用いるのは、読取
開始時点において発生するかもしれないノイズを
無視し、復調を開始するときの基準となるビツト
時間長を適正に測定するためである。従つて、Ｎ
は場合に応じて任意に定めることのできる値であ
り、第２図の動作例はＮ＝２とした場合に関する
ものである。即ち、２番目のピーク検出パルス４
２の発生後、データの復調が行われる。
全てのピークを検出し、それに対応するピーク検
出パルスを生じてアンド回路１５，１６，１７，
１８及び計数器１２に与える。計数器１２は線２
８を介してリセツト信号が与えられた後、高レベ
ルの出力を維持し、ピーク検出器１１から生じる
ピーク検出パルスをＮ個受け取るとき出力を低レ
ベルにし、その後その状態に留まる様に構成され
ている。この様な計数器１２を用いるのは、読取
開始時点において発生するかもしれないノイズを
無視し、復調を開始するときの基準となるビツト
時間長を適正に測定するためである。従つて、Ｎ
は場合に応じて任意に定めることのできる値であ
り、第２図の動作例はＮ＝２とした場合に関する
ものである。即ち、２番目のピーク検出パルス４
２の発生後、データの復調が行われる。
計数器１２の出力はアンド回路１５に与えられ
ると共に反転器１３によつて反転されてアンド回
路１６及び１７に与えられる。アンド回路１６は
比較器８の出力も受け取る。オア回路２２はアン
ド回路１５及び１６から生じるパルスを出力とし
てゲートする。この出力は前述の様に時間計数器
２及びレジスタ３を制御すると共にフリツプフロ
ツプ１４をリセツトするために用いられる。
ると共に反転器１３によつて反転されてアンド回
路１６及び１７に与えられる。アンド回路１６は
比較器８の出力も受け取る。オア回路２２はアン
ド回路１５及び１６から生じるパルスを出力とし
てゲートする。この出力は前述の様に時間計数器
２及びレジスタ３を制御すると共にフリツプフロ
ツプ１４をリセツトするために用いられる。
フリツプフロツプ１４はアンド回路１７からパ
ルスが生じるときセツトされる。フリツプフロツ
プ１４はセツト状態において線３２の出力を高レ
ベルにし、リセツト状態において線３３の出力を
高レベルにする。アンド回路１９及び２０は復調
したデータを示す信号を生じるためのものであ
る。アンド回路１９は線２５の信号、線３２の信
号及びアンド回路１６の出力が全て高レベルのと
きだけ高レベルになるデータ１信号を生じ、これ
はビツト「１」を示す。一方、アンド回路２０は
線２５の信号、線３３の信号及びアンド回路１６
の出力が全て高レベルのときだけ高レベルになる
データ０信号を生じ、これはビツト「０」を示
す。
ルスが生じるときセツトされる。フリツプフロツ
プ１４はセツト状態において線３２の出力を高レ
ベルにし、リセツト状態において線３３の出力を
高レベルにする。アンド回路１９及び２０は復調
したデータを示す信号を生じるためのものであ
る。アンド回路１９は線２５の信号、線３２の信
号及びアンド回路１６の出力が全て高レベルのと
きだけ高レベルになるデータ１信号を生じ、これ
はビツト「１」を示す。一方、アンド回路２０は
線２５の信号、線３３の信号及びアンド回路１６
の出力が全て高レベルのときだけ高レベルになる
データ０信号を生じ、これはビツト「０」を示
す。
アンド回路１８，２１及びオア回路２３は入力
信号が異常な状態にあるとき誤り検出信号を生じ
るために設けられている。アンド回路１８は線２
４の信号が高レベルのときピーク検出パルスをオ
ア回路２３へゲートする。オア回路２３はこれに
応じて誤り検出信号を線２９に生じる。信号＋
Ｃを入力としていることから分かる様に、アンド
回路１８は、比較器７の出力Ａが低レベルである
ことによつて定められる時間枠又は比較器９の出
力Ｃが高レベルであることによつて定められる時
間枠のいずれかにおいてピーク検出パルスが生じ
る異常な状態を検出する。
信号が異常な状態にあるとき誤り検出信号を生じ
るために設けられている。アンド回路１８は線２
４の信号が高レベルのときピーク検出パルスをオ
ア回路２３へゲートする。オア回路２３はこれに
応じて誤り検出信号を線２９に生じる。信号＋
Ｃを入力としていることから分かる様に、アンド
回路１８は、比較器７の出力Ａが低レベルである
ことによつて定められる時間枠又は比較器９の出
力Ｃが高レベルであることによつて定められる時
間枠のいずれかにおいてピーク検出パルスが生じ
る異常な状態を検出する。
一方、アンド回路２１はフリツプフロツプ１４
がセツトされている状態においてアンド回路１７
から生じるパルスをオア回路２３へゲートして、
誤り検出信号を生じさせる働きをする。結局、こ
の構成は信号Ａ・によつて定められる時間枠に
おいて２つのピーク検出パルスが生じる異常な状
態を検出する。
がセツトされている状態においてアンド回路１７
から生じるパルスをオア回路２３へゲートして、
誤り検出信号を生じさせる働きをする。結局、こ
の構成は信号Ａ・によつて定められる時間枠に
おいて２つのピーク検出パルスが生じる異常な状
態を検出する。
次に第１図の復調器の動作について、第２図乃
至第４図を参照しながら更に詳しく説明するが、
その前に、この復調器がデータを検出する判断基
準について簡単に触れておくことにする。即ち、
これは各ビツト時間の開始を示すピーク検出パル
ス、ひいてはオア回路２２の出力パルスの発生時
点を基準点として前のビツト時間の長さＤの0.25
倍に相当する時間が経過した後に始まり（0.75−
0.25）Ｄに相当する長さを有する時間枠中にピー
ク検出パルスが生じれば、ビツト「１」を示すも
のとして認識し、又、該時間枠中にピーク検出パ
ルスが生じなくて、それに続く（1.25−0.75）Ｄ
に相当する長さを有する時間枠中にピーク検出パ
ルスが生じるならば、ビツト「０」を示すものと
して認識する様に構成されている。
至第４図を参照しながら更に詳しく説明するが、
その前に、この復調器がデータを検出する判断基
準について簡単に触れておくことにする。即ち、
これは各ビツト時間の開始を示すピーク検出パル
ス、ひいてはオア回路２２の出力パルスの発生時
点を基準点として前のビツト時間の長さＤの0.25
倍に相当する時間が経過した後に始まり（0.75−
0.25）Ｄに相当する長さを有する時間枠中にピー
ク検出パルスが生じれば、ビツト「１」を示すも
のとして認識し、又、該時間枠中にピーク検出パ
ルスが生じなくて、それに続く（1.25−0.75）Ｄ
に相当する長さを有する時間枠中にピーク検出パ
ルスが生じるならば、ビツト「０」を示すものと
して認識する様に構成されている。
第２図は正常な入力信号を処理する様子を示し
ている。先ず最初、時間計数器２はビツト時間
T0の長さを測定するために、ピーク検出パルス
４１に対応するオア回路２２の出力パルスの発生
時点から次のピーク検出パルス４２に対応するオ
ア回路２２の出力パルスの発生時点まで計数す
る。この２番目の出力パルスの発生に応じて、時
間計数器２のカウントはレジスタ３へ転送され
る。同時に、計数器２はリセツトされ、新たな計
数を開始する。レジスタ３に受け入れられたカウ
ントはビツト時間T0の長さDtを表わしており、
次のビツト時間T1において利用される。なお、
ビツト時間T0中の信号部分は真のデータに先行
するプリアンブルに対応しており、データとして
は検出されないが、最初に基準となるビツト時間
長を示すことが必要であるから、このプリアンブ
ルはビツト「０」を示す様に記録されている。
ている。先ず最初、時間計数器２はビツト時間
T0の長さを測定するために、ピーク検出パルス
４１に対応するオア回路２２の出力パルスの発生
時点から次のピーク検出パルス４２に対応するオ
ア回路２２の出力パルスの発生時点まで計数す
る。この２番目の出力パルスの発生に応じて、時
間計数器２のカウントはレジスタ３へ転送され
る。同時に、計数器２はリセツトされ、新たな計
数を開始する。レジスタ３に受け入れられたカウ
ントはビツト時間T0の長さDtを表わしており、
次のビツト時間T1において利用される。なお、
ビツト時間T0中の信号部分は真のデータに先行
するプリアンブルに対応しており、データとして
は検出されないが、最初に基準となるビツト時間
長を示すことが必要であるから、このプリアンブ
ルはビツト「０」を示す様に記録されている。
ピーク検出パルス４２が生じるとき、計数器１
２が出力を低レベルにして、その後データを検出
することを可能ならしめる。
２が出力を低レベルにして、その後データを検出
することを可能ならしめる。
前述の様に倍率器４，５，６はレジスタ３に記
憶されているカウントをそれぞれ0.25倍、0.75
倍、1.25倍して比較器７，８，９に与える。比較
器７，８，９は時間計数器２のカウントが倍率器
４，５，６の出力より大きくなると高レベルの出
力Ａ，Ｂ，Ｃを生じる。
憶されているカウントをそれぞれ0.25倍、0.75
倍、1.25倍して比較器７，８，９に与える。比較
器７，８，９は時間計数器２のカウントが倍率器
４，５，６の出力より大きくなると高レベルの出
力Ａ，Ｂ，Ｃを生じる。
第２図の例では、ビツト時間T1の信号はビツ
ト「０」を表わしているので、次のピーク検出パ
ルス４３は、デコーダ１０の信号Ｂ・が高レベ
ルのとき生じる。このとき、アンド回路１６から
もパルスが生じ、且つフリツプフロツプ１４がリ
セツト状態にあるので、アンド回路２０が線３１
にデータ０信号を生じる。又、アンド回路１６か
ら生じるパルスは時間計数器２及びレジスタ３を
付勢し、カウントをレジスタ３へ転送させると共
に時間計数器２をリセツトする。倍率器４乃至６
及び比較器７乃至９のその後の動作態様は前のビ
ツト時間T1における動作態様と同じである。但
し、出力Ａ，Ｂ，Ｃのレベルが変化するタイミン
グは、ビツト時間T1の長さDt＋１を表わすカウ
ントに依存している。
ト「０」を表わしているので、次のピーク検出パ
ルス４３は、デコーダ１０の信号Ｂ・が高レベ
ルのとき生じる。このとき、アンド回路１６から
もパルスが生じ、且つフリツプフロツプ１４がリ
セツト状態にあるので、アンド回路２０が線３１
にデータ０信号を生じる。又、アンド回路１６か
ら生じるパルスは時間計数器２及びレジスタ３を
付勢し、カウントをレジスタ３へ転送させると共
に時間計数器２をリセツトする。倍率器４乃至６
及び比較器７乃至９のその後の動作態様は前のビ
ツト時間T1における動作態様と同じである。但
し、出力Ａ，Ｂ，Ｃのレベルが変化するタイミン
グは、ビツト時間T1の長さDt＋１を表わすカウ
ントに依存している。
この例では、ビツト時間T2中の信号はビツト
「１」を表わしているので、次のピーク検出パル
ス４４は信号Ａ・が高レベルの間に生じる。従
つて、アンド回路１７がパルスを生じてフリツプ
フロツプ１４をセツトする。しかしながら、この
段階では、まだ線３０にデータ１信号は生じな
い。その後、信号Ｂ・が高レベルである間にビ
ツト時間T2の終り、ひいては次のビツト時間T3
の始まりを示すピーク検出パルス４５が生じると
き、アンド回路１９の入力条件が満たされ、線３
０にデータ信号が現われる。同時にフリツプフロ
ツプ１４はオア回路２２の出力パルスによつてリ
セツトされる。又、この出力パルスに応じて時間
計数器２のカウントがレジスタ３へ転送される。
その後のビツト時間T3、T4等においても同様な
動作が行われる。第２図は正常な入力データ信号
を処理する例を示しているので、誤り検出信号は
発生しない。
「１」を表わしているので、次のピーク検出パル
ス４４は信号Ａ・が高レベルの間に生じる。従
つて、アンド回路１７がパルスを生じてフリツプ
フロツプ１４をセツトする。しかしながら、この
段階では、まだ線３０にデータ１信号は生じな
い。その後、信号Ｂ・が高レベルである間にビ
ツト時間T2の終り、ひいては次のビツト時間T3
の始まりを示すピーク検出パルス４５が生じると
き、アンド回路１９の入力条件が満たされ、線３
０にデータ信号が現われる。同時にフリツプフロ
ツプ１４はオア回路２２の出力パルスによつてリ
セツトされる。又、この出力パルスに応じて時間
計数器２のカウントがレジスタ３へ転送される。
その後のビツト時間T3、T4等においても同様な
動作が行われる。第２図は正常な入力データ信号
を処理する例を示しているので、誤り検出信号は
発生しない。
第３図は信号の１部においてピーク間隔が異常
に長くなつているときの復調器の動作を示してい
る。この様な異常な信号が生じる原因としては、
ヘツドのバウンスや記録媒体にゴミが付着してい
ることにより、記録の読取りが行われなかつたこ
となどが考えられる。ピーク検出パルス５１，５
２，５３の発生に応じた第１図の復調器の動作は
第２図について述べたものと同様である。ピーク
検出パルス５３の発生時にレジスタ３に記憶され
るカウントは、ピーク検出パルス５２と５３との
間の時間の長さDt＋１を表わしており、これに
基いてその後の比較器７乃至９の出力Ａ，Ｂ，Ｃ
のレベル変化タイミングが定められる。この例で
は、次のピーク検出パルス５４が生じるまでの時
間の長さDt＋２が1.25Dt＋１より長くなつてい
る。即ち、ピーク検出パルス５４は比較器９の出
力Ｃ、ひいては信号＋Ｃが高レベルの時間中に
発生する。従つて、アンド回路１８がピーク検出
パルス５４をゲートして、オア回路２３から誤り
検出信号を生じさせる。
に長くなつているときの復調器の動作を示してい
る。この様な異常な信号が生じる原因としては、
ヘツドのバウンスや記録媒体にゴミが付着してい
ることにより、記録の読取りが行われなかつたこ
となどが考えられる。ピーク検出パルス５１，５
２，５３の発生に応じた第１図の復調器の動作は
第２図について述べたものと同様である。ピーク
検出パルス５３の発生時にレジスタ３に記憶され
るカウントは、ピーク検出パルス５２と５３との
間の時間の長さDt＋１を表わしており、これに
基いてその後の比較器７乃至９の出力Ａ，Ｂ，Ｃ
のレベル変化タイミングが定められる。この例で
は、次のピーク検出パルス５４が生じるまでの時
間の長さDt＋２が1.25Dt＋１より長くなつてい
る。即ち、ピーク検出パルス５４は比較器９の出
力Ｃ、ひいては信号＋Ｃが高レベルの時間中に
発生する。従つて、アンド回路１８がピーク検出
パルス５４をゲートして、オア回路２３から誤り
検出信号を生じさせる。
第４図ａ及びｂは共に信号の１部においてピー
ク間隔が異常に短くなつているときの復調器の動
作を示している。この様な異常な信号は機械的な
振動等により読取時にノイズが混入したことやヘ
ツドと記録媒体との間の相対速度が急変したこと
などによるものであると考えられる。先ずａの部
分を参照する。ピーク検出パルス６２の発生時
に、それとその前のピーク検出パルス６１との間
の時間の長さDtを表わすカウントがレジスタ３
に記憶される。その後、0.25Dt時間の経過後、即
ち、出力Ａが低レベル、ひいては信号＋Ｃが高
レベルの間に次のピーク検出パルス６３が現われ
る。従つて、この場合も、アンド回路１８及びオ
ア回路２３の働きによつて誤り検出信号が発生す
る。
ク間隔が異常に短くなつているときの復調器の動
作を示している。この様な異常な信号は機械的な
振動等により読取時にノイズが混入したことやヘ
ツドと記録媒体との間の相対速度が急変したこと
などによるものであると考えられる。先ずａの部
分を参照する。ピーク検出パルス６２の発生時
に、それとその前のピーク検出パルス６１との間
の時間の長さDtを表わすカウントがレジスタ３
に記憶される。その後、0.25Dt時間の経過後、即
ち、出力Ａが低レベル、ひいては信号＋Ｃが高
レベルの間に次のピーク検出パルス６３が現われ
る。従つて、この場合も、アンド回路１８及びオ
ア回路２３の働きによつて誤り検出信号が発生す
る。
第４図ｂは適正な時間間隔Dt＋３でピーク検
出パルス７１及び７２が発生した後、そのパルス
７２の発生時点を基準として0.25Dt＋３時間の経
過の後に始まり（0.75−0.25）Dt＋３の長さを有
する時間中（即ち、信号Ａ・が高レベルの時間
中）に２つのピーク検出パルス７３及び７４が相
次いで現われる状態を示している。先ずピーク検
出パルス７３に応じてアンド回路１７がパルスを
生じてフリツプフロツプ１４をセツトする。次の
ピーク検出パルス７４が生じるときもアンド回路
１７がパルスを生じる。従つて、アンド回路２１
の入力条件が満たされ、これから生じるパルスが
オア回路２３を介して誤り検出信号として線２９
に現われる。
出パルス７１及び７２が発生した後、そのパルス
７２の発生時点を基準として0.25Dt＋３時間の経
過の後に始まり（0.75−0.25）Dt＋３の長さを有
する時間中（即ち、信号Ａ・が高レベルの時間
中）に２つのピーク検出パルス７３及び７４が相
次いで現われる状態を示している。先ずピーク検
出パルス７３に応じてアンド回路１７がパルスを
生じてフリツプフロツプ１４をセツトする。次の
ピーク検出パルス７４が生じるときもアンド回路
１７がパルスを生じる。従つて、アンド回路２１
の入力条件が満たされ、これから生じるパルスが
オア回路２３を介して誤り検出信号として線２９
に現われる。
以上の様に、本発明による復調器は、ピーク間
隔が或る程度変調する様な状況においてもデータ
の復調及び誤りの検出を適確に行うことができる
のである。なお、本発明は前述の実施例だけに限
定されるわけではなく、種々の態様で実施可能で
ある。例えば、倍率器の倍率を0.25、0.75、1.25
以外の値に選定することが考えられる。又、比較
器についても、時間計数器のカウントが倍率器の
出力より小さいときに高レベルの出力を生じる様
に構成することが可能であり、その場合には、デ
コーダ１０の論理組合わせ機能を適当に変えれば
よいのである。
隔が或る程度変調する様な状況においてもデータ
の復調及び誤りの検出を適確に行うことができる
のである。なお、本発明は前述の実施例だけに限
定されるわけではなく、種々の態様で実施可能で
ある。例えば、倍率器の倍率を0.25、0.75、1.25
以外の値に選定することが考えられる。又、比較
器についても、時間計数器のカウントが倍率器の
出力より小さいときに高レベルの出力を生じる様
に構成することが可能であり、その場合には、デ
コーダ１０の論理組合わせ機能を適当に変えれば
よいのである。
第１図は本発明に従つたエラー検出機能を有す
る復調器のブロツク図、第２図は正常な入力デー
タ信号を処理するときの第１図の復調器における
種々の信号の関係を示すタイミング図、第３図及
び第４図は異常な入力データ信号を処理するとき
の第１図の復調器における種々の信号の関係を示
すタイミング図である。 １……発振器、２……時間計数器、３……レジ
スタ、４乃至６……倍率器、７乃至９……比較
器、１０……デコーダ、１１……ピーク検出器、
１２……計数器、１３……反転器、１４……フリ
ツプフロツプ、１５乃至２１……アンド回路、２
２及び２３……オア回路。
る復調器のブロツク図、第２図は正常な入力デー
タ信号を処理するときの第１図の復調器における
種々の信号の関係を示すタイミング図、第３図及
び第４図は異常な入力データ信号を処理するとき
の第１図の復調器における種々の信号の関係を示
すタイミング図である。 １……発振器、２……時間計数器、３……レジ
スタ、４乃至６……倍率器、７乃至９……比較
器、１０……デコーダ、１１……ピーク検出器、
１２……計数器、１３……反転器、１４……フリ
ツプフロツプ、１５乃至２１……アンド回路、２
２及び２３……オア回路。
Claims (1)
- 【特許請求の範囲】 １ 相次ぐクロツク・ピーク及びこれらの間にデ
ータに応じて介在するデータ・ピークを含む複数
のピークを有する周波数変調入力信号のための復
調器において、 上記入力信号の相次ぐピークに応じてピーク検
出パルスを生じる第１の手段と、 上記ピーク検出パルスのうちの上記クロツク・
ピークに対応するものに応じて出力パルスを生じ
る第２の手段と、 上記第２の手段から上記出力パルスが生じる毎
にそれと１つ前の出力パルスとの間の時間間隔Ｄ
を表わす出力を生じる第３の手段と、 上記第３の手段の出力を受け取り、α、β、γ
を０＜α＜β＜１＜γなる関係を有する定数とし
て、それぞれαD、βD、γDを表わす３つの出力
を生じる第４の手段と、 上記第４の手段の３つの出力に基いて、上記第
２の手段の各出力パルスの発生時点を基準点とし
て始まりαDに相当する長さを有する第１の時間
枠を定める信号、該第１の時間枠に続いて（β−
α）Ｄに相当する長さを有する第２の時間枠を定
める信号、及び上記基準点からみてγDに相当す
る時間の経過後に始まる第３の時間枠を定める信
号を生じることのできる第５の手段と、 上記第１の手段及び上記第５の手段に接続され
ていて、上記第１の時間枠及び上記第３の時間枠
のいずれかにおいて上記ピーク検出パルスが生じ
ることに応じて誤り検出信号を生じる機能及び上
記第２の時間枠において上記ピーク検出パルスが
２つ生じることに応じて誤り検出信号を生じる機
能を有する第６の手段と を設けたことを特徴とするエラー検出機能を有す
る復調器。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57136400A JPS5930217A (ja) | 1982-08-06 | 1982-08-06 | 誤り検出機能を有する復調器 |
| CA000430703A CA1204870A (en) | 1982-08-06 | 1983-06-17 | Demodulator with error detecting capability |
| EP83107384A EP0100961A1 (en) | 1982-08-06 | 1983-07-27 | Demodulation with error detecting capability |
| US06/518,897 US4578720A (en) | 1982-08-06 | 1983-08-01 | Self-clocking code demodulator with error detecting capability |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57136400A JPS5930217A (ja) | 1982-08-06 | 1982-08-06 | 誤り検出機能を有する復調器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5930217A JPS5930217A (ja) | 1984-02-17 |
| JPS6327789B2 true JPS6327789B2 (ja) | 1988-06-06 |
Family
ID=15174276
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57136400A Granted JPS5930217A (ja) | 1982-08-06 | 1982-08-06 | 誤り検出機能を有する復調器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4578720A (ja) |
| EP (1) | EP0100961A1 (ja) |
| JP (1) | JPS5930217A (ja) |
| CA (1) | CA1204870A (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60202501A (ja) * | 1984-03-27 | 1985-10-14 | Comput Services Corp | 磁気カ−ドのデ−タ記録状態測定方法 |
| JPH06103581B2 (ja) * | 1985-06-25 | 1994-12-14 | 株式会社プライム | 磁気記録デ−タの分析方法 |
| US4726022A (en) * | 1986-04-30 | 1988-02-16 | International Business Machines Corporation | Method and apparatus for stressing the data window in magnetic storage devices |
| GB2243269B (en) * | 1990-04-19 | 1994-04-13 | British Broadcasting Corp | Decoding binary-coded transmissions |
| JP2962627B2 (ja) * | 1993-01-20 | 1999-10-12 | 沖電気工業株式会社 | 磁気データ読取装置 |
| JPH08201448A (ja) * | 1995-01-25 | 1996-08-09 | Sankyo Seiki Mfg Co Ltd | 周期計測判定装置 |
| EP1126398A3 (en) | 2000-01-24 | 2002-08-21 | Kabushiki Kaisha Sankyo Seiki Seisakusho | Magnetic card reader and reproduction and demodulation method |
| JP5833910B2 (ja) * | 2011-12-19 | 2015-12-16 | スターテング工業株式会社 | リコイルスタータ機構 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3524164A (en) * | 1968-01-15 | 1970-08-11 | Ibm | Detection and error checking system for binary data |
| US3631422A (en) * | 1969-02-03 | 1971-12-28 | Ibm | System for detection of data time interval measurement |
| US3590381A (en) * | 1969-03-17 | 1971-06-29 | Int Communications Corp | Digital differential angle demodulator |
| US3656064A (en) * | 1969-09-17 | 1972-04-11 | Sanders Associates Inc | Data demodulator employing comparison |
| US3760412A (en) * | 1971-07-01 | 1973-09-18 | R Barnes | Rate adaptive nonsynchronous demodulator apparatus |
| US3810235A (en) * | 1973-03-23 | 1974-05-07 | Bell Telephone Labor Inc | Adaptive data readout timing arrangement |
| JPS5198006A (ja) * | 1975-02-21 | 1976-08-28 | ||
| JPS522412A (en) * | 1975-06-24 | 1977-01-10 | Hitachi Ltd | Circuit for detecting the missing of clock pulses |
| CA1057849A (en) * | 1975-07-04 | 1979-07-03 | Toshio Kashio | Data read-write apparatus for a magnetic recording medium |
| US4037257A (en) * | 1976-02-02 | 1977-07-19 | Xerox Corporation | Data clock separator with missing clock detect |
| JPS5411260A (en) * | 1977-06-25 | 1979-01-27 | Showa Tansan Kk | Treating agent for maturing fruits |
| JPS5580867A (en) * | 1978-12-12 | 1980-06-18 | Sony Corp | Block synchronous signal extracting circuit |
| US4281356A (en) * | 1979-11-28 | 1981-07-28 | R. C. Sanders Technology Systems, Inc. | Magnetic disk memory |
| US4394695A (en) * | 1981-02-02 | 1983-07-19 | Sharp Corporation | Method and apparatus for evaluating recording systems |
-
1982
- 1982-08-06 JP JP57136400A patent/JPS5930217A/ja active Granted
-
1983
- 1983-06-17 CA CA000430703A patent/CA1204870A/en not_active Expired
- 1983-07-27 EP EP83107384A patent/EP0100961A1/en not_active Ceased
- 1983-08-01 US US06/518,897 patent/US4578720A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US4578720A (en) | 1986-03-25 |
| JPS5930217A (ja) | 1984-02-17 |
| EP0100961A1 (en) | 1984-02-22 |
| CA1204870A (en) | 1986-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4626933A (en) | Method and apparatus for qualifying data | |
| EP0700044A2 (en) | Peak shift correction circuit and magnetic storage medium playback apparatus | |
| JPS6327789B2 (ja) | ||
| US4400666A (en) | Fixed rate delay circuit | |
| US5625505A (en) | Method of and apparatus for regenerating partial-response record signal | |
| US4398154A (en) | Read channel gate generator with self-adjusting pulse width compensator | |
| US3631422A (en) | System for detection of data time interval measurement | |
| GB1595334A (en) | Information processing apparatus | |
| US3423744A (en) | Binary magnetic recording system | |
| US5694064A (en) | Peak detection circuit and magnetic storage medium playback apparatus | |
| US5583708A (en) | Circuit for detecting unrecorded portion of recording medium | |
| EP0700045A2 (en) | Reference clock generation circuit | |
| JP2798718B2 (ja) | ディジタル信号再生装置 | |
| US6107945A (en) | Correlated sampled area detector | |
| CA2120510C (en) | Circuit for detecting unrecorded portion of recording medium | |
| US4743982A (en) | Digital data separator | |
| JPH0338786B2 (ja) | ||
| JPH0230107B2 (ja) | Jikikirokuyomitorihoshiki | |
| KR950009678A (ko) | 디지탈 자기기록재생방법 및 장치 | |
| JPS58182352A (ja) | デジタルデ−タ受信回路 | |
| JPS62241176A (ja) | 再生復調装置 | |
| JPS6134306B2 (ja) | ||
| JPH0779360B2 (ja) | 誤り検出装置 | |
| JPH0736206B2 (ja) | ディジタルデータ再生回路 | |
| WO1994012982A1 (en) | Circuit for detecting unrecorded portion of recording medium |