JPH0736206B2 - ディジタルデータ再生回路 - Google Patents
ディジタルデータ再生回路Info
- Publication number
- JPH0736206B2 JPH0736206B2 JP63129452A JP12945288A JPH0736206B2 JP H0736206 B2 JPH0736206 B2 JP H0736206B2 JP 63129452 A JP63129452 A JP 63129452A JP 12945288 A JP12945288 A JP 12945288A JP H0736206 B2 JPH0736206 B2 JP H0736206B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- data
- flop
- comparator
- positive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Digital Magnetic Recording (AREA)
Description
【発明の詳細な説明】 本発明はディジタル磁気記憶装置に関し，特にそのディ
ジタルデータ再生回路に関する。
ジタルデータ再生回路に関する。
従来この種の装置，例えば磁気ディスクや磁気テープ装
置においては，ディジタルデータが記録してあるとはい
え，その再生波形は媒体上の磁化方向の変化をアナログ
波形として再生される。この再生波形は，通常，第３図
ａの如くに変化する。例えばNRZIで記録されたデータな
らば，この再生波形が示すデータ“1"の位置は波形の正
又は負のピークであるから，ディジタルデータ再生回路
はこの再生波形から第３図ｆに示すディジタル信号を取
り出すためにこの波形を第３図ｂに示すように微分し，
その交流的ゼロボルトを示す零線を横切った点が再生波
形のピーク点に対応することからこの点を検出し，これ
を第３図ｃのピーク検出ディジタル信号としていた。
置においては，ディジタルデータが記録してあるとはい
え，その再生波形は媒体上の磁化方向の変化をアナログ
波形として再生される。この再生波形は，通常，第３図
ａの如くに変化する。例えばNRZIで記録されたデータな
らば，この再生波形が示すデータ“1"の位置は波形の正
又は負のピークであるから，ディジタルデータ再生回路
はこの再生波形から第３図ｆに示すディジタル信号を取
り出すためにこの波形を第３図ｂに示すように微分し，
その交流的ゼロボルトを示す零線を横切った点が再生波
形のピーク点に対応することからこの点を検出し，これ
を第３図ｃのピーク検出ディジタル信号としていた。
媒体上磁気的なきず例えば磁性粉密度の変化があったり
再生系に電気的外来ノイズが混入すると，第３図ｇやｊ
に示すような波形変化が現われる。これはドロップイン
と呼ばれる疑似データやドロップアウトと呼ばれるデー
タの抜けを発生させる原因となるので，ディジタルデー
タ再生回路では，アナログ再生信号の振幅があるレベル
以上あることを条件づけるために該再生波形の絶対振幅
検出を行ない，与えられたスレッショルドレベルV1以上
の信号部分のピーク検出ディジタル信号のみをデータと
する回路を構成している。
再生系に電気的外来ノイズが混入すると，第３図ｇやｊ
に示すような波形変化が現われる。これはドロップイン
と呼ばれる疑似データやドロップアウトと呼ばれるデー
タの抜けを発生させる原因となるので，ディジタルデー
タ再生回路では，アナログ再生信号の振幅があるレベル
以上あることを条件づけるために該再生波形の絶対振幅
検出を行ない，与えられたスレッショルドレベルV1以上
の信号部分のピーク検出ディジタル信号のみをデータと
する回路を構成している。
第３図ｄとｅはａの波形がスレッショルドレベルV1を越
えたことを検出した信号でｄ信号の１の範囲内のピーク
検出ディジタル信号ｃの立ち上がり,e信号の１の範囲内
のｃ信号の立ち下がりがデータ位置となり，第３図ｆの
ようなディジタル再生データが得られる。さらに工夫さ
れた回路では，磁気記録のアナログ再生信号は，必ず交
番することを条件に，第３図ｇに示すスレッショルドレ
ベルV1を越えるピークg1の次に逆極性のV1を越えるピー
クg4を見つけるまで，同極性のピークg3は無視するディ
ジタルデータ再生方法を用い，スレッショルドV1は越え
るがノイズであるg3は無視できる工夫をしていた。
えたことを検出した信号でｄ信号の１の範囲内のピーク
検出ディジタル信号ｃの立ち上がり,e信号の１の範囲内
のｃ信号の立ち下がりがデータ位置となり，第３図ｆの
ようなディジタル再生データが得られる。さらに工夫さ
れた回路では，磁気記録のアナログ再生信号は，必ず交
番することを条件に，第３図ｇに示すスレッショルドレ
ベルV1を越えるピークg1の次に逆極性のV1を越えるピー
クg4を見つけるまで，同極性のピークg3は無視するディ
ジタルデータ再生方法を用い，スレッショルドV1は越え
るがノイズであるg3は無視できる工夫をしていた。
しかし上述した従来のディジタルデータ再生回路では第
３図ｈのように第３図ｇにおけるg3をh3のようにデータ
と見なしてしまったり，前記工夫を加えた回路でも，第
３図ｊに示すようにあるデータを示すピークj3の前に同
極性のノイズj2が検出されたとき，第３図ｋのようにj2
をデータと見なし，本来のデータj3に対応するk3を取り
もらした再生ディジタルデータを作成してしまってい
た。また，第３図ｌのようにデータを示すピークl2の振
幅が磁気記憶媒体の劣化や媒体とヘッド間距離の拡大な
どにより図の如く低下した場合,l2に対応するm2のデー
タは勿論l3に対応するm3のデータまでも取りもらしてし
まう問題点があった。
３図ｈのように第３図ｇにおけるg3をh3のようにデータ
と見なしてしまったり，前記工夫を加えた回路でも，第
３図ｊに示すようにあるデータを示すピークj3の前に同
極性のノイズj2が検出されたとき，第３図ｋのようにj2
をデータと見なし，本来のデータj3に対応するk3を取り
もらした再生ディジタルデータを作成してしまってい
た。また，第３図ｌのようにデータを示すピークl2の振
幅が磁気記憶媒体の劣化や媒体とヘッド間距離の拡大な
どにより図の如く低下した場合,l2に対応するm2のデー
タは勿論l3に対応するm3のデータまでも取りもらしてし
まう問題点があった。
本発明は従来のもののこのような問題点を解決し，より
正確なデータの再生が可能な磁気記憶装置のディジタル
データ再生回路を提供しようとするものである。
正確なデータの再生が可能な磁気記憶装置のディジタル
データ再生回路を提供しようとするものである。
本発明による磁気記憶装置におけるディジタルデータ再
生回路は，交番するアナログ再生信号の正の振幅が正の
第１のレベル以上であることを検出する第１のコンパレ
ータと，前記正の振幅が正の第２のレベル以上であるこ
とを検出する第２のコンパレータ２と，前記アナログ再
生信号の負の振幅が負の第１のレベル以上であることを
検出する第３のコンパレータと，前記負の信号の負の第
２のレベル以上であることを検出する第４のコンパレー
タと，前記アナログ再生信号の正負のピークのタイミン
グで第１および第３のコンパレータの出力の和と等価の
値を取り込む第１のフリップフロップ11と，前記アナロ
グ再生信号の正負のピークのタイミングで第２および第
４のコンパレータの出力を取り込む第２のフリップフロ
ップ12と，前記アナログ再生信号の正負のピークのタイ
ミングで第１若しくは第３のコンパレータの出力を取り
込む第３のフリップフロップ13と，前記第１のフリップ
フロップの出力をPLL出力のタイミングで取り込む第１
のシフトレジスタ21と，前記第２のフリップフロップの
出力をPLL出力のタイミングで取り込む第２のシフトレ
ジスタ22と，前記第３のフリップフロップの出力をPLL
出力のタイミングで取り込む第３のシフトレジスタ23
と，前記第1,第２及び第３のシフトレジスタの出力から
データを作成するデータ判断回路24とを有することを特
徴とするものである。
生回路は，交番するアナログ再生信号の正の振幅が正の
第１のレベル以上であることを検出する第１のコンパレ
ータと，前記正の振幅が正の第２のレベル以上であるこ
とを検出する第２のコンパレータ２と，前記アナログ再
生信号の負の振幅が負の第１のレベル以上であることを
検出する第３のコンパレータと，前記負の信号の負の第
２のレベル以上であることを検出する第４のコンパレー
タと，前記アナログ再生信号の正負のピークのタイミン
グで第１および第３のコンパレータの出力の和と等価の
値を取り込む第１のフリップフロップ11と，前記アナロ
グ再生信号の正負のピークのタイミングで第２および第
４のコンパレータの出力を取り込む第２のフリップフロ
ップ12と，前記アナログ再生信号の正負のピークのタイ
ミングで第１若しくは第３のコンパレータの出力を取り
込む第３のフリップフロップ13と，前記第１のフリップ
フロップの出力をPLL出力のタイミングで取り込む第１
のシフトレジスタ21と，前記第２のフリップフロップの
出力をPLL出力のタイミングで取り込む第２のシフトレ
ジスタ22と，前記第３のフリップフロップの出力をPLL
出力のタイミングで取り込む第３のシフトレジスタ23
と，前記第1,第２及び第３のシフトレジスタの出力から
データを作成するデータ判断回路24とを有することを特
徴とするものである。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例を示すブロック図である。１
はアナログ再生信号Ａの正の振幅が第１のレベルV1より
高くなったときに“1"を出力する第１のコンパレータ
で,3は負の振幅が−V1より低くなったときに“1"を出力
する第３のコンパレータである。第１および第３のコン
パレータ１および３の出力B,Cは第４および第５のＤタ
イプフリップフロップ14および15（図には簡略のためFF
14,FF15と記す。以下同様）のＤ入力およびクリア入力
にそれぞれ接続される。
はアナログ再生信号Ａの正の振幅が第１のレベルV1より
高くなったときに“1"を出力する第１のコンパレータ
で,3は負の振幅が−V1より低くなったときに“1"を出力
する第３のコンパレータである。第１および第３のコン
パレータ１および３の出力B,Cは第４および第５のＤタ
イプフリップフロップ14および15（図には簡略のためFF
14,FF15と記す。以下同様）のＤ入力およびクリア入力
にそれぞれ接続される。
６は微分器であり，アナログ再生信号Ａを電気的に微分
した信号ADを作る。５は微分器６の出力ADが負のとき
“1"を出力する第５のコンパレータで，該第４のＤタイ
プフリップフロップ14のクロック入力に接続される。第
５のＤタイプフリップフロップ15へはインバータ７を通
してそのクロック入力に接続される。第４および第５の
Ｄタイプフリップフロップ14および15の２つのＱ出力Ｇ
とＨは第１のオア回路８の入力となり，その出力Ｊは第
1,第２および第３のＤタイプフリップフロップ11,12,お
よび13のクロック入力に接続される。第３のＤタイプフ
リップフロップ13のＤ入力には第１のコンパレータ１の
出力Ｂが接続される。
した信号ADを作る。５は微分器６の出力ADが負のとき
“1"を出力する第５のコンパレータで，該第４のＤタイ
プフリップフロップ14のクロック入力に接続される。第
５のＤタイプフリップフロップ15へはインバータ７を通
してそのクロック入力に接続される。第４および第５の
Ｄタイプフリップフロップ14および15の２つのＱ出力Ｇ
とＨは第１のオア回路８の入力となり，その出力Ｊは第
1,第２および第３のＤタイプフリップフロップ11,12,お
よび13のクロック入力に接続される。第３のＤタイプフ
リップフロップ13のＤ入力には第１のコンパレータ１の
出力Ｂが接続される。
２はアナログ再生信号の正の振幅が第２のレベルV2より
高くなったとき“1"を出力する第２のコンパレータで,4
は負の振幅が第２のレベル−V2より低くなったときに
“1"を出力する第４のコンパレータである。第２および
第４のコンパレータ２および４の出力ＤとＥは第２のオ
ア回路９の入力に接続される。第２のオア回路９の出力
は，第２のＤタイプフリップフロップ12のＤ入力に接続
される。第１のＤタイプフリップフロップ11の入力は常
に“1"に固定される。
高くなったとき“1"を出力する第２のコンパレータで,4
は負の振幅が第２のレベル−V2より低くなったときに
“1"を出力する第４のコンパレータである。第２および
第４のコンパレータ２および４の出力ＤとＥは第２のオ
ア回路９の入力に接続される。第２のオア回路９の出力
は，第２のＤタイプフリップフロップ12のＤ入力に接続
される。第１のＤタイプフリップフロップ11の入力は常
に“1"に固定される。
21,22および23はいずれもシリアルインパラレルアウト
のシフトレジスタで，第３のシフトレジスタ23のシリア
ル入力は，第３のＤタイプフリップフロップ13のＱ出力
に接続される。第２のシフトレジスタ22のシリアル入力
は，第２のＤタイプフリップフロップ12のＱ出力に接続
される。第１のシフトレジスタ21のシリアル入力は，第
１のＤタイプフリップフロップ11のＱ出力に接続され
る。
のシフトレジスタで，第３のシフトレジスタ23のシリア
ル入力は，第３のＤタイプフリップフロップ13のＱ出力
に接続される。第２のシフトレジスタ22のシリアル入力
は，第２のＤタイプフリップフロップ12のＱ出力に接続
される。第１のシフトレジスタ21のシリアル入力は，第
１のＤタイプフリップフロップ11のＱ出力に接続され
る。
16はフェーズロックドループ回路（以下PLLと略す。図
面もPLLと記す。）で，オア回路８の出力Ｊの立ち上が
りに同期した位相周波数のクロックパルスを出力する。
PLL16の出力Ｋは，第1,第２および第３のシフトレジス
タ21,22および23のシフトクロック入力に接続される。
さらにPLL16の出力Ｋは，ワンショット回路17でパルス
出力ｌに変えられ，第1,第２および第３のＤタイプフリ
ップフロップ11,12,および13のクリア入力にそれぞれ接
続される。
面もPLLと記す。）で，オア回路８の出力Ｊの立ち上が
りに同期した位相周波数のクロックパルスを出力する。
PLL16の出力Ｋは，第1,第２および第３のシフトレジス
タ21,22および23のシフトクロック入力に接続される。
さらにPLL16の出力Ｋは，ワンショット回路17でパルス
出力ｌに変えられ，第1,第２および第３のＤタイプフリ
ップフロップ11,12,および13のクリア入力にそれぞれ接
続される。
第1,第２および第３のシフトレジスタ21,22,および23の
パラレル出力は，データ判断回路24に接続される。再生
デジタルデータはデータ判断回路24から出力される。
パラレル出力は，データ判断回路24に接続される。再生
デジタルデータはデータ判断回路24から出力される。
シフトレジスタのビット長は少なくともコード化による
最長“1"間間隔の２倍プラス１ビットだけあればよい。
すなわち、“0"が最大３ビットまでしか続かないコード
化理論が適用された記録方式の，そのシフトレジスタ長
は９ビットということになる。
最長“1"間間隔の２倍プラス１ビットだけあればよい。
すなわち、“0"が最大３ビットまでしか続かないコード
化理論が適用された記録方式の，そのシフトレジスタ長
は９ビットということになる。
次に第２図を参照して第１図に示す装置の動作を説明す
る。
る。
いま第２図に示すアナログ再生信号Ａが磁気記録媒体か
ら得られたとすると，第１のコンパレータ１はアナログ
再生信号Ａの第１のレベル＋V1より高い部分を検出して
第２図Ｂに示す信号を出力する。同様に第３のコンパレ
ータ３はアナログ再生信号Ａの−V1より低い部分を検出
して第２図Ｃに示す信号を出力する。全く同様に第２お
よび第４のコンパレータ２および３はそれぞれ第２図Ｄ
およびＥに示す信号を出力する。
ら得られたとすると，第１のコンパレータ１はアナログ
再生信号Ａの第１のレベル＋V1より高い部分を検出して
第２図Ｂに示す信号を出力する。同様に第３のコンパレ
ータ３はアナログ再生信号Ａの−V1より低い部分を検出
して第２図Ｃに示す信号を出力する。全く同様に第２お
よび第４のコンパレータ２および３はそれぞれ第２図Ｄ
およびＥに示す信号を出力する。
アナログ再生信号Ａを微分器６に通すと，第２図ADのア
ナログ微分信号が得られる。第５のコンパレータ５はア
ナログ微分信号ADをゼロボルトと比較して第２図Ｆに示
す信号を出力する。第４のＤタイプフリップフロップ14
は第１のコンパレータ１の出力Ｂを第５のコンパレータ
５の出力Ｆの立ち上がりでホールドする。第４のＤタイ
プフリップフロップ14は第１のコンパレータ１の出力Ｂ
の出力が“0"のときリセットされるので，第２図Ｇに示
す信号を出力する。
ナログ微分信号が得られる。第５のコンパレータ５はア
ナログ微分信号ADをゼロボルトと比較して第２図Ｆに示
す信号を出力する。第４のＤタイプフリップフロップ14
は第１のコンパレータ１の出力Ｂを第５のコンパレータ
５の出力Ｆの立ち上がりでホールドする。第４のＤタイ
プフリップフロップ14は第１のコンパレータ１の出力Ｂ
の出力が“0"のときリセットされるので，第２図Ｇに示
す信号を出力する。
同様に第５のＤタイプフリップフロップ15は，第３のコ
ンパレータ３の出力Ｃを第５のコンパレータ５の出力Ｆ
の立ち下がりでホールドして第２図Ｈに示す信号を出力
する。第１のオア回路８でＧ信号Ｈ信号は論理和をとら
れ，第２図Ｊに示す信号となる。これによりピーク信号
Ｊの立ち上がりはアナログ再生信号Ａのピークを示す信
号となる。この正又は負のピークのタイミングを作成す
る回路は、第５のコンパレータ5,微分器6,インバータ7,
オア回路8,及び第４と第５のフリップフロップ14と15で
構成される。
ンパレータ３の出力Ｃを第５のコンパレータ５の出力Ｆ
の立ち下がりでホールドして第２図Ｈに示す信号を出力
する。第１のオア回路８でＧ信号Ｈ信号は論理和をとら
れ，第２図Ｊに示す信号となる。これによりピーク信号
Ｊの立ち上がりはアナログ再生信号Ａのピークを示す信
号となる。この正又は負のピークのタイミングを作成す
る回路は、第５のコンパレータ5,微分器6,インバータ7,
オア回路8,及び第４と第５のフリップフロップ14と15で
構成される。
第３のＤタイプフリップフロップ13の入力は第１のコン
パレータ１の出力Ｂである。この信号をピーク信号Ｊの
立ち上がりでホールドした信号，つまり第３のＤタイプ
フリップフロップ13の出力が“1"のとき，そのピークが
正極性のピークであることが判別できる。
パレータ１の出力Ｂである。この信号をピーク信号Ｊの
立ち上がりでホールドした信号，つまり第３のＤタイプ
フリップフロップ13の出力が“1"のとき，そのピークが
正極性のピークであることが判別できる。
第２のＤタイプフリップフロップ12の入力は，第２のコ
ンパレータ２の出力Ｄと第４のコンパレータ４の出力Ｅ
がオア回路９で論理和をとられ，これをピーク信号Ｊの
立ち上がりでホールドした信号つまり第２のＤタイプフ
リップフロップ12の出力でそのピーク位置での振幅が第
２のレベルV2を越えているものかどうかを判別できる。
ンパレータ２の出力Ｄと第４のコンパレータ４の出力Ｅ
がオア回路９で論理和をとられ，これをピーク信号Ｊの
立ち上がりでホールドした信号つまり第２のＤタイプフ
リップフロップ12の出力でそのピーク位置での振幅が第
２のレベルV2を越えているものかどうかを判別できる。
第１のＤタイプフリップフロップ11の入力には，常に
“1"が与えてある。これをピーク信号Ｊでホールドした
信号つまり第１のＤタイプフリップフロップ11の出力は
ピークの有無を示すことになる。上記の“1"は先に述べ
た正負のピークタイミング作成回路の構成上第１のコン
パレータ１と第３のコンパレータ３の出力の和と等価と
なる。
“1"が与えてある。これをピーク信号Ｊでホールドした
信号つまり第１のＤタイプフリップフロップ11の出力は
ピークの有無を示すことになる。上記の“1"は先に述べ
た正負のピークタイミング作成回路の構成上第１のコン
パレータ１と第３のコンパレータ３の出力の和と等価と
なる。
第1,第２および第３のＤタイプフリップフロップ11,12
および13は，ピーク信号Ｊの立ち上がりに同期した位相
周波数のクロックを作成するPLL16の出力Ｋの立ち上が
りからＤタイプフリップフロップをリセットするのに十
分かつ最小のパルス幅を出力するワンショット回路17の
出力Ｌでリセットされる。従って１つのピークに対応す
る信号は,1ビットセルの終りでリセットされることにな
る。リセットされる直前の第1,第2,および第３のＤタイ
プフリップフロップの出力はPLL16の出力Ｋの立ち上が
りで第1,第２および第３のシフトレジスタ21,22および2
3にそれぞれ取り込まれる。
および13は，ピーク信号Ｊの立ち上がりに同期した位相
周波数のクロックを作成するPLL16の出力Ｋの立ち上が
りからＤタイプフリップフロップをリセットするのに十
分かつ最小のパルス幅を出力するワンショット回路17の
出力Ｌでリセットされる。従って１つのピークに対応す
る信号は,1ビットセルの終りでリセットされることにな
る。リセットされる直前の第1,第2,および第３のＤタイ
プフリップフロップの出力はPLL16の出力Ｋの立ち上が
りで第1,第２および第３のシフトレジスタ21,22および2
3にそれぞれ取り込まれる。
シフトレジスタに取り込まれた極性，振幅およびピーク
の有無情報からデータ判断回路はデータを作成するので
あるが，先ず第４図を参照してその原理を説明する。ア
ナログ再生信号の波形は記憶媒体材料，記録方式，記録
密度，再生ヘッド，再生回路などによってそれぞれ特徴
に差がでるのでいちがいに決め付けられないが，例えば
第４図（ａ）の場合，第２のレベルV2を越える振幅を示
す部分でのピーク4a-a,4a-cはデータに間違いないとす
る。そのときは第１のレベルV1は越えたが第２のレベル
V2に達しないピーク4a-bはデータでない。つまりノイズ
ということになるが,4a-bの時間的な前後の関係を見る
と，第２のレベルV2を越す4a-bとは逆極性のピークが双
方に存在している。
の有無情報からデータ判断回路はデータを作成するので
あるが，先ず第４図を参照してその原理を説明する。ア
ナログ再生信号の波形は記憶媒体材料，記録方式，記録
密度，再生ヘッド，再生回路などによってそれぞれ特徴
に差がでるのでいちがいに決め付けられないが，例えば
第４図（ａ）の場合，第２のレベルV2を越える振幅を示
す部分でのピーク4a-a,4a-cはデータに間違いないとす
る。そのときは第１のレベルV1は越えたが第２のレベル
V2に達しないピーク4a-bはデータでない。つまりノイズ
ということになるが,4a-bの時間的な前後の関係を見る
と，第２のレベルV2を越す4a-bとは逆極性のピークが双
方に存在している。
ディジタル磁気記録の場合，磁化方向の変化点をデータ
に対応させるので，例えばＳからＮへの磁化方向変化の
あとには必ずＮからＳへの変化がなければならず，これ
に相当するアナログ再生信号は正負極性に交番すること
が広く知られている。従って4a-b部の前後の4a-a,4a-c
部がどちらも逆極性であり，第２のレベルV2を越える十
分な振幅をもっているからこの２つはデータに間違いな
いことになり，そうすると前記交番の原則より4a-b部も
データでなければならないことになる。こういう部分で
は第２のレベルV2を越えないピークでもデータと判断し
て出力する。
に対応させるので，例えばＳからＮへの磁化方向変化の
あとには必ずＮからＳへの変化がなければならず，これ
に相当するアナログ再生信号は正負極性に交番すること
が広く知られている。従って4a-b部の前後の4a-a,4a-c
部がどちらも逆極性であり，第２のレベルV2を越える十
分な振幅をもっているからこの２つはデータに間違いな
いことになり，そうすると前記交番の原則より4a-b部も
データでなければならないことになる。こういう部分で
は第２のレベルV2を越えないピークでもデータと判断し
て出力する。
このときの各シフトレジスタの内容を第４図（ｂ）に示
す。T0は判断すべき評価ビットである。TO点におけるレ
ジスタの内容からこのピークはデータと認めるべき十分
な振幅を持たない負極性のパルスであることがわかる。
この点は第４図（ａ）の4a-bに当たる。このビットがデ
ータであるかノイズであるかを判断するために，このビ
ットの時間的に前後するビットの関係を見てみる。Ｔ＋
２点における各レジスタの内容から，前方のピークは正
極性の十分な振幅を持っていることがわかる。この点は
第４図（ａ）の4a-aに当たる。後方のＴ−４点における
各レジスタの内容によると，ここにも正極性の十分な振
幅を持つピークがあることがわかる。この点は第４図
（ａ）の4a-cである。従つてデータ判断回路24はTO点に
おけるピークはデータであると判断し，データを出力す
る。
す。T0は判断すべき評価ビットである。TO点におけるレ
ジスタの内容からこのピークはデータと認めるべき十分
な振幅を持たない負極性のパルスであることがわかる。
この点は第４図（ａ）の4a-bに当たる。このビットがデ
ータであるかノイズであるかを判断するために，このビ
ットの時間的に前後するビットの関係を見てみる。Ｔ＋
２点における各レジスタの内容から，前方のピークは正
極性の十分な振幅を持っていることがわかる。この点は
第４図（ａ）の4a-aに当たる。後方のＴ−４点における
各レジスタの内容によると，ここにも正極性の十分な振
幅を持つピークがあることがわかる。この点は第４図
（ａ）の4a-cである。従つてデータ判断回路24はTO点に
おけるピークはデータであると判断し，データを出力す
る。
次に第４図（ｄ）に示しシフトレジスタの内容を参照し
てデータ判別を行なってみる。判断すべき評価ビットで
あるTO点における各レジスタ内容から，このピークはデ
ータと認められる十分な振幅を持たない正極性ピークで
あることがわかる。これだけではこのビットをノイズと
して捨て去るか，データとして出力するか判断しがた
い。そこで時間的に前方にあるピークＴ＋３のレジスタ
内容を参照する。ここからはデータと認めるに十分な正
極性のデータがあったことがわかる。TOとＴ＋３からこ
の２つは同極性であり，前記磁気記録の交番性からどち
らかはデータでない。Ｔ＋３では十分な振幅が検出され
ているからこちらの方が正しいデータであろうことがわ
かる。
てデータ判別を行なってみる。判断すべき評価ビットで
あるTO点における各レジスタ内容から，このピークはデ
ータと認められる十分な振幅を持たない正極性ピークで
あることがわかる。これだけではこのビットをノイズと
して捨て去るか，データとして出力するか判断しがた
い。そこで時間的に前方にあるピークＴ＋３のレジスタ
内容を参照する。ここからはデータと認めるに十分な正
極性のデータがあったことがわかる。TOとＴ＋３からこ
の２つは同極性であり，前記磁気記録の交番性からどち
らかはデータでない。Ｔ＋３では十分な振幅が検出され
ているからこちらの方が正しいデータであろうことがわ
かる。
さらにＴ−４を参照すると，ここでは逆極性の十分な振
幅があることがわかる。Ｔ＋3,TO,T−４から総合的にTO
のピークを評価すると，このピークはＴ＋３のデータと
Ｔ−４のデータの間に生じたノイズであることが判断で
き，データは出力しない。このレジスタの内容に対応す
るアナログ再生波形を第４図（ｃ）に示す。4c-aと4c-c
はデータとして十分な振幅を持つ相反する極性のピーク
であるから,4c-bはノイズであることが判断できる。
幅があることがわかる。Ｔ＋3,TO,T−４から総合的にTO
のピークを評価すると，このピークはＴ＋３のデータと
Ｔ−４のデータの間に生じたノイズであることが判断で
き，データは出力しない。このレジスタの内容に対応す
るアナログ再生波形を第４図（ｃ）に示す。4c-aと4c-c
はデータとして十分な振幅を持つ相反する極性のピーク
であるから,4c-bはノイズであることが判断できる。
このようなデータ判断回路24は，ピークが存在する箇所
に対応する各シフトレジスタビットを見て前もって設定
された判断条件を満足したときに出力を出す。判断条件
は各シフトレジスタに対応するようにその考えられる組
合わせをビットパターンテーブルとして，アナログ再生
信号の特徴に合わせてプログラムしておき，これと比較
対象させる方法をとると処理が速くなる。パターンは前
記のように再生系構成の違いにより再生波形の特徴が異
るので，ここで規定するものではない。
に対応する各シフトレジスタビットを見て前もって設定
された判断条件を満足したときに出力を出す。判断条件
は各シフトレジスタに対応するようにその考えられる組
合わせをビットパターンテーブルとして，アナログ再生
信号の特徴に合わせてプログラムしておき，これと比較
対象させる方法をとると処理が速くなる。パターンは前
記のように再生系構成の違いにより再生波形の特徴が異
るので，ここで規定するものではない。
このデータ判断回路24は具体的にはROM,プログラマブル
ロジックアレイなどを用いて構成されている。データ転
送スピードが遅い場合はマイクロプロセッサによって構
成してもよい。
ロジックアレイなどを用いて構成されている。データ転
送スピードが遅い場合はマイクロプロセッサによって構
成してもよい。
このようにすると，アナログ再生信号波形の特徴をディ
ジタル地で記憶し，データかノイズかが判別しにくいレ
ベルの信号があった場合，その前後の波形振幅の条件を
参照してより正しいデータの再生を行ない，パリティチ
ェック等の冗長コードを用いたエラーチェック，エラー
訂正回路の負担を小さくし，効率的かつより正確なデー
タ再生ができる。
ジタル地で記憶し，データかノイズかが判別しにくいレ
ベルの信号があった場合，その前後の波形振幅の条件を
参照してより正しいデータの再生を行ない，パリティチ
ェック等の冗長コードを用いたエラーチェック，エラー
訂正回路の負担を小さくし，効率的かつより正確なデー
タ再生ができる。
以上説明したように，本発明はアナログ再生信号の特徴
をディジタル値で記憶し，データかノイズかが判別しに
くいレベルの信号があった場合，その前後の波形の振幅
の条件を参照して正しいデータの再生を行ない，より正
確な再生ができる効果がある。
をディジタル値で記憶し，データかノイズかが判別しに
くいレベルの信号があった場合，その前後の波形の振幅
の条件を参照して正しいデータの再生を行ない，より正
確な再生ができる効果がある。
第１図は本発明の一実施例を示すブロック図。第２図は
本発明の一実施例の動作を示すタイムチャート，第３図
は従来例の動作を示すタイムチャート，第４図は本発明
の一実施例の動作におけるアナログ再生信号とシフトレ
ジスタの内容の関係を示す図である。 記号の説明:1,2,3,4,5は第1,第2,第3,第4,第５のコンパ
レータ,6は微分器,7はインバータ,8,9はオア回路,11,1
2,13,14,15は第1,第2,第3,第4,第５のＤフリップフロッ
プ（FF）,16はフェーズロックドループ回路（PLL）,17
はワンショット回路,21,22,23は第1,第2,第３のシフト
レジスタ,24はデータ判断回路をそれぞれあらわしてい
る。
本発明の一実施例の動作を示すタイムチャート，第３図
は従来例の動作を示すタイムチャート，第４図は本発明
の一実施例の動作におけるアナログ再生信号とシフトレ
ジスタの内容の関係を示す図である。 記号の説明:1,2,3,4,5は第1,第2,第3,第4,第５のコンパ
レータ,6は微分器,7はインバータ,8,9はオア回路,11,1
2,13,14,15は第1,第2,第3,第4,第５のＤフリップフロッ
プ（FF）,16はフェーズロックドループ回路（PLL）,17
はワンショット回路,21,22,23は第1,第2,第３のシフト
レジスタ,24はデータ判断回路をそれぞれあらわしてい
る。
Claims (1)
- 【請求項１】交番するアナログ再生信号の正の振幅が正
の第１のレベル以上であることを検出する第１のコンパ
レータと，前記正の振幅が正の第２のレベル以上である
ことを検出する第２のコンパレータと，前記アナログ再
生信号の負の振幅が負の第１のレベル以上であることを
検出する第３のコンパレータと，前記負の信号の負の第
２のレベル以上であることを検出する第４のコンパレー
タと，前記アナログ再生信号の正負のピークのタイミン
グで第１および第３のコンパレータの出力の和と等価の
取り込む第１のフリップフロップと，前記アナログ再生
信号の正負のピークのタイミングで第２および第４のコ
ンパレータの出力を取り込む第２のフリップフロップ
と，前記アナログ再生信号の正負のピークのタイミング
で第１若しくは第３のコンパレータの出力を取り込む第
３のフリップフロップと，前記第１のフリップフロップ
の出力をPLL出力のタイミングで取り込む第１のシフト
レジスタと，前記第２のフリップフロップの出力をPLL
出力のタイミングで取り込む第２のシフトレジスタと，
前記第３のフリップフロップの出力をPLL出力のタイミ
ングで取り込む第３のシフトレジスタと，前記第1,第２
及び第３のシフトレジスタの出力からデータを作成する
データ判断回路とを有することを特徴とする，磁気記憶
装置のディジタルデータ再生回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63129452A JPH0736206B2 (ja) | 1988-05-28 | 1988-05-28 | ディジタルデータ再生回路 |
| EP89109617A EP0344669B1 (en) | 1988-05-28 | 1989-05-29 | Digital data reproducing circuit for a magnetic recording apparatus |
| DE68917526T DE68917526T2 (de) | 1988-05-28 | 1989-05-29 | Wiedergabeschaltung für digitale Daten für ein magnetisches Aufzeichnungsverfahren. |
| US07/358,956 US5089821A (en) | 1988-05-28 | 1989-05-30 | Digital data reproducing circuit for a magnetic recording apparatus of reproducing digital data without being affected by capable external noise, drop-ins, and drop-outs |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63129452A JPH0736206B2 (ja) | 1988-05-28 | 1988-05-28 | ディジタルデータ再生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01300408A JPH01300408A (ja) | 1989-12-04 |
| JPH0736206B2 true JPH0736206B2 (ja) | 1995-04-19 |
Family
ID=15009835
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63129452A Expired - Lifetime JPH0736206B2 (ja) | 1988-05-28 | 1988-05-28 | ディジタルデータ再生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0736206B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6331073A (ja) * | 1986-07-25 | 1988-02-09 | Hitachi Ltd | 磁気記録装置の信号再生回路 |
-
1988
- 1988-05-28 JP JP63129452A patent/JPH0736206B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6331073A (ja) * | 1986-07-25 | 1988-02-09 | Hitachi Ltd | 磁気記録装置の信号再生回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01300408A (ja) | 1989-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3453006B2 (ja) | 位相同期回路及びディジタル信号再生装置 | |
| US5848040A (en) | Data reproducing apparatus and method | |
| JPH0877502A (ja) | ピークシフト補正回路およびそれを使用した磁気記録媒体再生装置 | |
| US3670249A (en) | Sampling decoder for delay modulation signals | |
| KR100217146B1 (ko) | 자기매체 데이타 기억시스템에서의 펄스검출을 위한 적합화 방법 및 장치 | |
| US5231544A (en) | Method and apparatus for signal detection in a magnetic recording and reproducing apparatus | |
| US3821716A (en) | Method and apparatus for recovering data in an nrzi recording system | |
| KR100229242B1 (ko) | 데이터재생장치 | |
| EP0344669B1 (en) | Digital data reproducing circuit for a magnetic recording apparatus | |
| JPH0158579B2 (ja) | ||
| JPH0736206B2 (ja) | ディジタルデータ再生回路 | |
| JPS6327789B2 (ja) | ||
| US4544963A (en) | Read signal detection in ternary 3PM magnetic recording | |
| KR100339347B1 (ko) | 디브이씨알(dvcr)의데이타복원장치 | |
| JPH0738244B2 (ja) | データ再生回路 | |
| JPH0879059A (ja) | 基準クロック発生回路 | |
| JPH0738245B2 (ja) | データ再生回路 | |
| JP3620411B2 (ja) | 位相エラー検出装置 | |
| JPH0877503A (ja) | ピーク検出回路およびそれを使用した記録媒体再生装置 | |
| JP2912402B2 (ja) | 磁気記録再生装置における信号検出回路 | |
| KR940000681B1 (ko) | 디지탈 신호의 에러 정정회로 | |
| JP3276700B2 (ja) | ディスクのデータ記録方法およびディスクのデータ記録再生方法 | |
| JP2940406B2 (ja) | 位相比較回路及びｐｌｌ回路 | |
| JPH0779360B2 (ja) | 誤り検出装置 | |
| JP2529325B2 (ja) | スライス回路 |