JPH0738245B2 - データ再生回路 - Google Patents
データ再生回路Info
- Publication number
- JPH0738245B2 JPH0738245B2 JP63222292A JP22229288A JPH0738245B2 JP H0738245 B2 JPH0738245 B2 JP H0738245B2 JP 63222292 A JP63222292 A JP 63222292A JP 22229288 A JP22229288 A JP 22229288A JP H0738245 B2 JPH0738245 B2 JP H0738245B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- signal
- comparator
- level
- amplitude
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Digital Magnetic Recording (AREA)
Description
【発明の詳細な説明】 本発明はデジタル磁気記憶装置に関し特にそのデジタル
データ再生回路に関する。
データ再生回路に関する。
従来この種の装置例えば磁気ディスクや磁気テープ装置
においては，デジタルデータが記録してあるとはいえ，
その再生波形は媒体上の磁化方向の変化を示すアナログ
波形として再生される。
においては，デジタルデータが記録してあるとはいえ，
その再生波形は媒体上の磁化方向の変化を示すアナログ
波形として再生される。
第３図のａがこの再生波形を示すものである。例えばNR
ZIで記録されたデータならば，この再生波形が示すデー
タ“1"の位置は波形の正又は負のピークであるから，デ
ジタルデータ再生回路はこの波形を微分し（微分波形
ｂ），その交流的ゼロボルトを横切った点が再生波形の
ピーク点に対応することから，この点をコンパレータな
どで検出しデジタル化してこれをピーク検出デジタル信
号ｃとしていた。
ZIで記録されたデータならば，この再生波形が示すデー
タ“1"の位置は波形の正又は負のピークであるから，デ
ジタルデータ再生回路はこの波形を微分し（微分波形
ｂ），その交流的ゼロボルトを横切った点が再生波形の
ピーク点に対応することから，この点をコンパレータな
どで検出しデジタル化してこれをピーク検出デジタル信
号ｃとしていた。
媒体上磁気的なキズ例えば磁性粉密度の急激な変化があ
ったり再生系に電気的外来ノイズが混入するようなこと
があると，第３図g,jやｌに示すような波形変化が現わ
れる。これはドロップインと呼ばれる疑似データ又ドロ
ップアウトと呼ばれるデータの欠落を発生させる原因と
なるので，デジタルデータ再生回路ではアナログ再生信
号の振幅が該ノイズと区別できるレベル以上あることを
条件づけるために該再生波形の絶対振幅検出を行ない，
この振幅検出信号とピーク検出デジタル信号とから与え
られた該レベルV1以上の信号部分のピーク検出デジタル
信号のみをデータとする回路を構成していた。これを図
で示すと，第３図ｄとｅはａの波形が該レベルV1を越え
たことを検出した信号でｄ信号の“1"の範囲内のｃ信号
の立ち上がりｅ信号の“1"の区間のｃ信号の立ち下がり
がデータ位置となり第３図ｆの如きデジタル再生データ
が得られる。
ったり再生系に電気的外来ノイズが混入するようなこと
があると，第３図g,jやｌに示すような波形変化が現わ
れる。これはドロップインと呼ばれる疑似データ又ドロ
ップアウトと呼ばれるデータの欠落を発生させる原因と
なるので，デジタルデータ再生回路ではアナログ再生信
号の振幅が該ノイズと区別できるレベル以上あることを
条件づけるために該再生波形の絶対振幅検出を行ない，
この振幅検出信号とピーク検出デジタル信号とから与え
られた該レベルV1以上の信号部分のピーク検出デジタル
信号のみをデータとする回路を構成していた。これを図
で示すと，第３図ｄとｅはａの波形が該レベルV1を越え
たことを検出した信号でｄ信号の“1"の範囲内のｃ信号
の立ち上がりｅ信号の“1"の区間のｃ信号の立ち下がり
がデータ位置となり第３図ｆの如きデジタル再生データ
が得られる。
さらに工夫された回路では，磁気記録のアナログ再生信
号は，必ず交番することを条件に加えて第３図ｇの如く
該レベルV1を越えるピークg1がデータであったとき次に
は逆極性のピークが現れるはずだから,1つ前のピークの
極性を記憶しておき１つ前と同極性のピークg3は無視
し，逆極性になったピークg4はデータとするデジタルデ
ータ再生方法を用い，ノイズg3を無視しているものもあ
った。
号は，必ず交番することを条件に加えて第３図ｇの如く
該レベルV1を越えるピークg1がデータであったとき次に
は逆極性のピークが現れるはずだから,1つ前のピークの
極性を記憶しておき１つ前と同極性のピークg3は無視
し，逆極性になったピークg4はデータとするデジタルデ
ータ再生方法を用い，ノイズg3を無視しているものもあ
った。
しかし上述した従来のデジタルデータ再生回路では，第
３図ｈのように第３図ｇにおけるピークg3をデータh3と
見なしてしまう欠点があった。交番性チェックを加えた
回路では前記データh3は取り除けるが，第３図ｊに示す
ようにあるデータとすべきピークj3の前に同極性のノイ
ズj2が検出されたときには，第３図ｋのようにj2の方を
データk2と見なしてしまって，本来のデータk3を取りも
らした再生デジタルデータを作成してしまうことがあっ
た。
３図ｈのように第３図ｇにおけるピークg3をデータh3と
見なしてしまう欠点があった。交番性チェックを加えた
回路では前記データh3は取り除けるが，第３図ｊに示す
ようにあるデータとすべきピークj3の前に同極性のノイ
ズj2が検出されたときには，第３図ｋのようにj2の方を
データk2と見なしてしまって，本来のデータk3を取りも
らした再生デジタルデータを作成してしまうことがあっ
た。
また第３図ｌのようにデータを示すピークl2の振幅が磁
気記憶媒体の劣化や媒体とヘッド間距離の拡大などによ
り図の如くノイズと同じレベルにまで低下してしまった
場合，l2に対応するm2のデータは勿論ドロップするし，
交番性チェックによってピークl3のデータm3までも取り
もらしてしまう欠点があった。
気記憶媒体の劣化や媒体とヘッド間距離の拡大などによ
り図の如くノイズと同じレベルにまで低下してしまった
場合，l2に対応するm2のデータは勿論ドロップするし，
交番性チェックによってピークl3のデータm3までも取り
もらしてしまう欠点があった。
本発明のデータ再生回路は交番するアナログ再生信号
の，正の振幅が正の第１のレベル以上あることを検出す
る第１のコンパレータと，負の振幅が負の第１のレベル
以上あることを検出する第２のコンパレータと，正の振
幅が正の第２のレベル以上であることを検出する第３の
コンパレータと，負の振幅が負の第２のレベル以上ある
ことを検出する第４のコンパレータと，前記アナログ再
生信号の正負のピークのタイミングにフェーズロックさ
れたクロック信号で第１および第２のコンパレータの出
力を取り込みシフトする第１のシフトレジスタと，同じ
く該クロック信号で第３および第４のコンパレータの出
力を取り込みシフトする第２のシフトレジスタと，同じ
く該クロック信号で第１若しくは第２のコンパレータの
出力を取り込みシフトする第３のシフトレジスタと，第
1,第2,第３のシフトレジスタの出力からデータを作成す
る判別器とを有している。
の，正の振幅が正の第１のレベル以上あることを検出す
る第１のコンパレータと，負の振幅が負の第１のレベル
以上あることを検出する第２のコンパレータと，正の振
幅が正の第２のレベル以上であることを検出する第３の
コンパレータと，負の振幅が負の第２のレベル以上ある
ことを検出する第４のコンパレータと，前記アナログ再
生信号の正負のピークのタイミングにフェーズロックさ
れたクロック信号で第１および第２のコンパレータの出
力を取り込みシフトする第１のシフトレジスタと，同じ
く該クロック信号で第３および第４のコンパレータの出
力を取り込みシフトする第２のシフトレジスタと，同じ
く該クロック信号で第１若しくは第２のコンパレータの
出力を取り込みシフトする第３のシフトレジスタと，第
1,第2,第３のシフトレジスタの出力からデータを作成す
る判別器とを有している。
次に本発明について図面を参照して説明する。
第１図は本発明一実施例を示すブロック図である。第１
図において,1はアナログ再生信号Ａの正の振幅が第１の
レベルV1より高くなったときに“1"を出力する第１のコ
ンパレータであり,2は負の振幅が−V1より低くなったと
きに“1"を出力する第２のコンパレータである。第１お
よび第２のコンパレータ１および２の出力は第１のオア
回路８の入力に接続される。
図において,1はアナログ再生信号Ａの正の振幅が第１の
レベルV1より高くなったときに“1"を出力する第１のコ
ンパレータであり,2は負の振幅が−V1より低くなったと
きに“1"を出力する第２のコンパレータである。第１お
よび第２のコンパレータ１および２の出力は第１のオア
回路８の入力に接続される。
６は微分器でありアナログ再生信号Ａを電気的に微分し
た信号を作る。７は微分器６の出力が負のとき“1"を出
力する第５のコンパレータで，この出力はピークディテ
クタ５に接続される。
た信号を作る。７は微分器６の出力が負のとき“1"を出
力する第５のコンパレータで，この出力はピークディテ
クタ５に接続される。
３はアナログ再生信号の正の振幅が第２のレベルV2より
高くなったときに“1"を出力する第３のコンパレータ
で,4は負の振幅が第２のレベル−V2より低くなったとき
に“1"を出力する第４のコンパレータである。第３およ
び第４のコンパレータ３および４の出力はピークディテ
クタ５と第２のオア回路９の入力に接続される。
高くなったときに“1"を出力する第３のコンパレータ
で,4は負の振幅が第２のレベル−V2より低くなったとき
に“1"を出力する第４のコンパレータである。第３およ
び第４のコンパレータ３および４の出力はピークディテ
クタ５と第２のオア回路９の入力に接続される。
10,11および12は第1,第2,第３のシリアルインパラレル
アウトのシフトレジスタで，第１のシフトレジスタ10の
シリアル入力は第１のオア回路８の出力に接続される。
第２のシフトレジスタ11のシリアル入力は第２のオア回
路９の出力に接続される。第３のシフトレジスタ12のシ
リアル入力は第１のコンパレータ１の出力に接続され
る。この入力は第２のコンパレータ２の出力でも良い。
アウトのシフトレジスタで，第１のシフトレジスタ10の
シリアル入力は第１のオア回路８の出力に接続される。
第２のシフトレジスタ11のシリアル入力は第２のオア回
路９の出力に接続される。第３のシフトレジスタ12のシ
リアル入力は第１のコンパレータ１の出力に接続され
る。この入力は第２のコンパレータ２の出力でも良い。
13はフェーズロックドループ回路（以下PLLと略す）で
ピークディテクタ５の出力に同期した位相と周波数のク
ロックパルスを出力する。PLL13の出力は第1,第２およ
び第３のシフトレジスタ10,11および12のシフトクロッ
ク入力に接続される。第1,第２および第３のシフトレジ
スタのパラレル出力はデータ判別器14に接続される。再
生デジタルデータはデータ判別器14から出力される。シ
フトレジスタのビット長は少なくともコード化による最
長“1"間々隔の２倍プラス１ビットだけあればよい。例
えば“0"が最大３ビットまでしか続かないコード化理論
が適用された記録方式の場合そのシフトレジスタ長は９
ビット以上ということになる。
ピークディテクタ５の出力に同期した位相と周波数のク
ロックパルスを出力する。PLL13の出力は第1,第２およ
び第３のシフトレジスタ10,11および12のシフトクロッ
ク入力に接続される。第1,第２および第３のシフトレジ
スタのパラレル出力はデータ判別器14に接続される。再
生デジタルデータはデータ判別器14から出力される。シ
フトレジスタのビット長は少なくともコード化による最
長“1"間々隔の２倍プラス１ビットだけあればよい。例
えば“0"が最大３ビットまでしか続かないコード化理論
が適用された記録方式の場合そのシフトレジスタ長は９
ビット以上ということになる。
いま第２図に示すアナログ再生信号Ａが磁気記憶媒体か
ら得られたとしよう。第１のコンパレータ１はアナログ
再生信号Ａの第１のレベル＋V1より高い部分を検出して
第２図ｂに示す信号を出力する。これを正の低レベル検
出信号と呼ぶ。同様に第２のコンパレータ２はアナログ
再生信号Ａの−V1より低い部分を検出して第２図ｃに示
すデジタル信号を出力する。これを負の低レベル検出信
号と呼ぶ。全く同様に第３および第４のコンパレータ３
および４はそれぞれ第２図ｄおよびｅに示す信号を出力
する。これを正および負の高レベル検出信号と呼ぶ。
ら得られたとしよう。第１のコンパレータ１はアナログ
再生信号Ａの第１のレベル＋V1より高い部分を検出して
第２図ｂに示す信号を出力する。これを正の低レベル検
出信号と呼ぶ。同様に第２のコンパレータ２はアナログ
再生信号Ａの−V1より低い部分を検出して第２図ｃに示
すデジタル信号を出力する。これを負の低レベル検出信
号と呼ぶ。全く同様に第３および第４のコンパレータ３
および４はそれぞれ第２図ｄおよびｅに示す信号を出力
する。これを正および負の高レベル検出信号と呼ぶ。
アナログ再生信号Ａを微分器６に通すと第２図ADに示す
ようなアナログ微分信号が得られる。第５のコンパレー
タ７はアナログ微分信号ADをゼロボルトと比較して第２
図ｆに示すデジタル信号を出力する。ピークディテクタ
５は第５のコンパレータ７の出力と第３のコンパレータ
３と第４のコンパレータ４の出力とから第２図ｊに示す
ピーク検出信号を作成する。第２図ｊの立ち上がりはア
ナログ再生信号のピークを示す信号となる。
ようなアナログ微分信号が得られる。第５のコンパレー
タ７はアナログ微分信号ADをゼロボルトと比較して第２
図ｆに示すデジタル信号を出力する。ピークディテクタ
５は第５のコンパレータ７の出力と第３のコンパレータ
３と第４のコンパレータ４の出力とから第２図ｊに示す
ピーク検出信号を作成する。第２図ｊの立ち上がりはア
ナログ再生信号のピークを示す信号となる。
PLL13はこのピーク信号ｊを入力とし，この立上がりに
クロックの立上がりをフェーズロックした第２図ｋの様
なクロック信号を発生する。つまり基本的にクロック信
号ｋの立上がりはピーク位置に対応し，立下がりまでの
一周期が１ビットセルとなる。立上がり位置を主体的に
して言い換えるならば，このｋはビットセル中心信号と
も呼べる。このビットセル中心信号ｋにより前記各レベ
ル検出信号をサンプリングした情報から，そのビットセ
ル内におけるデータの有無を判断することができる。つ
ぎに各レベル信号の取込み方を説明する。
クロックの立上がりをフェーズロックした第２図ｋの様
なクロック信号を発生する。つまり基本的にクロック信
号ｋの立上がりはピーク位置に対応し，立下がりまでの
一周期が１ビットセルとなる。立上がり位置を主体的に
して言い換えるならば，このｋはビットセル中心信号と
も呼べる。このビットセル中心信号ｋにより前記各レベ
ル検出信号をサンプリングした情報から，そのビットセ
ル内におけるデータの有無を判断することができる。つ
ぎに各レベル信号の取込み方を説明する。
第３のシフトレジスタ12はクロックｋの立上がりで正の
低レベル検出信号を取込みシフトしてゆき，この出力で
データ判別器14はそのビットセル内の振幅が正極性か負
極性かを判別する。
低レベル検出信号を取込みシフトしてゆき，この出力で
データ判別器14はそのビットセル内の振幅が正極性か負
極性かを判別する。
第２のシフトレジスタ11の入力は正の高レベル検出信号
ｄと負の高レベル検出信号ｅの論理和でこれをクロック
ｋの立ち上がりで取込み，シフトした信号でそのビット
セルでの振幅が第２のレベルV2を越えているものかどう
かが判別できる。
ｄと負の高レベル検出信号ｅの論理和でこれをクロック
ｋの立ち上がりで取込み，シフトした信号でそのビット
セルでの振幅が第２のレベルV2を越えているものかどう
かが判別できる。
第１のシフトレジスタ10の入力は正の低レベル検出信号
ｂと負の低レベル検出信号ｃの論理和でこれをクロック
ｋの立ち上がりで取込みシフトした信号でそのビットセ
ルでの振幅が第１のレベルV1を越えているものかどうか
が判別できる。
ｂと負の低レベル検出信号ｃの論理和でこれをクロック
ｋの立ち上がりで取込みシフトした信号でそのビットセ
ルでの振幅が第１のレベルV1を越えているものかどうか
が判別できる。
シフトレジスタに取り込まれた極性および第1,第２の振
幅情報からデータ判別器はデータを作成するのである
が，先ず第４図を参照してそのプロセスを説明する。
幅情報からデータ判別器はデータを作成するのである
が，先ず第４図を参照してそのプロセスを説明する。
第４図において，アナログ再生信号の波形は記憶媒体材
料，記録方式，記録密度，再生ヘッド，再生回路などに
よってそれぞれ特徴に差がでるのでいちがいに決め付け
られないが，第２のレベルV2を越える振幅を示す部分で
のピークをデータとする再生回路の場合，第１のレベル
V1若しくは第１のレベルV1は越えたが第２のレベルV2に
達しない信号はデータでないと判断する。つまりここは
ノイズということになる。しかし例えば第４図ａの場
合，第２のレベルV2に達していない4a−ｂの信号の時間
的な前後の関係を見て見ると，第２のレベルV2を越す逆
極性の信号4a−a,4a−ｃが相方に存在している。
料，記録方式，記録密度，再生ヘッド，再生回路などに
よってそれぞれ特徴に差がでるのでいちがいに決め付け
られないが，第２のレベルV2を越える振幅を示す部分で
のピークをデータとする再生回路の場合，第１のレベル
V1若しくは第１のレベルV1は越えたが第２のレベルV2に
達しない信号はデータでないと判断する。つまりここは
ノイズということになる。しかし例えば第４図ａの場
合，第２のレベルV2に達していない4a−ｂの信号の時間
的な前後の関係を見て見ると，第２のレベルV2を越す逆
極性の信号4a−a,4a−ｃが相方に存在している。
デジタル磁気記録の場合，磁化方向の変化点をデータに
対応させるので，例えばＳからＮへの変化のあとには必
ずＮからＳへの変化があり，これに相当するアナログ再
生信号は交番することが広く知られている。従って4a−
ｂ部の前後の4a−a,4a−ｃ部がどちらも逆極性であり，
第２のレベルV2を越える十分な振幅をもっていればこの
２つはデータに間違いない可能性は十分である。そうす
ると前記交番の原則より4a−ｂ部もデータでなければお
かしいことになるが,4a−ｂ部は第２のレベルV2を越え
ていないのでこの場合はドロップアウトしてしまうこと
になる。しかし本発明のデータ再生回路では再生振幅の
レベル遷移をビットセルごとに記憶しているので，こう
いう部分では第２のレベルV2を越えない信号でもその前
後の振幅情報と極性情報を参照して判別しデータとして
出力することができる。第４図ａの場合の各シフトレジ
スタの内容を第４図ｂに示す。
対応させるので，例えばＳからＮへの変化のあとには必
ずＮからＳへの変化があり，これに相当するアナログ再
生信号は交番することが広く知られている。従って4a−
ｂ部の前後の4a−a,4a−ｃ部がどちらも逆極性であり，
第２のレベルV2を越える十分な振幅をもっていればこの
２つはデータに間違いない可能性は十分である。そうす
ると前記交番の原則より4a−ｂ部もデータでなければお
かしいことになるが,4a−ｂ部は第２のレベルV2を越え
ていないのでこの場合はドロップアウトしてしまうこと
になる。しかし本発明のデータ再生回路では再生振幅の
レベル遷移をビットセルごとに記憶しているので，こう
いう部分では第２のレベルV2を越えない信号でもその前
後の振幅情報と極性情報を参照して判別しデータとして
出力することができる。第４図ａの場合の各シフトレジ
スタの内容を第４図ｂに示す。
第４図ｂにおいて,T0はデータか否かを判断すべきビッ
トである。T0点におけるレジスタの内容からこの部分の
信号はデータと認めるべき十分な振幅を持たない負極性
のパルスであることがわかる。この点は第４図ａの4a−
ｂに当たる。このビットがデータであるかノイズである
かを判別するために，このビットの時間的に前後するビ
ットの関係を見てみる。Ｔ＋２点における各レジスタの
内容から，前方の信号は正極性の十分な振幅を持ってい
ることがわかる。この点は第４図ａの4a−ａに当たる。
後方のＴ−４点における各レジスタの内容によると，こ
こにも正極性の十分な振幅を持つ信号があることがわか
る。この点は第４図ａの4a−ｃである。従ってデータ判
別器14はT0点における信号はデータであると判断しデー
タを出力する。
トである。T0点におけるレジスタの内容からこの部分の
信号はデータと認めるべき十分な振幅を持たない負極性
のパルスであることがわかる。この点は第４図ａの4a−
ｂに当たる。このビットがデータであるかノイズである
かを判別するために，このビットの時間的に前後するビ
ットの関係を見てみる。Ｔ＋２点における各レジスタの
内容から，前方の信号は正極性の十分な振幅を持ってい
ることがわかる。この点は第４図ａの4a−ａに当たる。
後方のＴ−４点における各レジスタの内容によると，こ
こにも正極性の十分な振幅を持つ信号があることがわか
る。この点は第４図ａの4a−ｃである。従ってデータ判
別器14はT0点における信号はデータであると判断しデー
タを出力する。
次に別の例として第４図ａに示す信号とｄに示すシフト
レジスタの内容を参照してデータ判別を行なってみる。
T0はデータか否かを判断すべきビットである。T0点にお
ける各レジスタ内容から，この信号はデータと認められ
る十分な振幅を持たない正極性信号であることがわか
る。これだけではこのビットをノイズとして捨て去るか
データとして出力するか判断しがたい。そこで時間的に
前方にあるピークＴ＋３のレジスタ内容を参照する。こ
こからはデータと認めるに十分な正極性のデータがあっ
たことがわかる。T0とＴ＋３から，この２つは同極性で
あり前記磁気記録の交番性からどちらかはデータでない
ことがわかり，かつＴ＋３では十分な振幅が検出されて
いるからこちらの方が正しいデータであろうことがわか
る。さらにＴ−４を参照すると，ここでは逆極性の十分
な振幅があることがわかる。Ｔ＋3,T0,T−４から総合的
にT0の信号を評価するとこの信号はＴ＋３のデータとＴ
−４のデータの間に生じたノイズであることが判断で
き，データは出力しない。
レジスタの内容を参照してデータ判別を行なってみる。
T0はデータか否かを判断すべきビットである。T0点にお
ける各レジスタ内容から，この信号はデータと認められ
る十分な振幅を持たない正極性信号であることがわか
る。これだけではこのビットをノイズとして捨て去るか
データとして出力するか判断しがたい。そこで時間的に
前方にあるピークＴ＋３のレジスタ内容を参照する。こ
こからはデータと認めるに十分な正極性のデータがあっ
たことがわかる。T0とＴ＋３から，この２つは同極性で
あり前記磁気記録の交番性からどちらかはデータでない
ことがわかり，かつＴ＋３では十分な振幅が検出されて
いるからこちらの方が正しいデータであろうことがわか
る。さらにＴ−４を参照すると，ここでは逆極性の十分
な振幅があることがわかる。Ｔ＋3,T0,T−４から総合的
にT0の信号を評価するとこの信号はＴ＋３のデータとＴ
−４のデータの間に生じたノイズであることが判断で
き，データは出力しない。
このようにデータ判別器14は信号が存在する箇所に対応
する各シフトレジスタビットを見て，前もって設定され
た判断条件を満足したときにデータを出力する。こうす
ることにより多少振幅が低下したデータ信号を救済する
ことが可能となる。データを出力する判断条件は各シフ
トレジスタに対応するようにその考えられる組合わせを
ビットパターンテーブルとしてアナログ再生信号の特徴
に合わせてプログラムしておき，これと比較対象させる
方法をとると処理が速くなる。パターンは以前にも述べ
たように再生系の特性により異なるのでここでは規定し
ない。
する各シフトレジスタビットを見て，前もって設定され
た判断条件を満足したときにデータを出力する。こうす
ることにより多少振幅が低下したデータ信号を救済する
ことが可能となる。データを出力する判断条件は各シフ
トレジスタに対応するようにその考えられる組合わせを
ビットパターンテーブルとしてアナログ再生信号の特徴
に合わせてプログラムしておき，これと比較対象させる
方法をとると処理が速くなる。パターンは以前にも述べ
たように再生系の特性により異なるのでここでは規定し
ない。
このデータ判別器14は具体的にはROM,プログラマブルロ
ジックアレイなどを用いる。データ転送スピードが相対
的にマイクロプロセッサより遅い場合は，これによって
構成することもできる。
ジックアレイなどを用いる。データ転送スピードが相対
的にマイクロプロセッサより遅い場合は，これによって
構成することもできる。
以上説明したように本発明は，データ再生回路を特許請
求の範囲に記載した如くに構成することにより，アナロ
グ再生信号波形の特徴をデジタル値で記憶し，データか
ノイズかが判別しにくいレベルの信号があった場合など
その前後の波形振幅の条件を参照してより正しかろうデ
ータの再生を行ない，パリティチェック等の冗長コード
を用いたエラーチェック，エラー訂正回路の負担を小さ
くし，効率的かつより正確なデータ再生ができるインテ
リジェントなデータ再生回路を提供できる効果がある。
求の範囲に記載した如くに構成することにより，アナロ
グ再生信号波形の特徴をデジタル値で記憶し，データか
ノイズかが判別しにくいレベルの信号があった場合など
その前後の波形振幅の条件を参照してより正しかろうデ
ータの再生を行ない，パリティチェック等の冗長コード
を用いたエラーチェック，エラー訂正回路の負担を小さ
くし，効率的かつより正確なデータ再生ができるインテ
リジェントなデータ再生回路を提供できる効果がある。
第１図は本発明の一実施例を示すブロック図，第２図は
本発明の一実施例の動作を示すタイムチャートを示す
図，第３図は従来例の動作を示すタイムチャートを示す
図，第４図は本発明の一実施例の動作におけるアナログ
再生信号とシフトレジスタの内容の関係を示す図であ
る。 記号の説明:1,2,3,4は第1,第2,第3,第４のコンパレータ
をそれぞれあらわし,5はピークディテクタ,6は微分器,7
は第５のコンパレータ,8,9は第1,第２のオア回路,10,1
1,12は第1,第2,第３のシフトレジスタ,13はPLL回路,14
はデータ判別器をそれぞれあらわしている。
本発明の一実施例の動作を示すタイムチャートを示す
図，第３図は従来例の動作を示すタイムチャートを示す
図，第４図は本発明の一実施例の動作におけるアナログ
再生信号とシフトレジスタの内容の関係を示す図であ
る。 記号の説明:1,2,3,4は第1,第2,第3,第４のコンパレータ
をそれぞれあらわし,5はピークディテクタ,6は微分器,7
は第５のコンパレータ,8,9は第1,第２のオア回路,10,1
1,12は第1,第2,第３のシフトレジスタ,13はPLL回路,14
はデータ判別器をそれぞれあらわしている。
Claims (1)
- 【請求項１】交番するアナログ再生信号の，正の振幅が
正の第１のレベル以上あることを検出する第１のコンパ
レータと，負の振幅が負の第１のレベル以上あることを
検出する第２のコンパレータと，正の振幅が正の第２の
レベル以上であることを検出する第３のコンパレータ
と，負の振幅が負の第２のレベル以上あることを検出す
る第４のコンパレータと，前記アナログ再生信号の正負
のピークのタイミングにフェーズロックされたクロック
信号で第１および第２のコンパレータの出力を取り込み
シフトする第１のシフトレジスタと，同じく該クロック
信号で第３および第４のコンパレータの出力を取り込み
シフトする第２のシフトレジスタと，同じく該クロック
信号で第１若しくは第２のコンパレータの出力を取り込
みシフトする第３のシフトレジスタと，第1,第2,第３の
シフトレジスタの出力からデータを作成する判別器とを
有するデータ再生回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63222292A JPH0738245B2 (ja) | 1988-09-07 | 1988-09-07 | データ再生回路 |
| DE68917526T DE68917526T2 (de) | 1988-05-28 | 1989-05-29 | Wiedergabeschaltung für digitale Daten für ein magnetisches Aufzeichnungsverfahren. |
| EP89109617A EP0344669B1 (en) | 1988-05-28 | 1989-05-29 | Digital data reproducing circuit for a magnetic recording apparatus |
| US07/358,956 US5089821A (en) | 1988-05-28 | 1989-05-30 | Digital data reproducing circuit for a magnetic recording apparatus of reproducing digital data without being affected by capable external noise, drop-ins, and drop-outs |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63222292A JPH0738245B2 (ja) | 1988-09-07 | 1988-09-07 | データ再生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0271407A JPH0271407A (ja) | 1990-03-12 |
| JPH0738245B2 true JPH0738245B2 (ja) | 1995-04-26 |
Family
ID=16780082
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63222292A Expired - Lifetime JPH0738245B2 (ja) | 1988-05-28 | 1988-09-07 | データ再生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0738245B2 (ja) |
-
1988
- 1988-09-07 JP JP63222292A patent/JPH0738245B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0271407A (ja) | 1990-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3453006B2 (ja) | 位相同期回路及びディジタル信号再生装置 | |
| US5502711A (en) | Dual digital phase locked loop clock channel for optical recording | |
| US5216554A (en) | Digital phase error estimator | |
| US5465059A (en) | Method and apparatus for timing acquisition of partial response class IV signaling | |
| US4520408A (en) | Clock signal synchronization apparatus and method for decoding self-clocking encoded data | |
| US5105316A (en) | Qualification for pulse detecting in a magnetic media data storage system | |
| US5742576A (en) | Digital signal reproducing apparatus | |
| US6167526A (en) | Method and apparatus for synchronizing a decoder circuit with a phase-encoded data signal in a data storage device | |
| US5414722A (en) | Selective data synchronizer | |
| US5089821A (en) | Digital data reproducing circuit for a magnetic recording apparatus of reproducing digital data without being affected by capable external noise, drop-ins, and drop-outs | |
| KR100708110B1 (ko) | 워블 신호를 이용한 시스템 클록 생성 장치 및 그를이용한 데이터 재생 장치 | |
| JPH0775107B2 (ja) | 磁気記録装置の信号再生回路 | |
| US4700241A (en) | Apparatus for recording and reproducing digital signals | |
| JPH0738245B2 (ja) | データ再生回路 | |
| JPH0738244B2 (ja) | データ再生回路 | |
| JP3662985B2 (ja) | 同期及びビット情報検出装置 | |
| US6374035B1 (en) | Signal processing device | |
| US20030206243A1 (en) | Frame number detecting device | |
| KR100339347B1 (ko) | 디브이씨알(dvcr)의데이타복원장치 | |
| JPH0736206B2 (ja) | ディジタルデータ再生回路 | |
| JP2942696B2 (ja) | 光ディスクからのデータ再生システム | |
| JP2940406B2 (ja) | 位相比較回路及びｐｌｌ回路 | |
| JP2529325B2 (ja) | スライス回路 | |
| JP2870060B2 (ja) | 符号化方法 | |
| JP2981356B2 (ja) | バイフェーズデータ復号回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080426 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090426 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090426 Year of fee payment: 14 |