JP2529325B2 - スライス回路 - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明はアナログ信号をハイとロウの二値のデジタル
信号に変換するためのスライス回路に関し、特に入力さ
れるアナログ信号をハイとロウの時間間隔の等しい二値
のデジタル信号に変換するためのスライス回路に関す
る。

従来の技術 情報をレーザー光を用いて高密度に記録することので
きる、光ディスクが各所で勢力的に開発されてきてい
る。この光ディスク上に信号は一例としてパルス幅変調
（以下PWMと称す）で記録される。このPWM記録において
は信号はパルスの幅により記録されるため信号再生にお
いてはいかに正確にパルス幅を検出するかが大きな課題
となる。

パルス幅を検出するために一般にはスライス回路が用
いられるがこのスライス回路の比較レベルを固定にして
おくと記録レーザーパワーの変動や、媒体の感度変動に
よる記録変動により正確にパルス幅が検出できず、信号
が再生できなくなるという問題点がある。

この問題点を解決するための従来のスライス回路とし
ては、例えば特開昭62−85513号公報に示されている。
第５図はこの従来のスライス回路のブロック図である。
501は入力アナログ信号、502はスライス回路、503は立
ち上がりエッジ検出回路、504は立ち下がりエッジ検出
回路、505はクロック再生回路、507は直流電圧発生回
路、508はデータ、509はクロック出力、510は比較レベ
ル入力である。

以上のように構成された、従来のスライス回路の動作
を以下に説明する。

入力アナログ信号501は比較回路502により510の比較
レベルと比較され、２値のデジタル信号として出力され
る。スライス回路502の出力信号は立ち上がり検出回路5
03により、信号の立ち上がりエッジが検出される。クロ
ック再生回路505は立ち上がりエッジを取り込み、デー
タ508とこれに同期したクロック509を出力する。一方、
比較回路502の出力は、立ち下がりエッジ検出回路504に
立ち下がりエッジが検出され、この立ち下がりエッジ
と、再生クロック出力509との位相比較が位相比較回路5
06で行われる。位相比較回路の出力は直流電圧発生回路
507で直流に変換され、スライス回路502の比較レベル51
0となる。

このような構成により入力アナログ信号501に応じて
スライス回路502の比較レベル510を変化させることるこ
とにより、入力アナログ信号501がPWM（パルス幅変調）
された信号のパルス幅を正しく再生するための比較レベ
ル510を得る。

発明が解決しようとする課題 しかしながら以上の様な構成ではスライス回路の立ち
上がりエッジよりクロック再生をするために、ループフ
ィルター、VCO（電圧制御発振器）等でPLL（PHASE LOC
K LOOP）を構成せねばならず、クロック再生が行われ
なくては比較レベルが決まらなく、また比較レベルを決
定するための構成が複雑になるという問題点を有してい
た。

本発明はかかる点に鑑み、簡単な構成によりパルス幅
変調で記録再生されたアナログ信号からデジタル信号の
パルス幅を正しく再生するための比較レベルを得ること
ができるスライス回路の提供を目的とする。

課題を解決するための手段 本発明は入力アナログ信号をある比較値より大きいか
小さいかを比較することにより、前記入力アナログ信号
を二値のデジタル信号に変換するための比較回路におい
て、前記比較回路の出力の立ち上がりまたは立ち下がり
で反転するフリップフロップと、前記のフリップフロッ
プの出力を前記のフリップフロップの出力の反転間隔の
半分だけ遅延する手段と、前記の遅延する手段の出力と
前記フリップフロップの出力との排他的論理和を取る回
路と、前記比較回路の出力と前記排他的論理和の出力の
位相を比較する手段と、前記位相比較する手段の出力に
より前記比較器の比較値を制御する手段とを有すること
を特徴とするスライス回路である。

作用 本発明は前記した構成により、二値化されたデジタル
信号のハイとロウの時間間隔がが異なるときには位相比
較器の出力により比較器の比較値を制御することにより
再生信号の情報であるパルス幅を精度良く再生すること
が可能となる。

実施例 第１図は本発明の一実施例におけるスライス回路のブ
ロック図を示すものである。第１図において101は信号
入力端子、102は比較器、103は立ち上がりで反転するト
グルフリップフロップ、104は遅延回路でトグルフリッ
プフロップの出力の反転間隔の0.5倍の遅延量を持つ。1
05は排他的論理和回路でトグルフリップフロップ103と
遅延回路104、排他的論理和回路105でトグルフリップフ
ロップの２倍の周波数を得る。106は位相比較器、107は
チャージポンプ回路、108は差動回路、109は演算回路、
110は演算回路109の出力をサンプルホールド回路制御信
号111によりサンプルまたはホールドするためのサンプ
ルホールド回路、111はサンプルホールド回路制御信
号、112は比較回路102の比較レベル端子、113は出力端
子である。

以上のように構成された本実施例のスライス回路につ
いて以下その動作を説明する。

入力アナログ信号が単一周波数の場合を考える。光デ
ィスク等からの記録媒体からの入力アナログ信号は信号
入力端子101より比較回路102に入力される。この信号は
比較レベル端子112の値により比較され二値のデジタル
信号に変換される。比較器102の出力はトグルフリップ
フロップ103に入力され、さらにその出力は遅延回路104
に入力され遅延させられる。遅延回路104はトグルフリ
ップフロップ103の出力の反転時間間隔の0.5倍の遅延量
を持つ。遅延回路104の出力は排他的論理和回路105に入
力されトグルフリップフロップの出力と排他的論理和が
とられる。トグルフリップフロップ103、遅延回路104、
排他的論理和回路105によりトグルフリップフロップの
出力の２倍の周波数のデューティ比（ハイの時間間隔と
ロウの時間間隔の比）の等しい繰り返しパルスを得る。
このパルスの繰り返し周波数は入力アナログ信号の周波
数に等しい。このようにして作られたデューティ比の等
しいパルスと比較器102の出力は位相比較器106に入力さ
れ位相比較される。

第２図に比較器102の比較レベル端子112の値により比
較器102の出力のデューティがどの様に変わるかを示し
た。第２図において201は入力アナログ信号を示してい
る。比較レベル端子112の値がL0のときは第２図（ｂ）
に示したようにデューティ比は等しく再生されるが比較
レベル端子112の値がL1,L2の様になったときには第２図
（ａ）（ｃ）のようにデューティ比が大きくずれてしま
う。

本発明ではこのデューティ比のずれを以下のように比
較レベル端子112の値を制御することにより補償してい
る。

第３図を参照しながら説明する。

第３図（ａ）、（ｂ）、（ｃ）は比較レベル端子112
の値が第２図に示したL1,L0,L2の時の比較器102の出力
を示している。第３図（ｄ）は第３図（ａ）〜（ｃ）が
トグルフリップフロップ103に入力されたときの出力を
示している。このようにトグルフリップフロップ103の
出力は第３図（ｄ）に示すように比較回路102の出力の
デューティに関わらず比較器102の出力の２倍の反転間
隔を持つデューティ比の等しいパルスとなる。このトグ
ルフリップフロップ103の出力は遅延回路104に入力され
第３図（ｅ）に示したように遅延される。この遅延回路
104の遅延量（第３図（ｄ）のDL）を入力アナログ信号
の繰り返し時間（第３図にＴで示す）の半分にすること
により排他的論理和105の出力は第３図（ｆ）に示すよ
うにデューティ比の等しい繰り返しパルスを得る。この
排他的論理和回路105の出力と比較器102の出力は位相比
較回路106に入力され位相比較される。この位相比較器1
06出力を第３図（ｇ）〜（ｉ）に示した。位相比較器10
6は第１図に示したようにＵとＤの２出力を持ち、それ
ぞれは排他的論理和回路105の出力と比較回路102の出力
の位相関係により（ｇ）〜（ｉ）の様に変化する。

すなわち比較回路102の出力の立ち下がりが第３図
（ａ）に示したように排他的論理和回路105の出力の立
ち下がりよりも遅れたときには第３図（ｇ）に示したよ
うにＵに出力が生じるがＤはハイのままである。

一方比較回路102の出力の立ち下がりが第３図（ｂ）
に示したように排他的論理和回路105の出力の立ち下が
りが等しいときには第３図（ｈ）に示したようにＤもＵ
もハイのままである。

さらに比較回路102の出力の立ち下がりが第３図
（ｃ）に示したように排他的論理和回路105の出力
（ｆ）の立ち下がりよりも速かったときには第３図
（ｉ）に示したようにＤに出力が生じるがＵはハイのま
まである。

この位相比較器106の出力Ｕ及びＤは位相差を電圧値
に変換するために第１図107のチャージポンプ回路に入
力される。このチャージポンプ回路107は第４図に示し
たような位相差電圧変換特性を持つ。すなわち位相差が
０の時にはチャージポンプ回路107の出力はV0であるが
位相差が増えるにしたがいその出力は直線的に増加、ま
たは減少する。一例として第３図（ａ）のようにハイの
区間が長いときにはチャージポンプ回路107の出力はV3
となり、逆に第３図（ｂ）のようにハイの区間が短いと
きにはチャージポンプ回路107の出力はV4のように変化
する。

以上の位相比較器106とチャージポンプ回路107の動作
は例えば、モトローラ社のIC MC4044により実現できる
（MOTOROLA MECL DATA BOOK）。

従ってこのチャージポンプ回路107の出力と、位相差
が０の時のチャージポンプ回路107の出力V0とを差動回
路108により比較し、その誤差電圧値により比較器102の
比較レベル端子112の値を演算回路109により制御するこ
とにより出力のデューティ比が等しいように比較回路10
2の比較レベル端子112の値を設定，制御することができ
る。

以上の説明では入力アナログ信号としては一定周波数
のアナログ信号を考えてきたが、実際の信号は様々の時
間間隔の信号が比較回路102には入力される。しかし、
そのようなときにも様々の時間間隔のデータに先駆けて
通常は一定周期のプリアンプルとよばれる同期引き込み
用の信号が入力される。従ってこのプリアンプルが入力
されている期間に比較回路102の比較レベル端子112の値
を決定し、本来のデータが入力されているときには、こ
の予め決定されている比較レベル端子の値を用いること
ができる。

サンプルホールド回路110を演算回路109の出力に設
け、プリアンプル入力時には以上に述べてきた、比較回
路102の比較レベル端子の値の制御を行い、本来のデー
タ入力されているときにはサンプルホールド回路110で
ホールドしている比較レベル端子112の値を用いる。こ
のサンプルホールド回路の制御を外部からのサンプルホ
ールド制御信号111で行っている。このようなサンプル
ホールド回路110はサンプルホールド回路は単一周波数
が入力されるときには必ずしも必要はない。

以上のように、トグルフリップフロップ103、遅延回
路104、排他的論理和回路105によりデューティ比の等し
い基準パルス幅を作りそれと比較回路102の出力のデュ
ーティ比を位相比較器106、チャージポンプ107により比
較検出、することにより比較回路102の比較レベル端子1
12の値を制御することにより、入力アナログ信号の振幅
等が変化したときにでもデューティ比の等しいパルス幅
の再生を行うことができる。

発明の効果 以上説明したように、本発明によれば、比較回路の比
較レベル端子を制御するための同期信号を生成するPLL
回路等の複雑な構成を用いることなく、簡単な構成で比
較回路の比較レベル端子を制御することができ、その実
用的価値は大きい。

【図面の簡単な説明】

第１図は本発明の一実施例のスライス回路のブロック構
成図、第２図は同スライス回路の構成要素である比較回
路の比較レベル端子の値の影響を説明するための波形
図、第３図は同スライス回路の動作説明図、第４図はチ
ャージポンプ回路の動作説明図、第５図は従来のスライ
ス回路の構成を示すブロック図である。 101……信号入力端子、102……比較回路、103……トグ
ルフリップフロップ、104……遅延回路、105……排他的
論理和回路、106……位相比較器、107……チャージポン
プ回路、108……差動回路、109……演算回路、110……
サンプルホールド回路、111……サンプルホールド回路
制御信号、112……比較回路102の比較レベル端子、113
……出力端子、501……再生アナログ信号、502……比較
回路、503……立ち上がり検出回路、504……立ち下がり
検出回路、505……クロック再生回路、606……位相比較
器、507……直流電圧再生回路、508……データ、509…
…クロック、510……比較レベル。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 阪上 茂生 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (56)参考文献 特開 昭58−83317（ＪＰ，Ａ)

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】入力アナログ信号をある比較値より大きい
   か小さいかを比較することにより、前記アナログ信号を
   二値のデジタル信号に変換するための比較回路と、前記
   比較回路の出力の立ち上がりまたは立ち下がりで反転す
   るフリップフロップと、前記のフリップフロップの出力
   を前記のフリップフロップの出力の反転間隔の半分だけ
   遅延する手段と、前記の遅延する手段の出力と前記フリ
   ップフロップの出力との排他的論理和を取る回路と、前
   記比較回路の出力と前記排他的論理和の出力の位相を比
   較する手段と、前記位相比較する手段の出力により前記
   比較器の比較値を制御する手段とを有することを特徴と
   するスライス回路。
2. 【請求項２】比較器回路の比較値をサンプルまたはホー
   ルドする手段を有することを特徴とする特許請求の範囲
   第１項記載のスライス回路。