JPH0779360B2 - 誤り検出装置 - Google Patents
誤り検出装置Info
- Publication number
- JPH0779360B2 JPH0779360B2 JP61062294A JP6229486A JPH0779360B2 JP H0779360 B2 JPH0779360 B2 JP H0779360B2 JP 61062294 A JP61062294 A JP 61062294A JP 6229486 A JP6229486 A JP 6229486A JP H0779360 B2 JPH0779360 B2 JP H0779360B2
- Authority
- JP
- Japan
- Prior art keywords
- maximum amplitude
- output
- waveform
- input terminal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Dc Digital Transmission (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明はディジタルデータの伝送に於ける検出装置、特
にパーシャルレスポンス方式を採用した場合の誤り検出
装置に関する。
にパーシャルレスポンス方式を採用した場合の誤り検出
装置に関する。
従来の技術 ディジタルデータの伝送や記録再生に於いては、受信さ
れた信号や再生された信号から元のディジタルデータ
（又は変調出力信号）に復元する技術がきわめて重要な
技術分野の一つである。伝送路や記録再生媒体は、その
伝送特性がフラットではなく振幅や位相の面で歪を併っ
ている、加えて雑音が重畳される。一方、受信された信
号や再生された信号から元のディジタルデータ（又は変
調出力信号）に復元する際の性能、すなわち検出器の性
能が最終的な誤り率を決定してしまう。従って、誤り発
生を出来るだけ下げる為に色々の検出方式が提案され実
用化されている。
れた信号や再生された信号から元のディジタルデータ
（又は変調出力信号）に復元する技術がきわめて重要な
技術分野の一つである。伝送路や記録再生媒体は、その
伝送特性がフラットではなく振幅や位相の面で歪を併っ
ている、加えて雑音が重畳される。一方、受信された信
号や再生された信号から元のディジタルデータ（又は変
調出力信号）に復元する際の性能、すなわち検出器の性
能が最終的な誤り率を決定してしまう。従って、誤り発
生を出来るだけ下げる為に色々の検出方式が提案され実
用化されている。
ところで、伝送路や記録媒体に入力した波形とは異なる
波形に変換した後、元のデータに復元する検出方式を一
般にパーシャルレスポンス検出と称している。伝送路や
記録再生媒体の特性によってはこの方式が効果的とな
る。
波形に変換した後、元のデータに復元する検出方式を一
般にパーシャルレスポンス検出と称している。伝送路や
記録再生媒体の特性によってはこの方式が効果的とな
る。
このパーシャルレスポンス検出の従来例を以下に示す。
（なお、以降“パーシャルレスポンス検出”を“PR"と
記す。）第４図はPR（1,−１）を示すブロック図であ
る。同図に於いて、１は入力端子、３及び４はコンパレ
ータ、５は論理和回路（OR）、６はＤフリップフロッ
プ、８は出力端子、２は閾値入力端子、７はクロック入
力端子である。受信（又は再生）された信号を等化した
後入力端子１を介してコンパレータ３及び４の夫々一方
の入力に印加される。コンパレータ３及び４の他の入力
には閾値電位（この電位をVtとする）が閾値入力端子２
を介して印加されている。従って、入力端子１に印加さ
れた信号がVtよりも高くなるとコンパレータ３がハイレ
ベルを、−Vtよりも低くなるとコンパレータ４がハイレ
ベルを出力する。これら両コンパレータ３及び４の出力
は論理和回路５で論理和され、Ｄフリップフロップ６の
Ｄ端子に入力される。Ｄフリップフロップ６のクロック
端子にはクロック信号がクロック信号入力端子７を介し
て印加される。
（なお、以降“パーシャルレスポンス検出”を“PR"と
記す。）第４図はPR（1,−１）を示すブロック図であ
る。同図に於いて、１は入力端子、３及び４はコンパレ
ータ、５は論理和回路（OR）、６はＤフリップフロッ
プ、８は出力端子、２は閾値入力端子、７はクロック入
力端子である。受信（又は再生）された信号を等化した
後入力端子１を介してコンパレータ３及び４の夫々一方
の入力に印加される。コンパレータ３及び４の他の入力
には閾値電位（この電位をVtとする）が閾値入力端子２
を介して印加されている。従って、入力端子１に印加さ
れた信号がVtよりも高くなるとコンパレータ３がハイレ
ベルを、−Vtよりも低くなるとコンパレータ４がハイレ
ベルを出力する。これら両コンパレータ３及び４の出力
は論理和回路５で論理和され、Ｄフリップフロップ６の
Ｄ端子に入力される。Ｄフリップフロップ６のクロック
端子にはクロック信号がクロック信号入力端子７を介し
て印加される。
第４図に示した従来例の動作を第３図に示した波形図と
供にさらに説明を加える。
供にさらに説明を加える。
第３図に於いて、26はクロック信号、27は伝送すべきデ
ータ列、28はデータ列27をNRZI変調した後の信号、29は
入力端子１に印加される信号、30及び31は閾値電位Vt及
び−Vt、33はコンパレータ３の出力、34はコンパレータ
４の出力、36は論理和回路５の出力、38はＤフリップフ
ロップ６の出力波形を夫々示す波形であり、破線32,37
及び39は雑音などにより誤りが発先する場合を示してい
る。本従来例では、データをNRZI変調し伝送路を介して
PR（1,−１）検出する場合を挙げている。入力端子１を
介して印加された受信波形29はコンパレータ３で閾値電
位（Vt）30と比較され、30を越えている期間はハイレベ
ルとなり波形33が論理和回路５の一方の入力に導びかれ
る。同様にして、コンパレータ４では波形29が閾値電位
（−Vt）31よりも低い期間のみハイレベルを出し論理和
回路５にパルス34を送出する。この結果、論理和回路５
は波形36を出力し、波形36はＤフリップフロップ６のＤ
端子に印加される。受信側で復元したクロック信号40が
クロック端子７を介してＤフリップフロップ６のクロッ
ク端子に印加される。この結果Ｄフリップフロップ６は
波形39を出力することになり、元のデータ列27に復元さ
れる。
ータ列、28はデータ列27をNRZI変調した後の信号、29は
入力端子１に印加される信号、30及び31は閾値電位Vt及
び−Vt、33はコンパレータ３の出力、34はコンパレータ
４の出力、36は論理和回路５の出力、38はＤフリップフ
ロップ６の出力波形を夫々示す波形であり、破線32,37
及び39は雑音などにより誤りが発先する場合を示してい
る。本従来例では、データをNRZI変調し伝送路を介して
PR（1,−１）検出する場合を挙げている。入力端子１を
介して印加された受信波形29はコンパレータ３で閾値電
位（Vt）30と比較され、30を越えている期間はハイレベ
ルとなり波形33が論理和回路５の一方の入力に導びかれ
る。同様にして、コンパレータ４では波形29が閾値電位
（−Vt）31よりも低い期間のみハイレベルを出し論理和
回路５にパルス34を送出する。この結果、論理和回路５
は波形36を出力し、波形36はＤフリップフロップ６のＤ
端子に印加される。受信側で復元したクロック信号40が
クロック端子７を介してＤフリップフロップ６のクロッ
ク端子に印加される。この結果Ｄフリップフロップ６は
波形39を出力することになり、元のデータ列27に復元さ
れる。
発明が解決しようとする問題点 ところで、伝送路や記録再生過程では波形干渉や多くの
雑音が重畳するのが常でありこれに帰因して復元された
データ列に誤りが発生してしまう。この様子を第３図と
供に説明する。受信された信号29に大きな雑音32が重畳
されると閾値電位（−Vt）31を越えてしまう。こうなる
と、コンパレータ４はハイレベルを出力し破線35とな
り、論理和回路５の出力も破線37となる。この結果、Ｄ
フリップフロップ６の出力も破線39となってしまう。
雑音が重畳するのが常でありこれに帰因して復元された
データ列に誤りが発生してしまう。この様子を第３図と
供に説明する。受信された信号29に大きな雑音32が重畳
されると閾値電位（−Vt）31を越えてしまう。こうなる
と、コンパレータ４はハイレベルを出力し破線35とな
り、論理和回路５の出力も破線37となる。この結果、Ｄ
フリップフロップ６の出力も破線39となってしまう。
この様に、従来方式では伝送や記録再生過程で大きな雑
音が混入したり、波形歪が大きくなったりすると誤った
データに復元してしまう。
音が混入したり、波形歪が大きくなったりすると誤った
データに復元してしまう。
そこで、本発明はこの様な誤りが発生した場合に、誤り
が存在しているか否かを高い確率で検知することを可能
化するものである。
が存在しているか否かを高い確率で検知することを可能
化するものである。
問題点を解決するための手段 そこで本発明は、検出出力を積算する積算器と、この積
算値の所定期間の最大振幅を算出する最大振幅算出器
と、算出された最大振幅が所定値を越えた場合には誤り
が存在していたことを示すポインタを発生するポインタ
発生器とを具備するものである。
算値の所定期間の最大振幅を算出する最大振幅算出器
と、算出された最大振幅が所定値を越えた場合には誤り
が存在していたことを示すポインタを発生するポインタ
発生器とを具備するものである。
作用 以上の様に構成することで誤りが存在しているか否かを
高確率で判定することが可能となる。
高確率で判定することが可能となる。
実 施 例 本発明の実施例を以下に図面と共に説明する。第１図は
本発明の実施例を示すブロック図であり、同図に於い
て、１は入力端子、２は閾値電位入力端子、３及び４は
コンパレータ、５は論理和回路、６はＤフリップフロッ
プ、７はクロック信号入力端子、８は出力端子、９は積
算器、10は最大振幅算出器、11はポインタ発生器、12は
ポインタ出力端子である。なお１〜８については第４図
の１〜８に夫々対応しているので詳細な説明は省略す
る。コンパレータ３及び４の出力は夫々積算器９にも入
力されている。積算器９では、コンパレータ３がハイレ
ベルを出した時に正方向に、逆にコンパレータ４がハイ
レベルを出した時に負方向に夫々１ステップづつ変化さ
せた結果を出力する。積算器９の出力は最大振幅算出器
10に印加され、所定期間内の最大値と最少値との差すな
わち最大振幅に変換される。この結果をポインタ発生器
11に印加し、印加された最大振幅が所定値以上になると
その期間内で検出誤りが存在したことになりポインタを
ポインタ出力端子12を介して出力する。
本発明の実施例を示すブロック図であり、同図に於い
て、１は入力端子、２は閾値電位入力端子、３及び４は
コンパレータ、５は論理和回路、６はＤフリップフロッ
プ、７はクロック信号入力端子、８は出力端子、９は積
算器、10は最大振幅算出器、11はポインタ発生器、12は
ポインタ出力端子である。なお１〜８については第４図
の１〜８に夫々対応しているので詳細な説明は省略す
る。コンパレータ３及び４の出力は夫々積算器９にも入
力されている。積算器９では、コンパレータ３がハイレ
ベルを出した時に正方向に、逆にコンパレータ４がハイ
レベルを出した時に負方向に夫々１ステップづつ変化さ
せた結果を出力する。積算器９の出力は最大振幅算出器
10に印加され、所定期間内の最大値と最少値との差すな
わち最大振幅に変換される。この結果をポインタ発生器
11に印加し、印加された最大振幅が所定値以上になると
その期間内で検出誤りが存在したことになりポインタを
ポインタ出力端子12を介して出力する。
第１図に示した実施例を第３図の波形図と供にさらに説
明を加える。同図に於いて、26〜39は第４図に示した従
来例の説明に使用したのでこれらの説明は省略する。40
はクロック信号、41及び44は第１図のコンパレータ３及
び４で判定された結果、42及び45は第１図の積算器９の
出力、43及び46は第１図の最大振幅算出器10の出力であ
る。なお、41〜43は検出誤りが存在しない場合、44〜46
は検出誤りが存在している場合である。既に説明した通
り積算器９はコンパレータ３がハイレベルを出す毎に正
方向に１ステップ、コンパレータ４がハイレベルを出す
毎に負方向に１ステップ変化させた信号を出す。ここで
は１ステップとして±１とすると、入力端子１に印加さ
れた信号は波形29であるから、積算器９の出力は波形33
がハイレベルとなる毎に＋1,波形34がハイレベルとなる
毎に−１変化することとなる。従って積算器９の出力変
化量は41のごとく……０±1 0−1 0＋１−1 0 0……と
なるので積算器９の出力は波形42となる。この波形42か
ら最大振幅算出器10に於いて最大振幅43が算出される。
算出された最大振幅43はポインタ発生器11に印加され
る。本発明の実施例では変調方式としてNRZIを例に挙げ
ているので変調波の振幅は１である。従ってポインタ発
生器11では入力される最大振幅が１を越えているか否か
で検出誤りの有無を判定する。最大振幅43は１を越えて
いないのでこの期間では検出誤りが存在したとは判定せ
ず、ポインタも発生させない。
明を加える。同図に於いて、26〜39は第４図に示した従
来例の説明に使用したのでこれらの説明は省略する。40
はクロック信号、41及び44は第１図のコンパレータ３及
び４で判定された結果、42及び45は第１図の積算器９の
出力、43及び46は第１図の最大振幅算出器10の出力であ
る。なお、41〜43は検出誤りが存在しない場合、44〜46
は検出誤りが存在している場合である。既に説明した通
り積算器９はコンパレータ３がハイレベルを出す毎に正
方向に１ステップ、コンパレータ４がハイレベルを出す
毎に負方向に１ステップ変化させた信号を出す。ここで
は１ステップとして±１とすると、入力端子１に印加さ
れた信号は波形29であるから、積算器９の出力は波形33
がハイレベルとなる毎に＋1,波形34がハイレベルとなる
毎に−１変化することとなる。従って積算器９の出力変
化量は41のごとく……０±1 0−1 0＋１−1 0 0……と
なるので積算器９の出力は波形42となる。この波形42か
ら最大振幅算出器10に於いて最大振幅43が算出される。
算出された最大振幅43はポインタ発生器11に印加され
る。本発明の実施例では変調方式としてNRZIを例に挙げ
ているので変調波の振幅は１である。従ってポインタ発
生器11では入力される最大振幅が１を越えているか否か
で検出誤りの有無を判定する。最大振幅43は１を越えて
いないのでこの期間では検出誤りが存在したとは判定せ
ず、ポインタも発生させない。
ところで、入力端子１に印加された信号29に雑音32が重
畳された場合はコンパレータ４は誤ってパルス35を発生
することになり、論理和回路５も誤ったパルス37を発生
しＤフリップフロップ６から誤った検出結果39が送出さ
れる。しかしながら、コンパレータ４が誤ったパルス35
を出すと、積算器９の出力の変化量はこの時−１とな
る。その結果積算器９の出力は検出誤りが発生した時点
以降１レベル負方向に移行してしまうので波形45とな
る。波形45が最大振幅算出器10に印加されて最大振幅46
が算出されその値は２となる。これは１を越えているの
でポインタ発生器11は検出誤りが存在していると判断し
ポインタをポインタ出力端子12を介して出力する。
畳された場合はコンパレータ４は誤ってパルス35を発生
することになり、論理和回路５も誤ったパルス37を発生
しＤフリップフロップ６から誤った検出結果39が送出さ
れる。しかしながら、コンパレータ４が誤ったパルス35
を出すと、積算器９の出力の変化量はこの時−１とな
る。その結果積算器９の出力は検出誤りが発生した時点
以降１レベル負方向に移行してしまうので波形45とな
る。波形45が最大振幅算出器10に印加されて最大振幅46
が算出されその値は２となる。これは１を越えているの
でポインタ発生器11は検出誤りが存在していると判断し
ポインタをポインタ出力端子12を介して出力する。
次に、第１図に示した本発明の実施例に対するさらに詳
細な構成例を第２図に示す。同図に於いて、13及び14は
パルス入力端子、18はクロック信号入力端子、15及び16
はＤフリップフロップ、17はアップダウンカウンタ、19
はリセット信号入力端子、20は最大値保持回路、21は最
小値保持回路、22は引算器、23はマグニチュードコンパ
レータ、24は正規振幅値入力端子、25はポインタ出力端
子、９は積算器、10は最大振幅算出器、11はポインタ発
生器である。９〜11は第１図の９〜11、25は第１図の12
に夫々に対応しており、パルス入力端子13及び14は夫々
第１図のコンパレータ３及び４の出力と結合されてい
る。第３図に示した波形図と共に説明すると、パルス入
力端子13及び14には波形33及び34が夫々印加されてお
り、Ｄフリップフロップ15及び16のＤ端子に各々導びか
れる。クロック信号入力端子18を介して印加されるクロ
ック信号40で両Ｄフリップフロップ15及び16が駆動され
る。Ｄフリップフロップ15及び16の出力はフップダウン
カウンタ17のカウントアップ端子及びカウントダウン端
子に夫々印加される。又、アップダウンカウンタ17には
クロック信号入力端子18を介してクロック信号が、リセ
ット信号入力端子19を介してリセット信号が入力されて
いるので、所定期間毎にリセットされた後、次のリセッ
トまでカウントを続ける。この時、Ｄフリップフロップ
15がハイレベルの時はクロック信号が印加される毎に１
つづつ増大し、Ｄフリップフロップ16がハイレベルの時
はクロック信号が印加される毎に１つづつ減少する様な
信号を出すので、アップダウンカウンタ17の出力状態は
波形42と同等なものとなる。Ｄフリップフロップ15及び
16、アップダウンカウンタ17で積算器９を構成してい
る。次に、アップダウンカウンタ17の出力は最大値保持
回路20及び最小値保持回路21に印加される。最大値保持
回路20及び最小値保持回路21にはリセット信号入力端子
19を介してリセット信号も印加されており、リセット信
号が到来してから次のリセット信号が到来するまでの最
大値及び最小値が保持される。これらは共に引算器22に
導びかれ、それらの差、すなわち最大振幅値が算出され
マグニチュードコンパレータ23に送出される。最大値保
持回路20、最小値保持回路21及び引算器22で最大振幅算
出器10を構成している。引算器22の出力値は最大振幅43
に等しく、マグニチュードコンパレータ23に於いて正規
振幅値入力端子24を介して入力されている正規振幅値と
比較される。もしも、引算器22から出力される最大振幅
が正規振幅値よりも大きい場合には検出誤りが存在して
いるはずであるからポインタ出力端子25を介してポイン
タを送出することになる。
細な構成例を第２図に示す。同図に於いて、13及び14は
パルス入力端子、18はクロック信号入力端子、15及び16
はＤフリップフロップ、17はアップダウンカウンタ、19
はリセット信号入力端子、20は最大値保持回路、21は最
小値保持回路、22は引算器、23はマグニチュードコンパ
レータ、24は正規振幅値入力端子、25はポインタ出力端
子、９は積算器、10は最大振幅算出器、11はポインタ発
生器である。９〜11は第１図の９〜11、25は第１図の12
に夫々に対応しており、パルス入力端子13及び14は夫々
第１図のコンパレータ３及び４の出力と結合されてい
る。第３図に示した波形図と共に説明すると、パルス入
力端子13及び14には波形33及び34が夫々印加されてお
り、Ｄフリップフロップ15及び16のＤ端子に各々導びか
れる。クロック信号入力端子18を介して印加されるクロ
ック信号40で両Ｄフリップフロップ15及び16が駆動され
る。Ｄフリップフロップ15及び16の出力はフップダウン
カウンタ17のカウントアップ端子及びカウントダウン端
子に夫々印加される。又、アップダウンカウンタ17には
クロック信号入力端子18を介してクロック信号が、リセ
ット信号入力端子19を介してリセット信号が入力されて
いるので、所定期間毎にリセットされた後、次のリセッ
トまでカウントを続ける。この時、Ｄフリップフロップ
15がハイレベルの時はクロック信号が印加される毎に１
つづつ増大し、Ｄフリップフロップ16がハイレベルの時
はクロック信号が印加される毎に１つづつ減少する様な
信号を出すので、アップダウンカウンタ17の出力状態は
波形42と同等なものとなる。Ｄフリップフロップ15及び
16、アップダウンカウンタ17で積算器９を構成してい
る。次に、アップダウンカウンタ17の出力は最大値保持
回路20及び最小値保持回路21に印加される。最大値保持
回路20及び最小値保持回路21にはリセット信号入力端子
19を介してリセット信号も印加されており、リセット信
号が到来してから次のリセット信号が到来するまでの最
大値及び最小値が保持される。これらは共に引算器22に
導びかれ、それらの差、すなわち最大振幅値が算出され
マグニチュードコンパレータ23に送出される。最大値保
持回路20、最小値保持回路21及び引算器22で最大振幅算
出器10を構成している。引算器22の出力値は最大振幅43
に等しく、マグニチュードコンパレータ23に於いて正規
振幅値入力端子24を介して入力されている正規振幅値と
比較される。もしも、引算器22から出力される最大振幅
が正規振幅値よりも大きい場合には検出誤りが存在して
いるはずであるからポインタ出力端子25を介してポイン
タを送出することになる。
以上、本発明について実施例と共に説明した。ただし、
本説明では説明簡単化のためNRZ変調,PR（1,−１）の場
合を示してあるが本発明は他の変調方式・他のPR方式・
多値変調にも適用されることは言うまでもない。例え
ば、ディジタル磁気記録再生装置の１種であるディジタ
ルVTRではPR（1,0,−１）検出や３値記録なども検討さ
れておりこの様な方式に対しても本発明は効果を発す
る。
本説明では説明簡単化のためNRZ変調,PR（1,−１）の場
合を示してあるが本発明は他の変調方式・他のPR方式・
多値変調にも適用されることは言うまでもない。例え
ば、ディジタル磁気記録再生装置の１種であるディジタ
ルVTRではPR（1,0,−１）検出や３値記録なども検討さ
れておりこの様な方式に対しても本発明は効果を発す
る。
又、誤りが存在した場合の誤り検出確率についての詳細
な説明は省略するが、第２図に於けるリセット信号入力
端子19に印加されるリセット信号の周期すなわちブロッ
ク長が長い程誤り検出確率は１に近づくことになる。
な説明は省略するが、第２図に於けるリセット信号入力
端子19に印加されるリセット信号の周期すなわちブロッ
ク長が長い程誤り検出確率は１に近づくことになる。
発明の効果 以上の説明でも明白な通り、本発明によれば、信号の変
調方式に大きく制限されることなく誤り検出が可能で、
伝送路や記録再生媒体を有効利用でき、誤りが存在して
いるか否かを簡単な構成で且つ高確率で判定できるとい
った長所を有する。この結果を用いて誤り訂正能力を大
幅に向上させたり誤り修正を高品質に実施することも可
能となる。
調方式に大きく制限されることなく誤り検出が可能で、
伝送路や記録再生媒体を有効利用でき、誤りが存在して
いるか否かを簡単な構成で且つ高確率で判定できるとい
った長所を有する。この結果を用いて誤り訂正能力を大
幅に向上させたり誤り修正を高品質に実施することも可
能となる。
第１図は本発明の実施例を示すブロック図、第２図は第
１図に示した本発明実施例の詳細な構成例を示すブロッ
ク図、第３図は第１図，第２図及び第４図の各部の様子
を示す波形図、第４図は従来例を示すブロック図であ
る。 ９……積算器、10……最大振幅算出器、11……ポインタ
発生器。
１図に示した本発明実施例の詳細な構成例を示すブロッ
ク図、第３図は第１図，第２図及び第４図の各部の様子
を示す波形図、第４図は従来例を示すブロック図であ
る。 ９……積算器、10……最大振幅算出器、11……ポインタ
発生器。
Claims (1)
- 【請求項１】伝送路又は記録再生系に印加した２値また
は多値信号のレベル数よりも多いレベル数を有する異極
性の多値信号に変換して検出した結果を積算する積算器
と、この積算器出力の所定期間内に於ける最大振幅を算
出する最大振幅算出器と、この最大振幅が所定値を越え
た場合には誤りが存在していることを示すポインタを発
生するポインタ発生器とを具備したことを特徴とする誤
り検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61062294A JPH0779360B2 (ja) | 1986-03-20 | 1986-03-20 | 誤り検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61062294A JPH0779360B2 (ja) | 1986-03-20 | 1986-03-20 | 誤り検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62219851A JPS62219851A (ja) | 1987-09-28 |
| JPH0779360B2 true JPH0779360B2 (ja) | 1995-08-23 |
Family
ID=13195951
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61062294A Expired - Lifetime JPH0779360B2 (ja) | 1986-03-20 | 1986-03-20 | 誤り検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0779360B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5834002B2 (ja) * | 1979-10-17 | 1983-07-23 | 日立電子株式会社 | デイジタル信号の磁気記録再生方式 |
| JPS56112151A (en) * | 1980-02-12 | 1981-09-04 | Mitsubishi Electric Corp | Detecting circuit for bipolar pulse polarity error |
-
1986
- 1986-03-20 JP JP61062294A patent/JPH0779360B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62219851A (ja) | 1987-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0132591B2 (ja) | ||
| JP3345515B2 (ja) | ピークシフト補正回路およびそれを使用した磁気記録媒体再生装置 | |
| CA1061893A (en) | Self-clocking, error correcting low bandwidth digital recording system | |
| KR100229242B1 (ko) | 데이터재생장치 | |
| EP0206221A2 (en) | Apparatus for recording and reproducing digital signal | |
| JPH0158579B2 (ja) | ||
| JPH0779360B2 (ja) | 誤り検出装置 | |
| EP0196034A2 (en) | Apparatus for recording and reproducing digital signal | |
| JPH0410791B2 (ja) | ||
| JPS6327789B2 (ja) | ||
| US5694064A (en) | Peak detection circuit and magnetic storage medium playback apparatus | |
| JP3507668B2 (ja) | Ａｓｋ復調装置 | |
| JPH0879059A (ja) | 基準クロック発生回路 | |
| JP3620411B2 (ja) | 位相エラー検出装置 | |
| KR100339347B1 (ko) | 디브이씨알(dvcr)의데이타복원장치 | |
| JPH05250819A (ja) | ディジタル再生装置 | |
| JP2834182B2 (ja) | デイジタル信号の変調および復調方式 | |
| JP2002111758A (ja) | 波形整形回路及びその波形整形方法 | |
| JPH0356030B2 (ja) | ||
| JPH01293738A (ja) | 復調回路 | |
| JPH05260035A (ja) | フレーム同期パターン検出装置 | |
| JPS598890B2 (ja) | デ−タ検出装置 | |
| JPH0736206B2 (ja) | ディジタルデータ再生回路 | |
| JPS58114317A (ja) | デイジタル変調信号読取装置 | |
| JPH07211008A (ja) | ディジタル情報再生装置 |