JPH01293738A - 復調回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はディジタル通信装置の復調回路に係り特に検
波信号の劣化度に応じて、積分器の積分時間を制御する
復調回路に関するものである。

〔従来の技術〕

第５図は＃＃＃ｔ　　　　　　　臣無念妻貴従来のディ
ジタル通信装置の復調回路を示すブロック図であり、図
において、１は周波数検波信号（以下、検波信号という
）、２は検波信号１から再生クロックを得るクロック再
生回路、３はリセットパルス発生回路、４はリセットパ
ルスを積分する積分回路、５は復調データを出力する符
号再生回路、８ａは復調クロック、９は上記の復調デー
タである。

次に動作について説明する。検波信号１は、クロック再
生回路２と積分回路４に入力される。積分回路４の積分
時間はリセットパルス発生回路３により規定される。−
例として、第６図（ａ）にＧＭＳＫ変調された信号の検
波信号波形、第６図（ｂ）に再生クロック、第６図（ｃ
）に１ビット積分波形、第６図（ｄ）に２ビット積分波
形をそれぞれ示す、ここでは再生クロックの立上りエツ
ジは検波信号のデータ変化点に同期している。また、リ
セットパルス発生回路３のリセットパルスは再生クロッ
クの立上りエツジに同期している。

Ｓ　よって、第６図（ａ）に示す検波信号はそのデータ
変化点を始点として積分され、例えば第６図（ｃ）また
は（ｄ）のように積分時間が１ビツトまたは２ビツトの
いずれかに固定される。

積分回路４の出力は符号再生回路５へ入り、積分終了時
点の電圧が予めセットされた識別基準電圧と比較されて
、′１”または“０”の判定を受け、復調データ９とし
て出力される。

〔発明が解決しようとする課題〕

従来の復調回路は以上のように構成されているので、積
分回路４の積分時間が１ビツトまたは２ビツトのどちら
か一方に固定されると、１ビット積分の場合では、検波
信号１の劣化が大きくなると、符号判定のための識別余
裕が元々少なかったのがさらに減少するため正しく符号
再生されなくなり、一方、２ビット積分の場合では、符
号判定するビットの前２ビットのデータの組合せを条件
として符号再生するので、検波信号１の劣化が小さくて
も、何らかの条件で１ビツト誤ると、これを条件として
判定された符号も引き続き誤り、エラーの拡大を招くな
どの問題点があった。

この発明は上記のような問題点を解消するためになされ
たもので、検波信号の劣化度を情帽として、積分回路の
積分時間を選択的に切替えることにより、１ビット積分
および２ビット積分それぞれの欠点を補い、これにより
正しい符号再生ができる復調回路を得ることを目的とす
る。

〔課題を解決するための手段〕

この発明に係る復調回路は、検波信号の劣化度をこの検
波信号のデータ変化点のばらつきから検知回路によって
検知し、この検知結果に従って、積分回路の積分時間を
切替回路によって選択的に切替えるような構成としたも
のである。

〔作用〕

この発明における復調回路は、検波信号の劣化度を検波
信号より得られるデータ変化点のばらつきから判定し、
検波信号がある設定値より劣化していれば積分回路の積
分時間を２ビツトにして識別余裕を大きくし、その逆で
あれば積分時間を１ビツトにしてエラーの拡大を抑える
ようにする。

〔発明の実施例〕

以下、この発明の一実施例を図について説明する。第１
図において、ｌは検波信号、２はクロック再生回路、３
ａは１ビット積分用のリセットパルス発生回路、３ｂは
２ビット積分用のリセットパルス発生回路、４ａは１ビ
ット積分回路、４ｂは２ビット積分回路、５ａは１ビッ
ト積分用の符号再生回路、５ｂは２ビット積分用の符号
再生回路、６は検波信号の劣化度を検知する検知回路、
７は検知回路６の条件によって積分時間を選択する切替
回路、８ｂは再生クロック、９は復調データである。

第２図は第１図に示した検知回路６の具体的ブロック図
である０図において、６ａは検波信号１のデータ変化点
の位置を明白にするために設けた増幅器、６ｂは増幅器
６ａの出力をデータ変化点にて比較する比較器、６ｃは
比較＠６ｂの立上りエツジでパルスを発生させる単安定
マルチバイブレータ、６ｄは単安定マルチバイブレータ
６ｃの出力のうち、カウンタ６ｅで計数する部分を制御
するゲート、６ｆはカウンタ６ｅの出力から検波信号１
の劣化度を判定するマルチプレクサ、６ｇ１ｔゲート６
ｄを制御するタイミングを再生クロックより作るシフト
レジスタ、６ｈはカウンタ６ｅを動作させる時間を計数
するタイマである。

次に、上記実施例の動作を説明する。検波信号１はＧＭ
ＳＫ変調された信号の周波数検波波形とする。この検波
信号１を第６図（、）に示す、この検波信号１はクロッ
ク再生回路２．積分回路４ａ、４ｂ及び検知回路６に入
力される。クロック再生回路２では、立上りエツジが検
波信号１のデータ変化点に一致した第６図（ｂ）に示す
ようなりロック８ｂを再生する。一方、この再生クロッ
ク８ｂの立上りエツジに同期した１ビツト毎のパルスが
リセットパルス発生回路３ａで、また、２ビツト毎のパ
ルスがリセットパルス発生回路３ｂでそれぞれ作られる
。これらパルスで制御された積分回路出力がそれぞれ第
６図（ｃ）の１ビット積分波形、第６図（ｄ）の２ビッ
ト積分波形である。そしてそれぞれの積分波形出力は別
々の符号再生回路５ａ、５ｂに入って“１”、′０＃の
判定を受け、復調データとして出力される。

一方、検知回路６は、第６図（ａ）と同様の第３図（ａ
）に示す検波信号１を、増幅器６ａによって、第３図（
ｂ）のようにデータ変化点を強調した波形にする。検波
信号１の劣化が少ない場合、第３図（ｂ）、（ｃ）の関
係のように、データ変化点は再生クロック８の立上りエ
ツジ付近に集中している。ところが、検波信号１の劣化
が大きくなると、データ変化点があいまいになり１本来
データ変化点ではないが見かけ上データ変化点となる部
分が、再生クロック８ｂの立上のエツジ付近以外にも多
数現われる。よって、シフトレジスタ６ｇで第３図（ｄ
）に示すゲート信号を作り、比較器６ｂおよび単安定マ
ルチバイブレータ６ｃでパルスにした見かけ上のデータ
変化点だけ、ゲート６ａを通過させて、カウンタ６ｅで
計数させる。

このデータ変化点の計数により、タイマー６ｈによって
一定時間計数された見かけ上のデータ変化点の数が、マ
ルチプレクサ６ｆに予めセットされている値より大きけ
れば、検波信号の劣化大、−方、小さければ劣化小の判
定を行なう、そして、このようにして得られた検波信号
１の劣化度が大きければ、切替回路７は２ピット積分に
より得られた再生データを復調データとして出力し、劣
化度が小さければ１ビット積分により得られた再生デー
タを復調データとして出力する。

なお、上記実施例ではリセットパルス発生回路３ａ、３
ｂ、積分回路４ａ、４ｂ、符号再生回路５ａ、５ｂをそ
れぞれ１ビット積分用、２ビット積分用として別々に設
け、復調データを検知回路６の情報により切替回路７で
選択しているが、第４図に示すように、リセットパルス
発生回路３ａ。

３ｂの出力を検知回路６の出力にもとづいて切替回路７
ａにより切替えて、１つの積分回路４に入力するように
すれば、積分回路を１ビット積分用。

２ビット積分用と分けることなく、共用が可能になる。

また、上記実施例ではＧＭＳＫ変調された信号の復調回
路について説明したが、検波信号１を積分した後符号再
生を行なうという手段を用いた復調形式のものならば、
変調方式によらず、上記実施例と同様の効果を奏する。

〔発明の効果〕

以上のように、この発明によれば検波信号の劣化度に合
わせて、劣化の小さい時は１ビット積分。

大きい時は２ビット積分を行うように構成したので、双
方の欠点である識別余裕の問題や誤り拡大の問題が大い
に減少でき、安定な符号再生能力を有する復調回路が得
られる効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例による復調回路を示すブロ
ック図、第２図は第１図に示した検知回路の具体的ブロ
ック図、第３図は第２図に示した検知回路の各部の信号
波形図、第４図はこの発明の他の実施例を示すブロック
図、第５図は従来の復調回路を示すブロック図、第６図
は検波信号と再生クロック、１ビツト及び２ビット積分
波形の位相関係を示す信号波形図である。 １は周波数検波信号（検波信号）、４，４ａ。 ４ｂは積分回路、６は検知回路、７は切替回路、８ｂは
再生クロック。 なお、図中、同一符号は同一または相当部分を示す。 特許出願人　　三菱電機株式会社 第２図 第３図 （ｅ） ８ｏＩ今生７０プフ 第６図 （０］１ 手続補正書（自発）・

Claims (1)

【特許請求の範囲】
1. 周波数検波信号を再生クロックに同期したタイミングで
   、１ビット分及び２ビット分それぞれ積分する積分回路
   と、上記周波数検波信号の劣化度を、この周波数検波信
   号から得られるデータ変化点のばらつきに基づいて検知
   する検知回路と、この検知回路の出力に基づいて上記積
   分回路の出力を切替選択して出力する切替回路とを備え
   た復調回路。