JPH01272324A - ディジタル位相制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ディジタル位相制御回路に関し、特にフロッ
ピィディスク駆動装置に使用されるディジタル位相制御
回路に関する。

〔従来の技術〕

フロッピィディスクには％ＦＭ　（Ｆｒｅｑｕｅｎｃｙ
Ｍｏｄｕｒａｔｉｏｎ　）方式、またはＭＦＭ　（Ｍｏ
ｄｉｆｉｅｄＩ＋’ｒｅｑｕｅｎｃｙ　Ｍｏｄｕｒａｔ
ｉｏｎ　）方式で記録されているので、フロッピィディ
スク駆動装置から出力される再生データには、クロック
ビットとデータビットが含まれる。従って、フロッピィ
ディスクからのデータ読み出しの際には、クロックビッ
トとデータビットを分離するためＫ、再生データに同期
したクロックが必要となる。このクロックを発生するた
めの、従来のディジタル位相制御回路はフロッピィディ
スク駆動装置が出力する再生データを基準クロックによ
って基準化する基準化回路３２と最上位ピッ）ＭＳＢｅ
送出し、かつリセット機能を有する二進カウンタ３３と
、Ｄタイプ・クリップ・フロップで構成した二分周回路
３４とで構成されている。ここで説明を簡単にするため
に、再生データ３１は、ＭＦＭ方式で、転送速度は、５
ＱＱＫｂｐｓとし、二進カウンタ３３は４ビツト構成と
する。この時第３図の構成よシ、出力クロックｔ５００
ＫＨ２とするためには、基準クロックは１５ＭＨｚとす
ればよい。また基準化されたデータが、出力クロックの
中央に位置するときを理想的な位相関係とする。第４図
（ａ）に再生データ３１が入力されないときの出力クロ
ックと、二進カウンタ３３の出力値との関係を示す。第
４図（ａ）において、前記の理想的な位相関係とは、基
準化された再生データが、二進カウンタ３３の出力値が
零のときに位置することである。従って第３図に示すよ
うに、基準化された再生データによって、二進カウンタ
３３をリセットするように構成すれば。

理想的な位相関係を保つことができることになる。

第４図（ｂ）に再生データ３１が入力されたときの出力
クロック、基準化された再生データ、及び二進カウンタ
３３の出力値の関係を示す。第４図（ｂ）の再生データ
は、１０１０１・・・・・・のパターンで、２つの再生
データのビットの間隔は基準クロツク２クロツク分の２
μ欧とし、ジッタ等の再生データのゆらぎはないものと
じといる。

〔発明が解決しようとする課題〕

上述した従来のディジタル位相制御回路は、再生データ
が入力されると、直ちに位相補正を行うため、その直後
の再生データに対して、位相補正の影響が直接比てしま
うことになる。従って、フロッピィディスク駆動装置が
出力する再生データの特徴のひとつであるピークシフト
を持っ九データのように１ある再生データのピッ上と、
その直後のビットとの位相のずれの方向が互いに逆にな
っているような場合には、ある再生データのビットによ
って行われた位相補正の方向が、その直後のピッ）Ｋ必
要な位相補正の方向とは逆になってしまうため、同期が
はずれやすくなるという欠点を有している。第５図に前
記の同期がはずれてし壕う場合の例を示す。第５図で、
実線がピークシフトを持っている場合の再生データの例
で、前後に基準クロックで５クロック分位相がずれてい
る。

また点線はピークシフトを持たなかった場合を示す。

上述した従来のディジタル位相制御回路に対し、本発明
は、入力データＮ６７８分の位相差の平均値と平均値を
所定の範囲に制限した値とを入力データ列の状態に応じ
て選択し、位相補正量として用いることを特徴としてい
る。従って、フロッピィディスク駆動装置の出力する再
生データの特徴のひとつであるピークシフトを持ったデ
ータのように、連続した２ビツトのデータの位相のずれ
の方向が互いに逆になっている場合にも、所定の範囲に
制限した値を選択して位相補正量として用いることにす
れば、この２ビツトの連続したデータのうち、前のデー
タの位相ずれに対する位相補正が、後のデータに過大に
影響することがなくなるので同期がはずれることなく追
従することができる。またピークシフトのない領域では
、平均値を選択して位相補正量として用いることにより
、より高速に位相補正を行うことができるという独創的
内容を有する。

〔課題を解決するための手段〕

本発明のディジタル位相制御回路は、連続したＮビット
の入力データと出力信号との位相差を検出する手段と、
前記位相差を保持するＮ個のレジスタと、前記レジスタ
に保持されたＮ個の値の平均値を得る平均手段と、前記
平均値を所定の範囲の値の制限する手段と、前記平均値
と所定の値のうちどちらか一方を入力されるデータ列の
状態に応じて選択する手段と、選択された値に応じて前
記出力信号の位相を制御する手段とを有している。

〔実施例〕

次に本発明の実施例について図面を参照して詳細に説明
する。

第１図（ａ）は、本発明の一実施例のブロック図である
。第１図（ａ）において、本実施例は、説明を具体的に
するためにＮの値を２としている。基準化回路１１は、
フロッピィ・ディスク駆動装置からの再生データ１０１
と、基準クロック１０２を入力し、再生データ１０１に
クロックビットｉたはデータビットが存在するときに、
基準クロック１０２に同期し、パルス幅が基準クロック
の一周期分である信号１０３を生成する回路である。位
相差検出回路１２は、基準化された信号１０３が入力さ
れたとき、出力クロック１０４との理想的な位相位置か
ら、基準クロック１０２の何周期分ずれているかを検出
する回路で、この回路の出力する値ｌＯ５の符号によっ
て、時間的に早い方向にずれているのか遅い方向にずれ
ているのかを区別する。レジスタ選択回路１３は、基準
化された信号１０３が入力される毎に５位相差検出回路
１２の出力値１０５が、後述のレジスタ１４．１５に対
して交互に入力されるように、レジスタ１４．１５を選
択する回路である。レジスタ１４．１５は、位相差検出
回路１２の出力値１０５を、レジスタ選択回路１３によ
って選択されたときに保持するレジスタである。従って
、この２つのレジスタ１４゜１５は、常に、連続した２
つの再生データのビットと出力クロック１０４との位相
差を保持することになる。平均化回路１６は、前記２つ
のレジスタ１４．１５が保持している値を符号も含めて
平均する回路である。位相補正量制限回路１７は、平均
化回路１６の出力値を一定の範囲の値に制限する回路で
ある。本実施例では、±２に制限することにする。第１
表に平均化回路１６の出力値と位相補正量制限回路１７
の出力値の関係を示す。

第　　１　表 位相補正量選択回路１８は、平均化回路１６の出力値と
、位相補正量制限回路１７の出力値とを入力し、入力さ
れるデータ列の状態に応じて、どちらか一方を選択して
出力する回路でおる。本実施例では、ディスク駆動装置
から出力されるデータ列のうち、ＩＤ部とデータ部の先
頭に付加されている５ＹＮＣ部の開始時には平均化回路
１６の出力値を選択し、　５ＹＮＣ部のデータ・パター
ンを２バイト検出したら位相補正量制限回路１７の出力
値を選択することにする。従りて、本実施例では、位相
補正量選択回路１８には５ＹＮＣ部のデータ・パターン
検出器も含むことになる。位相制御回路１９は、位相補
正量選択回路１８が出力する値に応じて、出力クロック
１０４の位相を制御する回路である。

ここで従来例との比較のために、再生データはＭＦＭ方
式で、転送速度は５００Ｋｂｐｓとし、基準クロック１
０２の周波数は１６ＭＨｚとする。位相のずれの方向は
、負の値が位相進みの方向で、正の値が位相遅れの方向
とする。従って１位相制御回路１９は、負の値が入力さ
れると、出力クロック１０４’ｅ構成している基準クロ
ック１０２のクロック数を減少して、出力クロック１０
４の位相を進め、正の値が入力されると、出力クロック
１０４を構成している基準クロック１０２のクロック数
を増加して、出力クロック１０４０位相を遅らせるよう
に構成する。第１図（ｂ）に、従来例で用いた第５図の
ビークシフＨ−持った再生データの２ビツトが入力され
た場合の本実施例の出力クロック１０４と基準化データ
１０３との関係を示す。但し、ピークシフトを持ったデ
ータビットがフロツピイ・ディスク駆動装置から出力さ
れるのは、５ＹＮＣ部以外の場所なので、位相補正量選
択回路１８は、位相補正量制限回路１７の出力値を選択
して出力しているものとする。また、図中の数字は、基
準クロック１０２のクロック数を示す。

第１図（ｂ）で、左側のデータビットが入力されたとき
の位相差検出回路１２の出力値は−５である。

士た左側のデータビットの直前のデータビットは、この
様な場合、遅れ位相か、または位相差＃Ｏｆｆｉとなる
のが普通なので、本実施例では、最悪の条件となる位相
差＃０＃でありたとする。従って、左側のデータビット
が入力された時点では、レジスタ１４．１５はＯ，−５
を保持することになる。

この時、平均化回路１６は、−３を出力（２値の和を１
ビツト右シフトする）するので、位相補正量制限回路１
７は一２ｆ出力し、位相補正量選択回路１８は位相補正
量制限回路の出力値である−２を選択して出力する。位
相制御回路１９は、位相補正量選択回路１８の出力値−
２１に入力して、出力クロック１０４０位相を基準クロ
ック１０２の二周期分進めることになる。しかし、第１
図（ｂ）から明らかなように、右側のデータビットは同
期からはずれていない。尚、右側のデータビットが入力
された時点では、前回の位相補正によって、出力クロッ
ク１０４の位相が、左側に基準クロック１０２０２周期
分ずれるので、位相補正が行われなかった場合の位相差
である基準クロック１０２０５周期分と合わせて、基準
クロック１０２の７周期分右側に位相がずれていること
になるので、位相差検出回路１２は、＋７を出力する。

従って、レジスタ１４．１５は、−５，７を保持するの
で、平均化回路１６は＋１を出力し、位相補正量制限回
路１７９位相補正量選択回路１８は、ともに＋１を出力
する。位相制御回路１９は、位相補正量選択回路１８の
出力値＋１を入力して、出力クロック１０４の位相を基
準クロック１０２の１周期分遅らせることになる。尚、
位相補正量選択回路１８が、平均化回路１６の出力値を
選択して出力する５ＹＮＣ部では、ピークシフトを生じ
ないようになっているので、位相補正量を制限する必要
がなく、平均化回路１６の出力値を、そのまま位相補正
量として用いることにより、よシ高速に位相補正を行う
ことができる。

第２図は、本発明の第２の実施例のブロック図である。

第１の実施例のレジスタ選択回路１３を省略するために
、レジスタ２３の出力値をレジスタ２４に入力する構成
としている。この構成により、基準化された信号２０３
が入力される毎に、レジスタ２３は、基準化された信号
２０３と、出力クロック２０４との位相差を保持し、レ
ジスタ２４は、レジスタ２３の内容、つまりその直前に
入力された基準化された信号２０３と、出力クロック２
０４との位相差を法持する。従って、第１の実施例と同
様に、二つのレジスタ２３．２４は、連続した二つの再
生データビットと出力クロックとの位相差を保持するこ
とになる。以降の動作は、第１の実施例と全く同様なの
で省略する。

〔発明の効果〕

以上説明したように本発明は、連続するＮビットの入力
データと出力クロックの位相差を平均した値と、さらに
その平均値を一定の範囲に制限した値のうち、どちらか
一方を、入力されるデータ列の状態に応じて選択して位
相補正量とする機能を持ち、従来のディジタル位相制御
回路では、フロッピィ・ディスク駆動装置が出力する再
生データの特徴であるピークシフトを持ったデータ列に
対して同期がはずれやすいという欠点が、前記制限した
値を選択することによって解消し、ピークシフトを持た
ない領域では、前記平均値を選択することによって、よ
り高速に位相補正が行われるので、信頼性の高い位相制
御回路が構成できるという効果がある。

【図面の簡単な説明】

第１図（ａ）は１本発明の第１の実施例を示すブロック
図で、第１図（ｂ）は、第１の実施例の動作を示すタイ
ミング図、第２図は、本発明の第２の実施例を示すブロ
ック図、第３図は、従来のディジタル位相制御回路の一
例を示す図、第４図（ａ）　、　（ｂ）および第５図は
、従来のディジタル位相制御回路の動作を示すタイミン
グ図である。 １１．２１・・・基準化回路、１２．２２・・・位相差
検出回路、１３・・・レジスタ選択回路、１４，１５，
２３゜２４・・・レジスタ、１６．２５・・・平均化回
路、　１７゜２６・・・位相補正量制限回路、１８．２
７・・・位相補正量選択回路、１９．２８・・・位相制
御回路、　１０１゜２０１・・・フロッピィ・ディスク
駆動装置からの再生データ、１０２，２０２・・・基準
クロック、１０３゜２０３・・・基準化された信号％　
１０４，２０４・・・出力クロック、３１・・・フロッ
ピィ・ディスク駆動装置からの再生データ、３２・・・
基準化回路、３３・・・リセット機能付き二進カウンタ
、３４・・・Ｄタイプ・クリップ・フロップ。 代理人　弁理士　　内　原　　　晋

Claims (1)

【特許請求の範囲】
1. 入力データと所定の位相関係を持つ信号を出力するディ
   ジタル位相制御回路において、連続したＮビットの入力
   データと前記出力信号との位相差を検出する手段と、前
   記位相差を保持するＮ個のレジスタと、該レジスタに保
   持されたＮ個の値の平均値を得る平均手段と、前記平均
   値を所定の範囲の値に制限する手段と、前記平均値と所
   定の値のうちどちらか一方を入力データ列の状態に応じ
   て選択する手段と、選択された値に応じて前記出力信号
   の位相を制御する手段とを有することを特徴とするディ
   ジタル位相制御回路。