JPH05342772A - 同期検出方法 - Google Patents
同期検出方法Info
- Publication number
- JPH05342772A JPH05342772A JP4173783A JP17378392A JPH05342772A JP H05342772 A JPH05342772 A JP H05342772A JP 4173783 A JP4173783 A JP 4173783A JP 17378392 A JP17378392 A JP 17378392A JP H05342772 A JPH05342772 A JP H05342772A
- Authority
- JP
- Japan
- Prior art keywords
- data
- synchronization signal
- synchronization
- pattern
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【目的】 光磁気ディスクのアドレスマークなどの同期
検出時の誤検出を抑制する。 【構成】 「００００１００００００００１００」なる
１６チャネルビットパターンのデータパターンＰＴＡを
アドレスマークＡＭとして用いる。このデータパターン
ＰＴＡには、２−７ＲＬＬ変調規則の最短反転パターン
である「１００」を繰り返したときにあらわれるパター
ン「１００１」が含まれない。また、ビット同期信号Ｖ
ＦＯａ，ＶＦＯｂ，ＶＦＯｃとアドレスマークＡＭとの
接続部にも、パターン「１００１」があらわれない。し
たがって、アドレスマークＡＭの検出動作が、データ誤
りに強くなる。
検出時の誤検出を抑制する。 【構成】 「００００１００００００００１００」なる
１６チャネルビットパターンのデータパターンＰＴＡを
アドレスマークＡＭとして用いる。このデータパターン
ＰＴＡには、２−７ＲＬＬ変調規則の最短反転パターン
である「１００」を繰り返したときにあらわれるパター
ン「１００１」が含まれない。また、ビット同期信号Ｖ
ＦＯａ，ＶＦＯｂ，ＶＦＯｃとアドレスマークＡＭとの
接続部にも、パターン「１００１」があらわれない。し
たがって、アドレスマークＡＭの検出動作が、データ誤
りに強くなる。
Description
【０００１】
【産業上の利用分野】本発明は、所定のデジタル変調規
則で変調されたデジタルデータに、そのデジタル変調規
則における最短反転パターンを繰り返し配置した第１の
データパターンからなる第１の同期信号と、上記第１の
データパターンとは異なる第２のデータパターンからな
る第２の同期信号を上記第１の同期信号に連続して配置
し、上記第１の同期信号によって上記デジタルデータの
再生系のビット同期を確立するとともに、上記第２の同
期信号を検出して上記デジタルデータの再生系のバイト
単位のデータ同期を確立する同期検出方法に関する。
則で変調されたデジタルデータに、そのデジタル変調規
則における最短反転パターンを繰り返し配置した第１の
データパターンからなる第１の同期信号と、上記第１の
データパターンとは異なる第２のデータパターンからな
る第２の同期信号を上記第１の同期信号に連続して配置
し、上記第１の同期信号によって上記デジタルデータの
再生系のビット同期を確立するとともに、上記第２の同
期信号を検出して上記デジタルデータの再生系のバイト
単位のデータ同期を確立する同期検出方法に関する。
【０００２】
【従来の技術】例えば、光磁気ディスクでは、ユーザデ
ータを所定データ長のセクタ単位に記録再生しており、
そのセクタのフォーマットの一例を図４（ａ）に示す。
ータを所定データ長のセクタ単位に記録再生しており、
そのセクタのフォーマットの一例を図４（ａ）に示す。
【０００３】この場合、１つのセクタは、そのセクタの
識別情報などが記憶されるヘッダ領域と、ユーザデータ
を記憶するためのユーザデータ領域からなる。
識別情報などが記憶されるヘッダ領域と、ユーザデータ
を記憶するためのユーザデータ領域からなる。
【０００４】ヘッダ領域には、同図（ｂ）に示すよう
に、所定のデータパターンからなり、セクタの先頭を検
出するためのセクタマークＳＭ、ヘッダ領域の再生系の
ビット同期を確立するための１つ目のビット同期信号Ｖ
ＦＯａ、ヘッダ領域の再生系のバイト同期を確立するた
めの１つ目のアドレスマークＡＭ、セクタアドレスなど
の識別情報からなる１つ目の識別データＩＤ、ヘッダ領
域の再生系のビット同期を確立するための２つ目のビッ
ト同期信号ＶＦＯｂ、ヘッダ領域の再生系のバイト同期
を確立するための２つ目のアドレスマークＡＭ、セクタ
アドレスなどの識別情報からなる２つ目の識別データＩ
Ｄ、ヘッダ領域の再生系のビット同期を確立するための
３つ目のビット同期信号ＶＦＯｃ、ヘッダ領域の再生系
のバイト同期を確立するための３つ目のアドレスマーク
ＡＭ、セクタアドレスなどの識別情報からなる３つ目の
識別データＩＤが、それぞれ配置されている。
に、所定のデータパターンからなり、セクタの先頭を検
出するためのセクタマークＳＭ、ヘッダ領域の再生系の
ビット同期を確立するための１つ目のビット同期信号Ｖ
ＦＯａ、ヘッダ領域の再生系のバイト同期を確立するた
めの１つ目のアドレスマークＡＭ、セクタアドレスなど
の識別情報からなる１つ目の識別データＩＤ、ヘッダ領
域の再生系のビット同期を確立するための２つ目のビッ
ト同期信号ＶＦＯｂ、ヘッダ領域の再生系のバイト同期
を確立するための２つ目のアドレスマークＡＭ、セクタ
アドレスなどの識別情報からなる２つ目の識別データＩ
Ｄ、ヘッダ領域の再生系のビット同期を確立するための
３つ目のビット同期信号ＶＦＯｃ、ヘッダ領域の再生系
のバイト同期を確立するための３つ目のアドレスマーク
ＡＭ、セクタアドレスなどの識別情報からなる３つ目の
識別データＩＤが、それぞれ配置されている。
【０００５】また、ビット同期信号ＶＦＯａとしては同
図（ｃ）に示したような１９２チャネルビットのデータ
パターンが用いられ、ビット同期信号ＶＦＯｂとしては
同図（ｄ）に示したような１２８チャネルビットのデー
タパターンが用いられ、ビット同期信号ＶＦＯｃとして
は同図（ｅ）に示したような１９２チャネルビットのデ
ータパターンが用いられる。また、アドレスマークＡＭ
としては同図（ｆ）に示したように、「０１００１００
００００００１００」なる１６チャネルビットのデータ
パターンが用いられる。
図（ｃ）に示したような１９２チャネルビットのデータ
パターンが用いられ、ビット同期信号ＶＦＯｂとしては
同図（ｄ）に示したような１２８チャネルビットのデー
タパターンが用いられ、ビット同期信号ＶＦＯｃとして
は同図（ｅ）に示したような１９２チャネルビットのデ
ータパターンが用いられる。また、アドレスマークＡＭ
としては同図（ｆ）に示したように、「０１００１００
００００００１００」なる１６チャネルビットのデータ
パターンが用いられる。
【０００６】ここで、これらの信号のデジタル変調規則
としては、いわゆる、２−７ＲＬＬ（Ｒｕｎ Ｌｅｎｇ
ｔｈ Ｌｉｍｉｔｅｄ）の変調規則が用いられている。
また、ビット同期信号ＶＦＯａ，ＶＦＯｂ，ＶＦＯｃ
は、基本的には、２−７ＲＬＬ変調規則における最短反
転パターンである「１００」なるデータパターンを繰り
返し配置したデータパターンからなる。
としては、いわゆる、２−７ＲＬＬ（Ｒｕｎ Ｌｅｎｇ
ｔｈ Ｌｉｍｉｔｅｄ）の変調規則が用いられている。
また、ビット同期信号ＶＦＯａ，ＶＦＯｂ，ＶＦＯｃ
は、基本的には、２−７ＲＬＬ変調規則における最短反
転パターンである「１００」なるデータパターンを繰り
返し配置したデータパターンからなる。
【０００７】このヘッダ領域の識別データＩＤを再生す
るときには、まず、再生信号のビット同期信号ＶＦＯ
ａ，ＶＦＯｂ，ＶＦＯｃにより、入力データのサンプリ
ングクロックを生成するＰＬＬ回路の同期引き込み動作
を行なって、サンプリングクロックを入力データのビッ
トタイミングに同期させる。
るときには、まず、再生信号のビット同期信号ＶＦＯ
ａ，ＶＦＯｂ，ＶＦＯｃにより、入力データのサンプリ
ングクロックを生成するＰＬＬ回路の同期引き込み動作
を行なって、サンプリングクロックを入力データのビッ
トタイミングに同期させる。
【０００８】次いで、そのサンプリングクロックでサン
プリングした入力データから、アドレスマークＡＭのデ
ータパターンを検出する動作を実行して、この検出動作
でアドレスマークＡＭを検出すると、その検出タイミン
グをバイト検出タイミングの基準タイミングとして、識
別データＩＤを入力する。
プリングした入力データから、アドレスマークＡＭのデ
ータパターンを検出する動作を実行して、この検出動作
でアドレスマークＡＭを検出すると、その検出タイミン
グをバイト検出タイミングの基準タイミングとして、識
別データＩＤを入力する。
【０００９】
【発明が解決しようとする課題】しかしながら、このよ
うな従来技術では、次のような不都合を生じていた。
うな従来技術では、次のような不都合を生じていた。
【００１０】例えば、図５（ａ）に示すように、ビット
同期信号ＶＦＯ（ＶＦＯａ，ＶＦＯｂ，ＶＦＯｃ）の中
の連続したビット「１」にデータ誤りが生じて、それら
の位置のデータがビット「０」に変化すると、それを含
む前後の部分にアドレスマークＡＭと同じデータパター
ンがあらわれ、その結果、アドレスマークＡＭが誤検出
されるという不都合を生じる。
同期信号ＶＦＯ（ＶＦＯａ，ＶＦＯｂ，ＶＦＯｃ）の中
の連続したビット「１」にデータ誤りが生じて、それら
の位置のデータがビット「０」に変化すると、それを含
む前後の部分にアドレスマークＡＭと同じデータパター
ンがあらわれ、その結果、アドレスマークＡＭが誤検出
されるという不都合を生じる。
【００１１】また、同図（ｂ）に示すように、アドレス
マークＡＭに２ビットのデータ誤りを生じると、ビット
同期信号ＶＦＯとアドレスマークＡＭが接続する部分に
アドレスマークＡＭと同じデータパターンがあらわれ、
その結果、アドレスマークＡＭが誤検出されるという不
都合を生じる。
マークＡＭに２ビットのデータ誤りを生じると、ビット
同期信号ＶＦＯとアドレスマークＡＭが接続する部分に
アドレスマークＡＭと同じデータパターンがあらわれ、
その結果、アドレスマークＡＭが誤検出されるという不
都合を生じる。
【００１２】このようにして、上述した従来技術では、
ビット同期信号ＶＦＯまたは、ビット同期信号ＶＦＯと
アドレスマークＡＭとの接続部に２ビット誤りを生じる
と、アドレスマークＡＭが誤検出されるという不都合を
生じていた。
ビット同期信号ＶＦＯまたは、ビット同期信号ＶＦＯと
アドレスマークＡＭとの接続部に２ビット誤りを生じる
と、アドレスマークＡＭが誤検出されるという不都合を
生じていた。
【００１３】本発明は、かかる実情に鑑みてなされたも
のであり、アドレスマークの誤検出の確率を抑制できる
同期検出方法を提供することを目的としている。
のであり、アドレスマークの誤検出の確率を抑制できる
同期検出方法を提供することを目的としている。
【００１４】
【課題を解決するための手段】本発明は、所定のデジタ
ル変調規則で変調されたデジタルデータに、そのデジタ
ル変調規則における最短反転パターンを繰り返し配置し
た第１のデータパターンからなる第１の同期信号と、上
記第１のデータパターンとは異なる第２のデータパター
ンからなる第２の同期信号を上記第１の同期信号に連続
して配置し、上記第１の同期信号によって上記デジタル
データの再生系のビット同期を確立するとともに、上記
第２の同期信号を検出して上記デジタルデータの再生系
のバイト単位のデータ同期を確立する同期検出方法にお
いて、上記第２の同期信号を構成する上記第２のデータ
パターンは、上記デジタル変調規則における最短反転パ
ターンを含まないようにしたものである。
ル変調規則で変調されたデジタルデータに、そのデジタ
ル変調規則における最短反転パターンを繰り返し配置し
た第１のデータパターンからなる第１の同期信号と、上
記第１のデータパターンとは異なる第２のデータパター
ンからなる第２の同期信号を上記第１の同期信号に連続
して配置し、上記第１の同期信号によって上記デジタル
データの再生系のビット同期を確立するとともに、上記
第２の同期信号を検出して上記デジタルデータの再生系
のバイト単位のデータ同期を確立する同期検出方法にお
いて、上記第２の同期信号を構成する上記第２のデータ
パターンは、上記デジタル変調規則における最短反転パ
ターンを含まないようにしたものである。
【００１５】また、所定のデジタル変調規則で変調され
たデジタルデータに、そのデジタル変調規則における最
短反転パターンを繰り返し配置した第１のデータパター
ンからなる第１の同期信号と、上記第１のデータパター
ンとは異なる第２のデータパターンからなる第２の同期
信号を上記第１の同期信号に連続して配置し、上記第１
の同期信号によって上記デジタルデータの再生系のビッ
ト同期を確立するとともに、上記第２の同期信号を検出
して上記デジタルデータの再生系のバイト単位のデータ
同期を確立する同期検出方法において、上記第２の同期
信号を構成する上記第２のデータパターンは、上記デジ
タル変調規則における最短反転パターンを含まず、か
つ、上記第１の同期信号との接続部にも上記デジタル変
調規則における最短反転パターンを含まないようにした
ものである。
たデジタルデータに、そのデジタル変調規則における最
短反転パターンを繰り返し配置した第１のデータパター
ンからなる第１の同期信号と、上記第１のデータパター
ンとは異なる第２のデータパターンからなる第２の同期
信号を上記第１の同期信号に連続して配置し、上記第１
の同期信号によって上記デジタルデータの再生系のビッ
ト同期を確立するとともに、上記第２の同期信号を検出
して上記デジタルデータの再生系のバイト単位のデータ
同期を確立する同期検出方法において、上記第２の同期
信号を構成する上記第２のデータパターンは、上記デジ
タル変調規則における最短反転パターンを含まず、か
つ、上記第１の同期信号との接続部にも上記デジタル変
調規則における最短反転パターンを含まないようにした
ものである。
【００１６】また、所定のデジタル変調規則で変調され
たデジタルデータに、そのデジタル変調規則における最
短反転パターンを繰り返し配置した第１のデータパター
ンからなる第１の同期信号と、上記第１のデータパター
ンとは異なる第２のデータパターンからなる第２の同期
信号を上記第１の同期信号に連続して配置し、上記第１
の同期信号によって上記デジタルデータの再生系のビッ
ト同期を確立するとともに、上記第２の同期信号を検出
して上記デジタルデータの再生系のバイト単位のデータ
同期を確立する同期検出方法において、上記第２の同期
信号を構成する上記第２のデータパターンは、上記デジ
タル変調規則における最短反転パターンの整数倍の周期
で反転するデータパターンを含まないようにしたもので
ある。
たデジタルデータに、そのデジタル変調規則における最
短反転パターンを繰り返し配置した第１のデータパター
ンからなる第１の同期信号と、上記第１のデータパター
ンとは異なる第２のデータパターンからなる第２の同期
信号を上記第１の同期信号に連続して配置し、上記第１
の同期信号によって上記デジタルデータの再生系のビッ
ト同期を確立するとともに、上記第２の同期信号を検出
して上記デジタルデータの再生系のバイト単位のデータ
同期を確立する同期検出方法において、上記第２の同期
信号を構成する上記第２のデータパターンは、上記デジ
タル変調規則における最短反転パターンの整数倍の周期
で反転するデータパターンを含まないようにしたもので
ある。
【００１７】また、所定のデジタル変調規則で変調され
たデジタルデータに、そのデジタル変調規則における最
短反転パターンを繰り返し配置した第１のデータパター
ンからなる第１の同期信号と、上記第１のデータパター
ンとは異なる第２のデータパターンからなる第２の同期
信号を上記第１の同期信号に連続して配置し、上記第１
の同期信号によって上記デジタルデータの再生系のビッ
ト同期を確立するとともに、上記第２の同期信号を検出
して上記デジタルデータの再生系のバイト単位のデータ
同期を確立する同期検出方法において、上記第２の同期
信号を構成する上記第２のデータパターンは、上記デジ
タル変調規則における最短反転パターンの整数倍の周期
で反転するデータパターンを含まず、かつ、上記第１の
同期信号との接続部にも上記デジタル変調規則における
最短反転パターンを含まないようにしたものである。
たデジタルデータに、そのデジタル変調規則における最
短反転パターンを繰り返し配置した第１のデータパター
ンからなる第１の同期信号と、上記第１のデータパター
ンとは異なる第２のデータパターンからなる第２の同期
信号を上記第１の同期信号に連続して配置し、上記第１
の同期信号によって上記デジタルデータの再生系のビッ
ト同期を確立するとともに、上記第２の同期信号を検出
して上記デジタルデータの再生系のバイト単位のデータ
同期を確立する同期検出方法において、上記第２の同期
信号を構成する上記第２のデータパターンは、上記デジ
タル変調規則における最短反転パターンの整数倍の周期
で反転するデータパターンを含まず、かつ、上記第１の
同期信号との接続部にも上記デジタル変調規則における
最短反転パターンを含まないようにしたものである。
【００１８】また、２−７ＲＬＬ変調規則で変調された
デジタルデータに、そのデジタル変調規則における最短
反転パターンである「１００」を繰り返し配置した第１
のデータパターン「・・１００１００・・１００１０」
からなる第１の同期信号と、上記第１のデータパターン
とは異なる第２のデータパターンからなる第２の同期信
号を上記第１の同期信号に連続して配置し、上記第１の
同期信号によって上記デジタルデータの再生系のビット
同期を確立するとともに、上記第２の同期信号を検出し
て上記デジタルデータの再生系のバイト単位のデータ同
期を確立する同期検出方法において、上記第２の同期信
号を、「０００１０００００００００１００」なるデー
タパターンで構成するようにしたものである。
デジタルデータに、そのデジタル変調規則における最短
反転パターンである「１００」を繰り返し配置した第１
のデータパターン「・・１００１００・・１００１０」
からなる第１の同期信号と、上記第１のデータパターン
とは異なる第２のデータパターンからなる第２の同期信
号を上記第１の同期信号に連続して配置し、上記第１の
同期信号によって上記デジタルデータの再生系のビット
同期を確立するとともに、上記第２の同期信号を検出し
て上記デジタルデータの再生系のバイト単位のデータ同
期を確立する同期検出方法において、上記第２の同期信
号を、「０００１０００００００００１００」なるデー
タパターンで構成するようにしたものである。
【００１９】
【作用】したがって、第２の同期信号には第１の同期信
号を構成しているデータパターンが含まれないので、第
１の同期信号に第２の同期信号のデータパターンがあら
われるために必要となるビット誤りの数が増大し、その
結果、第２の同期信号の誤検出が発生する確率を抑制で
きる。また、第１の同期信号と第２の同期信号の接続部
にも、第１の同期信号を構成しているデータパターンを
含まないようにすることで、この部分での第２の同期信
号の誤検出の可能性を抑制している。また、２−７ＲＬ
Ｌ変調規則を適用した場合に、「０００１００００００
０００１００」なるデータパターンで第２の同期信号を
構成すると、第１の同期信号に６ビットのデータ誤りを
生じるか、あるいは、第１の同期信号と第２の同期信号
の接続部に３ビットのデータ誤りを生じなければ、第２
の同期信号の誤検出がされないので、第２の同期信号の
誤検出の確率を低減できる。
号を構成しているデータパターンが含まれないので、第
１の同期信号に第２の同期信号のデータパターンがあら
われるために必要となるビット誤りの数が増大し、その
結果、第２の同期信号の誤検出が発生する確率を抑制で
きる。また、第１の同期信号と第２の同期信号の接続部
にも、第１の同期信号を構成しているデータパターンを
含まないようにすることで、この部分での第２の同期信
号の誤検出の可能性を抑制している。また、２−７ＲＬ
Ｌ変調規則を適用した場合に、「０００１００００００
０００１００」なるデータパターンで第２の同期信号を
構成すると、第１の同期信号に６ビットのデータ誤りを
生じるか、あるいは、第１の同期信号と第２の同期信号
の接続部に３ビットのデータ誤りを生じなければ、第２
の同期信号の誤検出がされないので、第２の同期信号の
誤検出の確率を低減できる。
【００２０】
【実施例】以下、添付図面を参照しながら、本発明の実
施例を詳細に説明する。なお、以下の説明では、従来技
術と同様の光磁気ディスクのヘッダ領域に、本発明を適
用した場合について述べる。
施例を詳細に説明する。なお、以下の説明では、従来技
術と同様の光磁気ディスクのヘッダ領域に、本発明を適
用した場合について述べる。
【００２１】図１（ａ）は、本発明の一実施例にかかる
アドレスマークＡＭを構成するデータパターンＰＴＡを
示している。このデータパターンＰＴＡは、「００００
１００００００００１００」の１６チャネルビットから
なるデータパターンであり、２−７ＲＬＬ変調規則の最
短反転パターンである「１００」を繰り返したときにあ
らわれるパターン「１００１」が含まれていない。
アドレスマークＡＭを構成するデータパターンＰＴＡを
示している。このデータパターンＰＴＡは、「００００
１００００００００１００」の１６チャネルビットから
なるデータパターンであり、２−７ＲＬＬ変調規則の最
短反転パターンである「１００」を繰り返したときにあ
らわれるパターン「１００１」が含まれていない。
【００２２】したがって、図４（ｂ）〜（ｅ）に示した
ようなビット同期信号ＶＦＯａ，ＶＦＯｂ，ＶＦＯｃ
に、アドレスマークＡＭを構成するデータパターンＰＴ
Ａがあらわれるためには、図１（ｂ）に示すように、３
ビットのデータ誤りを生じる必要がある。
ようなビット同期信号ＶＦＯａ，ＶＦＯｂ，ＶＦＯｃ
に、アドレスマークＡＭを構成するデータパターンＰＴ
Ａがあらわれるためには、図１（ｂ）に示すように、３
ビットのデータ誤りを生じる必要がある。
【００２３】また、ビット同期信号ＶＦＯａ，ＶＦＯ
ｂ，ＶＦＯｃとアドレスマークＡＭとの接続部には、図
１（ｃ）に示すように、上述したパターン「１００１」
が含まれないので、このビット同期信号ＶＦＯａ，ＶＦ
Ｏｂ，ＶＦＯｃとアドレスマークＡＭとの接続部にアド
レスマークＡＭを構成するデータパターンＰＴＡがあら
われるためには、３ビットのデータ誤りを生じる必要が
ある。
ｂ，ＶＦＯｃとアドレスマークＡＭとの接続部には、図
１（ｃ）に示すように、上述したパターン「１００１」
が含まれないので、このビット同期信号ＶＦＯａ，ＶＦ
Ｏｂ，ＶＦＯｃとアドレスマークＡＭとの接続部にアド
レスマークＡＭを構成するデータパターンＰＴＡがあら
われるためには、３ビットのデータ誤りを生じる必要が
ある。
【００２４】したがって、このデータパターンＰＴＡ
は、従来のアドレスマークＡＭを構成するデータパター
ンに比べてデータ誤りに強く、その結果、アドレスマー
クＡＭの誤検出の発生確率を低減することができる。
は、従来のアドレスマークＡＭを構成するデータパター
ンに比べてデータ誤りに強く、その結果、アドレスマー
クＡＭの誤検出の発生確率を低減することができる。
【００２５】図２（ａ）は、本発明の一実施例にかかる
アドレスマークＡＭを構成するデータパターンＰＴＢを
示している。このデータパターンＰＴＢは、「０００１
０００００００００１００」の１６チャネルビットから
なるデータパターンであり、２−７ＲＬＬ変調規則の最
短反転パターンである「１００」を繰り返したときにあ
らわれるパターン「１００１」、および、パターン「１
００」の整数倍で反転するパターンが含まれていない。
アドレスマークＡＭを構成するデータパターンＰＴＢを
示している。このデータパターンＰＴＢは、「０００１
０００００００００１００」の１６チャネルビットから
なるデータパターンであり、２−７ＲＬＬ変調規則の最
短反転パターンである「１００」を繰り返したときにあ
らわれるパターン「１００１」、および、パターン「１
００」の整数倍で反転するパターンが含まれていない。
【００２６】したがって、図４（ｂ）〜（ｅ）に示した
ようなビット同期信号ＶＦＯａ，ＶＦＯｂ，ＶＦＯｃ
に、アドレスマークＡＭを構成するデータパターンＰＴ
Ｂがあらわれるためには、図２（ｂ）に示すように、６
ビットのデータ誤りを生じる必要がある。
ようなビット同期信号ＶＦＯａ，ＶＦＯｂ，ＶＦＯｃ
に、アドレスマークＡＭを構成するデータパターンＰＴ
Ｂがあらわれるためには、図２（ｂ）に示すように、６
ビットのデータ誤りを生じる必要がある。
【００２７】また、ビット同期信号ＶＦＯａ，ＶＦＯ
ｂ，ＶＦＯｃとアドレスマークＡＭとの接続部には、図
２（ｃ）に示すように、上述したパターン「１００１」
が含まれないので、このビット同期信号ＶＦＯａ，ＶＦ
Ｏｂ，ＶＦＯｃとアドレスマークＡＭとの接続部にアド
レスマークＡＭを構成するデータパターンＰＴＢがあら
われるためには、３ビットのデータ誤りを生じる必要が
ある。
ｂ，ＶＦＯｃとアドレスマークＡＭとの接続部には、図
２（ｃ）に示すように、上述したパターン「１００１」
が含まれないので、このビット同期信号ＶＦＯａ，ＶＦ
Ｏｂ，ＶＦＯｃとアドレスマークＡＭとの接続部にアド
レスマークＡＭを構成するデータパターンＰＴＢがあら
われるためには、３ビットのデータ誤りを生じる必要が
ある。
【００２８】したがって、このデータパターンＰＴＢ
は、上述したデータパターンＰＴＡよりもさらにデータ
誤りに強く、その結果、アドレスマークＡＭの誤検出の
発生確率をより低減することができる。
は、上述したデータパターンＰＴＡよりもさらにデータ
誤りに強く、その結果、アドレスマークＡＭの誤検出の
発生確率をより低減することができる。
【００２９】図３は、本発明の一実施例にかかるアドレ
スマーク検出回路を示す。
スマーク検出回路を示す。
【００３０】同図において、再生信号のビット同期信号
ＶＦＯａ，ＶＦＯｂ，ＶＦＯｃに同期したサンプリング
クロックで、再生信号をサンプリングして形成された入
力データＤＴｉは、１６ビットのシフトレジスタＳＲの
入力端に加えられている。このシフトレジスタＳＲのク
ロック入力端には、サンプリングクロックに同期したク
ロックＣＫｒが加えられている。
ＶＦＯａ，ＶＦＯｂ，ＶＦＯｃに同期したサンプリング
クロックで、再生信号をサンプリングして形成された入
力データＤＴｉは、１６ビットのシフトレジスタＳＲの
入力端に加えられている。このシフトレジスタＳＲのク
ロック入力端には、サンプリングクロックに同期したク
ロックＣＫｒが加えられている。
【００３１】このシフトレジスタＳＲの１〜１６ビット
目の記憶データは、アンド回路ＡＮ１〜ＡＮ１６の一方
の入力端にそれぞれ加えられている。
目の記憶データは、アンド回路ＡＮ１〜ＡＮ１６の一方
の入力端にそれぞれ加えられている。
【００３２】アドレスマークパターンメモリＰＭは、ア
ドレスマークＡＭを構成するデータパターンＰＴＡを記
憶するためのものであり、このアドレスマークパターン
メモリＰＭの１〜１６ビット目の記憶データは、アンド
回路ＡＮ１〜ＡＮ１６の他方の入力端にそれぞれ加えら
れている。
ドレスマークＡＭを構成するデータパターンＰＴＡを記
憶するためのものであり、このアドレスマークパターン
メモリＰＭの１〜１６ビット目の記憶データは、アンド
回路ＡＮ１〜ＡＮ１６の他方の入力端にそれぞれ加えら
れている。
【００３３】アンド回路ＡＮ１〜ＡＮ１６は、それぞれ
シフトレジスタＳＲの１〜１６ビット目の記憶データ
と、アドレスマークパターンメモリＰＭの１〜１６ビッ
ト目の記憶データの値が一致したときに、その出力が論
理Ｈレベルに立ち上がるものであり、その出力信号は、
一致数カウンタＣＴに加えられている。
シフトレジスタＳＲの１〜１６ビット目の記憶データ
と、アドレスマークパターンメモリＰＭの１〜１６ビッ
ト目の記憶データの値が一致したときに、その出力が論
理Ｈレベルに立ち上がるものであり、その出力信号は、
一致数カウンタＣＴに加えられている。
【００３４】一致数カウンタＣＴは、シフトレジスタＳ
Ｒのシフト動作に同期して、入力信号のうち、論理Ｈレ
ベルに立ち上げられているものの数を計数するものであ
り、その計数データＤＭは、比較器ＣＭに加えられてい
る。
Ｒのシフト動作に同期して、入力信号のうち、論理Ｈレ
ベルに立ち上げられているものの数を計数するものであ
り、その計数データＤＭは、比較器ＣＭに加えられてい
る。
【００３５】比較器ＣＭは、入力した計数データＤＭの
値を所定値（例えば、１５）と比較して、計数データＤ
Ｍの値が所定値よりも大きい値になっているときに、そ
の出力信号を論理Ｈレベルに立ち上げるものであり、そ
の出力信号は、アドレスマーク検出信号ＤＴａｍとし
て、次段回路に出力されている。
値を所定値（例えば、１５）と比較して、計数データＤ
Ｍの値が所定値よりも大きい値になっているときに、そ
の出力信号を論理Ｈレベルに立ち上げるものであり、そ
の出力信号は、アドレスマーク検出信号ＤＴａｍとし
て、次段回路に出力されている。
【００３６】以上の構成で、シフトレジスタＳＲには、
クロックＣＫｒに同期して、入力データＤＴｉが順次入
力され、したがって、クロックＣＫｒが出力されるたび
に、アンド回路ＡＮ１〜ＡＮ１６の一方の入力端に加え
られるデータが変化する。一方、アンド回路ＡＮ１〜Ａ
Ｎ１６の他方の入力端に加えられているアドレスマーク
パターンメモリＰＭから出力されるデータは変化しな
い。
クロックＣＫｒに同期して、入力データＤＴｉが順次入
力され、したがって、クロックＣＫｒが出力されるたび
に、アンド回路ＡＮ１〜ＡＮ１６の一方の入力端に加え
られるデータが変化する。一方、アンド回路ＡＮ１〜Ａ
Ｎ１６の他方の入力端に加えられているアドレスマーク
パターンメモリＰＭから出力されるデータは変化しな
い。
【００３７】したがって、アンド回路ＡＮ１〜ＡＮ１６
から出力される信号の論理レベルは、クロックＣＫｒが
出力されてシフトレジスタＳＲに入力データＤＴｉが出
力されるたびに変化し、そのときに出力が論理Ｈレベル
になっているアンド回路ＡＮ１〜ＡＮ１６の数が、一致
数カウンタＣＴで計数される。
から出力される信号の論理レベルは、クロックＣＫｒが
出力されてシフトレジスタＳＲに入力データＤＴｉが出
力されるたびに変化し、そのときに出力が論理Ｈレベル
になっているアンド回路ＡＮ１〜ＡＮ１６の数が、一致
数カウンタＣＴで計数される。
【００３８】そして、シフトレジスタＳＲにアドレスマ
ークＡＭの１６ビットのデータが記憶されると、全ての
アンド回路ＡＮ１〜ＡＮ１６から出力される信号が論理
Ｈレベルに立ち上がり、これによって、一致数カウンタ
ＣＴの計数データＤＭの値が１６になる。
ークＡＭの１６ビットのデータが記憶されると、全ての
アンド回路ＡＮ１〜ＡＮ１６から出力される信号が論理
Ｈレベルに立ち上がり、これによって、一致数カウンタ
ＣＴの計数データＤＭの値が１６になる。
【００３９】それによって、比較器ＣＭから出力される
アドレスマーク検出信号ＤＴａｍが論理Ｈレベルに変化
し、その結果、次段回路がアドレスマークＡＭの検出タ
イミングを判定する。
アドレスマーク検出信号ＤＴａｍが論理Ｈレベルに変化
し、その結果、次段回路がアドレスマークＡＭの検出タ
イミングを判定する。
【００４０】一方、シフトレジスタＳＲにアドレスマー
クＡＭの１６ビットのデータが記憶されていない状態で
は、１つ以上のアンド回路ＡＮ１〜ＡＮ１６から出力さ
れる信号が論理Ｌレベルになっているので、これによっ
て、一致数カウンタＣＴの計数データＤＭの値は、１５
以下の値になる。
クＡＭの１６ビットのデータが記憶されていない状態で
は、１つ以上のアンド回路ＡＮ１〜ＡＮ１６から出力さ
れる信号が論理Ｌレベルになっているので、これによっ
て、一致数カウンタＣＴの計数データＤＭの値は、１５
以下の値になる。
【００４１】それによって、比較器ＣＭからは、論理Ｌ
レベルのアドレスマーク検出信号ＤＴａｍが出力され、
その結果、次段回路は、アドレスマークの検出タイミン
グとは、認識しない。
レベルのアドレスマーク検出信号ＤＴａｍが出力され、
その結果、次段回路は、アドレスマークの検出タイミン
グとは、認識しない。
【００４２】ところで、上述した実施例では、本発明を
２−７ＲＬＬ変調規則を用いた場合について説明した
が、本実施例は、他のデジタル変調規則を用いている場
合についても、同様にして適用することができる。ま
た、本発明は、光磁気ディスクのヘッダ領域のアドレス
マーク以外のものについても、同様にして適用すること
ができる。
２−７ＲＬＬ変調規則を用いた場合について説明した
が、本実施例は、他のデジタル変調規則を用いている場
合についても、同様にして適用することができる。ま
た、本発明は、光磁気ディスクのヘッダ領域のアドレス
マーク以外のものについても、同様にして適用すること
ができる。
【００４３】
【発明の効果】以上説明したように、本発明によれば、
第２の同期信号には第１の同期信号を構成しているデー
タパターンが含まれないので、第１の同期信号に第２の
同期信号のデータパターンがあらわれるために必要とな
るビット誤りの数が増大し、その結果、第２の同期信号
の誤検出が発生する確率を抑制できる。また、第１の同
期信号と第２の同期信号の接続部にも、第１の同期信号
を構成しているデータパターンを含まないようにするこ
とで、この部分での第２の同期信号の誤検出の可能性を
抑制している。また、２−７ＲＬＬ変調規則を適用した
場合に、「０００１０００００００００１００」なるデ
ータパターンで第２の同期信号を構成すると、第１の同
期信号に６ビットのデータ誤りを生じるか、あるいは、
第１の同期信号と第２の同期信号の接続部に３ビットの
データ誤りを生じなければ、第２の同期信号の誤検出が
されないので、第２の同期信号の誤検出の確率を低減で
きるという効果を得る。
第２の同期信号には第１の同期信号を構成しているデー
タパターンが含まれないので、第１の同期信号に第２の
同期信号のデータパターンがあらわれるために必要とな
るビット誤りの数が増大し、その結果、第２の同期信号
の誤検出が発生する確率を抑制できる。また、第１の同
期信号と第２の同期信号の接続部にも、第１の同期信号
を構成しているデータパターンを含まないようにするこ
とで、この部分での第２の同期信号の誤検出の可能性を
抑制している。また、２−７ＲＬＬ変調規則を適用した
場合に、「０００１０００００００００１００」なるデ
ータパターンで第２の同期信号を構成すると、第１の同
期信号に６ビットのデータ誤りを生じるか、あるいは、
第１の同期信号と第２の同期信号の接続部に３ビットの
データ誤りを生じなければ、第２の同期信号の誤検出が
されないので、第２の同期信号の誤検出の確率を低減で
きるという効果を得る。
【図１】本発明の一実施例にかかるアドレスマークのデ
ータパターンを示す概略図。
ータパターンを示す概略図。
【図２】本発明の他の実施例にかかるアドレスマークの
データパターンを示す概略図。
データパターンを示す概略図。
【図３】本発明の一実施例にかかるアドレスマーク検出
回路を示すブロック図。
回路を示すブロック図。
【図４】従来技術を説明するための概略図。
【図５】従来技術の不都合を説明するための概略図。
【手続補正書】
【提出日】平成４年１０月１日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】図面の簡単な説明
【補正方法】変更
【補正内容】
【図面の簡単な説明】
【図１】本発明の一実施例にかかるアドレスマークのデ
ータパターンを示す概略図。
ータパターンを示す概略図。
【図２】本発明の他の実施例にかかるアドレスマークの
データパターンを示す概略図。
データパターンを示す概略図。
【図３】本発明の一実施例にかかるアドレスマーク検出
回路を示すブロック図。
回路を示すブロック図。
【図４】従来技術を説明するための概略図。
【図５】従来技術の不都合を説明するための概略図。
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正内容】
【図１】
【図２】
【図３】
【図４】
【図５】
Claims (5)
- 【請求項１】 所定のデジタル変調規則で変調されたデ
ジタルデータに、そのデジタル変調規則における最短反
転パターンを繰り返し配置した第１のデータパターンか
らなる第１の同期信号と、上記第１のデータパターンと
は異なる第２のデータパターンからなる第２の同期信号
を上記第１の同期信号に連続して配置し、上記第１の同
期信号によって上記デジタルデータの再生系のビット同
期を確立するとともに、上記第２の同期信号を検出して
上記デジタルデータの再生系のバイト単位のデータ同期
を確立する同期検出方法において、 上記第２の同期信号を構成する上記第２のデータパター
ンは、上記デジタル変調規則における最短反転パターン
を含まないことを特徴とする同期検出方法。 - 【請求項２】 所定のデジタル変調規則で変調されたデ
ジタルデータに、そのデジタル変調規則における最短反
転パターンを繰り返し配置した第１のデータパターンか
らなる第１の同期信号と、上記第１のデータパターンと
は異なる第２のデータパターンからなる第２の同期信号
を上記第１の同期信号に連続して配置し、上記第１の同
期信号によって上記デジタルデータの再生系のビット同
期を確立するとともに、上記第２の同期信号を検出して
上記デジタルデータの再生系のバイト単位のデータ同期
を確立する同期検出方法において、 上記第２の同期信号を構成する上記第２のデータパター
ンは、上記デジタル変調規則における最短反転パターン
を含まず、かつ、上記第１の同期信号との接続部にも上
記デジタル変調規則における最短反転パターンを含まな
いことを特徴とする同期検出方法。 - 【請求項３】 所定のデジタル変調規則で変調されたデ
ジタルデータに、そのデジタル変調規則における最短反
転パターンを繰り返し配置した第１のデータパターンか
らなる第１の同期信号と、上記第１のデータパターンと
は異なる第２のデータパターンからなる第２の同期信号
を上記第１の同期信号に連続して配置し、上記第１の同
期信号によって上記デジタルデータの再生系のビット同
期を確立するとともに、上記第２の同期信号を検出して
上記デジタルデータの再生系のバイト単位のデータ同期
を確立する同期検出方法において、 上記第２の同期信号を構成する上記第２のデータパター
ンは、上記デジタル変調規則における最短反転パターン
の整数倍の周期で反転するデータパターンを含まないこ
とを特徴とする同期検出方法。 - 【請求項４】 所定のデジタル変調規則で変調されたデ
ジタルデータに、そのデジタル変調規則における最短反
転パターンを繰り返し配置した第１のデータパターンか
らなる第１の同期信号と、上記第１のデータパターンと
は異なる第２のデータパターンからなる第２の同期信号
を上記第１の同期信号に連続して配置し、上記第１の同
期信号によって上記デジタルデータの再生系のビット同
期を確立するとともに、上記第２の同期信号を検出して
上記デジタルデータの再生系のバイト単位のデータ同期
を確立する同期検出方法において、 上記第２の同期信号を構成する上記第２のデータパター
ンは、上記デジタル変調規則における最短反転パターン
の整数倍の周期で反転するデータパターンを含まず、か
つ、上記第１の同期信号との接続部にも上記デジタル変
調規則における最短反転パターンを含まないことを特徴
とする同期検出方法。 - 【請求項５】 ２−７ＲＬＬ変調規則で変調されたデジ
タルデータに、そのデジタル変調規則における最短反転
パターンである「１００」を繰り返し配置した第１のデ
ータパターン「・・１００１００・・１００１０」から
なる第１の同期信号と、上記第１のデータパターンとは
異なる第２のデータパターンからなる第２の同期信号を
上記第１の同期信号に連続して配置し、上記第１の同期
信号によって上記デジタルデータの再生系のビット同期
を確立するとともに、上記第２の同期信号を検出して上
記デジタルデータの再生系のバイト単位のデータ同期を
確立する同期検出方法において、 上記第２の同期信号を、「０００１０００００００００
１００」なるデータパターンで構成したことを特徴とす
る同期検出方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4173783A JPH05342772A (ja) | 1992-06-08 | 1992-06-08 | 同期検出方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4173783A JPH05342772A (ja) | 1992-06-08 | 1992-06-08 | 同期検出方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05342772A true JPH05342772A (ja) | 1993-12-24 |
Family
ID=15967075
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4173783A Pending JPH05342772A (ja) | 1992-06-08 | 1992-06-08 | 同期検出方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05342772A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10308069A (ja) * | 1997-05-01 | 1998-11-17 | Toshiba Corp | 情報記録再生用媒体及び情報記録再生用媒体フォーマット装置並びに情報記録再生装置 |
| WO2010106987A1 (ja) * | 2009-03-16 | 2010-09-23 | ソニーオプティアーク株式会社 | ディスク状記録媒体、光スポット位置制御装置、光スポット位置制御方法 |
-
1992
- 1992-06-08 JP JP4173783A patent/JPH05342772A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10308069A (ja) * | 1997-05-01 | 1998-11-17 | Toshiba Corp | 情報記録再生用媒体及び情報記録再生用媒体フォーマット装置並びに情報記録再生装置 |
| US6215759B1 (en) | 1997-05-01 | 2001-04-10 | Kabushiki Kaisha Toshiba | Information recording medium with address marks (AM) for error detection, cutting apparatus for manufacturing the information recording medium, and information reproducing apparatus for reproducing the information recording medium |
| US6351448B1 (en) | 1997-05-01 | 2002-02-26 | Kabushiki Kaisha Toshiba | Information recording medium where address mark comprising pattern suitable for prevention of detection error is recorded, and cutting apparatus for reproducing the information recording medium |
| US6473381B2 (en) | 1997-05-01 | 2002-10-29 | Kabushiki Kaisha Toshiba | Information recording medium where address mark comprising pattern suitable for prevention of detection error is recorded, and cutting apparatus for reproducing the information recording medium |
| US6600710B2 (en) | 1997-05-01 | 2003-07-29 | Kabushiki Kaisha Toshiba | Information recording medium where address mark comprising pattern suitable for prevention of detection error is recorded, and cutting apparatus for reproducing the information recording medium |
| US6657937B2 (en) | 1997-05-01 | 2003-12-02 | Kabushiki Kaisha Toshiba | Information recording medium where address mark comprising pattern suitable for prevention of detection error is recorded, and cutting apparatus for reproducing the information recording medium |
| US6674708B2 (en) | 1997-05-01 | 2004-01-06 | Kabushiki Kaisha Toshiba | Information recording medium where address mark comprising pattern suitable for prevention of detection error is recorded, and cutting apparatus for reproducing the information recording medium |
| US6781939B2 (en) | 1997-05-01 | 2004-08-24 | Kabushiki Kaisha Toshiba | Information recording medium where address mark comprising pattern suitable for prevention of detection error is recorded, and cutting apparatus for reproducing the information recording medium |
| WO2010106987A1 (ja) * | 2009-03-16 | 2010-09-23 | ソニーオプティアーク株式会社 | ディスク状記録媒体、光スポット位置制御装置、光スポット位置制御方法 |
| US8687477B2 (en) | 2009-03-16 | 2014-04-01 | Sony Corporation | Disk-shaped recording medium, optical spot position control device, and optical spot position control method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3083011B2 (ja) | データ記録方法及び装置 | |
| US5677935A (en) | Sync detecting method and sync detecting circuit | |
| US4472686A (en) | Circuit for reproducing and demodulating modulated digital signals | |
| US4963868A (en) | Frame synchronizing method and system | |
| JP3306938B2 (ja) | 同期符号抽出回路 | |
| JPH05342772A (ja) | 同期検出方法 | |
| JP3377669B2 (ja) | シンク検出方法及びシンク検出回路 | |
| KR960002608B1 (ko) | 디지탈 신호의 시간축 보정장치 | |
| KR20020044531A (ko) | 데이터 처리 장치 및 데이터 처리 방법 | |
| JPS62274948A (ja) | フレーム同期装置 | |
| JPH10511833A (ja) | チャネル信号を情報信号に復号する装置及びこの装置を具える再生装置 | |
| JP2560406B2 (ja) | ディジタル位相制御回路 | |
| JP2792120B2 (ja) | ディジタル位相制御回路 | |
| JP3171205B2 (ja) | 変調周波数検出回路 | |
| JP2001243727A (ja) | 情報再生装置と再生情報の同期検出回路と再生情報の同期検出方法と通信情報の同期検出回路と通信情報の同期検出方法 | |
| JPS5943860B2 (ja) | フレ−ム同期信号検出回路 | |
| JP3130889B2 (ja) | デジタルｖｆｏの補正方法及びその装置 | |
| JP3135567B2 (ja) | Ｎｒｚ２進入力信号評価回路および方法 | |
| JPH0585982B2 (ja) | ||
| JPS62143541A (ja) | 変化点符号化回路 | |
| JP2002203381A (ja) | シンク検出方法及びシンク検出回路 | |
| JPH05122206A (ja) | 同期クロツク信号再生方法 | |
| JPS6320775A (ja) | デイジタル信号記録装置 | |
| JPS61158232A (ja) | 逐次的プリアンブル信号検出回路 | |
| JPH01256240A (ja) | ディジタル位相誤差検出回路 |