JP3130889B2 - デジタルｖｆｏの補正方法及びその装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明、特にフロッピーディ
スクのデータを再生するときに用いられるデジタルＶＦ
Ｏ（Ｖａｒｉａｂｌｅ Ｆｒｅｑｕｅｎｃｙ Ｏｓｃｉ
ｌｌａｔｏｒ，以下、ＶＦＯという）の補正方法及び装
置に関するものである。

【０００２】

【従来の技術】一般にフロッピーディスクのデータを再
生するときに用いられるデジタルＶＦＯの補正装置は、
一般的にアナログのものが使用されているが、アナログ
回路形式のものは、抵抗値，容量値の設計値と実際のデ
バイス特性とのあわせ込みが難しく、また、チップ面積
を縮小しにくいため、デジタル回路形式化することが要
求されている。

【０００３】この要請に応えるために、例えば、特開平
３−２２７１２３号公報に開示されているように、カウ
ンタを使用してデジタル化することが提案されている。

【０００４】上述した先行技術文献に開示された技術を
図１２に示す。図１２において、読み出しデータ１２１
は、フロッピィ・ディスク駆動装置が出力する信号であ
る。基準化回路１２３は、基準クロック１２２に基づい
て読み出しデータ１２１から基準クロックの１クロック
幅の基準データを生成する回路である。

【０００５】カウンタ回路１２５は、基準クロック１２
２によって、カウント値を増やすリセット機能付きの２
進カウンタであり、ＭＳＢは最上位ビットを示す。また
Ｄ型フリップフロップ１２６は、カウンタ回路１２５の
出力を２分周してウィンドウ信号（以下、ウィンドウと
いう）１２７を出力するようになっている。

【０００６】説明を簡単にするために読み出しデータ１
２１は、ＭＦＭ（ＭｏｄｉｆｉｅｄＦｒｅｑｅｎｃｙ
Ｍｏｄｕｌａｔｉｏｎ）方式で記録され、そのデータ転
送レートは５００ｋｂｐｓとする。

【０００７】読み出しデータ１２１を再生するには、読
み出しデータ１２１に同期したウィンドウ１２７が必要
であり、カウンタ回路１２５を４ビットとすると、１６
ＭＨｚの基準クロック１２２が必要である。

【０００８】図１３は、読み出しデータ１２１がないと
きのカウンタ回路１２５のカウント値と、ウィンドウ１
２７との関係を示す図である。理想的な基準データが発
生するタイミングは、カウンタ回路１２５のカウント値
が０のときである。

【０００９】

【発明が解決しようとする課題】しかし、図１２に示す
従来例では、読み出しデータ１２１が入力されると、直
ちに位相補正を行なうため、フロッピィ・ディスク再生
データの特徴であるピークシフトを含んだ場合、特にシ
フト方向が互い反発するような逆方向となるピークシフ
トが連続で発生した場合、位相補正を誤り易く、その場
合、フロッピーディスクのデータを再生できないという
問題がある。

【００１０】次に再生されるデータが”１１”のときに
ピークシフトによって誤って位相補正した場合の例を図
１４に示す。

【００１１】図１４において、実線は、前後４クロック
のピークシフトをもつ場合の基準化データであり、破線
は、ピークシフトをもたない場合の基準化データを示し
ている。

【００１２】再生データは、”１１”であるため、本来
ウィンドウのHighの部分で基準化データを捕らえなけれ
ばならないが、ピークシフトの影響を受けて再生データ
に位相ずれが生じてことになる。

【００１３】本発明の目的は、設計しやすいデジタル回
路構成で、かつピークシフトに影響されないデジタルＶ
ＦＯの補正方法及び装置を提供することにある。

【００１４】

【課題を解決するための手段】前記目的を達せ得するた
め、本発明に係るデジタルＶＦＯの補正方法は、フロッ
ピーディスクのデータを再生するときに用いられる、カ
ウンタで構成されるデジタルＶＦＯ（Ｖａｒｉａｂｌｅ
Ｆｒｅｑｕｅｎｃｙ Ｏｓｃｉｌｌａｔｏｒ）を補正
するデジタルＶＦＯの補正方法において、再生データが
発生したときに再生データからデータビットを分離し、
前記データビットが発生したときのカウンタのカウント
値を記憶し、前記再生データのデータ列が特定のデータ
列になったときに、前記記憶されたカウント値と理想の
カウント値との差を検出し、前記差が生じたときに前記
カウンタに補正信号を出力し、カウント値を補正し、デ
ジタルＶＦＯ信号の位相を補正するものである。

【００１５】また本発明に係るデジタルＶＦＯの補正装
置は、フロッピーディスクのデータを再生する際に、再
生データをカウンタ値に応じて、カウンタで構成される
デジタルＶＦＯ（Ｖａｒｉａｂｌｅ Ｆｒｅｑｕｅｎｃ
ｙ Ｏｓｃｉｌｌａｔｏｒ）を補正するデジタルＶＦＯ
の補正装置であって、再生データが発生したときに再生
データからデータビットを分離する手段と、前記データ
ビットが発生したときのカウンタのカウント値を記憶す
る記憶手段と、前記再生データのデータ列が特定のデー
タ列になったときに、前記記憶手段のカウント値と理想
のカウント値との差を検出する手段と、前記差が生じた
ときに前記カウンタに補正信号を出力しカウント値を補
正し、位相の補正を行う手段とを有するものである。

【００１６】また本発明に係るデジタルＶＦＯの補正装
置は、フロッピーディスクのデータを再生する際に、再
生データをカウンタ値に応じて、カウンタで構成される
デジタルＶＦＯ（Ｖａｒｉａｂｌｅ Ｆｒｅｑｕｅｎｃ
ｙ Ｏｓｃｉｌｌａｔｏｒ）を補正するデジタルＶＦＯ
の補正装置であって、読み出しデータが入力されると基
準データを発生させる基準回路と、前記基準回路から出
力される基準データが０（クロックビット）か１（デー
タビット）かを区別するデータ分離回路と、前記データ
分離回路から出力されるデータに基づき、読み出しデー
タの並び方が特定の並びの時にデータ列検出信号を出力
するデータ列検出回路と、基準クロックに基づいてカウ
ントするカウンタ回路と、前記カウンタ回路のカウント
値を保持するデータ履歴メモリと、前記データ列検出回
路がデータ列検出信号を出力したときに前記データ履歴
メモリのカウント値と理想のカウント値との差を求め、
補正信号と補正値を出力する補正値演算回路とを有する
ものである。

【００１７】

【発明の実施の形態】以下、本発明の実施の形態を図に
より説明する。

【００１８】（実施形態１）図１は、本発明の実施形態
１に係るデジタルＶＦＯの補正装置を示す構成図であ
る。

【００１９】図１に示す本発明の実施形態１に係るデジ
タルＶＦＯの補正装置は、基準化回路２と、カウンタ回
路４と、データ分離回路６と、データ列検出回路７と、
データ履歴メモリ１０と、補正値演算回路１１とを有し
ている。

【００２０】基準化回路２は、読み出しデータ１が入力
されたとき、図示しない基準クロックの１クロック分の
パルス幅をもつ信号の基準データ３を発生するようにな
っている。

【００２１】データ分離回路６は、基準化回路２から出
力される基準データ３が”０”又は”１”かを区別する
ようになっている。

【００２２】データ列検出回路７は、シフトレジスタな
どで構成されており、データ分離回路６から出力される
データに基づいて読み出しデータ１の並びを認識し、読
み出しデータ１の並びが特定の並びになるときに、デー
タ列検出信号１４を出力するようになっている。

【００２３】カウンタ回路４は、図示しない基準クロッ
クに基づいてカウントアップするカウンタであり、補正
信号１３がアクティブで、符号信号１５が”１”のとき
に、現在のカウント値に補正値１２を加算した値を次の
カウント値とし、符号信号１５が”０”のときに、現在
のカウント値から補正値１２を減算した値を次のカウン
ト値とする機能を有している。

【００２４】またカウンタ回路４は、カウンタ回路４の
現在のカウント値を示すカウント値８とウィンドウ５と
いうカウント値の最上位ビット（ＭＳＢ）の信号を出力
するようになっている。

【００２５】データ履歴メモリ１０は、２つの履歴メモ
リ１０ａ，１０ｂを有しており、図示しない基準データ
が発生したときにカウンタ回路４のカウント値８を保持
する機能を有しているとともに、過去の任意に定めた回
数の基準データが発生したときのカウント値も保持する
機能を有している。

【００２６】またデータ履歴メモリ１０は、補正値演算
回路１１から出力される補正信号１３と、符号信号１５
とに基づいて、保持しているカウント値に補正値１２を
加算または減算する機能を有している。

【００２７】補正値演算回路１１は、データ列検出回路
７がデータ列検出信号１４を出力したときに、データ履
歴メモリ１０のカウント値と理想のカウント値との差を
求め、補正信号１３，符号信号１５，補正値１２の信号
をそれぞれ出力するようになっている。

【００２８】図２は、図１に示したカウンタ回路４の詳
細な構成を示すブロック図である。図２に示すようにカ
ウンタ回路４は、第１のセレクタ２１と、第２のセレク
タ２２と、加減算器２４と、Ｎビットフリップフロップ
（ＦＦ）２５とを有している。

【００２９】第１のセレクタ２１は、補正信号１３が”
０”のときに出力値が”１”となり、補正信号１３が”
１”のときに符号信号１５を選択して出力するようにな
っている。

【００３０】第２のセレクタ２２は、補正信号１３が”
０”のときに出力値が”１”となり、補正信号１３が”
０”のときに補正値１２を選択して出力するようになっ
ている。

【００３１】加減算器２４は、入力端子Ｃの値が”１”
のときに（Ａ＋Ｂ）の値を出力端子Ｙに出力し、入力端
子Ｃの値が”０”のときに（Ａ−Ｂ）の値を出力端子Ｙ
に出力するようになっている。

【００３２】ＮビットＦＦ２５は、入力及び出力のビッ
ト数がＮビットであるフリップフロップから構成されて
いる。

【００３３】図３は、図１に示したデータ履歴メモリ１
０の詳細を示すブロック図である。図３に示すようにデ
ータ履歴メモリ１０は、加減算器３１と、加算器３２
と、第１のセレクタ３３と、第２のセレクタ３４と、第
３のセレクタ３５、第２のＮビットＦＦ３７とを有して
いる。なお、加減算器３１は図２に示す加減算器２４と
同じ機能のものを用いている。

【００３４】加算器３２は、補正値１２に１を加算した
値を出力するようになっている。

【００３５】第１のセレクタ３３は、補正信号１３が”
０”のときにデータ履歴メモリ１０に含まれる履歴メモ
リ１０ａの信号３８の値を出力し、補正信号１３が”
１”のときに加減算器３１の値を出力するようになって
いる。

【００３６】第２のセレクタ３４は、データビット９
が”０”のときに第１のセレクタ３３の値を出力し、デ
ータビット９が”１”のときにカウント値８を出力する
ようになっている。

【００３７】第３のセレクタ３５は、データビット９
が”０”のときに履歴メモリ１０ｂの信号３９の値を出
力し、データビット９が”１”のときに第１のＮビット
ＦＦ３６の値を出力するようになっている。

【００３８】図３に示すようにデータ履歴メモリ１０に
おいて、過去の任意に定めた回数のカウント値を保持す
るには、図中の破線の部分と同じ構成の回路を後段につ
なぎあわせればよい。

【００３９】以下、図１に示す本発明の実施形態１に係
るデジタルＶＦＯの補正装置の動作について説明する。

【００４０】図において、読み出しデータ１の転送レー
トは、５００ｋｂｐｓとし、カウンタ回路４を５ビット
で構成した場合であり、データ履歴メモリ１０は２回分
のカウント値を保持する機能を有し、５ビットのカウン
ト値を保持することが可能な場合であり、データ列検出
回路７は３ビットのシフトレジスタから構成され、デー
タ列が”１１１”のときが補正を行なうデータ列とした
場合の動作について説明する。

【００４１】まず、カウンタ回路４の動作を図４を用い
て説明する。カウント値が００〜０Ｆまでのときにウィ
ンドウ５が”０”となり、カウント値が１０〜１Ｆまで
のときにウィンドウ５は”１”となる。

【００４２】このとき、ウインドウ５の信号周期を５０
０ｋＨｚとするには、基準クロックを１６ＭＨｚに選べ
ば良い。

【００４３】読み出しデータ１の転送レートと、ウィン
ドウ５の信号周期とが一致していれば、基準データが発
生するときのカウント値は常に同じとなる。そして、理
想的な発生位置は、ウィンドウ５の信号幅の中央であ
り、ウィンドウ５の信号が”１”のときは、カウント値
１８のときに基準データが発生したときが理想のカウン
ト値である。

【００４４】次に、補正値演算回路１１の動作を説明す
る。本発明の実施形態１では、基準データが発生したと
きのカウント値８が”１８”であれば理想であり、補正
する必要はない。

【００４５】図５に履歴メモリ−理想カウント値Ａによ
る補正値Ｂ、符号信号Ｃの値を示す。また、補正信号１
３は、データ列検出信号１４が発生した後、カウンタ回
路４がカウント値８のとき（ウィンドウ５の信号が”
０”のときの信号幅中央のカウント値）に、基準クロッ
クで１クロック幅の信号として出力する。データ列検出
信号１４は、ウィンドウ５の信号が”１”から”０”に
なるときに出力され、そのときのカウント値が”００”
であるため、本発明の実施形態１では、データ列検出信
号１４が発生した後、８クロック後に補正信号１３を出
力すれば良い。

【００４６】次に図６を用いて本発明の実施形態１に係
る全体の補正動作について説明する。このときの記録デ
ータは”０１１１１１”であり、読み出しデータ１の転
送レートは５００ｋｂｐｓより遅く、補正しない場合
は、基準データが発生するときのカウンタ回路４のカウ
ント値は、理想のカウント値から＋１ずれているとす
る。

【００４７】図６では、未補正の場合のカウント値とし
てこれを表し、理想では、常に”１８”であるべきだ
が、位相のずれにより、”１８”、”１９”、”１
Ａ”，”１Ｂ”，”１Ｃ”、”１Ｄ”とずれることを示
している。

【００４８】まず、Ｔ０より前の段階では、読み出しデ
ータ１がないため、基準データも発生していない。この
とき、補正信号１３は”０”である。

【００４９】履歴メモリ１０ａ及び１０ｂ、データ列検
出回路７のシフトレジスタのＸは、確定値が決まる前の
不定の値であることを意味する。

【００５０】補正信号１３が”０”のときは図２から明
らかなように、カウンタ回路４は基準クロックが入力す
る毎にカウント値を１ずつ加算する動作を行う。

【００５１】そして、カウンタ回路のカウント値の最上
位ビットであるウィンドウ５の信号が”１”から”０”
になり、ウィンドウ５の信号が”１”の期間に基準デー
タはなかったため、データは”０”となり、Ｔ０のとき
にデータ列検出回路７のシフトレジスタの最初のビット
には”０”が入る。

【００５２】次に、Ｔ０〜Ｔ１の期間では、読み出しデ
ータ１が”１”を示す基準データが発生する。

【００５３】このとき、カウンタ回路４のカウント
値（”１９”とする）が履歴メモリ１０ａに保持され
る。そして、ウィンドウ５の信号が”１”から”０”に
なった後、ウィンドウ５の信号が”１”の期間に基準デ
ータがあったため、データは”１”であり、Ｔ１のとき
にデータ列検出回路７のシフトレジスタの最初のビット
には”１”が入り、前回のデータは右にシフトする。

【００５４】次に、Ｔ１〜Ｔ２の期間においても、基準
データが発生し、このときのカウント値（”１Ａ”とす
る）が履歴メモリ１０ａに保持され、前回のカウント値
は、履歴メモリ１０ｂに保持される。

【００５５】履歴メモリ１０ｂにカウント値が入力する
と、補正値演算回路１１が動作し、図５に示す補正値Ｂ
（１２）及び符号信号Ｃ（１５）を出力する。その後、
シフトレジスタの値は、”１１０”となる。

【００５６】次に、Ｔ２〜Ｔ３の期間においても、基準
データが発生し、このときのカウント値（”１Ｂ”とす
る）が履歴メモリ１０ａに保持され、前回のカウント値
は履歴メモリ１０ｂに保持される。

【００５７】履歴メモリ１０ｂにカウント値が更新され
たため、補正値演算回路１１が動作し、図５に示す補正
値Ｂ（１２）及び符号信号Ｃ（１５）を出力する。その
後、シフトレジスタの値は、”１１１”となる。

【００５８】次に、Ｔ３〜Ｔ４の期間において、シフト
レジスタが”１１１”となったことをデータ列検出回路
７が認識し、データ列検出信号１４を出力する。

【００５９】これにより、補正値演算回路１１から補正
信号１３が出力し、カウント値は現在のカウント値か
ら”１”を減らす補正となり、読み出しデータ１とウィ
ンドウ５の信号の位相差を補正することができる。

【００６０】また、履歴メモリ１０ａには、現在保持し
ている値から”２”を引いた値が保持される。

【００６１】この履歴メモリ１０ａを補正する理由は、
データの並びが”１１１”のように連続して発生したと
きに、次に補正する場合に参考とする履歴メモリ１０ｂ
の値を補正後の値に置き換える必要があるためである。

【００６２】そして、基準データが発生し、このときの
カウント値（”１Ａ”とする）が履歴メモリ１０ａに保
持され、前回のカウント値は履歴メモリ１０ｂに保持さ
れる。

【００６３】履歴メモリ１０ｂにカウント値が更新され
たため、補正値演算回路１１が動作し、図５に示す補正
値Ｂ（１２）及び符号信号Ｃ（１５）を出力する。

【００６４】次に、Ｔ４〜Ｔ５の期間においても、シフ
トレジスタが”１１１”となったことをデータ列検出回
路７が認識し、データ列検出信号１４を出力して、カウ
ント値は現在のカウント値から”０”を減らす補正（カ
ウント値を変えない）となり、読み出しデータ１とウィ
ンドウ５の信号の位相差を補正することができる。

【００６５】また、履歴メモリ１０ａには、現在保持し
ている値から”１”を引いた値が保持される。

【００６６】ここで、Ｔ３〜Ｔ４の区間において、カウ
ント値が未補正の場合は、”１Ｃ”であるのに対し
て、”１Ａ”に補正される動作を図７に示す。

【００６７】カウント値”０８”のときに補正信号１３
が発生し、そのときの符号信号１５は”０”であって、
補正値は”１”である。

【００６８】したがって、補正信号１３が発生した後の
カウント値は現在のカウント値から”１”を減算した値
が次のカウント値となり、その後は補正信号１３が発生
していないため、カウント値は”１”を加算したものが
次のカウント値となっている。

【００６９】このようにカウント値を補正したため、基
準データが発生するカウント値は、未補正の場合は、”
１Ｃ”であるが、補正したことにより、理想のカウント
値”１８”に近い”１Ａ”とすることができる。

【００７０】上述した例においては、データが”１１
１”となるときの中央の”１”のデータの基準データが
発生したときのカウント値と理想カウント値の差によ
り、補正を行なっている。

【００７１】その理由は、”１１１”のデータの中央
の”１”のデータの基準データは、ピークシフトしてい
ないためである。

【００７２】ピークシフトが発生するデータ列は、特開
平５−３０３７０６号公報などに開示されている。

【００７３】例えば”０１１”のデータの場合、”０”
の次の”１”の基準データは、ピークシフトをもってい
るが、本発明の実施形態１では、”０１１”の並びでは
補正が行なわないため、ピークシフトしている基準デー
タのカウント値を補正に使用しないことになり、ピーク
シフトの影響を受けない。

【００７４】図８は、本発明に係るデジタルＶＦＯの補
正方法を示すフローチャートである。

【００７５】まず、ステップＡにおいて、基準データの
有無を判断し、基準データがなければ、補正せずにステ
ップＦに進み終了する。

【００７６】もし、基準データがあれば、ステップＢに
進み、そのときのカウンタ回路４のカウント値をデータ
履歴メモリ１０に保持し、ステップＣに進み、読み出し
データ１の並びを更新した後、ステップＤにおいて、読
み出しデータ１の並びが補正すべき並びか否かを判断
し、補正すべき並びでなければ、ステップＦに進み終了
する。

【００７７】補正すべき並びであれば、データ履歴メモ
リ１０の値を参考にして、カウンタ回路４のカウント
値、データ履歴メモリ１０を補正して終了する。

【００７８】以上のように本発明の実施形態１によれ
ば、読み出したデータ１のデータ列に基づいて、補正実
行の有無を決定しており、ピークシフトの影響を受けて
いないデータの位相ずれ量を基にＶＦＯの補正を行うこ
とができ、フロッピーディスクの再生データの読み出し
エラーを低減することができる。

【００７９】従来例として用いられている方式、すなわ
ち基準データが発生したときに毎回カウンタを補正する
方式では、ウィンドウ信号の”１”の幅、または”０”
の幅の２５％以上互いに反発する方向でピークシフトが
連続で発生すると、補正誤りを起こすのに対し、本発明
の実施形態では、５０％まで互いに反発する方向でピー
クシフトが連続で発生しても補正誤りは起こさない。ま
た、全てデジタル回路で構成されているため、設計が容
易である。

【００８０】（実施形態２）図９は、本発明の実施形態
２に係るデジタルＶＦＯの補正装置を示す構成図であ
る。

【００８１】図９に示す本発明の実施形態２に係るデジ
タルＶＦＯの補正装置は、データ検出回路７は、データ
列が”０１０”となると、データ列検出信号１４を出力
する点、及びデータ履歴メモリ１０は、図１の履歴メモ
リ１０ａのみから構成され、補正する機能を省いたより
少ないトランジスタで構成可能な点が、図１に示す実施
形態１と相違している。

【００８２】データ履歴メモリ１０の詳細な構成を図１
０に示す。セレクタ１００１はデータビット９が”１”
のときにカウント値８を出力し、”０”のときは履歴メ
モリ１０ａへの信号１００３を出力するようになってい
る。ＮビットＦＦ１００２は、履歴メモリ１０にＮビッ
トの信号を出力するＮビットＦＦであり、本発明の実施
形態２では５ビットのＦＦとして構成してある。その他
の構成は、実施形態１と同様である。

【００８３】図９に示す本発明の実施形態２に係るデジ
タルＶＦＯの補正装置におけるデータ列が”０１０”の
ときに補正を行なうデータ列とした場合の動作について
説明する。

【００８４】図１１に示すように記録データは”０１０
１０１”である。まず、Ｔ０より前の段階では、読み出
しデータ１がないため、基準データも発生していない。

【００８５】このときの補正信号１３は”０”である。
そして、カウント値の最上位ビットであるウィンドウ５
の信号が”１”から”０”になり、ウィンドウ５の信号
が”１”の期間に基準データは存在しなかったため、デ
ータは”０”となり、Ｔ０のときにデータ列検出回路７
のシフトレジスタの最初のビットには”０”が入力す
る。

【００８６】次に、Ｔ０〜Ｔ１の期間では、読み出しデ
ータが”１”を示す基準データが発生する。

【００８７】このときのカウント値（”１７”とする）
が履歴メモリ１０に保持される。履歴メモリ１０にカウ
ント値が入力すると、補正値演算回路１１が動作し、図
５に示す補正値Ｂ（１２）及び符号信号Ｃ（１５）を出
力する。

【００８８】そして、ウィンドウ５の信号が”１”か
ら”０”になった後、ウィンドウ５の信号が”１”の期
間に基準データがあったため、データは”１”であり、
Ｔ１のときにデータ列検出回路７のシフトレジスタの最
初のビットには”１”が入り、前回のデータは右にシフ
トする。

【００８９】次に、Ｔ１〜Ｔ２の期間では、基準データ
が発生しない。履歴メモリ１０の内容は、そのまま保持
され、その後、データ列検出回路７のシフトレジスタの
値は、”０１０”となる。

【００９０】次に、Ｔ２〜Ｔ３の期間では、シフトレジ
スタが”０１０”となったことをデータ列検出回路７が
認識し、データ列検出信号１４を出力する。

【００９１】これにより、補正値演算回路１１から補正
信号１３が出力し、カウント値は現在のカウント値か
ら”２”を増やす補正となり、読み出しデータ１とウィ
ンドウ５の信号の位相差を補正することができる。

【００９２】その後、基準データが発生し、このときの
カウント値（”１９”とする）が履歴メモリ１０ａに保
持される。

【００９３】履歴メモリ１０のカウント値が更新された
ため、補正値演算回路１１が動作し、図５に示す補正値
Ｂ（１２）及び符号信号Ｃ（１５）が出力する。その
後、データ列検出回路７のシフトレジスタの値は、”１
０１”となる。

【００９４】次に、Ｔ３〜Ｔ４の期間では、基準データ
が発生しない。履歴メモリ１０ａの内容は、そのまま保
持され、その後、データ列検出回路７のシフトレジスタ
の値は、”０１０”となる。

【００９５】次に、Ｔ４〜Ｔ５の期間では、データ列検
出回路７のシフトレジスタが”０１０”となったことを
データ列検出回路７が認識し、データ列検出信号１４を
出力する。

【００９６】これにより、補正値演算回路１１から補正
信号１３が出力し、カウント値は現在のカウント値か
ら”０”を減らす補正（通常のカウンタ動作は”１”を
加算するが、この場合は、カウント値を変化させない）
となり、読み出しデータ１とウィンドウ５の信号の位相
差を補正することができる。

【００９７】その後、基準データが発生し、このときの
カウント値（”１８”とする）が履歴メモリ１０に保持
される。

【００９８】履歴メモリ１０ａのカウント値が更新され
たため、補正値演算回路１１が動作し、図５に示す補正
値Ｂ（１２）及び符号信号Ｃ（１５）が動作する。その
後、シフトレジスタの値は、”１０１”となる。

【００９９】上述した例では、データが”０１０”とな
るときの中央の”１”のデータの基準データが発生した
ときのカウント値と理想カウント値の差により、補正を
行なうようにしている。

【０１００】上記各実施形態では、特定のデータ列が１
つの場合について説明したが、複数のデータ列の場合で
も同様に機能する。また、データ列を３ビットとしてい
るが、３ビットでなければいけない必要はない。例え
ば、特定のデータ列を４ビットにして、”０１１０”の
データ列の場合には、１回目の”１”が発生したときの
カウント値と２回目の”１”が発生したときのカウント
値の平均を計算して補正してもよい。

【０１０１】

【発明の効果】以上説明したように本発明によれば、読
み出したデータ列によって、補正実行を決定しているた
め、ピークシフトの影響を受けていないデータの位相ず
れ量を元にＶＦＯの補正が可能となり、フロッピーディ
スクの再生データの読み出しエラーを低減することがで
きる。

【０１０２】従来例で用いている基準データが発生した
ときに、毎回カウンタを補正する方式では、ウィンドウ
信号の幅の２５％以上互いに反発する方向にピークシフ
トが連続で発生すると、補正誤りを起こすのに対し、本
発明では、５０％まで互いに反発する方向でピークシフ
トが連続で発生しても補正誤りを生じさせることがな
い。さらに全てデジタル回路で構成することができ、回
路設計を容易に行うことができる。

【図面の簡単な説明】

【図１】本発明の実施形態１に係るデジタルＶＦＯの補
正装置を示す構成図である。

【図２】図１に示すカウンタ回路の詳細を示す構成図で
ある。

【図３】図２に示すデータ履歴メモリの詳細を示す構成
図である。

【図４】本発明の実施形態におけるカウンタ回路の動作
を示す図である。

【図５】本発明の実施形態における履歴メモリ−理想カ
ウント値による補正値、符号信号の値を示す図である。

【図６】本発明の実施形態１に係るデジタルＶＦＯの補
正装置の動作を示す図である。

【図７】本発明の実施形態１に係るデジタルＶＦＯの補
正装置の動作を示す図である。

【図８】本発明に係るデジタルＶＦＯの補正方法を示す
フローチャートである。

【図９】本発明の実施形態２に係るデジタルＶＦＯの補
正装置を示す構成図である。

【図１０】図９に示すデータ履歴メモリの詳細を示す構
成図である。

【図１１】本発明の実施形態２に係るデジタルＶＦＯの
補正装置の動作を示す図である。

【図１２】従来例に係るデジタルＶＦＯの補正装置を示
す構成図である。

【図１３】図１２において、読み出しデータがないとき
のカウンタ回路のカウント値と、ウィンドウとの関係を
示す図である。

【図１４】従来例において、再生されるデータがピーク
シフトによって誤って位相補正した場合を示す図であ
る。

【符号の説明】

１ 読み出しデータ ２ 基準化回路 ３ 基準データ ４ カウンタ回路 ６ データ分離回路 ７ データ列検出回路 １０ データ履歴メモリ １１ 補正値演算回路

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−218070（ＪＰ，Ａ) 特開 平４−310675（ＪＰ，Ａ) 特開 平５−303706（ＪＰ，Ａ) 特開 昭64−47127（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G11B 20/14 H04L 7/00 - 7/10

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 フロッピーディスクのデータを再生する
   ときに用いられる、カウンタで構成されるデジタルＶＦ
   Ｏ（Ｖａｒｉａｂｌｅ ＦｒｅｑｕｅｎｃｙＯｓｃｉｌ
   ｌａｔｏｒ）を補正するデジタルＶＦＯの補正方法にお
   いて、再生データが発生したときに再生データからデータビッ
   トを分離し、前記データビットが発生したときのカウン
   タのカウント値を記憶し、前記再生データのデータ列が
   特定のデータ列になったときに、前記記憶されたカウン
   ト値と理想のカウント値との差を検出し、前記差が生じ
   たときに前記カウンタに補正信号を出力し、カウント値
   を補正し、デジタルＶＦＯ信号の位相を補正する ことを
   特徴とするデジタルＶＦＯの補正方法。
2. 【請求項２】 フロッピーディスクのデータを再生する
   際に、再生データをカウンタ値に応じて、カウンタで構
   成されるデジタルＶＦＯ（ＶａｒｉａｂｌｅＦｒｅｑｕ
   ｅｎｃｙ Ｏｓｃｉｌｌａｔｏｒ）を補正するデジタル
   ＶＦＯの補正装置であって、再生データが発生したときに再生データからデータビッ
   トを分離する手段と 、前記データビットが発生したとき
   のカウンタのカウント値を記憶する記憶手段と、前記再生データのデータ列が特定のデータ列になったと
   きに、前記記憶手段のカウント値と理想のカウント値と
   の差を検出する手段と 、前記差が生じたときに前記カウンタに補正信号を出力し
   カウント値を補正し、位相の補正を行う手段とを有する
   ことを特徴とするデジタルＶＦＯの補正装置。
3. 【請求項３】 フロッピーディスクのデータを再生する
   際に、再生データをカウンタ値に応じて、カウンタで構
   成されるデジタルＶＦＯ（ＶａｒｉａｂｌｅＦｒｅｑｕ
   ｅｎｃｙ Ｏｓｃｉｌｌａｔｏｒ）を補正するデジタル
   ＶＦＯの補正装置であって、読み出しデータが入力されると基準データを発生させる
   基準回路と 、前記基準回路から出力される基準データが０（クロック
   ビット）か１（データビット）かを区別するデータ分離
   回路と 、前記データ分離回路から出力されるデータに基づき、読
   み出しデータの並び方 が特定の並びの時にデータ列検出
   信号を出力するデータ列検出回路と 、基準クロックに基づいてカウントするカウンタ回路と 、前記カウンタ回路のカウント値を保持するデータ履歴メ
   モリと 、前記データ列検出回路がデータ列検出信号を出力したと
   きに前記データ履歴メモリのカウント値と理想のカウン
   ト値との差を求め、補正信号と補正値を出力する補正値
   演算回路とを有する ことを特徴とするデジタルＶＦＯの
   補正装置。