JPH08287620A - 記録媒体並びにデジタル変復調方法およびその装置 - Google Patents
記録媒体並びにデジタル変復調方法およびその装置Info
- Publication number
- JPH08287620A JPH08287620A JP7089728A JP8972895A JPH08287620A JP H08287620 A JPH08287620 A JP H08287620A JP 7089728 A JP7089728 A JP 7089728A JP 8972895 A JP8972895 A JP 8972895A JP H08287620 A JPH08287620 A JP H08287620A
- Authority
- JP
- Japan
- Prior art keywords
- bit
- bits
- connection
- codeword
- adjacent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M5/00—Conversion of the form of the representation of individual digits
- H03M5/02—Conversion to or from representation by pulses
- H03M5/04—Conversion to or from representation by pulses the pulses having two levels
- H03M5/14—Code representation, e.g. transition, for a given bit cell depending on the information in one or more adjacent bit cells, e.g. delay modulation code, double density code
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
- G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
- G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M5/00—Conversion of the form of the representation of individual digits
- H03M5/02—Conversion to or from representation by pulses
- H03M5/04—Conversion to or from representation by pulses the pulses having two levels
- H03M5/14—Code representation, e.g. transition, for a given bit cell depending on the information in one or more adjacent bit cells, e.g. delay modulation code, double density code
- H03M5/145—Conversion to or from block codes or representations thereof
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
- G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
- G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
- G11B2020/1469—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof modulation code with one or more merging bits between consecutive codewords
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】
【目的】 光ディスクの記録に適した効率の良いラン長
制限符号が記録された記録媒体並びにその符号を生成す
るデジタル変復調方法およびその装置を提供する。 【構成】 記録すべき情報をｍビットから構成されるデ
ータワードに分割し、分割されたデータワードを所定の
変換表に従ってｍよりも多いｎビットから構成されるラ
ン長制限符号となるコードワードに変換し、変換された
複数のコードワードを１ビットの接続ビット「０」を介
在して接続し、接続されたコードワード列のいずれの２
個のコードワードに跨る部分においてもラン長制限符号
と同一のラン長制限が満足されるように接続ビット及び
隣接ビットを変更し、変更されたコードワード列をＮＲ
ＺＩ変調して得られるチャンネルビット列を、マークと
スペースを形成することによって記録媒体に記録してい
る。
制限符号が記録された記録媒体並びにその符号を生成す
るデジタル変復調方法およびその装置を提供する。 【構成】 記録すべき情報をｍビットから構成されるデ
ータワードに分割し、分割されたデータワードを所定の
変換表に従ってｍよりも多いｎビットから構成されるラ
ン長制限符号となるコードワードに変換し、変換された
複数のコードワードを１ビットの接続ビット「０」を介
在して接続し、接続されたコードワード列のいずれの２
個のコードワードに跨る部分においてもラン長制限符号
と同一のラン長制限が満足されるように接続ビット及び
隣接ビットを変更し、変更されたコードワード列をＮＲ
ＺＩ変調して得られるチャンネルビット列を、マークと
スペースを形成することによって記録媒体に記録してい
る。
Description
【０００１】
【産業上の利用分野】本発明は、２値データを扱うデー
タ変調方法及びその装置に関し、特に記録媒体での記録
に用いられるラン長制限符号への変調方法及びその装置
に関する。
タ変調方法及びその装置に関し、特に記録媒体での記録
に用いられるラン長制限符号への変調方法及びその装置
に関する。
【０００２】
【従来の技術】デジタルデータ列を伝送するには、その
デジタルデータ列を、伝送に用いられる通信回線や記録
装置等の伝送路（チャネル）に適した信号に変調するこ
とが必要である。記録再生装置においては、特に高記録
密度を実現するために、さまざまな変調方法が提案され
ている。図１０は、その代表的な変調方法を示す図であ
る。記録媒体に書き込む入力データワードは、コード変
換器によって一旦コードワードに変換され、さらにＮＲ
ＺＩ（Non Return to Zero-Inverse）変調器によってＮ
ＲＺＩ変調したチャンネル信号が記録再生装置のヘッド
へ送られる。
デジタルデータ列を、伝送に用いられる通信回線や記録
装置等の伝送路（チャネル）に適した信号に変調するこ
とが必要である。記録再生装置においては、特に高記録
密度を実現するために、さまざまな変調方法が提案され
ている。図１０は、その代表的な変調方法を示す図であ
る。記録媒体に書き込む入力データワードは、コード変
換器によって一旦コードワードに変換され、さらにＮＲ
ＺＩ（Non Return to Zero-Inverse）変調器によってＮ
ＲＺＩ変調したチャンネル信号が記録再生装置のヘッド
へ送られる。
【０００３】図１１は、変調されるデータの一例を示す
図であり、４ビットの入力データワード、その入力デー
タワードが変換されて得られる８ビットのコードワー
ド、ＮＲＺＩ変調後のチャンネル信号波形を示してい
る。ＮＲＺＩ信号の波形は、チャネルの周波数特性やヘ
ッドのトラッキング制御等の理由から、反転間隔（信号
波形のＨＩ又はＬＯが持続する時間）が一定の範囲に制
限されること、ＤＣ成分（信号波形のＨＩとＬＯのそれ
ぞれの持続時間の差）が小さいことが要求される。従っ
て、入力データワードをコードワードに変換するに際し
ては、得られるコードワードの反転間隔が常に一定の範
囲内になるようにしなければならない。このように、コ
ードワードは、その反転間隔に制限が加えられている点
からラン長制限符号と呼ばれている。
図であり、４ビットの入力データワード、その入力デー
タワードが変換されて得られる８ビットのコードワー
ド、ＮＲＺＩ変調後のチャンネル信号波形を示してい
る。ＮＲＺＩ信号の波形は、チャネルの周波数特性やヘ
ッドのトラッキング制御等の理由から、反転間隔（信号
波形のＨＩ又はＬＯが持続する時間）が一定の範囲に制
限されること、ＤＣ成分（信号波形のＨＩとＬＯのそれ
ぞれの持続時間の差）が小さいことが要求される。従っ
て、入力データワードをコードワードに変換するに際し
ては、得られるコードワードの反転間隔が常に一定の範
囲内になるようにしなければならない。このように、コ
ードワードは、その反転間隔に制限が加えられている点
からラン長制限符号と呼ばれている。
【０００４】ラン長制限符号の属性を表す尺度として、
（ｄ、ｋ）制約がある。（ｄ、ｋ）制約とは、コードワ
ードにおける「１」で挟まれた「０」の連続数が、ｄ個
以上（一般にｄ制約と呼ばれる）でかつｋ個以下（一般
にｋ制約と呼ばれる）の制限を満足する必要があること
を意味する。（ｄ、ｋ）制約は、１つのコードワードの
中だけでなく、２個以上の連続するコードワードに跨る
部分においても満足される必要がある。
（ｄ、ｋ）制約がある。（ｄ、ｋ）制約とは、コードワ
ードにおける「１」で挟まれた「０」の連続数が、ｄ個
以上（一般にｄ制約と呼ばれる）でかつｋ個以下（一般
にｋ制約と呼ばれる）の制限を満足する必要があること
を意味する。（ｄ、ｋ）制約は、１つのコードワードの
中だけでなく、２個以上の連続するコードワードに跨る
部分においても満足される必要がある。
【０００５】このような制約を満足するコードワード列
を得るために、従来のコード変換器は、図１２で示され
るフローチャートの手順に従ってデータ変調を行ってい
た。即ち、先ず、与えられた個々の入力データを、所定
の変換表に基づいて、対応するコードワードに変換する
（ステップＳ３００）。続いて、隣接するコードワード
に跨る部分について（ｄ、ｋ）制約を満足してない場合
には、Tmin制御及びＴmax制御を行う（ステップＳ３０
１）。ここで、Ｔmin制御とは、ｄ制約を満足するよう
にコードワードの一部を書き換えることをいい、Ｔmax
制御とは、ｋ制約を満足するようにコードワードの一部
を書き換えることをいう。
を得るために、従来のコード変換器は、図１２で示され
るフローチャートの手順に従ってデータ変調を行ってい
た。即ち、先ず、与えられた個々の入力データを、所定
の変換表に基づいて、対応するコードワードに変換する
（ステップＳ３００）。続いて、隣接するコードワード
に跨る部分について（ｄ、ｋ）制約を満足してない場合
には、Tmin制御及びＴmax制御を行う（ステップＳ３０
１）。ここで、Ｔmin制御とは、ｄ制約を満足するよう
にコードワードの一部を書き換えることをいい、Ｔmax
制御とは、ｋ制約を満足するようにコードワードの一部
を書き換えることをいう。
【０００６】最後に、チャンネル信号のＤＣ成分を小さ
くする制御（以下ＤＣ制御という。）を行うために、コ
ードワードの一部を書き換える（ステップＳ３０２）。
チャンネル信号のＤＣ成分とは、一定区間におけるビッ
ト「１」の合計個数とビット「０」の合計個数との差
（以下ＤＳＶ（Digital Sum Value）という。）をい
う。光記録再生装置や積分検出を用いた磁気記録再生装
置においては、読みだした信号の「１」／「０」を安定
して判別するという点から、ＤＣ成分が小さいことが必
要とされる。
くする制御（以下ＤＣ制御という。）を行うために、コ
ードワードの一部を書き換える（ステップＳ３０２）。
チャンネル信号のＤＣ成分とは、一定区間におけるビッ
ト「１」の合計個数とビット「０」の合計個数との差
（以下ＤＳＶ（Digital Sum Value）という。）をい
う。光記録再生装置や積分検出を用いた磁気記録再生装
置においては、読みだした信号の「１」／「０」を安定
して判別するという点から、ＤＣ成分が小さいことが必
要とされる。
【０００７】上記の手順について、具体的な入力データ
を用いて説明する。一例として４ビットの入力データワ
ードを、（２、１１）制約を満足するように７ビットの
コードワードに変換して１ビットの接続ビットで接続す
る場合を考える。また、ステップＳ３００で用いる所定
の変換表として、図１３に示された表を採用する。尚、
図１３に示された表のデータワードは、（２、１１）制
約を満足し得る１９個のコードワード ｛0000000 0000001 0000010 0000100 0001000 0001001
0010000 0010001 0010010 0100000 0100001 0100010 01
00100 1000000 1000001 1000010 1000100 1001000 1001
001｝ の中から、{0000000,0001000}と{0000001,0001001}と{1
000000,1001000}の３対をそれぞれデータワード0000と0
001と1000とに対応させることによって、１６種類のデ
ータワードに、それぞれ異なるコードワードを対応させ
るようにした。すなわち、図１３において、データワー
ド0000と0001と1000に対応するコードワードの＊で表さ
れたビットは「０」で 今、入力データとして、６、
Ｃ、７、０（Ｈｅｘ表示）が順々に与えられたとする。
を用いて説明する。一例として４ビットの入力データワ
ードを、（２、１１）制約を満足するように７ビットの
コードワードに変換して１ビットの接続ビットで接続す
る場合を考える。また、ステップＳ３００で用いる所定
の変換表として、図１３に示された表を採用する。尚、
図１３に示された表のデータワードは、（２、１１）制
約を満足し得る１９個のコードワード ｛0000000 0000001 0000010 0000100 0001000 0001001
0010000 0010001 0010010 0100000 0100001 0100010 01
00100 1000000 1000001 1000010 1000100 1001000 1001
001｝ の中から、{0000000,0001000}と{0000001,0001001}と{1
000000,1001000}の３対をそれぞれデータワード0000と0
001と1000とに対応させることによって、１６種類のデ
ータワードに、それぞれ異なるコードワードを対応させ
るようにした。すなわち、図１３において、データワー
ド0000と0001と1000に対応するコードワードの＊で表さ
れたビットは「０」で 今、入力データとして、６、
Ｃ、７、０（Ｈｅｘ表示）が順々に与えられたとする。
【０００８】それらの入力データは、図１３の変換表に
基づいて、 ｛0010001 1000100 0010000 000*000｝ の４個のコードワード列に変換される（ステップＳ３０
０）。ここで、これらを接続ビット[０]を介在させて接
続すると、 ｛0010001[0]1000100[0]0010000[0]000*000｝ となり、第１コードワードと第２コードワードに跨る部
分の｛1[0]1｝は、（２、９）制約のｄ制約に違反す
る。そのために、Ｔmin制御を行う必要がある。今、Ｔm
in制御を以下の通り定義する。 ［Ｔmin制御］： ｛XXXXX001[0]100XXXX｝＞｛XXXXX000[1]000XXXX｝ 即ち、コードワード列が｛XXXXX001[0]100XXXX｝となっ
た場合には、｛XXXXX000[1]000XXXX｝に書き換えること
とする。
基づいて、 ｛0010001 1000100 0010000 000*000｝ の４個のコードワード列に変換される（ステップＳ３０
０）。ここで、これらを接続ビット[０]を介在させて接
続すると、 ｛0010001[0]1000100[0]0010000[0]000*000｝ となり、第１コードワードと第２コードワードに跨る部
分の｛1[0]1｝は、（２、９）制約のｄ制約に違反す
る。そのために、Ｔmin制御を行う必要がある。今、Ｔm
in制御を以下の通り定義する。 ［Ｔmin制御］： ｛XXXXX001[0]100XXXX｝＞｛XXXXX000[1]000XXXX｝ 即ち、コードワード列が｛XXXXX001[0]100XXXX｝となっ
た場合には、｛XXXXX000[1]000XXXX｝に書き換えること
とする。
【０００９】従って、前記のコードワード列はＴmin制
御によって、 ｛0010000[1]0000100[0]0010000[0]000*000｝ のコードワード列になる（ステップＳ３０１）。ところ
で、このコードワード列は、第１コードワードと第２コ
ードワードをの一部を書き換えてこれらを接続する接続
ビットを「１」としたものであるが、この接続ビットが
「１」となっているため、このコードワード列を元のコ
ードワード列に戻す、即ち復調が可能であることがわか
る。
御によって、 ｛0010000[1]0000100[0]0010000[0]000*000｝ のコードワード列になる（ステップＳ３０１）。ところ
で、このコードワード列は、第１コードワードと第２コ
ードワードをの一部を書き換えてこれらを接続する接続
ビットを「１」としたものであるが、この接続ビットが
「１」となっているため、このコードワード列を元のコ
ードワード列に戻す、即ち復調が可能であることがわか
る。
【００１０】次に、以上のＴmin制御によって得られた
コードワード列の第３のコードワードと第４のコードワ
ードに跨る部分に着目すると、｛10000[0]000*00｝は、
「＊」を「０」とすると（２、１１）制約のｋ制約に違
反している。従って、続いてＴmax制御のために「＊」
で表されるビットを「１」とする。（ステップＳ３０
２）。
コードワード列の第３のコードワードと第４のコードワ
ードに跨る部分に着目すると、｛10000[0]000*00｝は、
「＊」を「０」とすると（２、１１）制約のｋ制約に違
反している。従って、続いてＴmax制御のために「＊」
で表されるビットを「１」とする。（ステップＳ３０
２）。
【００１１】以上のＴmax制御の結果得られたコードワ
ード列は、 ｛0010000[1]0000100[0]0010000[0]0001000｝ となる。ここで、２番目の接続ビットは「０」である
が、この接続ビットを「１」にしたとする。復号のと
き、これをＴmin制御によって接続ビットが「１」とな
ったと判断すると、その両隣のビットを「１」に変換し
ようとするが、そうするとコードワードがｋ制約に違反
するものとなるので、接続ビットをＴmin制御のために
「１」にした場合と区別できることになる。したがっ
て、この２番目の接続ビットは「０」であっても「１」
であっても正しく復調することが可能である。この２番
目の接続ビットを「０」にしたものと「１」にしたもの
をＮＲＺＩ変調したチャンネルビット列は、それぞれ ｛0011111000001111110000000001111｝と ｛0011111000001110001111111110000｝ になる。従って、いずれかを選択することによって、Ｄ
Ｃ制御が可能であることがわかる。また、コードワード
の中の「＊」で表されているビットを「０」としてもｋ
制約に違反しない場合には、ＤＣ制御の目的でこのビッ
トの値を選択することができる（ステップＳ３０３）。
ード列は、 ｛0010000[1]0000100[0]0010000[0]0001000｝ となる。ここで、２番目の接続ビットは「０」である
が、この接続ビットを「１」にしたとする。復号のと
き、これをＴmin制御によって接続ビットが「１」とな
ったと判断すると、その両隣のビットを「１」に変換し
ようとするが、そうするとコードワードがｋ制約に違反
するものとなるので、接続ビットをＴmin制御のために
「１」にした場合と区別できることになる。したがっ
て、この２番目の接続ビットは「０」であっても「１」
であっても正しく復調することが可能である。この２番
目の接続ビットを「０」にしたものと「１」にしたもの
をＮＲＺＩ変調したチャンネルビット列は、それぞれ ｛0011111000001111110000000001111｝と ｛0011111000001110001111111110000｝ になる。従って、いずれかを選択することによって、Ｄ
Ｃ制御が可能であることがわかる。また、コードワード
の中の「＊」で表されているビットを「０」としてもｋ
制約に違反しない場合には、ＤＣ制御の目的でこのビッ
トの値を選択することができる（ステップＳ３０３）。
【００１２】以上のように、従来のコード変換器は、予
め作成された変換表に基づいて、入力データワードの一
部のデータワードに複数のコードワードを対応させ、複
数のコードワードが対応しているデータワードを変換す
るときには、ｋ制約に違反しないように選択して変換す
るものであった（特開昭６１−８４１２４号公報）。
め作成された変換表に基づいて、入力データワードの一
部のデータワードに複数のコードワードを対応させ、複
数のコードワードが対応しているデータワードを変換す
るときには、ｋ制約に違反しないように選択して変換す
るものであった（特開昭６１−８４１２４号公報）。
【００１３】
【発明が解決しようとする課題】一般に、データワード
をコードワードに変換して帯域の制限された伝送路で伝
送容量を大きくするため、あるいは記録密度を高くする
ためには、チャンネル信号の最小反転間隔をできるだけ
長くすることが望まれる。さらに、伝送あるいは再生さ
れたチャンネル信号を読み取るときのクロッキングを安
定に行うためには、チャンネル信号の最大反転間隔をで
きるだけ短くすることが望まれる。さらにまた、ＤＣの
安定性のよくない伝送路や記録再生系でもチャンネル信
号を伝送あるいは記録できるようにするためには、チャ
ンネル信号の情報としてのＤＣ成分を抑圧し、ＤＣ再生
を不要とすることも望まれる。
をコードワードに変換して帯域の制限された伝送路で伝
送容量を大きくするため、あるいは記録密度を高くする
ためには、チャンネル信号の最小反転間隔をできるだけ
長くすることが望まれる。さらに、伝送あるいは再生さ
れたチャンネル信号を読み取るときのクロッキングを安
定に行うためには、チャンネル信号の最大反転間隔をで
きるだけ短くすることが望まれる。さらにまた、ＤＣの
安定性のよくない伝送路や記録再生系でもチャンネル信
号を伝送あるいは記録できるようにするためには、チャ
ンネル信号の情報としてのＤＣ成分を抑圧し、ＤＣ再生
を不要とすることも望まれる。
【００１４】しかしながら、従来の方式は、７ビットの
コードワードの接続に１ビットの接続ビットを用いたの
で、１／８の冗長度を有しており、チャンネル信号の最
小反転間隔もその分だけ短くなるという課題があった。
この冗長度を下げるために、従来の方式と同じｄ制約と
なるように８ビットのデータワードを１４ビットのコー
ドワードに変換して１ビットの接続ビットで接続するこ
とも可能である。この場合には冗長度は１／１５とな
り、冗長度が低下した分だけ最小反転間隔を長くするこ
とができる。ところがこの場合には、従来の方法でＴma
x制御を行うと、（２，１７）制約を満足するものしか
構成できない。
コードワードの接続に１ビットの接続ビットを用いたの
で、１／８の冗長度を有しており、チャンネル信号の最
小反転間隔もその分だけ短くなるという課題があった。
この冗長度を下げるために、従来の方式と同じｄ制約と
なるように８ビットのデータワードを１４ビットのコー
ドワードに変換して１ビットの接続ビットで接続するこ
とも可能である。この場合には冗長度は１／１５とな
り、冗長度が低下した分だけ最小反転間隔を長くするこ
とができる。ところがこの場合には、従来の方法でＴma
x制御を行うと、（２，１７）制約を満足するものしか
構成できない。
【００１５】そこで、本発明は、かかる問題点に鑑みて
なされたものであり、冗長度を下げても効果的にＴmax
制御を行うことにより、効率の良いデジタル変復調方法
およびその装置ならびにこれによって記録された記録媒
体を提供することを第１の目的としている。また、本発
明の第２の目的は、さらに、チャンネル信号のＤＣ成分
を抑圧することができるデジタル変復調方法およびその
装置ならびにこれによって記録された記録媒体を提供す
ることである。
なされたものであり、冗長度を下げても効果的にＴmax
制御を行うことにより、効率の良いデジタル変復調方法
およびその装置ならびにこれによって記録された記録媒
体を提供することを第１の目的としている。また、本発
明の第２の目的は、さらに、チャンネル信号のＤＣ成分
を抑圧することができるデジタル変復調方法およびその
装置ならびにこれによって記録された記録媒体を提供す
ることである。
【００１６】さらに、本発明の第３の目的は、上記デジ
タル変調方法によって変調されたチャンネル信号を読み
取るための方法およびその装置を提供することである。
タル変調方法によって変調されたチャンネル信号を読み
取るための方法およびその装置を提供することである。
【００１７】
【課題を解決するための手段】上記問題点を解決するた
めに請求項１記載の記録媒体は、ｍビットから構成され
たデータワードを、ｎビットから構成されるとともに、
複数のビット「１」を含む場合には、ビット「１」とビ
ット「１」の間に２ビット以上で所定ビット数以下のビ
ット「０」が必ず存在するようなコードワードに変換
し、この複数のコードワードを１ビットの接続ビット
「０」を介在して接続し、上記コードワードの接続ビッ
トの両側の隣接ビットが共に「１」の場合にはこれらの
隣接ビットを「０」に変更するとともにこの接続ビット
を「１」に変更し、上記接続ビットの両隣にそれぞれ少
なくとも２ビットのビット「０」が隣接するとともに、
上記接続によって連続するビット「０」が所定ビット数
を超えるときには、この接続ビットを「１」にするとと
もに、この接続ビットに隣接するビット列「００００
０」を「００１００」に変更することによって生成され
るコードビット列をＮＲＺＩ変調して得られるビット列
と等価なチャンネルビット列のビット「１」に対応して
マークを、ビット「０」に対応してマークのないスペー
スを、それぞれ形成して情報を記録したものである。
めに請求項１記載の記録媒体は、ｍビットから構成され
たデータワードを、ｎビットから構成されるとともに、
複数のビット「１」を含む場合には、ビット「１」とビ
ット「１」の間に２ビット以上で所定ビット数以下のビ
ット「０」が必ず存在するようなコードワードに変換
し、この複数のコードワードを１ビットの接続ビット
「０」を介在して接続し、上記コードワードの接続ビッ
トの両側の隣接ビットが共に「１」の場合にはこれらの
隣接ビットを「０」に変更するとともにこの接続ビット
を「１」に変更し、上記接続ビットの両隣にそれぞれ少
なくとも２ビットのビット「０」が隣接するとともに、
上記接続によって連続するビット「０」が所定ビット数
を超えるときには、この接続ビットを「１」にするとと
もに、この接続ビットに隣接するビット列「００００
０」を「００１００」に変更することによって生成され
るコードビット列をＮＲＺＩ変調して得られるビット列
と等価なチャンネルビット列のビット「１」に対応して
マークを、ビット「０」に対応してマークのないスペー
スを、それぞれ形成して情報を記録したものである。
【００１８】請求項２記載の記録媒体は、請求項１記載
の記録媒体において、ｍを８、ｎを１４とし、コードワ
ードは、両端部のビット「０」の連続は８ビット以下
で、２つのビット「１」の間に配置される連続するビッ
ト「０」の数の上限となる所定のビット数を１０以上１
２以下としたもの。請求項３記載の記録媒体は、請求項
１記載の記録媒体において、接続ビットの３ビット前の
ビットが「１」でこの接続ビットの後ろが所定の条件を
満たすビットパターンの場合、あるいは上記接続ビット
の３ビット後ろのビットが「１」でこの接続ビットの前
が所定の条件を満たすビットパターンの場合には、上記
接続ビットの値を好ましいいずれかの値に決定してコー
ドワード列を生成するもの。
の記録媒体において、ｍを８、ｎを１４とし、コードワ
ードは、両端部のビット「０」の連続は８ビット以下
で、２つのビット「１」の間に配置される連続するビッ
ト「０」の数の上限となる所定のビット数を１０以上１
２以下としたもの。請求項３記載の記録媒体は、請求項
１記載の記録媒体において、接続ビットの３ビット前の
ビットが「１」でこの接続ビットの後ろが所定の条件を
満たすビットパターンの場合、あるいは上記接続ビット
の３ビット後ろのビットが「１」でこの接続ビットの前
が所定の条件を満たすビットパターンの場合には、上記
接続ビットの値を好ましいいずれかの値に決定してコー
ドワード列を生成するもの。
【００１９】請求項４記載の記録媒体は、請求項３記載
の記録媒体において、 所定の条件を満たすビットパタ
ーンが、接続ビットに隣接するビット列が「００００
０」であるもの。請求項５記載のデジタル変調方法は、
伝送すべき情報を、ｍビットから構成されるデータワー
ドを、ｎビットから構成されるとともに、複数のビット
「１」を含む場合には、２つのビット「１」の間に２ビ
ット以上で所定ビット数以下のビット「０」が必ず存在
するようなコードワードに変換し、この複数のコードワ
ードを１ビットの接続ビット「０」を介在して接続し、
上記コードワードの接続ビットの両側の隣接ビットが共
に「１」の場合にはこれらの隣接ビットを「０」に変更
するとともにこの接続ビットを「１」に変更し、上記接
続ビットの両隣にそれぞれ少なくとも３ビットのビット
「０」が隣接するとともに、上記接続によって連続する
ビット「０」が所定ビット数を超えるときには、この接
続ビットを「１」にするとともに、この接続ビットに隣
接するビット列「０００００」を「００１００」に変更
することによって生成されるコードビット列をＮＲＺＩ
変調して得られるビット列と等価なチャンネルビット列
を生成するステップと、このチャンネルビット列のビッ
ト「０」とビット「１」のそれぞれに異なるレベルが対
応するチャンネル信号を生成して出力するステップとか
ら構成される。
の記録媒体において、 所定の条件を満たすビットパタ
ーンが、接続ビットに隣接するビット列が「００００
０」であるもの。請求項５記載のデジタル変調方法は、
伝送すべき情報を、ｍビットから構成されるデータワー
ドを、ｎビットから構成されるとともに、複数のビット
「１」を含む場合には、２つのビット「１」の間に２ビ
ット以上で所定ビット数以下のビット「０」が必ず存在
するようなコードワードに変換し、この複数のコードワ
ードを１ビットの接続ビット「０」を介在して接続し、
上記コードワードの接続ビットの両側の隣接ビットが共
に「１」の場合にはこれらの隣接ビットを「０」に変更
するとともにこの接続ビットを「１」に変更し、上記接
続ビットの両隣にそれぞれ少なくとも３ビットのビット
「０」が隣接するとともに、上記接続によって連続する
ビット「０」が所定ビット数を超えるときには、この接
続ビットを「１」にするとともに、この接続ビットに隣
接するビット列「０００００」を「００１００」に変更
することによって生成されるコードビット列をＮＲＺＩ
変調して得られるビット列と等価なチャンネルビット列
を生成するステップと、このチャンネルビット列のビッ
ト「０」とビット「１」のそれぞれに異なるレベルが対
応するチャンネル信号を生成して出力するステップとか
ら構成される。
【００２０】請求項６のデジタル変調方法は、請求項５
記載のデジタル変調方法において、ｍを８、ｎを１４と
し、コードワードは、両端部のビット「０」の連続は８
ビット以下で、２つのビット「１」の間に配置される連
続するビット「０」の数の上限となる所定のビット数は
１０以上１２以下としたもの。請求項７のデジタル変調
方法は、請求項５記載のデジタル変調方法において、接
続ビットの３ビット前のビットが「１」でこの接続ビッ
トの後ろが所定の条件を満たすビットパターンの場合、
あるいは上記接続ビットの３ビット後ろのビットが
「１」でこの接続ビットの前が所定の条件を満たすビッ
トパターンの場合には、上記接続ビットの値を好ましい
いずれかの値に決定してコードワード列を生成するも
の。
記載のデジタル変調方法において、ｍを８、ｎを１４と
し、コードワードは、両端部のビット「０」の連続は８
ビット以下で、２つのビット「１」の間に配置される連
続するビット「０」の数の上限となる所定のビット数は
１０以上１２以下としたもの。請求項７のデジタル変調
方法は、請求項５記載のデジタル変調方法において、接
続ビットの３ビット前のビットが「１」でこの接続ビッ
トの後ろが所定の条件を満たすビットパターンの場合、
あるいは上記接続ビットの３ビット後ろのビットが
「１」でこの接続ビットの前が所定の条件を満たすビッ
トパターンの場合には、上記接続ビットの値を好ましい
いずれかの値に決定してコードワード列を生成するも
の。
【００２１】請求項８のデジタル変調方法は、請求項７
記載のデジタル変調方法において、所定の条件を満たす
ビットパターンは、接続ビットに隣接するビット列が
「０００００」であるもの。請求項９記載のデジタル変
調装置は、ｍビットから構成されたデータワードを、ｎ
ビットから構成されるとともに、複数のビット「１」を
含む場合には、ビット「１」とビット「１」の間に２ビ
ット以上で所定ビット数以下のビット「０」が必ず存在
するようなコードワードに変換し、この複数のコードワ
ードを１ビットの接続ビット「０」を介在して接続し、
上記コードワードの接続ビットの両側の隣接ビットが共
に「１」の場合にはこれらの隣接ビットを「０」に変更
するとともにこの接続ビットを「１」に変更し、上記接
続ビットの両隣にそれぞれ少なくとも３ビットのビット
「０」が隣接するとともに、上記接続によって連続する
ビット「０」が所定ビット数を超えるときには、この接
続ビットを「１」にするとともに、この接続ビットに隣
接するビット列「０００００」を「００１００」に変更
して生成されるコードワード列をＮＲＺＩ変調したビッ
ト列と等価なチャンネルビット列を生成するコード変換
手段と、こにチャンネルビット列を所定の周期で直列に
出力する出力手段とを具備する。
記載のデジタル変調方法において、所定の条件を満たす
ビットパターンは、接続ビットに隣接するビット列が
「０００００」であるもの。請求項９記載のデジタル変
調装置は、ｍビットから構成されたデータワードを、ｎ
ビットから構成されるとともに、複数のビット「１」を
含む場合には、ビット「１」とビット「１」の間に２ビ
ット以上で所定ビット数以下のビット「０」が必ず存在
するようなコードワードに変換し、この複数のコードワ
ードを１ビットの接続ビット「０」を介在して接続し、
上記コードワードの接続ビットの両側の隣接ビットが共
に「１」の場合にはこれらの隣接ビットを「０」に変更
するとともにこの接続ビットを「１」に変更し、上記接
続ビットの両隣にそれぞれ少なくとも３ビットのビット
「０」が隣接するとともに、上記接続によって連続する
ビット「０」が所定ビット数を超えるときには、この接
続ビットを「１」にするとともに、この接続ビットに隣
接するビット列「０００００」を「００１００」に変更
して生成されるコードワード列をＮＲＺＩ変調したビッ
ト列と等価なチャンネルビット列を生成するコード変換
手段と、こにチャンネルビット列を所定の周期で直列に
出力する出力手段とを具備する。
【００２２】請求項１０記載のデジタル変調装置は、請
求項９記載のデジタル変調装置において、ｍが８、ｎが
１４であり、コードワードは、両端部のビット「０」の
連続は８ビット以下で、２つのビット「１」の間に配置
される連続するビット「０」の数の上限となる所定のビ
ット数は１０以上１２以下であるもの。請求項１１記載
のデジタル変調装置は、請求項９記載のデジタル変調装
置において、接続ビットの３ビット前のビットが「１」
でこの接続ビットの後ろが所定の条件を満たすビットパ
ターンの場合、あるいは上記接続ビットの３ビット後ろ
のビットが「１」でこの接続ビットの前が所定の条件を
満たすビットパターンの場合には、上記接続ビットの値
を好ましいいずれかの値に決定してコードワード列が生
成されるもの。
求項９記載のデジタル変調装置において、ｍが８、ｎが
１４であり、コードワードは、両端部のビット「０」の
連続は８ビット以下で、２つのビット「１」の間に配置
される連続するビット「０」の数の上限となる所定のビ
ット数は１０以上１２以下であるもの。請求項１１記載
のデジタル変調装置は、請求項９記載のデジタル変調装
置において、接続ビットの３ビット前のビットが「１」
でこの接続ビットの後ろが所定の条件を満たすビットパ
ターンの場合、あるいは上記接続ビットの３ビット後ろ
のビットが「１」でこの接続ビットの前が所定の条件を
満たすビットパターンの場合には、上記接続ビットの値
を好ましいいずれかの値に決定してコードワード列が生
成されるもの。
【００２３】請求項１２記載のデジタル変調装置は、請
求項１１記載のデジタル変調装置において、所定の条件
を満たすビットパターンが、接続ビットに隣接するビッ
ト列が「０００００」であるもの。請求項１３記載のデ
ジタル復調方法は、請求項５記載のデジタル変調方法に
よって変調されたチャンネル信号を復調するデジタル復
調方法であって、入力した上記チャンネル信号をＮＲＺ
Ｉ復調するステップと、ＮＲＺＩ復調したビット列の接
続ビットの位置を識別するステップと、接続ビットが
「１」でこの接続ビットの３ビット前および３ビット後
ろが共に「０」の場合には、この接続ビットの両隣に隣
接するビットを共に「１」に変更し、接続ビットが
「１」で、この接続ビットの３ビット前および３ビット
後ろの少なくとも一方のビットが「１」であるとともに
所定の条件を満たすときには上記した接続ビットに隣接
する前後の３ビットをすべて「０」にしたものと等価な
ｎビットのコードワードを生成するステップと、このコ
ードワードをｍビットのデータワードに逆変換して出力
するステップとから構成される。
求項１１記載のデジタル変調装置において、所定の条件
を満たすビットパターンが、接続ビットに隣接するビッ
ト列が「０００００」であるもの。請求項１３記載のデ
ジタル復調方法は、請求項５記載のデジタル変調方法に
よって変調されたチャンネル信号を復調するデジタル復
調方法であって、入力した上記チャンネル信号をＮＲＺ
Ｉ復調するステップと、ＮＲＺＩ復調したビット列の接
続ビットの位置を識別するステップと、接続ビットが
「１」でこの接続ビットの３ビット前および３ビット後
ろが共に「０」の場合には、この接続ビットの両隣に隣
接するビットを共に「１」に変更し、接続ビットが
「１」で、この接続ビットの３ビット前および３ビット
後ろの少なくとも一方のビットが「１」であるとともに
所定の条件を満たすときには上記した接続ビットに隣接
する前後の３ビットをすべて「０」にしたものと等価な
ｎビットのコードワードを生成するステップと、このコ
ードワードをｍビットのデータワードに逆変換して出力
するステップとから構成される。
【００２４】請求項１４記載のデジタル復調方法は、請
求項１３記載の復調方法において、ｍを８、ｎを１４と
し、コードワードは、両端部のビット「０」の連続が８
ビット以下で、２つのビット「１」の間に配置される連
続するビット「０」の数の上限となる所定のビット数が
１０以上１２以下であり、所定の条件は、接続ビットに
「０００００」が隣接しない場合であるもの。
求項１３記載の復調方法において、ｍを８、ｎを１４と
し、コードワードは、両端部のビット「０」の連続が８
ビット以下で、２つのビット「１」の間に配置される連
続するビット「０」の数の上限となる所定のビット数が
１０以上１２以下であり、所定の条件は、接続ビットに
「０００００」が隣接しない場合であるもの。
【００２５】請求項１５記載のデジタル復調装置は、請
求項５記載のデジタル変調方法によって変調されたチャ
ンネル信号を復調するデジタル復調装置であって、入力
した上記チャンネル信号をＮＲＺＩ復調し、接続ビット
が「１」でこの接続ビットの３ビット前および３ビット
後ろが共に「０」の場合には、この接続ビットの両隣に
隣接するビットを共に「１」に変更し、接続ビットが
「１」で、この接続ビットの３ビット前および３ビット
後ろの少なくとも一方のビットが「１」であるとともに
所定の条件を満たすときには上記した接続ビットに隣接
する前後の３ビットをすべて「０」にするのと等価な処
理を行うコード修正手段と、上記処理を実行した後に、
このコードビット列を元のデータに逆変換して出力する
逆変換手段とを具備する。
求項５記載のデジタル変調方法によって変調されたチャ
ンネル信号を復調するデジタル復調装置であって、入力
した上記チャンネル信号をＮＲＺＩ復調し、接続ビット
が「１」でこの接続ビットの３ビット前および３ビット
後ろが共に「０」の場合には、この接続ビットの両隣に
隣接するビットを共に「１」に変更し、接続ビットが
「１」で、この接続ビットの３ビット前および３ビット
後ろの少なくとも一方のビットが「１」であるとともに
所定の条件を満たすときには上記した接続ビットに隣接
する前後の３ビットをすべて「０」にするのと等価な処
理を行うコード修正手段と、上記処理を実行した後に、
このコードビット列を元のデータに逆変換して出力する
逆変換手段とを具備する。
【００２６】請求項１６記載のデジタル復調装置は、請
求項１５記載のデジタル復調装置において、ｍを８、ｎ
を１４とし、コードワードは、両端部のビット「０」の
連続が８ビット以下で、２つのビット「１」の間に配置
される連続するビット「０」の数の上限となる所定のビ
ット数が１０以上１２以下であり、所定の条件を満たす
ビットパターンは、接続ビットに「０００００」が隣接
するパターンであるもの。
求項１５記載のデジタル復調装置において、ｍを８、ｎ
を１４とし、コードワードは、両端部のビット「０」の
連続が８ビット以下で、２つのビット「１」の間に配置
される連続するビット「０」の数の上限となる所定のビ
ット数が１０以上１２以下であり、所定の条件を満たす
ビットパターンは、接続ビットに「０００００」が隣接
するパターンであるもの。
【００２７】
【作用】上記のように構成された請求項１記載の記録媒
体および請求項５記載のデジタル変調方法および請求項
９記載のデジタル変調装置によれば、データワードを変
換したコードワードを１ビットの接続ビットで接続する
とき、ｄ制約の違反あるいはｋ制約の違反が生じるとき
には、これをを解消するように接続ビットとこれに隣接
するコードワードの一部が変更される。
体および請求項５記載のデジタル変調方法および請求項
９記載のデジタル変調装置によれば、データワードを変
換したコードワードを１ビットの接続ビットで接続する
とき、ｄ制約の違反あるいはｋ制約の違反が生じるとき
には、これをを解消するように接続ビットとこれに隣接
するコードワードの一部が変更される。
【００２８】ｋ制約の違反を解消するＴmax制御の目的
でコードワード列の一部を変更して現れるパターンが、
ｄ制約の違反を解消するＴmin制御の目的でコードワー
ド列の一部を変更したときには現れないパターンとなる
ようにしているので、いずれの目的でコードワードが変
更されているか識別できることになる。請求項２記載の
記録媒体および請求項６記載のデジタル変調方法および
請求項１０記載のデジタル変調装置によれば、８ビット
のデータワードを１４ビットのコードワードに変換し
て、ｄ制約が２、ｋ制約が１１となる。
でコードワード列の一部を変更して現れるパターンが、
ｄ制約の違反を解消するＴmin制御の目的でコードワー
ド列の一部を変更したときには現れないパターンとなる
ようにしているので、いずれの目的でコードワードが変
更されているか識別できることになる。請求項２記載の
記録媒体および請求項６記載のデジタル変調方法および
請求項１０記載のデジタル変調装置によれば、８ビット
のデータワードを１４ビットのコードワードに変換し
て、ｄ制約が２、ｋ制約が１１となる。
【００２９】請求項３記載の記録媒体および請求項７記
載のデジタル変調方法および請求項１１のデジタル変調
装置によれば、さらにチャンネル信号のＤＣ成分を抑圧
することができる。請求項４記載の記録媒体および請求
項８記載のデジタル変調方法および請求項１２のデジタ
ル変調装置によれば、ＤＣ制御の目的でコードワード列
に施した変更が、他の目的でコードワード列に施した変
更に対して容易に区別することが可能なものとなる。
載のデジタル変調方法および請求項１１のデジタル変調
装置によれば、さらにチャンネル信号のＤＣ成分を抑圧
することができる。請求項４記載の記録媒体および請求
項８記載のデジタル変調方法および請求項１２のデジタ
ル変調装置によれば、ＤＣ制御の目的でコードワード列
に施した変更が、他の目的でコードワード列に施した変
更に対して容易に区別することが可能なものとなる。
【００３０】請求項１３記載のデジタル復調方法および
請求項１５記載のデジタル復調装置によれば、請求項５
記載のデジタル変調方法によって生成されたチャンネル
信号において施された、Ｔmin制御を目的とする変更
と、Ｔmax制御を目的とする変更と、ＤＣ制御を目的と
する変更とが識別され、これらの変更が施されたコード
ワードを確実に変更前のコードワードに戻すことができ
る。
請求項１５記載のデジタル復調装置によれば、請求項５
記載のデジタル変調方法によって生成されたチャンネル
信号において施された、Ｔmin制御を目的とする変更
と、Ｔmax制御を目的とする変更と、ＤＣ制御を目的と
する変更とが識別され、これらの変更が施されたコード
ワードを確実に変更前のコードワードに戻すことができ
る。
【００３１】これによって、コードワードを、元のデー
タワードに正確に逆変換することができる。請求項１４
記載のデジタル復調方法と請求項１６記載のデジタル復
調装置によれば、請求項６記載のデジタル変調方法によ
って生成されたチャンネル信号を元のデータワードに確
実に復調することができる。
タワードに正確に逆変換することができる。請求項１４
記載のデジタル復調方法と請求項１６記載のデジタル復
調装置によれば、請求項６記載のデジタル変調方法によ
って生成されたチャンネル信号を元のデータワードに確
実に復調することができる。
【００３２】
【実施例】以下、本発明の実施例について図面を用いて
詳細に説明する。入力されるデータビット列を８ビット
毎のデータワード列とし、各データワードを１４ビット
のコードワードに変換し、１ビットの接続ビットを間に
介在させながら複数のコードワードを接続して直列にし
たコードワード列をＮＲＺＩ変調するデジタル変調装置
の場合ついて説明する。 （実施例１）図１は、本実施例に係るデジタル変調装置
の構成を示すブロック図である。
詳細に説明する。入力されるデータビット列を８ビット
毎のデータワード列とし、各データワードを１４ビット
のコードワードに変換し、１ビットの接続ビットを間に
介在させながら複数のコードワードを接続して直列にし
たコードワード列をＮＲＺＩ変調するデジタル変調装置
の場合ついて説明する。 （実施例１）図１は、本実施例に係るデジタル変調装置
の構成を示すブロック図である。
【００３３】本装置は、直並列変換部１０１、コード変
換部１０２、変換テーブル１０３、接続処理部１０４、
バッファメモリ１０５、ＤＣ制御部１０６、およびＮＲ
ＺＩ変調部１０７から構成される。以下、図７のフロー
チャートを参照しながら本装置の動作を説明する。直並
列変換部１０１は、入力される直列のデータビット列を
８ビット毎のデータワードとして並列に出力する（ステ
ップＳ１００）。この直並列変換部１０１は、直列入力
で並列出力のシフトレジスタで構成される。コード変換
部１０２は、直並列変換部１０１から出力されるデータ
ワードを受け取ると、このデータワードをアドレスとし
て、半導体ＲＯＭから構成される変換テーブル１０３を
アクセスする。コード変換部１０２は、変換テーブル１
０３の前記アドレスに格納されている１４ビットのデー
タを取り出す。この１４ビットのデータが前記データワ
ードを変換したコードワードとなる（ステップＳ１０
１）。図２および図３は、変換テーブル１０３に格納さ
れる変換表の一例を示すものである。
換部１０２、変換テーブル１０３、接続処理部１０４、
バッファメモリ１０５、ＤＣ制御部１０６、およびＮＲ
ＺＩ変調部１０７から構成される。以下、図７のフロー
チャートを参照しながら本装置の動作を説明する。直並
列変換部１０１は、入力される直列のデータビット列を
８ビット毎のデータワードとして並列に出力する（ステ
ップＳ１００）。この直並列変換部１０１は、直列入力
で並列出力のシフトレジスタで構成される。コード変換
部１０２は、直並列変換部１０１から出力されるデータ
ワードを受け取ると、このデータワードをアドレスとし
て、半導体ＲＯＭから構成される変換テーブル１０３を
アクセスする。コード変換部１０２は、変換テーブル１
０３の前記アドレスに格納されている１４ビットのデー
タを取り出す。この１４ビットのデータが前記データワ
ードを変換したコードワードとなる（ステップＳ１０
１）。図２および図３は、変換テーブル１０３に格納さ
れる変換表の一例を示すものである。
【００３４】接続処理部１０４は、コード変換部１０２
が出力するコードワードを、１ビットの接続ビットを介
在させながら直列に接続したときにラン長が所定の範囲
に制限されるように接続部の処理を行う。この接続ビッ
トは通常は「０」である。しかしながら、コードワード
の接続によってｄ制約の違反やｋ制約の違反が現れる場
合には、この接続ビットを「１」として、コードワード
の一部のビットの値を変更する。これらの接続処理を以
下に示す。 ＜Ｔmin制御＞・・・・ 1[0]1・・・・ を ・・・・0[1]0・・・・ に変更する。 ＜Ｔmax制御＞ (1) 10000[0]0000000 を 10000[1]0010000 に変更す
る。
が出力するコードワードを、１ビットの接続ビットを介
在させながら直列に接続したときにラン長が所定の範囲
に制限されるように接続部の処理を行う。この接続ビッ
トは通常は「０」である。しかしながら、コードワード
の接続によってｄ制約の違反やｋ制約の違反が現れる場
合には、この接続ビットを「１」として、コードワード
の一部のビットの値を変更する。これらの接続処理を以
下に示す。 ＜Ｔmin制御＞・・・・ 1[0]1・・・・ を ・・・・0[1]0・・・・ に変更する。 ＜Ｔmax制御＞ (1) 10000[0]0000000 を 10000[1]0010000 に変更す
る。
【００３５】 (2) 1000[0]00000000 を 1000[1]00100000 に変更す
る。 (3) 0000000[0]00001 を 0000100[1]00001 に変更す
る。 (4) 00000000[0]0001 を 00000100[1]0001 に変更す
る。 (5) 00000[0]000000 を 00100[1]001000 に変更す
る。 (6) 000000[0]00000 を 000100[1]00100 に変更す
る。 ただし、［ ］内は接続ビットを示すものである。
る。 (3) 0000000[0]00001 を 0000100[1]00001 に変更す
る。 (4) 00000000[0]0001 を 00000100[1]0001 に変更す
る。 (5) 00000[0]000000 を 00100[1]001000 に変更す
る。 (6) 000000[0]00000 を 000100[1]00100 に変更す
る。 ただし、［ ］内は接続ビットを示すものである。
【００３６】図４は、Ｔmin制御の処理の例を示すもの
である。同図に示すように、例えば、１０進数で
である。同図に示すように、例えば、１０進数で
〔０〕
の次に〔２５５〕のデータワードが続いたとすると、コ
ードワードは[00000000100001]の次に接続ビット[0]を
挟んで[10010010010010]が続くことになり、接続ビット
を中心にして[101]のパターンが現れる。そこで、この
[101]パターンの有無を検査する（ステップＳ１０
２）。もしも[101]のパターンがあれば、これを[010]に
変更する処理が行われる（ステップＳ１０３）。
の次に〔２５５〕のデータワードが続いたとすると、コ
ードワードは[00000000100001]の次に接続ビット[0]を
挟んで[10010010010010]が続くことになり、接続ビット
を中心にして[101]のパターンが現れる。そこで、この
[101]パターンの有無を検査する（ステップＳ１０
２）。もしも[101]のパターンがあれば、これを[010]に
変更する処理が行われる（ステップＳ１０３）。
【００３７】図５は、Ｔmax制御の処理の例を示すもの
である。同図に示すように、例えば、１０進数で〔１０
０〕の次に
である。同図に示すように、例えば、１０進数で〔１０
０〕の次に
〔０〕のデータワードが続いたとすると、コ
ードワードは[00100010010000]の次に接続ビット[0]を
挟んで[00000000100001]が続くことになり、接続ビット
を含んで１３ビットの「０」が続くことになる。この場
合は、Ｔmax制御の(1)番目のケースに相当するので、接
続ビットとこれに続くコードワードの左から３番目のビ
ットは「１」に変更される。その結果、ビット「０」の
連続数は小さな値に減少することになる。上記のよう
に、６種類のＴmax制御は、ビット「０」のラン長が１
２以上の場合である。そこで、ビット「０」のラン長が
１２以上であるかどうかを検査することにより、Ｔmax
制御が必要かどうかを判別することができる（ステップ
Ｓ１０４）。もし、Ｔmax制御が必要であると判定され
たら、接続ビットを「１」とし、これに隣接する「００
０００」を「００１００」に置換する（ステップＳ１０
５）。このようなＴmax制御を行うと、ビット「０」の
ラン長が最大になるのは、先行するコードワードが「１
００」で終わり、後続のコードワードが「００００００
００」で始まるような場合や、先行するコードワードが
「１」で終わり、後続のコードワードが「１０００００
０００００１」で始まる様な場合である。前者の場合に
は、Ｔmax制御が行われないため、接続ビットを含んで
１１ビットの「０」が続き、後者の場合は、Ｔmin制御
が行われる結果、後続のコードワード内に１１ビットの
「０」が続くことになる。いずれの場合も、ラン長は１
１であり、本実施例による（ｄ，ｋ）制約は、（２，１
１）となる。
ードワードは[00100010010000]の次に接続ビット[0]を
挟んで[00000000100001]が続くことになり、接続ビット
を含んで１３ビットの「０」が続くことになる。この場
合は、Ｔmax制御の(1)番目のケースに相当するので、接
続ビットとこれに続くコードワードの左から３番目のビ
ットは「１」に変更される。その結果、ビット「０」の
連続数は小さな値に減少することになる。上記のよう
に、６種類のＴmax制御は、ビット「０」のラン長が１
２以上の場合である。そこで、ビット「０」のラン長が
１２以上であるかどうかを検査することにより、Ｔmax
制御が必要かどうかを判別することができる（ステップ
Ｓ１０４）。もし、Ｔmax制御が必要であると判定され
たら、接続ビットを「１」とし、これに隣接する「００
０００」を「００１００」に置換する（ステップＳ１０
５）。このようなＴmax制御を行うと、ビット「０」の
ラン長が最大になるのは、先行するコードワードが「１
００」で終わり、後続のコードワードが「００００００
００」で始まるような場合や、先行するコードワードが
「１」で終わり、後続のコードワードが「１０００００
０００００１」で始まる様な場合である。前者の場合に
は、Ｔmax制御が行われないため、接続ビットを含んで
１１ビットの「０」が続き、後者の場合は、Ｔmin制御
が行われる結果、後続のコードワード内に１１ビットの
「０」が続くことになる。いずれの場合も、ラン長は１
１であり、本実施例による（ｄ，ｋ）制約は、（２，１
１）となる。
【００３８】接続処理部１０４によって接続部の処理が
施されたコードワードは、バッファメモリ１０５に格納
されるとともにＤＣ制御部１０６に送出される。接続ビ
ットが「０」でも「１」でも（ｄ，ｋ）制約を満たし、
接続ビットを「１」にしても、Ｔmin制御やＴmax制御の
ために接続ビットを「１」にした場合と識別できる場合
には、チャンネル信号のＤＣ成分が抑圧されるように接
続ビットの値を決めることができる（ステップＳ１０
６）。すなわち、ＤＣ制御が可能となる。ＤＣ制御部１
０６は、このようなＤＣ制御が可能な場合には、それ以
前にＤＣ制御が可能で、まだ値の確定してない部分がバ
ッファメモリ１０５の中に記憶されているか否かを検査
し、もしあれば、新たに出現したＤＣ制御可能な部分の
直前までのＤＳＶの絶対値が小さくなるように、前回の
ＤＣ制御可能な部分の値を確定する（ステップＳ１０
７）。また、新たに出現したＤＣ制御可能な前記部分
は、値を確定せずに保留したままバッファメモリ１０５
に格納する（ステップＳ１０８）。このようなＤＣ制御
が可能となるのは以下の場合である。 ＜ＤＣ制御＞ (1) ..00100[0]00000... の場合、[0]は[1]に変更可能。
施されたコードワードは、バッファメモリ１０５に格納
されるとともにＤＣ制御部１０６に送出される。接続ビ
ットが「０」でも「１」でも（ｄ，ｋ）制約を満たし、
接続ビットを「１」にしても、Ｔmin制御やＴmax制御の
ために接続ビットを「１」にした場合と識別できる場合
には、チャンネル信号のＤＣ成分が抑圧されるように接
続ビットの値を決めることができる（ステップＳ１０
６）。すなわち、ＤＣ制御が可能となる。ＤＣ制御部１
０６は、このようなＤＣ制御が可能な場合には、それ以
前にＤＣ制御が可能で、まだ値の確定してない部分がバ
ッファメモリ１０５の中に記憶されているか否かを検査
し、もしあれば、新たに出現したＤＣ制御可能な部分の
直前までのＤＳＶの絶対値が小さくなるように、前回の
ＤＣ制御可能な部分の値を確定する（ステップＳ１０
７）。また、新たに出現したＤＣ制御可能な前記部分
は、値を確定せずに保留したままバッファメモリ１０５
に格納する（ステップＳ１０８）。このようなＤＣ制御
が可能となるのは以下の場合である。 ＜ＤＣ制御＞ (1) ..00100[0]00000... の場合、[0]は[1]に変更可能。
【００３９】(2) ..00000[0]00100... の場合、[0]は
[1]に変更可能。 上記のＤＣ制御可能な場合は、接続ビットが「０」でも
「１」でもラン長は２以上、１１以下であり、（ｄ，
ｋ）制約に違反しない。また、接続ビットを「１」とし
ても、Ｔmax制御の場合には、接続ビット「１」に「０
００００」が隣接することはないので、これと区別する
ことができる。ＮＲＺＩ変調部１０７は、バッファメモ
リ１０５から値の確定したコードワードを読みだして
（ステップＳ１０９）、ＮＲＺＩ変調して出力する（ス
テップＳ１１０）。
[1]に変更可能。 上記のＤＣ制御可能な場合は、接続ビットが「０」でも
「１」でもラン長は２以上、１１以下であり、（ｄ，
ｋ）制約に違反しない。また、接続ビットを「１」とし
ても、Ｔmax制御の場合には、接続ビット「１」に「０
００００」が隣接することはないので、これと区別する
ことができる。ＮＲＺＩ変調部１０７は、バッファメモ
リ１０５から値の確定したコードワードを読みだして
（ステップＳ１０９）、ＮＲＺＩ変調して出力する（ス
テップＳ１１０）。
【００４０】以上の動作を、入力データがある間は続け
て繰り返すが（ステップＳ１１１）、入力がなくなる
と、値が確定せずに保留されている部分がバッファメモ
リ１０５に残っておれば、その時点のＤＳＶの値を参照
してその値を確定し、バッファメモリ１０５に残ってい
るコードワードをすべて読みだして、ＮＲＺＩ変調して
出力する（ステップＳ１１２）。
て繰り返すが（ステップＳ１１１）、入力がなくなる
と、値が確定せずに保留されている部分がバッファメモ
リ１０５に残っておれば、その時点のＤＳＶの値を参照
してその値を確定し、バッファメモリ１０５に残ってい
るコードワードをすべて読みだして、ＮＲＺＩ変調して
出力する（ステップＳ１１２）。
【００４１】ＮＲＺＩ変調部１０７によってＮＲＺＩ変
調して得られるチャンネル信号は、図４および図５に示
すような波形となり、例えば、これを記録媒体に記録す
ると、同図に示すような記録マークが記録媒体上に形成
される。図６は、接続処理部１０４の構成例を示す回路
図である。ラッチ２０１は、チャンネル信号の１ビット
の周期を有するチャンネルビットクロックを１／１５分
周したワードクロックによって、コード変換部１０２か
ら送出されてくる１４ビットのコードワードをＤ０〜Ｄ
１３の入力端子から入力し、これらをラッチする。この
コードワードを直列に出力するときには、Ｄ１３のビッ
トから順にＤ０まで出力されるものとする。ラッチ２０
１の出力端子には、前回ラッチしたコードワードが出力
している。ＡＮＤゲート２０２は、先行のコードワード
の末尾のビットと後続するコードワードの先頭ビットと
の論理積を出力する。この出力がハイのレベル（以下
「１」と略す）のときには、Ｔmin制御が必要であるこ
とを示す。したがってこのときには、ＯＲゲート２０５
によって接続ビットを「１」にするとともに、ＡＮＤゲ
ート２０３および２０４によって、この接続ビットの両
隣のビットを「０」にする。ｋ制約検査回路２０６は、
ＯＲゲートとＡＮＤゲートの組み合わせ回路により、接
続ビットを「０」としたとき、これを含んで１２ビット
以上の「０」が続く場合には、ＡＮＤゲートの出力がロ
ーレベル（以下「０」と略す）となる。したがって、ｋ
制約検査回路２０６のＡＮＤゲートの出力「０」は、Ｔ
max制御が必要なことを示すこととなり、ＯＲゲート２
０５は接続ビットを「１」とする。ＮＯＲゲート２０７
は、Ｔmax制御が必要で、後続コードワードが「０００
００」で始まるときには、「１」出力し、ＯＲゲートに
よって後続コードワードの始まり部分が「００１００」
に変更される。ＮＯＲゲート２０９は、Ｔmax制御が必
要で、先行コードワードが「０００００」で終わるとき
「１」を出力し、ＯＲゲート２１０によって先行コード
ワードの末尾が「００１００」に変更される。
調して得られるチャンネル信号は、図４および図５に示
すような波形となり、例えば、これを記録媒体に記録す
ると、同図に示すような記録マークが記録媒体上に形成
される。図６は、接続処理部１０４の構成例を示す回路
図である。ラッチ２０１は、チャンネル信号の１ビット
の周期を有するチャンネルビットクロックを１／１５分
周したワードクロックによって、コード変換部１０２か
ら送出されてくる１４ビットのコードワードをＤ０〜Ｄ
１３の入力端子から入力し、これらをラッチする。この
コードワードを直列に出力するときには、Ｄ１３のビッ
トから順にＤ０まで出力されるものとする。ラッチ２０
１の出力端子には、前回ラッチしたコードワードが出力
している。ＡＮＤゲート２０２は、先行のコードワード
の末尾のビットと後続するコードワードの先頭ビットと
の論理積を出力する。この出力がハイのレベル（以下
「１」と略す）のときには、Ｔmin制御が必要であるこ
とを示す。したがってこのときには、ＯＲゲート２０５
によって接続ビットを「１」にするとともに、ＡＮＤゲ
ート２０３および２０４によって、この接続ビットの両
隣のビットを「０」にする。ｋ制約検査回路２０６は、
ＯＲゲートとＡＮＤゲートの組み合わせ回路により、接
続ビットを「０」としたとき、これを含んで１２ビット
以上の「０」が続く場合には、ＡＮＤゲートの出力がロ
ーレベル（以下「０」と略す）となる。したがって、ｋ
制約検査回路２０６のＡＮＤゲートの出力「０」は、Ｔ
max制御が必要なことを示すこととなり、ＯＲゲート２
０５は接続ビットを「１」とする。ＮＯＲゲート２０７
は、Ｔmax制御が必要で、後続コードワードが「０００
００」で始まるときには、「１」出力し、ＯＲゲートに
よって後続コードワードの始まり部分が「００１００」
に変更される。ＮＯＲゲート２０９は、Ｔmax制御が必
要で、先行コードワードが「０００００」で終わるとき
「１」を出力し、ＯＲゲート２１０によって先行コード
ワードの末尾が「００１００」に変更される。
【００４２】また、ＡＮＤゲート２１１および２１２と
ＯＲゲート２１３は、ＤＣ制御が可能かどうかを検査す
る組み合わせ回路である。ＯＲゲート２１３の出力が
「１」になると、ＤＣ制御が可能であることを示すこと
となり、この出力を見てＤＣ制御部１０６は、ＤＣ制御
を行うかどうかの判定を行うことができる。以上のよう
に、１ビットの接続ビットでコードワードを接続しなが
ら、Ｔmin制御を行うことによってｄ制約を２とし、同
じ接続ビットを用いて、Ｔmin制御では出現しないよう
なパターンとなるようにＴmax制御することにより、ｋ
制約を小さな値に抑えることが可能となる。結果、冗長
度の小さなコードワードを用いることができ、これを記
録すると、記録媒体上には図４あるいは５に示すよう
に、物理的長さの長いマークあるいはマーク間のスペー
スを形成することができ、再生が容易となる。
ＯＲゲート２１３は、ＤＣ制御が可能かどうかを検査す
る組み合わせ回路である。ＯＲゲート２１３の出力が
「１」になると、ＤＣ制御が可能であることを示すこと
となり、この出力を見てＤＣ制御部１０６は、ＤＣ制御
を行うかどうかの判定を行うことができる。以上のよう
に、１ビットの接続ビットでコードワードを接続しなが
ら、Ｔmin制御を行うことによってｄ制約を２とし、同
じ接続ビットを用いて、Ｔmin制御では出現しないよう
なパターンとなるようにＴmax制御することにより、ｋ
制約を小さな値に抑えることが可能となる。結果、冗長
度の小さなコードワードを用いることができ、これを記
録すると、記録媒体上には図４あるいは５に示すよう
に、物理的長さの長いマークあるいはマーク間のスペー
スを形成することができ、再生が容易となる。
【００４３】さらに、この接続ビットの値を任意に選ん
でも、Ｔmin制御ともＴmax制御とも区別できる場合が存
在するように構成したので、チャンネルコードのＤＣ制
御をも行うことができる。とくに、光記録媒体において
は、トラッキングやフォーカスなどの制御を安定に行う
とともに、直流の不安定性に影響されないようにするた
めに、直流成分の抑圧された変調方式が望まれており、
特に好適である。
でも、Ｔmin制御ともＴmax制御とも区別できる場合が存
在するように構成したので、チャンネルコードのＤＣ制
御をも行うことができる。とくに、光記録媒体において
は、トラッキングやフォーカスなどの制御を安定に行う
とともに、直流の不安定性に影響されないようにするた
めに、直流成分の抑圧された変調方式が望まれており、
特に好適である。
【００４４】また、特に、データワードのビット数を８
ビット、コードワードのビット数を１４ビットと多めに
することにより、本発明には特に好適である。ワードの
ビット数を多くすると本発明による冗長度の低減の効果
は増大するが、多くのデジタル処理系では１バイトを単
位とする処理が行われるので、データワードを構成する
ビット数は８ビットの倍数もしくは約数が好ましく、デ
ータワードを１６ビットにすると回路規模が増大し過ぎ
て実用的でなくなるからである。したがって、データワ
ードを８ビットとする上記ビット数は、本発明の効果を
顕著に引き出し得る好適な数である。 （実施例２）図８は、本実施例に係るデジタル復調装置
の構成を示すブロック図である。
ビット、コードワードのビット数を１４ビットと多めに
することにより、本発明には特に好適である。ワードの
ビット数を多くすると本発明による冗長度の低減の効果
は増大するが、多くのデジタル処理系では１バイトを単
位とする処理が行われるので、データワードを構成する
ビット数は８ビットの倍数もしくは約数が好ましく、デ
ータワードを１６ビットにすると回路規模が増大し過ぎ
て実用的でなくなるからである。したがって、データワ
ードを８ビットとする上記ビット数は、本発明の効果を
顕著に引き出し得る好適な数である。 （実施例２）図８は、本実施例に係るデジタル復調装置
の構成を示すブロック図である。
【００４５】本装置は、同期部３０１、ＮＲＺＩ復調部
３０２、接続処理復元部３０３、コード逆変換部３０４
および逆変換テーブル３０５から構成される。以下、図
９のフローチャートを参照しながら本装置の動作を説明
する。外部からチャンネル信号が入力されると、同期部
３０１は、入力信号にＰＬＬを同期させるなどの通常の
クロッキング手段によってチャンネルビットクロックを
生成する。さらに同期部３０１は、このチャンネルビッ
トクロックを１／１５分周してワードクロックを生成
し、入力されるチャンネル信号中に含まれる同期符号を
検出して、ワードクロックの位相を修正し、コードワー
ドの境界に同期させる。ワードクロックの同期が完了す
ると、同期が確立したことになる（ステップＳ２０
０）。ＮＲＺＩ復調部３０２は、ＮＲＺＩ変調されてい
るチャンネル信号をＮＲＺＩ復調してコードビット列を
再生し、接続処理復元部３０３に送出する（ステップＳ
２０１）。接続処理復元部３０３は、１ワードのコード
ワードを入力すると、既に入力されているコードワード
の有無を検査する（ステップＳ２０２）。入力されたコ
ードワードが最初のもので、先行して入力されたコード
ワードが無い場合には、入力されたコードワードを記憶
しておく。
３０２、接続処理復元部３０３、コード逆変換部３０４
および逆変換テーブル３０５から構成される。以下、図
９のフローチャートを参照しながら本装置の動作を説明
する。外部からチャンネル信号が入力されると、同期部
３０１は、入力信号にＰＬＬを同期させるなどの通常の
クロッキング手段によってチャンネルビットクロックを
生成する。さらに同期部３０１は、このチャンネルビッ
トクロックを１／１５分周してワードクロックを生成
し、入力されるチャンネル信号中に含まれる同期符号を
検出して、ワードクロックの位相を修正し、コードワー
ドの境界に同期させる。ワードクロックの同期が完了す
ると、同期が確立したことになる（ステップＳ２０
０）。ＮＲＺＩ復調部３０２は、ＮＲＺＩ変調されてい
るチャンネル信号をＮＲＺＩ復調してコードビット列を
再生し、接続処理復元部３０３に送出する（ステップＳ
２０１）。接続処理復元部３０３は、１ワードのコード
ワードを入力すると、既に入力されているコードワード
の有無を検査する（ステップＳ２０２）。入力されたコ
ードワードが最初のもので、先行して入力されたコード
ワードが無い場合には、入力されたコードワードを記憶
しておく。
【００４６】すでに先行のコードワードが記憶されてい
る場合には、先行コードワードとの間の接続ビットの値
を検査する（ステップＳ２０３）。接続ビットが「０」
の場合には、先行コードワードをそのままコード逆変換
部３０４に送出する。接続ビットが「１」の場合には、
この接続ビットの３ビット前および３ビット後ろのビッ
トの値が共に「０」であるかどうかを検査する（ステッ
プＳ２０４）。これらが共に「０」の場合には、この接
続ビットの両隣のビットを共に「１」にしてコード逆変
換部３０４に送出する。前記ステップＳ２０４によって
検査したビットの少なくとも一方か「１」のときには、
この接続ビットに「０００００」が隣接するかどうかを
検査する（ステップＳ２０６）。「０００００」が接続
ビットに隣接しないときには、Ｔmax制御が行われてい
ると判定して、この接続ビットから３ビット目のビット
「１」はすべて「０」に変更してコード逆変換部３０４
に送出する（ステップＳ２０７）。接続ビットが「１」
で、この接続ビットの３ビット前あるいは３ビット後ろ
のいずれか一方が「１」でさらに接続ビットに「０００
００」が隣接する場合は、ＤＣ制御のために接続ビット
が「１」となっているものである。したがって、この場
合にはコードワードは変更されていないので、そのまま
先行コードワードをコード逆変換部３０４に送出する。
る場合には、先行コードワードとの間の接続ビットの値
を検査する（ステップＳ２０３）。接続ビットが「０」
の場合には、先行コードワードをそのままコード逆変換
部３０４に送出する。接続ビットが「１」の場合には、
この接続ビットの３ビット前および３ビット後ろのビッ
トの値が共に「０」であるかどうかを検査する（ステッ
プＳ２０４）。これらが共に「０」の場合には、この接
続ビットの両隣のビットを共に「１」にしてコード逆変
換部３０４に送出する。前記ステップＳ２０４によって
検査したビットの少なくとも一方か「１」のときには、
この接続ビットに「０００００」が隣接するかどうかを
検査する（ステップＳ２０６）。「０００００」が接続
ビットに隣接しないときには、Ｔmax制御が行われてい
ると判定して、この接続ビットから３ビット目のビット
「１」はすべて「０」に変更してコード逆変換部３０４
に送出する（ステップＳ２０７）。接続ビットが「１」
で、この接続ビットの３ビット前あるいは３ビット後ろ
のいずれか一方が「１」でさらに接続ビットに「０００
００」が隣接する場合は、ＤＣ制御のために接続ビット
が「１」となっているものである。したがって、この場
合にはコードワードは変更されていないので、そのまま
先行コードワードをコード逆変換部３０４に送出する。
【００４７】コード逆変換部３０４は、入力される１４
ビットのコードワードを１０ビットに圧縮する。すなわ
ち、１４ビットを３ビット毎に区切ると、コードワード
の（ｄ，ｋ）制約から、その３ビットには（０００）と
（００１）と（０１０）と（１００）の４通りのパター
ンしかないので、どのパターンであるかを示すには２ビ
ットで十分である。したがって、３ビットずつの４つの
部分と２ビットの部分とに分割したとき、３ビットの部
分は２ビットに圧縮できるので、１４ビットは合計１０
ビットに圧縮されることになる。この１０ビットをアド
レスとして、半導体ＲＯＭから成る逆変換テーブル３０
５をアクセスすると、読み出された内容がコードワード
を逆変換して元に戻ったデータワードとなる（ステップ
Ｓ２０８）。このようにしてコードワードの逆変換を行
うと、次のコードワードの入力の有無を検査する（ステ
ップＳ２０９）。次の入力がなければ、コード逆変換部
３０４は、接続処理復元部３０３に残っているコードワ
ードの逆変換を行い（ステップＳ２１０）、次の入力が
あるときには、上記した処理を繰り返す。
ビットのコードワードを１０ビットに圧縮する。すなわ
ち、１４ビットを３ビット毎に区切ると、コードワード
の（ｄ，ｋ）制約から、その３ビットには（０００）と
（００１）と（０１０）と（１００）の４通りのパター
ンしかないので、どのパターンであるかを示すには２ビ
ットで十分である。したがって、３ビットずつの４つの
部分と２ビットの部分とに分割したとき、３ビットの部
分は２ビットに圧縮できるので、１４ビットは合計１０
ビットに圧縮されることになる。この１０ビットをアド
レスとして、半導体ＲＯＭから成る逆変換テーブル３０
５をアクセスすると、読み出された内容がコードワード
を逆変換して元に戻ったデータワードとなる（ステップ
Ｓ２０８）。このようにしてコードワードの逆変換を行
うと、次のコードワードの入力の有無を検査する（ステ
ップＳ２０９）。次の入力がなければ、コード逆変換部
３０４は、接続処理復元部３０３に残っているコードワ
ードの逆変換を行い（ステップＳ２１０）、次の入力が
あるときには、上記した処理を繰り返す。
【００４８】以上のように、接続ビットの値とこれに隣
接するビットパターンを検査することにより、接続ビッ
トを用いてＴmin制御とＴmax制御とが施されたコードワ
ードにおいても、接続ビットが「１」の場合に、いずれ
の制御によって接続ビットが「１」に変更されたかを識
別することができ、これらの制御によるチャンネルコー
ドの変更を確実に復元することができることとなる。ま
た、この接続ビットを用いてＤＣ制御する場合にも、他
の制御の場合と識別することができ、この場合にもコー
ドワードを確実に復元することができる。
接するビットパターンを検査することにより、接続ビッ
トを用いてＴmin制御とＴmax制御とが施されたコードワ
ードにおいても、接続ビットが「１」の場合に、いずれ
の制御によって接続ビットが「１」に変更されたかを識
別することができ、これらの制御によるチャンネルコー
ドの変更を確実に復元することができることとなる。ま
た、この接続ビットを用いてＤＣ制御する場合にも、他
の制御の場合と識別することができ、この場合にもコー
ドワードを確実に復元することができる。
【００４９】
【発明の効果】以上のように請求項１、５および９記載
の本発明によれば、１ビットの接続ビットでコードワー
ドを接続し、ｄ制約が２であるデジタル変調において、
接続ビットを中央に「１０１」パターンが発生するとこ
れを「０１０」に変更し、上記接続ビットの両隣にそれ
ぞれ少なくとも３ビットのビット「０」が隣接するとと
もに、上記接続によって連続するビット「０」が所定ビ
ット数を超えるときには、この接続ビットを「１」にす
るとともに、この接続ビットに隣接するビット列「００
０００」を「００１００」に変更することによって、接
続ビットによる冗長度を減少させ、しかも最大ラン長を
抑えられるため、チャンネル信号の最小反転間隔が大き
く、しかも最大反転間隔の抑えれたチャンネル信号を得
るようなようなデジタル変調方法やその装置を提供する
ことができ、これを記録に用いると、形成されるマーク
およびスペースの最短の長さが大きく、しかも最長の長
さも抑えるられた記録媒体を提供することができる。
の本発明によれば、１ビットの接続ビットでコードワー
ドを接続し、ｄ制約が２であるデジタル変調において、
接続ビットを中央に「１０１」パターンが発生するとこ
れを「０１０」に変更し、上記接続ビットの両隣にそれ
ぞれ少なくとも３ビットのビット「０」が隣接するとと
もに、上記接続によって連続するビット「０」が所定ビ
ット数を超えるときには、この接続ビットを「１」にす
るとともに、この接続ビットに隣接するビット列「００
０００」を「００１００」に変更することによって、接
続ビットによる冗長度を減少させ、しかも最大ラン長を
抑えられるため、チャンネル信号の最小反転間隔が大き
く、しかも最大反転間隔の抑えれたチャンネル信号を得
るようなようなデジタル変調方法やその装置を提供する
ことができ、これを記録に用いると、形成されるマーク
およびスペースの最短の長さが大きく、しかも最長の長
さも抑えるられた記録媒体を提供することができる。
【００５０】請求項２、６および１０記載の本発明によ
れば、データワードを８ビット、コードワードを１４ビ
ットとすることにより、実用的な回路規模で効果的に冗
長度を小さくして最小反転間隔長くすることのできるデ
ジタル変調方法とその装置を提供することができ、記録
のために形成されるマークとスペースの最短長を効果的
に長くした記録媒体を提供することができる。
れば、データワードを８ビット、コードワードを１４ビ
ットとすることにより、実用的な回路規模で効果的に冗
長度を小さくして最小反転間隔長くすることのできるデ
ジタル変調方法とその装置を提供することができ、記録
のために形成されるマークとスペースの最短長を効果的
に長くした記録媒体を提供することができる。
【００５１】請求項３、７および１１記載の本発明によ
れば、接続ビットの３ビット前のビットが「１」でこの
接続ビットの後ろが所定の条件を満たすビットパターン
の場合、あるいは上記接続ビットの３ビット後ろのビッ
トが「１」でこの接続ビットの前が所定の条件を満たす
ビットパターンの場合には、上記接続ビットの値を好ま
しいいずれかの値に決定して生成されるようにしている
ので、さらにチャンネル信号の直流成分を抑圧するデジ
タル変調方法とその装置を提供することができ、記録に
よるマークとスペースの割合が均等となって、読み取り
が容易な記録媒体を提供することができる。
れば、接続ビットの３ビット前のビットが「１」でこの
接続ビットの後ろが所定の条件を満たすビットパターン
の場合、あるいは上記接続ビットの３ビット後ろのビッ
トが「１」でこの接続ビットの前が所定の条件を満たす
ビットパターンの場合には、上記接続ビットの値を好ま
しいいずれかの値に決定して生成されるようにしている
ので、さらにチャンネル信号の直流成分を抑圧するデジ
タル変調方法とその装置を提供することができ、記録に
よるマークとスペースの割合が均等となって、読み取り
が容易な記録媒体を提供することができる。
【００５２】請求項４、８および１２記載の本発明によ
れば、接続ビットに「０００００」のビット列が隣接す
るときだけ、接続ビットを自由に選択可能としたので、
さらにチャンネル信号のＤＣ制御を行ってもチャンネル
信号の最小反転間隔と最大反転間隔に影響を与えないデ
ジタル変調方法とその装置を提供することができ、さら
に再生のときにＴmin制御と、Ｔmax制御により変更され
ているコードワードを容易に復元できるようにしなが
ら、マークとスペースの割合が均等な記録媒体を提供す
ることができる。
れば、接続ビットに「０００００」のビット列が隣接す
るときだけ、接続ビットを自由に選択可能としたので、
さらにチャンネル信号のＤＣ制御を行ってもチャンネル
信号の最小反転間隔と最大反転間隔に影響を与えないデ
ジタル変調方法とその装置を提供することができ、さら
に再生のときにＴmin制御と、Ｔmax制御により変更され
ているコードワードを容易に復元できるようにしなが
ら、マークとスペースの割合が均等な記録媒体を提供す
ることができる。
【００５３】請求項１３および１５記載の本発明によれ
ば、接続ビットの値およびその隣接部分のビットパター
ンを検査するだけの簡単な構成で、Ｔmin制御およびＴm
ax制御のために変更を受けたコードワードを容易に復元
できるデジタル復調方法とその装置を提供することがで
きる。請求項１４および１６記載の本発明によれば、デ
ータワードを８ビット、コードワードを１４ビットで構
成しており、接続ビットに「０００００」のビットパタ
ーンが隣接すときだけＤＣ制御を行っているので、Ｔmi
n制御とＴmax制御が効果的に施されたチャンネル信号
の、Ｔmin制御とＴmax制御によって変更を受けたコード
ワードを、ＤＣ制御の影響を受けることなく、実用的な
規模の回路で容易に復元できるデジタル復調方法とその
装置を提供することができる。
ば、接続ビットの値およびその隣接部分のビットパター
ンを検査するだけの簡単な構成で、Ｔmin制御およびＴm
ax制御のために変更を受けたコードワードを容易に復元
できるデジタル復調方法とその装置を提供することがで
きる。請求項１４および１６記載の本発明によれば、デ
ータワードを８ビット、コードワードを１４ビットで構
成しており、接続ビットに「０００００」のビットパタ
ーンが隣接すときだけＤＣ制御を行っているので、Ｔmi
n制御とＴmax制御が効果的に施されたチャンネル信号
の、Ｔmin制御とＴmax制御によって変更を受けたコード
ワードを、ＤＣ制御の影響を受けることなく、実用的な
規模の回路で容易に復元できるデジタル復調方法とその
装置を提供することができる。
【図１】本発明の実施例１におけるデジタル変調装置の
構成を示すブロック図である。
構成を示すブロック図である。
【図２】同実施例におけるコード変換の変換例を示す変
換表である。
換表である。
【図３】同実施例におけるコード変換の変換例を示す変
換表である。
換表である。
【図４】同実施例におけるＴmin制御における動作およ
びそれに対応した記録媒体上のマークとスペースの形成
状態を示す概念図である。
びそれに対応した記録媒体上のマークとスペースの形成
状態を示す概念図である。
【図５】同実施例におけるＴmax制御における動作およ
びそれに対応した記録媒体上のマークとスペースの形成
状態を示す概念図である。
びそれに対応した記録媒体上のマークとスペースの形成
状態を示す概念図である。
【図６】同実施例における接続処理部の構成例を示す回
路図である。
路図である。
【図７】同実施例におけるデジタル変調方法の処理手順
を示すフローチャートである。
を示すフローチャートである。
【図８】本発明の実施例２におけるデジタル復調装置の
構成を示すブロック図である。
構成を示すブロック図である。
【図９】同実施例におけるデジタル復調方法の処理手順
を示すフローチャートである。
を示すフローチャートである。
【図１０】従来の光ディスクに用いられる変復調装置の
一例を示すブロック図である。
一例を示すブロック図である。
【図１１】従来のデータ変調装置の動作を示す信号図で
ある。
ある。
【図１２】従来のデータ変調装置の動作手順を示すフロ
ーチャートである。
ーチャートである。
【図１３】従来のデータ変調装置に係る、データワード
からコードワードへの変換表である。
からコードワードへの変換表である。
１０２ コード変換部 １０３ 変換テーブル １０４ 接続処理部 １０５ バッファメモリ １０６ ＤＣ制御部 １０７ ＮＲＺＩ変調部 ３０２ ＮＲＺＩ復調部 ３０３ 接続処理復元部 ３０４ コード逆変換部 ３０５ 逆変換テーブル
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成７年８月２５日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】図２
【補正方法】変更
【補正内容】
【図２】 同実施例におけるコード変換の変換例を示す
変換図表である。
変換図表である。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】図３
【補正方法】変更
【補正内容】
【図３】 同実施例におけるコード変換の変換例を示す
変換図表である。
変換図表である。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】図１３
【補正方法】変更
【補正内容】
【図１３】 従来のデータ変調装置に係る、データワー
ドからコードワードへの変換図表である。
ドからコードワードへの変換図表である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 平山 康一 神奈川県川崎市幸区柳町70番地 株式会社 東芝柳町工場内 (72)発明者 山田 尚志 神奈川県川崎市幸区柳町70番地 株式会社 東芝柳町工場内
Claims (16)
- 【請求項１】 記録すべき情報を、ｍビットから構成さ
れるデータワードに分割し、このデータワードを、ｍよ
りも多いｎビットから構成されるとともに、複数のビッ
ト「１」を含む場合には、ビット「１」とビット「１」
の間に２ビット以上で所定ビット数以下のビット「０」
が必ず存在するようなコードワードに変換し、この複数
のコードワードを１ビットの接続ビット「０」を介在し
て接続し、上記コードワードの接続ビットの両側の隣接
ビットが共に「１」の場合にはこれらの隣接ビットを
「０」に変更するとともにこの接続ビットを「１」に変
更し、上記接続ビットの両隣にそれぞれ少なくとも３ビ
ットのビット「０」が隣接するとともに、上記接続によ
って連続するビット「０」が所定ビット数を超えるとき
には、この接続ビットを「１」にするとともに、この接
続ビットに隣接するビット列「０００００」を「００１
００」に変更することによって生成されるコードビット
列をＮＲＺＩ変調して得られるビット列と等価なチャン
ネルビット列のビット「１」に対応してマークを形成
し、ビット「０」に対応してマークのないスペースを形
成することによって情報が記録されていることを特徴と
する記録媒体。 - 【請求項２】 ｍが８、ｎが１４であり、コードワード
は、両端部のビット「０」の連続は８ビット以下で、２
つのビット「１」の間に配置される連続するビット
「０」の数の上限となる所定のビット数は１０以上１２
以下であることを特徴とする請求項１記載の記録媒体。 - 【請求項３】 コードワード列はさらに、接続ビットの
３ビット前のビットが「１」でこの接続ビットの後ろが
所定の条件を満たすビットパターンの場合、あるいは上
記接続ビットの３ビット後ろのビットが「１」でこの接
続ビットの前が所定の条件を満たすビットパターンの場
合には、上記接続ビットの値を好ましいいずれかの値に
決定して生成されていることを特徴とする請求項１記載
の記録媒体。 - 【請求項４】 所定の条件を満たすビットパターンは、
接続ビットに隣接するビット列が「０００００」である
ことを特徴とする請求項３記載の記録媒体。 - 【請求項５】 伝送すべき情報を、ｍビットから構成さ
れるデータワードに分割し、このデータワードを、ｍよ
りも多いｎビットから構成されるとともに、複数のビッ
ト「１」を含む場合には、２つのビット「１」の間に２
ビット以上で所定ビット数以下のビット「０」が必ず存
在するようなコードワードに変換し、この複数のコード
ワードを１ビットの接続ビット「０」を介在して接続
し、上記コードワードの接続ビットの両側の隣接ビット
が共に「１」の場合にはこれらの隣接ビットを「０」に
変更するとともにこの接続ビットを「１」に変更し、上
記接続ビットの両隣にそれぞれ少なくとも３ビットのビ
ット「０」が隣接するとともに、上記接続によって連続
するビット「０」が所定ビット数を超えるときには、こ
の接続ビットを「１」にするとともに、この接続ビット
に隣接するビット列「０００００」を「００１００」に
変更することによって生成されるコードビット列をＮＲ
ＺＩ変調て得られるビット列と等価なチャンネルビット
列を生成するステップと、このチャンネルビット列のビ
ット「０」とビット「１」のそれぞれに異なるレベルが
対応するチャンネル信号を生成して出力するステップと
から成ることを特徴とするデジタル変調方法。 - 【請求項６】 ｍが８、ｎが１４であり、コードワード
は、両端部のビット「０」の連続は８ビット以下で、２
つのビット「１」の間に配置される連続するビット
「０」の数の上限となる所定のビット数は１０以上１２
以下であることを特徴とする請求項５記載のデジタル変
調方法。 - 【請求項７】 コードワード列はさらに、接続ビットの
３ビット前のビットが「１」でこの接続ビットの後ろが
所定の条件を満たすビットパターンの場合、あるいは上
記接続ビットの３ビット後ろのビットが「１」でこの接
続ビットの前が所定の条件を満たすビットパターンの場
合には、上記接続ビットの値を好ましいいずれかの値に
決定して生成されることを特徴とする請求項５記載のデ
ジタル変調方法。 - 【請求項８】 所定の条件を満たすビットパターンは、
接続ビットに隣接するビット列が「０００００」である
ことを特徴とする請求項７記載のデジタル変調方法。 - 【請求項９】 伝送すべき情報を、ｍビットから構成さ
れたデータワードに分割し、このデータワードを、ｍよ
りも多いｎビットから構成されるとともに、複数のビッ
ト「１」を含む場合には、ビット「１」とビット「１」
の間に２ビット以上で所定ビット数以下のビット「０」
が必ず存在するようなコードワードに変換し、この複数
のコードワードを１ビットの接続ビット「０」を介在し
て接続し、上記コードワードの接続ビットの両側の隣接
ビットが共に「１」の場合にはこれらの隣接ビットを
「０」に変更するとともにこの接続ビットを「１」に変
更し、上記接続ビットの両隣にそれぞれ少なくとも３ビ
ットのビット「０」が隣接するとともに、上記接続によ
って連続するビット「０」が所定ビット数を超えるとき
には、この接続ビットを「１」にするとともに、この接
続ビットに隣接するビット列「０００００」を「００１
００」に変更して生成されるコードワード列をＮＲＺＩ
変調したビット列と等価なチャンネルビット列を生成す
るコード変換手段と、こにチャンネルビット列を所定の
周期で直列に出力する出力手段とを具備して成ることを
特徴とするデジタル変調装置。 - 【請求項１０】 ｍが８、ｎが１４であり、コードワー
ドは、両端部のビット「０」の連続は８ビット以下で、
２つのビット「１」の間に配置される連続するビット
「０」の数の上限となる所定のビット数は１０以上１２
以下であることを特徴とする請求項９記載のデジタル変
調装置。 - 【請求項１１】 コードワード列はさらに、接続ビット
の３ビット前のビットが「１」でこの接続ビットの後ろ
が所定の条件を満たすビットパターンの場合、あるいは
上記接続ビットの３ビット後ろのビットが「１」でこの
接続ビットの前が所定の条件を満たすビットパターンの
場合には、上記接続ビットの値を好ましいいずれかの値
に決定して生成されることを特徴とする請求項９記載の
デジタル変調装置。 - 【請求項１２】 所定の条件を満たすビットパターン
は、接続ビットに隣接するビット列が「０００００」で
あることを特徴とする請求項１１記載のデジタル変調装
置。 - 【請求項１３】 請求項５記載のデジタル変調方法によ
って変調されたチャンネル信号を復調するデジタル復調
方法であって、入力した上記チャンネル信号をＮＲＺＩ
復調するステップと、ＮＲＺＩ復調したビット列の接続
ビットの位置を識別するステップと、接続ビットが
「１」でこの接続ビットの３ビット前および３ビット後
ろが共に「０」の場合には、この接続ビットの両隣に隣
接するビットを共に「１」に変更し、接続ビットが
「１」で、この接続ビットの３ビット前および３ビット
後ろの少なくとも一方のビットが「１」であるとともに
所定の条件を満たすときには上記した接続ビットに隣接
する前後の３ビットをすべて「０」にしたものと等価な
ｎビットのコードワードを生成するステップと、このコ
ードワードをｍビットのデータワードに逆変換して出力
するステップとから成ることを特徴とするデジタル復調
方法。 - 【請求項１４】 ｍが８、ｎが１４であり、コードワー
ドは、両端部のビット「０」の連続は８ビット以下で、
２つのビット「１」の間に配置される連続するビット
「０」の数の上限となる所定のビット数は１０以上１２
以下であり、所定の条件は、接続ビットに「００００
０」が隣接しない場合であることを特徴とする請求項１
３記載のデジタル復調方法。 - 【請求項１５】 請求項５記載のデジタル変調方法によ
って変調されたチャンネル信号を復調するデジタル復調
装置であって、入力した上記チャンネル信号をＮＲＺＩ
復調し、接続ビットが「１」でこの接続ビットの３ビッ
ト前および３ビット後ろが共に「０」の場合には、この
接続ビットの両隣に隣接するビットを共に「１」に変更
し、接続ビットが「１」で、この接続ビットの３ビット
前および３ビット後ろの少なくとも一方のビットが
「１」であるとともに所定の条件を満たすときには上記
した接続ビットに隣接する前後の３ビットをすべて
「０」にするのと等価な処理を行うコード修正手段と、
上記処理を実行した後に、このコードビット列を元のデ
ータに逆変換して出力する逆変換手段とを具備して成る
ことを特徴とするデジタル復調装置。 - 【請求項１６】 ｍが８、ｎが１４であり、コードワー
ドは、両端部のビット「０」の連続は８ビット以下で、
２つのビット「１」の間に配置される連続するビット
「０」の数の上限となる所定のビット数は１０以上１２
以下であり、所定の条件を満たすビットパターンは、接
続ビットに「０００００」が隣接するパターンであるこ
とを特徴とする請求項１５記載のデジタル復調装置。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08972895A JP3457093B2 (ja) | 1995-04-14 | 1995-04-14 | 記録媒体並びにデジタル変復調方法およびその装置 |
| PCT/JP1996/000880 WO1996032779A1 (en) | 1995-04-14 | 1996-04-01 | Recording medium, digital modulation/demodulation apparatus and digital modulation/demodulation method |
| CNB031205615A CN100490483C (zh) | 1995-04-14 | 1996-04-01 | 单个归并位直流压缩运行长度受限编码 |
| DE69626350T DE69626350T2 (de) | 1995-04-14 | 1996-04-01 | Aufzeichnungsmedium, digitale modulations/demodulationsvorrichtung und digitale modulations/demodulationsverfahren |
| CNB961903406A CN1156087C (zh) | 1995-04-14 | 1996-04-01 | 单个归并位直流压缩运行长度受限编码 |
| EP96907738A EP0765544B1 (en) | 1995-04-14 | 1996-04-01 | Recording medium, digital modulation/demodulation apparatus and digital modulation/demodulation method |
| KR1019960707187A KR100384312B1 (ko) | 1995-04-14 | 1996-04-01 | 기록매체,디지탈변조/복조장치및디지탈변조/복조방법 |
| US08/628,167 US5774078A (en) | 1995-04-14 | 1996-04-05 | Single merging bit DC-suppressed run length limited coding |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08972895A JP3457093B2 (ja) | 1995-04-14 | 1995-04-14 | 記録媒体並びにデジタル変復調方法およびその装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08287620A true JPH08287620A (ja) | 1996-11-01 |
| JP3457093B2 JP3457093B2 (ja) | 2003-10-14 |
Family
ID=13978826
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08972895A Expired - Fee Related JP3457093B2 (ja) | 1995-04-14 | 1995-04-14 | 記録媒体並びにデジタル変復調方法およびその装置 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5774078A (ja) |
| EP (1) | EP0765544B1 (ja) |
| JP (1) | JP3457093B2 (ja) |
| KR (1) | KR100384312B1 (ja) |
| CN (2) | CN1156087C (ja) |
| DE (1) | DE69626350T2 (ja) |
| WO (1) | WO1996032779A1 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100474581B1 (ko) * | 2001-12-28 | 2005-03-08 | 엘지전자 주식회사 | 재생신호 복조장치 및 방법 |
| KR100531781B1 (ko) * | 2001-03-26 | 2005-11-29 | 엘지전자 주식회사 | 디지털 데이터 변조 방법/장치 및 이를 이용하여 생성된변조된 데이터 기록매체 |
| JP2006209849A (ja) * | 2005-01-26 | 2006-08-10 | Toshiba Corp | 変調装置、変調方法、および記録媒体の製造方法 |
| KR100687381B1 (ko) * | 2004-05-19 | 2007-02-26 | 매크로비전 유럽 리미티드 | 광디스크의 복사 방지 |
| US7324423B2 (en) | 2001-10-31 | 2008-01-29 | Sony Corporation | Data recording method recorder and data reproducing method and device |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5978958A (en) | 1995-04-03 | 1999-11-02 | Matsushita Electric Industrial Co., Ltd. | Data transmission system, data recording and reproducing apparatus and recording medium each having data structure of error correcting code |
| KR0165441B1 (ko) * | 1995-09-18 | 1999-03-20 | 김광호 | 디지털 데이터 채널 부호화 및 복호화방법과 그 장치 |
| US6195764B1 (en) * | 1997-01-30 | 2001-02-27 | Fujitsu Network Communications, Inc. | Data encoder/decoder for a high speed serial link |
| EP0918326B1 (en) * | 1997-10-21 | 2001-09-19 | Hewlett-Packard Company, A Delaware Corporation | Method of inhibiting copying of digital data |
| US7034719B2 (en) | 2002-09-27 | 2006-04-25 | Samsung Electronics Co., Ltd. | Data modulating method and apparatus, data demodulating method and apparatus, and code arranging method |
| US6195025B1 (en) * | 1998-07-13 | 2001-02-27 | International Business Machines Corporation | Method and means for invertibly mapping binary sequences into rate 2/3 (1,K) run-length-limited coded sequences with maximum transition density constraints |
| CA2321504A1 (en) * | 1998-12-21 | 2000-06-29 | Koninklijke Philips Electronics N.V. | Device for encoding n-bit source words into corresponding m-bit channel words and decoding m-bit channel words into corresponding n-bit source words |
| CN1298573A (zh) * | 1998-12-21 | 2001-06-06 | 皇家菲利浦电子有限公司 | 用于把n－位源字编码为相应的m－位信道字以及把m－位信道字解码为相应的n－位源字的设备 |
| US6662338B1 (en) | 1999-09-30 | 2003-12-09 | Stmicroelectronics, Inc. | Parity- sensitive Viterbi detector and method for recovering information from a read signal |
| US6492918B1 (en) * | 1999-09-30 | 2002-12-10 | Stmicroelectronics, Inc. | Code word having data bits and code bits and method for encoding data |
| US7167259B2 (en) | 2000-05-16 | 2007-01-23 | International Business Machines Corporation | System and method for merging line work objects using tokenization and selective compression |
| AU784369B2 (en) * | 2000-08-14 | 2006-03-16 | Koninklijke Philips Electronics N.V. | Method of device for adding or extracting a secondary information signal to/from a RLL code sequence |
| IL152008A0 (en) * | 2001-02-02 | 2003-04-10 | Koninkl Philips Electronics Nv | Method of converting a series of m-bit information words into a modulated signal |
| KR100669623B1 (ko) * | 2001-03-12 | 2007-01-15 | 엘지전자 주식회사 | 디지털 데이터 변환방법 |
| CN100428633C (zh) * | 2001-06-29 | 2008-10-22 | 日本胜利株式会社 | 数字信号的调制方法及调制装置 |
| US6917313B1 (en) | 2002-01-16 | 2005-07-12 | Marvell International Ltd. | DC-free codes |
| JP4141175B2 (ja) * | 2002-05-14 | 2008-08-27 | ソニー株式会社 | データ記録媒体、データ記録方法および装置 |
| US6737115B2 (en) * | 2002-06-03 | 2004-05-18 | Knight-Celotex, Llc | Method to reinforce cellulosic fiberboard panels via reinforcing bands on expansive surface |
| US7212483B2 (en) * | 2002-09-25 | 2007-05-01 | Victor Company Of Japan, Limited | Modulation device, modulation method and recording medium |
| WO2005020440A1 (en) * | 2003-08-13 | 2005-03-03 | Seagate Technology Llc | Dc-free code design with increased distance between code words |
| TWI231933B (en) * | 2003-09-29 | 2005-05-01 | Mediatek Inc | Method of detecting data structure of non-return-to-zero data in an optical storage device |
| US9252996B2 (en) | 2012-06-21 | 2016-02-02 | Micron Technology, Inc. | Apparatuses and methods to change information values |
| US11632127B2 (en) * | 2021-08-04 | 2023-04-18 | Samsung Display Co., Ltd. | Near-optimal transition encoding codes |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4323931A (en) * | 1976-07-14 | 1982-04-06 | Sperry Corporation | Method and apparatus for encoding and recovering binary digital data |
| GB2061575B (en) * | 1979-10-24 | 1984-09-19 | Matsushita Electric Ind Co Ltd | Method and apparatus for encoding low redundancy check words from source data |
| US4501000A (en) * | 1981-07-27 | 1985-02-19 | Sony Corporation | Method of coding binary data |
| WO1984003404A1 (en) * | 1983-02-28 | 1984-08-30 | Mitsubishi Electric Corp | Pcm signal transfer system |
| JPS60106254A (ja) * | 1983-11-14 | 1985-06-11 | Matsushita Electric Ind Co Ltd | ４−６群変調方法 |
| JPS60114053A (ja) * | 1983-11-25 | 1985-06-20 | Pioneer Electronic Corp | 符号変換方式 |
| US4833471A (en) * | 1984-03-26 | 1989-05-23 | Canon Kabushiki Kaisha | Data processing apparatus |
| EP0178813B1 (en) * | 1984-10-01 | 1993-08-18 | Matsushita Electric Industrial Co., Ltd. | Method and apparatus for encoding binary data |
| DE3682412D1 (de) * | 1985-02-25 | 1991-12-19 | Matsushita Electric Ind Co Ltd | Digitales datenaufzeichnungs- und -wiedergabeverfahren. |
| JP2656024B2 (ja) * | 1986-05-29 | 1997-09-24 | 松下電器産業株式会社 | 変調回路 |
| JP2974678B2 (ja) * | 1988-06-23 | 1999-11-10 | ソニー株式会社 | データ誤り検出方式 |
| JP2870843B2 (ja) * | 1989-08-31 | 1999-03-17 | ソニー株式会社 | 情報伝送装置 |
| JP2805096B2 (ja) * | 1989-10-31 | 1998-09-30 | ソニー株式会社 | ディジタル変調方法及び復調方法 |
| US5333126A (en) * | 1990-01-03 | 1994-07-26 | Hitachi, Ltd. | Information recording method and optical disk apparatus using same |
| JP2638248B2 (ja) * | 1990-03-15 | 1997-08-06 | 松下電器産業株式会社 | 光学的情報媒体および再生装置および記録装置および再生方法および記録方法 |
| US5151699A (en) * | 1990-09-05 | 1992-09-29 | Pioneer Electronic Corporation | Data converting apparatus |
| US5365231A (en) * | 1991-03-30 | 1994-11-15 | Kabushiki Kaisha Toshiba | Encoding apparatus for digital signal with improved block channel coding |
| JPH05159462A (ja) * | 1991-12-03 | 1993-06-25 | Canon Inc | 情報伝送または記録方法、情報記録再生装置および情報伝送装置 |
| DE4304267C2 (de) * | 1992-02-13 | 1997-08-14 | Hitachi Ltd | Verfahren zum Aufbereiten von Information zum Zwecke des Schreibens der Information auf einen optischen Plattenspeicher und optischer Plattenspeicher, der ein derartiges Verfahren verwendet |
| JP3428039B2 (ja) * | 1992-06-30 | 2003-07-22 | ソニー株式会社 | 同期信号検出器、同期信号検出方法及び復号化装置 |
| JPH06197024A (ja) * | 1992-11-09 | 1994-07-15 | Sony Corp | 変調方法、変調装置及び復調装置 |
| JP3227901B2 (ja) * | 1993-05-21 | 2001-11-12 | ソニー株式会社 | 変調方法及び復調装置 |
| JP2920065B2 (ja) * | 1994-03-16 | 1999-07-19 | 株式会社東芝 | データ記録方法、記録装置、再生装置及び再生方法 |
-
1995
- 1995-04-14 JP JP08972895A patent/JP3457093B2/ja not_active Expired - Fee Related
-
1996
- 1996-04-01 KR KR1019960707187A patent/KR100384312B1/ko not_active IP Right Cessation
- 1996-04-01 DE DE69626350T patent/DE69626350T2/de not_active Expired - Lifetime
- 1996-04-01 WO PCT/JP1996/000880 patent/WO1996032779A1/en active IP Right Grant
- 1996-04-01 CN CNB961903406A patent/CN1156087C/zh not_active Expired - Fee Related
- 1996-04-01 EP EP96907738A patent/EP0765544B1/en not_active Expired - Lifetime
- 1996-04-01 CN CNB031205615A patent/CN100490483C/zh not_active Expired - Fee Related
- 1996-04-05 US US08/628,167 patent/US5774078A/en not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100531781B1 (ko) * | 2001-03-26 | 2005-11-29 | 엘지전자 주식회사 | 디지털 데이터 변조 방법/장치 및 이를 이용하여 생성된변조된 데이터 기록매체 |
| US7324423B2 (en) | 2001-10-31 | 2008-01-29 | Sony Corporation | Data recording method recorder and data reproducing method and device |
| KR100474581B1 (ko) * | 2001-12-28 | 2005-03-08 | 엘지전자 주식회사 | 재생신호 복조장치 및 방법 |
| KR100687381B1 (ko) * | 2004-05-19 | 2007-02-26 | 매크로비전 유럽 리미티드 | 광디스크의 복사 방지 |
| JP2006209849A (ja) * | 2005-01-26 | 2006-08-10 | Toshiba Corp | 変調装置、変調方法、および記録媒体の製造方法 |
| JP4557729B2 (ja) * | 2005-01-26 | 2010-10-06 | 株式会社東芝 | 変調装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1156087C (zh) | 2004-06-30 |
| JP3457093B2 (ja) | 2003-10-14 |
| CN1447578A (zh) | 2003-10-08 |
| EP0765544A1 (en) | 1997-04-02 |
| CN100490483C (zh) | 2009-05-20 |
| WO1996032779A1 (en) | 1996-10-17 |
| DE69626350T2 (de) | 2004-02-12 |
| DE69626350D1 (de) | 2003-04-03 |
| KR970704271A (ko) | 1997-08-09 |
| CN1152377A (zh) | 1997-06-18 |
| US5774078A (en) | 1998-06-30 |
| EP0765544B1 (en) | 2003-02-26 |
| KR100384312B1 (ko) | 2003-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3457093B2 (ja) | 記録媒体並びにデジタル変復調方法およびその装置 | |
| US4520346A (en) | Method and apparatus for encoding an NRZI digital signal with low DC component | |
| US5587991A (en) | Recording medium, signal recording apparatus thereof, and signal reproducing apparatus thereof | |
| EP0178813B1 (en) | Method and apparatus for encoding binary data | |
| KR100352353B1 (ko) | 신호변조방법,신호변조장치,신호복조방법및신호복조장치 | |
| US6300886B1 (en) | Four-to-six code table, modulation using same but no merging bit, their application to optical disc recording or playing systems | |
| JPH11346154A (ja) | 変調装置および方法、復調装置および方法、並びに提供媒体 | |
| JPH06334532A (ja) | 変調方法及び復調装置 | |
| US6265994B1 (en) | Device for encoding/decoding n-bit source words into corresponding m-bit channel words, and vice versa | |
| US6084536A (en) | Conversion of a sequence of m-bit information words into a modulated signal | |
| JP2002280907A (ja) | 変調方法、変調装置、復調方法、復調装置、情報記録媒体、情報伝送方法および情報伝送装置 | |
| US6377532B1 (en) | Run-length limited encoding method and apparatus for use in a high density optical storage system | |
| JPH11145841A (ja) | 変調装置および方法、復調装置および方法、並びに伝送媒体 | |
| JP2000068850A (ja) | 復調装置および方法、並びに提供媒体 | |
| JP2600156B2 (ja) | ２値信号の符号化方法 | |
| JPH0480576B2 (ja) | ||
| JP4095440B2 (ja) | 情報の符号化のための装置及び方法、その符号化された情報を復号するための装置及び方法、変調信号及び記録媒体の製造方法 | |
| JPH0363859B2 (ja) | ||
| JPS60114053A (ja) | 符号変換方式 | |
| JPH10233690A (ja) | 符号変調回路 | |
| JPS59888B2 (ja) | デ−タ符号器 | |
| JP2000068847A (ja) | 変調装置および方法、復調装置および方法、並びに提供媒体 | |
| JPH0991885A (ja) | 同期情報付加方法及び同期情報付加装置、並びに同期情報検出方法及び同期情報検出装置 | |
| KR100575658B1 (ko) | 정보 코딩을 위한 장치 및 방법 | |
| KR0144965B1 (ko) | 이.에프.엠.(efm)복조의 에러정정방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090801 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090801 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100801 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120801 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120801 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130801 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |