JP2870843B2 - 情報伝送装置 - Google Patents

情報伝送装置

Info

Publication number
JP2870843B2
JP2870843B2 JP1225855A JP22585589A JP2870843B2 JP 2870843 B2 JP2870843 B2 JP 2870843B2 JP 1225855 A JP1225855 A JP 1225855A JP 22585589 A JP22585589 A JP 22585589A JP 2870843 B2 JP2870843 B2 JP 2870843B2
Authority
JP
Japan
Prior art keywords
data
code
circuit
nrzl
nrzi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1225855A
Other languages
English (en)
Other versions
JPH0391167A (ja
Inventor
秀人 鈴木
悦和 黒瀬
信二 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP1225855A priority Critical patent/JP2870843B2/ja
Priority to US07/575,377 priority patent/US5192949A/en
Priority to CA002024344A priority patent/CA2024344C/en
Priority to DE69031725T priority patent/DE69031725T2/de
Priority to KR1019900013596A priority patent/KR100220499B1/ko
Priority to EP90402414A priority patent/EP0415853B1/en
Publication of JPH0391167A publication Critical patent/JPH0391167A/ja
Application granted granted Critical
Publication of JP2870843B2 publication Critical patent/JP2870843B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/253—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with concatenated codes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
    • G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1806—Pulse code modulation systems for audio signals
    • G11B20/1809—Pulse code modulation systems for audio signals by interleaving
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/1515—Reed-Solomon codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/251—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with block coding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H03M13/2909—Product codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H03M13/2927—Decoding strategies
    • H03M13/293—Decoding strategies with erasure setting
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/3738—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35 with judging correct decoding
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
    • G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
    • G11B2020/1434—8 to 9 modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Mathematical Physics (AREA)
  • Multimedia (AREA)
  • Algebra (AREA)
  • General Physics & Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Dc Digital Transmission (AREA)

Description

【発明の詳細な説明】 以下の順序で本発明を説明する。
Ａ産業上の利用分野 Ｂ発明の概要 Ｃ従来の技術（第３図〜第６図） Ｄ発明が解決しようとする問題点（第３図〜第７図） Ｅ問題点を解決するための手段（第１図） Ｆ作用（第１図） Ｇ実施例（第１図〜第２図） Ｈ発明の効果 Ａ産業上の利用分野 本発明は情報伝送装置に関し、例えばNRZL符号でなる
情報データをNRZI符号に変換して磁気テープ上に記録す
る磁気記録装置に適用して好適なものである。
Ｂ発明の概要 本発明は、情報伝送装置において、規定されたデータ
パターンを通過させると共に、そのデータパターンの最
終ビツトを、続く情報データをNRZL/NRZI変換する際の
初期値として用いるようにしたことにより、NRZL/NRZI
変換に必要な初期値を簡易に設定し得る。
Ｃ従来の技術 従来、情報データを高密度記録する記録再生装置とし
て、ANSI ID−１フオーマツト（Third Draft PROPOSED
AMERICAN NATIONAL STANDAR D 19mm TYPE ID−1 INSTRU
MENTATION DIGITAL CASSETTE FORMAT X3B6/88−12 Proj
ect 592−D 1988−03−22）に準拠したデータレコーダ
がある。
このようなデータレコーダにおいては、情報データに
対してリードソロモン（Reed−Sdomon）符号を用いた積
符号形式による誤り訂正符号化を施して、これを磁気テ
ープ上に記録し、再生時に伝送誤りを検出してこれを訂
正するような処理が行われている。
このデータレコーダの概要を以下に述べる。
第３図にID−１フオーマツトに準拠したデータレコー
ダによる磁気テープ上の記録パターンを示す。ANNは注
釈事項を記録するアノーテーシヨントラツクである。TR
1、TR2、TR3、……は情報データが記録されるデータト
ラツクであり、１トラツク当り１セクタが形成されてい
る。各データトラツクTR1、TR2、TR3、……は交互にア
ジマス記録されている。CTLはコントロール信号が記録
されるコントロールトラツク、TCはタイムコードが記録
されるタイムコードトラツクである。
ところで、データトラツクTR1、TR2、TR3、……の構
成は、各トラツクに共通に第４図のように規定されてい
る。即ち、１データトラツクTRは１セクタSECに対応し
ており、プリアンブルPR、データ記録部DT、及びポスト
アンブル部PSで構成されている。
なお、プリアンブル部PRは傾斜して形成されているデ
ータトラツクの下側先頭部に対応する。
このプリアンブルPRは、20バイト長の立がりシーケン
スRUSと、それぞれ４バイト長の同期コードSYNCPR及び
セクタ識別データIDSEC1と、６バイト長の補助データDT
AUXとから形成されている。
また続くデータ記録部DTは、256個の同期ブロツクBLK
（BLK0、BLK1、BLK2、……BLK255）からなり、入力され
た情報データはこの部分に記録されている。各同期ブロ
ツクBLKは４バイト長のブロツク同期コードSYNCBLK、１
バイト長のブロツク識別データIDBLK、153バイト長のイ
ンナーデータ（入力情報データが内符号化されたデー
タ）DI及び８バイト長のリードソロモン符号から成るパ
リテイコードRIにより形成されてる。
さらに続くポストアンブル部PSは、それぞれ４バイト
長の同期コードSYNCPS及びセクタ識別データIDSEC2によ
つて形成されている。
第５図にID−１フオーマツトのデータレコーダの記録
系を示す。この記録系１においては、入力情報データに
対して、積符号形式の誤り訂正符号化を施して、これを
記録している。
各回路の動作の概要は次の通りである。
まず、１バイト８ビツト構成の入力情報データDTUSE
は、外符号生成回路２へ入力される。この外符号生成回
路２は、第６図に示すように、入力情報データDTUSEの1
18バイトを単位とするソースデータブロツクのそれぞれ
について、所定の生成多項式を用いて、リードソロモン
符号の10バイトから成るパリテイコードRO（ROn〜R
O305）を外符号として生成し、これを各ソースデータブ
ロツクの後にアウターエラーコードとして付加してアウ
ターデータブロツクDOとして出力している。アウターデ
ータブロツクDOは、第１のマルチプレクサ３を介してメ
モリ４に送られる。メモリ４の構成とメモリ中のデータ
配列を第７図に示す。
第７図に示されているように、メモリ４は、行154バ
イト、列が128バイトから成るメモリ部MEM1及びMEM2で
構成されており、メモリ部MEM1には順次入力される153
ブロツク分のアウターデータブロツクDO0〜DO152が、メ
モリ部MEM2には、アウターデータブロツクDO0〜DO152に
続いて順次入力される153ブロツク分のアウターデータ
ブロツクDO153〜DO305が、それぞれ１列につきアウター
データブロツク分書き込まれている。１アウターデータ
ブロツクの情報データは118バイトであり、メモリ部MEM
1及びMEM2にはそれぞれ153ブロツク分が書き込まれるの
で、メモリ４には118×153×２バイト、即ち36、108バ
イトの情報データが書き込まれていることになる。
メモリ部MEM1及びMEM2の各列でのデータ書込み順序は
図中の方向Ａの順であり、メモリ部MEM1及びMEM2のそれ
ぞれ下側の10バイトが外符号KOに相当する。
メモリ４には、識別データ発生回路５で発生されたメ
モリ部MEM1及びMEM2の各行を識別するためのデータであ
るデータブロツク識別データIDBも、第１のマルチプレ
クサ回路３を介して送られており、データブロツク識別
データIDBのうちの偶数分のデータIDBEはメモリ部MEM1
に、奇数分のデータIDBOはメモリ部MEM2に、それぞれ１
列づつ、方向Ａの順に書き込まれている。
メモリ部MEM1及びMEM2に書き込まれたデータは、１行
分のデータを１ブロツクとして、各行、方向Ｂの順に読
み出される。行単位の読出しは、データブロツク識別デ
ータIDB（00、01、02、03、……）に従つた順序で、メ
モリ部MEM1及びMEM2について交互に行われる。
メモリ部MEM1及びMEM2から読み出されたデータは内符
号生成回路６へ入力される。内符号生成回路６は、ブロ
ツク識別データIDに続いてソースデータとして入力され
るデータブロツクDTUSEのそれぞれについて、所定の生
成多項式を用いて、リードソロモン符号の８バイトから
成るパリテイコードRI（RI0〜RI255）を内符号として生
成し、各データブロツクの後にインナーエラーコードと
して付加して、第８図に示すようなインナーデータブロ
ツクDI（DI0〜DI255）として第２のマルチプレクサ回路
７へ出力している。
第２のマルチプレクサ回路７は、プリアンブル部ポス
トアンブル部発生回路８で形成される、プリアンブルデ
ータPR、ポストアンブルデータPS、及び内符号生成回路
６の出力端に得られるインナーデータブロツクDI0〜DI
255とを順次選択して出力する。出力データの順は、プ
リアンブルデータPS、インナーデータブロツクDI0〜DI
255、及びポストアンブルデータPSである。第２のマル
チプレクサ回路７の出力は、データ分散回路９へ入力さ
れる。
データ分散回路９は、入力されるデータの各１バイト
について、所定データとの排他的論理和をとつてデータ
の分散化（ランダマイズ）を行つている。分散化が施さ
れたデータは、８−９変調回路10に入力される。この８
−９変調回路10は、磁気テープ上に記録される信号波形
の直流成分を除去（DCフリー化）するために、データ構
造を８ビツトから９ビツトに変換する。この変換の概要
は次のようなものである。
256種の値をもつ１バイト８ビツトの入力データの各
値につき、２種の９ビツトデータがID−１フオーマツト
により予め定められている。これら２種の９ビツトデー
タは、そのCDS（Codeword Digital Sum）が、極性は正
負異なるようなデータである。８−９変調回路は、入力
データに応じて出力される９ビツトデータのDSV（Digit
al Sum Variation）を監視して、この値がゼロに収束す
るように、CDSの値の異なる２種の９ビツトデータのう
ちいづれかを選ぶ。こうして、１バイト８ビツト構成の
入力データはDCフリーの９ビツト構成のデータに変換さ
れる。
なお、８−９変調回路10には、NRZL（Nonreturn to Z
ero Level）の入力データの形式をNRZI（Nonreturn to
Zero Inverse）に変換する回路も含まれている。
８−９変調回路10の出力、即ち９ビツト構成のNRZIの
データは、第３のマルチプレクサ回路11に入力される。
このマルチプレクサ回路11は、インナーデータブロツク
DI0〜DI255の各データブロツクに対して同期コード発生
回路12で形成される４バイト長の固定した同期コードSY
NCBを付加し同期ブロツクBLK0〜BLK255を形成する。こ
の同期コードSYNCBのコードパターンはID−１フオーマ
ツトで定められており、磁気テープ上に記録されるパタ
ーンもこのコードパターンの形態を保たなければならな
いことが規定されている。ここまでの処理で得られるデ
ータをマツプ表示すると第９図のようになる。第３のマ
ルチプレクサ回路11の出力は、このマツプMAP1及びMAP2
を横方向に走査して得られるデータ配列となつており、
詳しくは第４図のとおりである。
第３のマルチプレクサ回路11の出力は、パラレル／シ
リアル変換回路13に入力される。このパラレル／シリア
ル変換回路13は、入力されるビツトパラレル構成のプリ
アンブル部PR、同期ブロツクBLK0〜BKL255及びポストア
ンブル部Ｐの各データをビツトシリアル構成のデータS
RECに変換する。
このシリアルデータSRECは記録増幅回路14で増幅され
た後、磁気テープ15上をヘリカル走査する磁気ヘツド16
に記録信号として供給され、これによつて磁気テープ15
上には、第３図に示す記録トラツクTR（……TR1、TR2、
TR3、TR4……）が形成される。
このようにしてデータレコーダの記録系１は所望の情
報データDTUSEに対してリードソロモン積符号形式に基
づいて誤り訂正符号を付加して記録し得るようになされ
ている。
Ｄ発明が解決しようとする問題点 ところでかかる構成の磁気記録再生装置の記録系１に
用いられる８−９変調回路は、一般に第10図に示すよう
に構成されている。
すなわち、この８−９変調回路20において、入力され
る８ビツトのNRZL（non return to zero level）符号で
なる入力データDTNRZLは、入力レジスタ回路21を介して
コード変換回路22及びCDS（Codeword Digital Sum）変
換回路23に入力される。
コード変換回路22は、ID−１フオーマツトに規定され
る符号変換テーブル（Table 3 Rand omized 8−bit Byt
e to 9−bit NRZL Word Mapping（15〜20頁））の内容
が格納されたROM（read only memory）構成でなり、入
力データDTNRZL及び制御回路24から入力されるCDS選択
信号CCDSに応じたメモリアドレスから、入力データDT
NRZLを９ビツトのNRZL符号に変換してなる符号語データ
DTCODEが読み出される。
この符号語データDTCODEは、シリアルパラレル変換回
路25を通じてシリアルデータSCODEに変換された後、NRZ
L/ZRZI（non return to zero level/non return to zer
o inverse）変換回路26に入力されてNRZL/NRZI変換さ
れ、NRZI符号でなるシリアル出力データSNRZIが送出さ
れる。
またCDS変換回路23は、コード変換回路22と同様にID
−１フオーマツトに規定されるCDS変換テーブル（Table
3 Randomized 8−bit Byte to 9−bit NRZL Word Mapp
ing（15〜20頁））の内容が格納されたROM構成でなり、
入力データDTNRZL及び制御回路24から入力されるCDS選
択信号CCDSに応じたメモリアドレスからCDSデータDCDS
が読み出され、これが加算／減算回路27に送出される。
加算／減算回路27は、制御回路24から入力される加減
算制御信号CASに応じて、CDSデータDCDS及びDSV（Digit
al Sum Variation）データDDSVを加減算し、この演算結
果がアキユームレータ回路28において累積加算され、こ
の結果得られるDSVデータDDSVが加算／減算回路27に入
力される。
また制御回路24には、CDS変換回路23から送出されるC
DS信号SCDS、アキユームレータ回路28から送出されるDS
VデータDDSVの符号ビツトでなるDSV信号SDSV及び１符号
後データDTCODEのNRZL/ZRZI変換後の最終ビツト信号S
NRZIがそれぞれ入力され、ID−１フオーマツトの制御テ
ーブル（Table 4 9−bit NRZL Word Selection（21
頁）、Table 5 DSV Calculation Using Preamble Run−
up and Sync Pat tern（22頁））に規定された方法で、
コード変換回路22及びCDS変換回路23に対するCDS選択信
号CCDSを送出すると共に、加算／減算回路27に対する加
減算制御信号CASを送出する。
なおこの８−９変調回路20においては、制御回路24及
びアキユームレータ回路28に対して、リセツト信号SRST
が入力されており、これにより、８−９変調回路20全体
が１セクタSEC毎に初期化される。
ところで実際上ID−１フオーマツトにおいては、プリ
アンブル部PRの立上がりシーケンスRUSと、プリアンブ
ル部PR及びポストアンブル部PSの同期コードSYNCPR及び
SYNCPSと、同期ブロツクBLKのブロツク同期コードSYNC
BLKとの磁化パターンが、それぞれその極性まで規定さ
れている。
すなわち、プリアンブル部PRの立上がりシーケンスRU
Sは、LSB（least significant bit）から順に「0011100
01 110001110……001110001 110001110」で表されるよ
うに18ビツトのシンボル「001110001 110001110」の10
回分の繰り返しでなり、またプリアンブル部PR及びポス
トアンブル部PSの同期コードSYNCPR及びSYNCPSは、LSB
から順に「000011001 111111110 010111000 00000110
1」で表され、さらに同期ブロツクBLKのブロツク同期コ
ードSYNCBLKは、LSBから順に「111100110 000000001 10
1000111 111110010」で表される磁化パターンに規定さ
れている（5.4Helical Record Content,Format,Synchro
nization,and Recording Method 7〜11頁）。
ところが、上述の回路構成でなる８−９変調回路20で
は、入力データDTNRZLをNRZL/ZRZI変換して得られるシ
リアル出力データDTNRZIの極性は、直前のシリアル出力
データDTNRZIの最終ビツトSNRZIの極性で規定されてし
まいこのため同期コードSYNCPR、SYNCPSやブロツク同期
コードSYNCBLKを規定された磁化パターンで記録できな
くなる問題があつた。
またこのため、磁気記録再生装置の記録系１において
は、８−９変調回路９から送出される８−９変調後のデ
ータに対して、同期コード発生回路11から送出される同
期コードSYNCPR、SYNCPSやブロツク同期コードSYNCBLK
を所定のタイミングで、合成するようにしたが、このよ
うにすると、NRZL/ZRZI変換のデータの極性が不定にな
つてしまい再生系で再生できなくなる問題があつた。
本発明は以上の点を考慮してなされたもので、従来の
問題を一挙に解決して、簡易な構成で磁化パターンが予
め規定されたデータを含んでNRZL/NRZI変換し得る情報
伝送装置を提案しようとするものである。
Ｅ問題点を解決するための手段 かかる問題点を解決するため本発明においては、NRZL
符号でなる情報データDTNRZL（DTCODE1）をNRZI符号に
変換して、予め定められた規定データパターン信号DT
PTN1、DTPTN2、DTPTN3と共に伝送する情報伝送装置にお
いて、規定データパターン信号DTPTN1、DTPTN2、DTPTN3
を生成する規定データパターン信号生成手段33A、33B
と、規定データパターン33A、33Bによつて生成された規
定データパターン信号DTPTN1、DTPTN2、DTPTN3と、情報
データDTNRZL（DTCODE1）とが選択的に入力されるNRZL/
NRZI変換手段36とを具え、NRZL/NRZI変換手段36は、規
定データパターン信号DTPTN1、DTPTN2、DTPTN3に対して
は変換処理を施すことなく出力し、続く情報データDT
NRZL（DTCODE1）に対しては規定データパターンの最終
ビツトを初期値として情報データをNRZI符号に変換する
ようになされている。
Ｆ作用 予め定められた規定データパターン信号DTPTN1、DT
PTN2、DTPTN3を通過させると共に、その規定データパタ
ーン信号DTPTN1、DTPTN2、DTPTN3の最終ビツトを、続く
情報データDTNRZL（DTCODE1）のNRZL/NRZI変換する際の
初期値として用いるようにしたことにより、例えば磁化
パターンの極性まで決められて規定データパターン信号
DTPTN1、DTPTN2、DTPTN3の極性を規格に合うように維持
した状態でNRZI符号の初期値に容易に設定し得るような
情報伝送装置を実現できる。
Ｇ実施例 以下図面について、本発明の一実施例を詳述する。
第10図との対応部分に同一符号を付して示す第１図に
おいて、30は全体として本発明による磁気記録装置に用
いられる８−９変調回路を示し、８ビツトのNRZL符号で
なる入力データDTNRZLは、セレクタ回路31に入力され
る。
これに加えて、セレクタ回路31には８−９変調制御回
路32から送出される所定のバイトカウントデータDTCNT
が入力され、８−９変調制御回路32から供給される入力
選択制御信号CSELに応じて、入力データDTNRZL又はバイ
トカウントデータDTCNTが、コード変換回路33A及びCDS
変換回路34Aに選択入力される。
このコード変換回路33AはROM構成でなり、このROMに
は従来のコード変換回路22（第10図）と同様にID−１フ
オーマツトに規定された符号変換テーブル（Table 3 Ra
ndomized 8−bit Byte to 9−bit NRZL Word Mapping
（15〜20頁））の内容が格納され、さらにこれに加え
て、この符号変換テーブルに続く領域に、それぞれプリ
アンブル部PRの立上がりシーケンスRUS、プリアンブル
部PR及びポストアンブル部PSの同期コードSYNCPR及びSY
NCPS、同期ブロックBLKのブロック同期コードSYNCBLKに
対応するパターンデータDTPTNが格納されている。
ここでこの実施例の場合、このパターンデータDTPTN
は、プリアンブル部PRの立上がりシーケンスRUSとし
て、それぞれLSBから順にパターン「001110001」、「11
0001110」でなる２バイト分の第１のパターンデータDT
PTN1、またプリアンブル部PR及びポストアンブル部PSの
同期コードSYNCPR及びSYNCPSとして、それぞれLSBから
順に「000011001」、「111111110」、「010111000」、
「000001101」でなる４バイト分の第２のパターンデー
タDTPTN2、さらに同期ブロツクBLKのブロツク同期コー
ドSYNCBLKとして、それぞれLSBから順に「11110011
0」、「000000001」、「101000111」、「111110010」で
なる４バイト分の第３のパターンデータDTPTN3より構成
されている。
なおこのコード変換回路33Aのコード変換動作は、８
−９変調制御回路32から送出されるモード制御信号CMOD
に応じて制御され、まずモード制御信号CMODがプリアン
ブル部PRの立上がりシーケンスRUSの変換モードを表す
とき、８−９変調制御回路32からはセレクタ回路31を通
じて、カウント値「０」、「１」を順次10回繰り返して
なるバイトカウントデータDTCNTが入力される。
これにより、コード変換回路33Aは、第１のパターン
データDTPTN1のパターン「001110001」、「110001110」
を交互に読み出し、かくして、プリアンブル部PRの立上
がりシーケンスRUSとして、LSBから順に18ビツトのシン
ボル「001110001 110001110」を10回繰り返してなる180
ビツト分の磁化パターンが、符号語データDTCODE1とし
て、第１のフリツプフロツプ33Bを通じてNRZL/NRZI変換
回路36に送出される。
またモード制御信号CMODがプリアンブル部PR又はポス
トアンブル部PSの同期コードをSYNCPR又はSYNCPSの変換
モードを表すとき、８−９変調制御回路32からはセレク
タ31を通じて、カウント値「０」、「１」、「２」、
「３」でなるバイトカウントデータDTCNTが入力され
る。
これにより、コード変換回路33Aは、第２のパターン
データDTPTN2のパターン「000011001」、「11111111
0」、「010111000」、「000001101」を順次読み出し、
かくして、プリアンブル部PR又はポストアンブル部PSの
同期コードSYNCPR又はSYNCPSとして、LSBから順に「000
011001 111111110 010111000 000001101」でなる36ビツ
ト分の磁化パターンが符号語データDTCODE1として、第
１のフリツプフロツプ33Bを通じてNRZL/NRZI変換回路36
に送出される。
さらにモード制御信号CMODが同期ブロツクBLKのブロ
ツク同期コードSYNCBLKの変換モードを表すとき、８−
９変調制御回路32からはセレクタ31を通じて、カウント
値「０」、「１」、「２」、「３」でなるバイトカウン
トデータDTCNTが入力される。
これにより、コード変換回路33Aは、第３のパターン
データDTPTN3のパターン「111100110」、「00000000
1」、「101000111」、「111110010」を順次読み出し、
かくして、同期ブロツクBLKのブロツク同期コードSYNC
BLKとして、LSBから順に「111100110 000000001 101000
111 111110010」でなる36ビツト分の磁化パターンが符
号語データDTCODE1として、第１のフリツプフロツプ33B
を通じてNRZL/NRZI変換回路36に送出される。
なおモード制御信号CMODが上記以外の場合、コード変
換回路33Aにはセレクタ31を通じて、８ビツトのNRZL符
号でなる入力データDTNRZLが入力され、従来のコード変
換回路22（第10図）と同様に入力データDTNRZL及びテー
ブル制御回路35から入力されるCDS選択信号CCDSに応じ
たメモリアドレスから、入力データDTNRZLを９ビツトの
NRZL符号に変換してなる符号語データDTCODE1が第１の
フリツプフロツプ33Bを通じてNRZL/NRZI変換回路36に送
出される。
ここで、このNRZL/NRZI変換回路36はROM構成でなり、
９ビツトパラレルのNRZL符号でなる符号語データDT
CODE1及び初期値信号SNRZLに応じたメモリアドレスの内
容を読み出し、この結果得られる９ビツトパラレルのNR
ZI符号の出力データDTNRZIを、第２のフリツプフロツプ
37を通じてパラレル／シリアル変換回路に送出する。
なお初期値信号SNRZLは、第２のフリツプフロツプ37
から送出される出力データDTNRZIのMSBでなり、続く１
バイト分のNRZL符号でなる符号語データDTCODE1をNRZI
変換する初期値として用いるようになされている。
この実施例の場合、NRZL/NRZI変換回路36には、８−
９変調制御回路32からNRZI変換制御信号CNRZIが入力さ
れており、当該NRZI変換制御信号CNRZIが無変換を表す
とき、すなわち、入力される符号語データDTCODE1が、
プリアンブル部PRの立上がりシーケンスRUS、プリアン
ブル部PR又はポストアンブル部PSの同期コードSYNCPR又
はSYNCDTPS及び同期ブロツクBLKのブロツク同期コードS
YNCBLKでなる所定のパターンデータDTPTN1、DTPTN2、DT
PTN3のとき、入力される符号語データDTCODE1をそのま
ま第２のフリツプフロツプ37を通じてパラレル／シリア
ル変換回路38に送出する。
かくして、パラレル／シリアル変換回路38からは、入
力データDTNRZLが８−９変調されると共にNRZL/NRZI変
換され、ID−１フオーマツトに基づいてフオーマツトさ
れたNRZI信号DSNRZIが送出される。
またCDS変換回路34Aはコード変換回路33Aと同様にROM
構成でなり、このROMには従来のCDS変換回路23（第10
図）と同様にID−１フオーマツトに規定されるCDS変換
テーブル（Table 3 Randomized 8−bit Byte to 9−bit
NRZL Word Mapping（15〜20頁））の内容が格納され、
この実施例の場合さらにこれに加えて、CDS変換テーブ
ルに続く領域に、コード変換回路33Aに格納されたパタ
ーンデータDTPTNに、それぞれ対応するCDSデータDCDS1
が格納されている。
なおこのCDS変換回路34AのCDS変換動作も、上述した
コード変換回路33Aと同様に、８−９変調制御回路32か
ら送出されるモード制御信号CMODに応じて制御され、モ
ード制御信号CMODがプリアンブル部PRの立上がりシーケ
ンスRUSの変換モード、プリアンブル部PR又はポストア
ンブル部PSの同期コードSYNCPR又はSYNCDTPSの変換モー
ド及び同期ブロツクBLKのブロツク同期コードSYNCBLKの
変換モードを表すとき、当該モード制御信号CMODの内容
及びバイトカウントデータDTCNTで表されるメモリアド
レスからCDSデータDCDS1が読み出され、これが第３のフ
リツプフロツプ34Bを通じて加算／減算回路39に送出さ
れる。
加算／減算回路39は、第２のフリツプフロツプ37から
入力される初期値信号SNRZLに応じて、CDSデータDCDS1
及びDSVデータDDSV1を加減算し、この演算結果が第４の
フリツプフロツプ40において累積加算され、この結果得
られるDSVデータDDSV1が加算／減算回路39に入力され
る。
またテーブル制御回路35には、CDS変換回路34Aから第
３のフリツプフロツプ34Bを通じて送出されるCDS信号S
CDS1、８−９変調制御回路32から送出されるNRZI変換制
御信号CNRZI及び第２のフリツプフロツプ37から入力さ
れる初期値信号SNRZLが、それぞれ入力され、ID−１フ
オーマツトの制御テーブル（Table 9−bit NRZL Word S
election（21頁）、Table 5 DSV Calculation Using Pr
eamble Run−up and Sync Pattern（22頁））に規定さ
れた方法で、コード変換回路33A及びCDS変換回路34Aに
対するCDS選択信号CCDSを送出する。
なおこの８−９変調回路30においては、８−９変調制
御回路32及び第４のフリツプフロツプ40に、１セクタSE
Cの先頭のタイミングで、リセツト信号SRSTが入力され
ており、これにより、８−９変調回路30全体が１セクタ
SEC毎に初期化される。
またID−１フオーマツトの制御テーブル（Table 4 9
−bit NRZL Word Selection（21頁）、Table 5 DSV Cal
culation Using Preamble Run−up and Sync Pattern
（22頁））においては、DSVの値が正の場合と０以下の
場合で、正のCDS（Positive CDS）又は負のCDS（Negati
ve CDS）のいずれを選択するかを決定するが、この８−
９変調回路30の場合、CDS及びDSVの極性を全て逆極性で
使用することにより、DSVの値が０以上の場合と負の場
合でいずれを選択するを決定できるようになされてお
り、これにより、DSVのMSBをDSVの状態を表すデータと
して使用することができる。
以上の構成によれば、規定された磁化パターンD
TPTN1、DTPTN2、DTPTN3に対応するNRZI符号でなる符号
語データDTCODE1を通過させると共に、その符号語デー
タDTCODE1の最終ビツトを、続くNRZL符号でなる符号語
データDTCODE1をNRZL/NRZI変換する際の初期値SNRZLと
して用いるようにしたことにより、簡易な構成でNRZL/N
RZI変換の初期値を設定し得、また入力された情報デー
タDTNRZL（DTCODE1）をパラレルデータの状態で、NRZL/
NRZI変換するようにしたことにより、NRZL/NRZI変換の
タイミング合わせを簡略化し得、かくするにつき、簡易
な構成で磁化パターンが予め規定されたデータを含んで
NRZL/NRZI変換し得る磁気記録装置を実現できる。
なお上述の実施例においては、NRZL/NRZI変換回路をR
OMで構成した場合について述べたが、これに代え、複数
のイクスクルーシブグオア回路を組み合わせてなる論理
回路で構成するようにしても良い。
因に、第２図に示すNRZL/NRZI変換回路50の場合、９
個のイクスクルーシブグオア回路51〜59を組み合わせて
構成されており、直前にNRZI変換された９ビツトの出力
データDTNRZIの最上位ビツトb18が、Ｄフリツプフロツ
プ60で１クロツク分遅延されて第１のイクスクルーシブ
グオア回路51に入力される。
また９ビツト入力データDTNRZLの最下位ビツトb0から
９ビツトb0〜b8分が、第１〜第９のイクスクルーシブグ
オア回路51〜59にそれぞれ入力され、それぞれの排他的
論理和でなる論理出力が、出力データDTNRZIの９ビツト
b10〜b18として送出されると共に、最下位ビツトから１
ビツト加算したそれぞれビツトb1〜b8が入力される第２
〜第９のイクスクルーシブグオア回路52〜59に入力され
る。
このようにして、このNRZL/NRZI変換回路50の場合、
直前にNRZI変換された９ビツト出力データDTNRZIの最上
位ビツトb18を初期値として、NRZL/NRZI変換するように
なされている。
なおこのNRZL/NRZI変換回路50で、９ビツト入力デー
タDTNRZLをそのまま出力データDTNRZIとして送出するた
めには、第１〜第８のイクスクルーシブグオア回路51〜
58から、第２〜第９のイクスクルーシブグオア回路52〜
59に入力される論理出力と、第１のイクスクルーシブグ
オア回路51に入力される直前の９ビツト出力データDT
NRZIの最上位ビツトb18を、値「０」レベルに制御する
ようにすれば良い。
また上述の実施例においては、本発明をID−１フオー
マツトによる磁気記録装置に適用した場合について述べ
たが、本発明はこれに限らず、要はNRZI符号でなる情報
データNRZI符号に変換して伝送する情報伝送装置に広く
適用して好適なものである。
Ｈ発明の効果 上述のように本発明によれば、予め定められた規定デ
ータパターン信号を通過させると共に、その規定データ
パターン信号の最終ビツトを、続く情報データをNRZL/N
RZI変換する際の初期値として用いるようにしたことに
より、例えば磁化パターンの極性まで決められている規
定データパターン信号の極性を規格に合うように維持し
た状態でNRIZ符号の初期値に容易に設定し得るような情
報伝送装置を実現できる。
【図面の簡単な説明】 第１図は本発明による情報伝送装置の８−９変調回路の
一実施例を示すブロツク図、第２図はそのNRZL/NRZI変
調回路の他の実施例を示す接続図、第３図は磁気テープ
上の記録フオーマツトを示す略線図、第４図は各記録ト
ラツクの内容を示す略線図、第５図は磁気記録再生装置
の記録系を示すブロツク図、第６図は外符号生成回路の
出力を示す略線図、第７図は第５図のメモリ構成を示す
略線図、第８図は内符号生成回路の出力を示す略線図、
第９図はメモリのデータマツプを示す略線図、第10図は
従来の磁気記録再生装置の記録系の８−９変調回路を示
すブロツク図である。 20、30……８−９変調回路、21……入力レジスタ回路、
22、33A……コード変換回路、23、34A……CDS変換回
路、24……制御回路、25、38……シリアルパラレル変換
回路、26、36、50……NRZL/NRZI変換回路、27、39……
加算／減算回路、28……アキユームレータ回路、31……
セレクタ回路、32……８−９変調制御回路、35……テー
ブル制御回路。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−263325（ＪＰ，Ａ) 特開 昭60−669（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) G11B 20/14 G11B 20/10

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】NRZL符号でなる情報データをNRZI符号に変
    換して、予め定められた規定データパターン信号と共に
    伝送する情報伝送装置において、 上記規定データパターン信号を生成する規定データパタ
    ーン信号生成手段と、 上記規定データパターン信号生成手段によつて生成され
    た規定データパターン信号と、上記情報データとが、選
    択的に入力されるNRZL/NRZI変換手段とを 具え、 上記NRZL/NRZI変換手段は、上記規定データパターン信
    号に対しては変換処理を施すことなく出力し、続く上記
    情報データに対しては上記規定データパターンの最終ビ
    ツトを初期値として上記情報データをNRZI符号に変換す
    るようになされている ことを特徴とする情報伝送装置。
JP1225855A 1989-08-31 1989-08-31 情報伝送装置 Expired - Fee Related JP2870843B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP1225855A JP2870843B2 (ja) 1989-08-31 1989-08-31 情報伝送装置
US07/575,377 US5192949A (en) 1989-08-31 1990-08-30 Digital data transmission system having error detecting and correcting function
CA002024344A CA2024344C (en) 1989-08-31 1990-08-30 Digital data transmission system having error detecting and correcting function
DE69031725T DE69031725T2 (de) 1989-08-31 1990-08-31 Digitales Datenübertragungssystem mit Fehlererkennung und Fehlerkorrektur
KR1019900013596A KR100220499B1 (ko) 1989-08-31 1990-08-31 에러 검출 및 정정 기능을 갖는 디지탈 데이타 전송 시스템
EP90402414A EP0415853B1 (en) 1989-08-31 1990-08-31 Digital data transmission system having error detecting and correcting function

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1225855A JP2870843B2 (ja) 1989-08-31 1989-08-31 情報伝送装置

Publications (2)

Publication Number Publication Date
JPH0391167A JPH0391167A (ja) 1991-04-16
JP2870843B2 true JP2870843B2 (ja) 1999-03-17

Family

ID=16835905

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1225855A Expired - Fee Related JP2870843B2 (ja) 1989-08-31 1989-08-31 情報伝送装置

Country Status (6)

Country Link
US (1) US5192949A (ja)
EP (1) EP0415853B1 (ja)
JP (1) JP2870843B2 (ja)
KR (1) KR100220499B1 (ja)
CA (1) CA2024344C (ja)
DE (1) DE69031725T2 (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL9100218A (nl) * 1991-02-07 1992-09-01 Philips Nv Encodeer/decodeer-schakeling, alsmede digitaal video-systeem voorzien van de schakeling.
EP0511498B1 (en) * 1991-03-30 1998-12-09 Kabushiki Kaisha Toshiba Encoding apparatus for digital signal with improved block channel coding
JPH05284035A (ja) * 1992-03-31 1993-10-29 Sony Corp 情報変換方法
KR100285109B1 (ko) * 1993-04-27 2001-03-15 윤종용 디지탈 영상데이타 처리방법
US5394879A (en) 1993-03-19 1995-03-07 Gorman; Peter G. Biomedical response monitor-exercise equipment and technique using error correction
DE4329898A1 (de) 1993-09-04 1995-04-06 Marcus Dr Besson Kabelloses medizinisches Diagnose- und Überwachungsgerät
JP3528929B2 (ja) * 1993-09-22 2004-05-24 ソニー株式会社 磁気記録装置
US5699370A (en) * 1994-02-17 1997-12-16 Hitachi, Ltd. Information recording and reproduction apparatus to be controlled by temporal information
BR9505853A (pt) * 1994-03-01 1996-02-21 Sony Corp Processo e aparelho de codificação e de decodificação de sinal digital e meio de registro de sinal digital
JP3277430B2 (ja) * 1994-03-14 2002-04-22 ソニー株式会社 変調方法、記録方法、再生方法、記録再生装置及び再生装置
US5606317A (en) * 1994-12-09 1997-02-25 Lucent Technologies Inc. Bandwidth efficiency MBNB coding and decoding method and apparatus
BR9606290A (pt) * 1995-04-03 1997-09-02 Matsushita Electric Ind Co Ltd Meio de gravação aparelho e método para transmissão de dados e aparelho e método para reprodução de dados
WO1996031880A1 (en) * 1995-04-04 1996-10-10 Matsushita Electric Industrial Co., Ltd. Recording medium, recording method and apparatus, and reproduction method and apparatus
JP3457093B2 (ja) * 1995-04-14 2003-10-14 松下電器産業株式会社 記録媒体並びにデジタル変復調方法およびその装置
US5870040A (en) * 1996-07-02 1999-02-09 Sony Corporation 8/9 Coding apparatus and method of same
WO1998016929A1 (fr) * 1996-10-11 1998-04-23 Sanyo Electric Co., Ltd. Procede d'enregistrement numerique, disque numerique, dispositif d'enregistrement de disque numerique et dispositif de reproduction de disque numerique
AU4472097A (en) * 1996-10-13 1998-05-11 Sanyo Electric Co., Ltd. Method and circuit for digital modulation and method and circuit for digital demodulation
JPH10320497A (ja) * 1997-05-16 1998-12-04 Olympus Optical Co Ltd コード読取記録装置
US6356214B1 (en) 1999-02-02 2002-03-12 Cisco Technology, Inc. Fast look-up table based scheme for NRZI encoding/decoding and zero insertion/removal in serial bit streams
US6441747B1 (en) * 2000-04-18 2002-08-27 Motorola, Inc. Wireless system protocol for telemetry monitoring
US6496705B1 (en) * 2000-04-18 2002-12-17 Motorola Inc. Programmable wireless electrode system for medical monitoring
KR100424482B1 (ko) 2000-06-22 2004-03-24 엘지전자 주식회사 일련의 데이터 워드를 변조신호로 변환하는 방법 및 장치
US6611705B2 (en) * 2000-07-18 2003-08-26 Motorola, Inc. Wireless electrocardiograph system and method
US8656246B2 (en) * 2001-04-16 2014-02-18 Qualcomm Incorporated Method and an apparatus for use of codes in multicast transmission
US20040127802A1 (en) * 2001-07-17 2004-07-01 Gmp Companies, Inc. Wireless ECG system
US7933642B2 (en) * 2001-07-17 2011-04-26 Rud Istvan Wireless ECG system
US6917313B1 (en) 2002-01-16 2005-07-12 Marvell International Ltd. DC-free codes
KR100564776B1 (ko) * 2003-12-12 2006-03-28 김정호 액체 고농축장치
JP2005267674A (ja) * 2004-03-16 2005-09-29 Ricoh Co Ltd 情報記録方法と情報記録装置
CN115173998A (zh) * 2022-07-05 2022-10-11 浙江中控技术股份有限公司 一种多处理器交互通信方法、系统及存储介质

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57195308A (en) * 1981-05-26 1982-12-01 Sony Corp Block coding method
JPS60669A (ja) * 1983-06-17 1985-01-05 Hitachi Ltd デイジタル信号変調記録回路
JPH0683271B2 (ja) * 1983-10-27 1994-10-19 ソニー株式会社 情報変換方式
US4833471A (en) * 1984-03-26 1989-05-23 Canon Kabushiki Kaisha Data processing apparatus
JPS60248025A (ja) * 1984-05-23 1985-12-07 Mitsubishi Electric Corp ２進デ−タ変換・復号方式
EP0273687B1 (en) * 1986-12-27 1994-03-23 Sony Corporation Digital code conversion apparatus
JPS63200239A (ja) * 1987-02-14 1988-08-18 Victor Co Of Japan Ltd 誤り訂正方式
JPH0244583A (ja) * 1988-08-05 1990-02-14 Toshiba Corp データ伝送装置

Also Published As

Publication number Publication date
KR910005275A (ko) 1991-03-30
KR100220499B1 (ko) 1999-09-15
DE69031725D1 (de) 1998-01-02
JPH0391167A (ja) 1991-04-16
US5192949A (en) 1993-03-09
CA2024344C (en) 1999-12-14
DE69031725T2 (de) 1998-03-26
EP0415853A2 (en) 1991-03-06
CA2024344A1 (en) 1991-03-01
EP0415853B1 (en) 1997-11-19
EP0415853A3 (en) 1993-07-28

Similar Documents

Publication Publication Date Title
JP2870843B2 (ja) 情報伝送装置
AU610078B2 (en) Method and apparatus for error correction
EP0421871B1 (en) Record data generating method
KR900003595B1 (ko) Pcm 신호를 기록하기 위한 방법 및 장치
JP2002271205A (ja) 変調方法、変調装置、復調方法、復調装置、情報記録媒体、情報伝送方法および情報伝送装置
JP2002319242A (ja) 記録方法、記録装置、伝送装置、再生方法、再生装置、受信装置、記録媒体及び伝送媒体
US5608740A (en) Error correcting method
JP2738008B2 (ja) ディジタル映像信号の伝送方式
US4912695A (en) Method for recording information including error information on a disk
KR950009538A (ko) 자기기록 재생 장치 및 방법
JPH0828052B2 (ja) Ｐｃｍデータのフレーム生成方法
KR20010090473A (ko) 라이트 캐쉬 회로, 라이트 캐쉬 회로를 구비한 기록 장치및 라이트 캐쉬 방법
JP3046041B2 (ja) ディジタル記録再生装置
KR920002001B1 (ko) 디지탈 오디오 테이프 레코더의 팩 데이타 처리회로
US5299071A (en) Multi-channel data recorder
JP2612423B2 (ja) Ｐｃｍデータのフレーム生成方式
JP3263918B2 (ja) 誤り訂正回路
KR970010528B1 (ko) 디지탈 변조방법 및 장치
SU1764080A1 (ru) Способ магнитной записи цифровой информации
JP2702674B2 (ja) データ記録方法
JPH01248711A (ja) Ｐｃｍ伝送方式
JPS62154823A (ja) デ−タ記録装置におけるｎ−ｍ変換回路の制御回路
JPH07176149A (ja) データ記録方法
JPS62275356A (ja) 識別信号形成方法
JPH0221075B2 (ja)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees