JPH0221075B2 - - Google Patents

Description

【発明の詳細な説明】 ＜本発明の技術分野＞ 本発明は画像、文字等の副データをアナログの
オーデイオ信号等の主データと共にデジタル符号
化して記録再生するPCM記録装置に関するもの
である。

＜背景技術＞ 一般にPCM方式によりオーデイオ信号等のア
ネログ信号をデジタル符号化して記録媒体に記録
する際、画像或いは文字等の副データをも同時に
記録する方法として、両データを同一トラツク上
に時分割で記録して行く方法或いは異るトラツク
に個々に記録して行く方法とがある。

しかし乍ら、これら何れの方法においても上記
副データを記録する分だけ記録密度を向上させる
必要があり、従つて、記録媒体の特性の改善、記
録再生装置の駆動部の高精度化、更には記録再生
ヘツドの周波数特性の改良等の問題が生じるとの
欠点を有していた。

＜本発明の目的＞ 本発明は上記従来の問題点に鑑みて発明された
ものであり、記録媒体の記録密度を殆度上げるこ
となく画像、文字等の副データをオーデイオ信号
等の主データと共に記録又は再生できるPCM記
録装置を提供せんとするものである。

＜本発明の実施例＞ 以下、本発明の一実施例を添付図面に従つて詳
細に説明する。

第１図は本発明に係るPCM記録再生装置の記
録系を示すブロツク的電気回路図であるが、かか
る記録系電気回路の説明に入る前に当該記録系に
入力されるオーデイオ信号等のアナログ信号（主
データ）について検討してみる。

一般にアナログ信号をA/D変換器でデジタル
符号化して、例えば16ビツトの２の補数で表わす
場合、「アナログ信号電圧」と「16ビツトの２の
補数」の関係は第３図のように対応付けられる。

この第３図は16進数で表現しているが、実際の
回路では“０”と“１”の２進数で信号処理さ
れ、通常はアナログ信号を標本化し量子化して得
た16ビツトのデータはそのまま信号処理されて記
録再生されるので１ワード16ビツトとなる。

ところで、一般にPCM記録再生装置では入力
されるアナログ信号の電圧を或る特定の正、負ピ
ーク電圧の範囲内で変化するように設定している
ため、音楽信号のようなアナログ信号の場合その
平均電圧は上記正、負ピーク電圧より可成り低
く、従つて、デジタル符号化後の各ワードの殆度
は上記第３図Ｄ及びＥの領域にあることが実験的
に確かめられている。

本発明はこの点に着目してなされたものであつ
て、アナログ信号（主データ）の上記のようなワ
ードの複数個を１ブロツクとし、そして、その中
の全てのワードが上記第３図の領域Ｄ及びＥにあ
れば(d)のように１ワードを13ビツトで表わすと共
に残りの３ビツトに画像、文字等の副データの一
部である副データ成分を記録し、又、領域Ｃ乃至
Ｆにあれば(c)のように１ワードを14ビツトで表わ
すと共に残りの２ビツトに副データ成分を記録
し、又、領域Ｂ乃至Ｇにあれば(b)のように１ワー
ドを15ビツトに表わすと共に残り１ビツトに副デ
ータ成分を記録し、更に、領域Ａ及びＨであれば
(a)のように１ワードを全16ビツトで表わすことで
所期の目的を達成しようとするものである。

さて、上記第１図の電気回路において、１及び
２は他のソースから主データとして供給されるオ
ーデイオ信号等のアナログ信号の入力端子、３は
そのアナログ信号を上述のようにに１ワード16ビ
ツトのデジタル信号にA/D変換して出力するA/
Ｄ変換器、４は有効桁数検出回路にして、この
Ａ／Ｄ変換器３より得られるデジタル符号化され
た主データ複数ワード（本例では６ワード）毎、
即ち、１ブロツク毎に有効桁数の最大値又は最小
値を検出してその１ブロツクが第３図のａ乃至ｄ
のどれに分類されるかを判断し、その判断結果に
応じて２ビツトから成る異る論理値のコントロー
ル信号を出力するべく成つている。

即ち、斯る有効桁数検出回路４は各ブロツクに
おいて６ワードの何れかが領域Ａ又はＨに属する
有効桁数のものであればコントロール信号CTRL
＝00（第３図のａ）とし、又、６ワードの何れも
が領域Ｂ乃至Ｇの範囲内の有効桁数のものであれ
ばコントロール信号CTRL＝01（第３図のｂ）と
し、又、６ワードの何れもが領域Ｃ乃至Ｆの範囲
内の有効桁数のものであればコントロール信号
CTRL＝10（第３図ｃ）とし、又、６ワードの何
れもが領域Ｄ及びＥに属する有効桁数のものであ
ればコントロール信号CTRL＝11（第３図ｄ）と
するべく成つている。

５は画像、文字等のデータをキー入力するため
のキーボード、６はこのキーボードより得られる
キー入力を画像、文字等を示すデジタル信号（副
データ）に変換して出力するキーデコーダ、７は
このキーデコーダ６より得られる副データを順次
所定のアドレスに記憶し、そして、上記コントロ
ール信号CTRLの数値に応じたビツト数で上記記
憶した副データをアドレス番号に従つて、しか
も、各アドレスでは上位桁より順次分割して読み
出し副データ成分として出力する副データ用メモ
リーである。（第４図参照）。

８は上記有効桁数検出回路４を通過した主デー
タの次段に供給されるタイミングを調整するため
のタイミング調整用メモリー、９はこのメモリー
８より得られる主データの上記１ブロツク毎に上
記副データ用メモリー７から得られる上記副デー
タ成分を付加する副データ付加回路である。

１０はこの副データ付加回路９より得られる副
データを付加された主データに上記コントロール
信号CTRLを付加するコントロール信号付加回
路、１１は誤り訂正符号付加回路、１２は同期信
号付加回路、１３は変調回路、１４は記録回路、
記録ヘツド等を含む記録手段、１５は上記各部分
の必要な箇所にタイミングパルスを供給するタイ
ミングパルス生成回路、１６は磁気テープ、磁気
デイスク或いは光デイススク等の記録媒体であ
る。

以上のような記録系の回路構成において、今、
上記キーボード５上のキー操作によつて所定の画
像或いは文字に関する副データが副データ用メモ
リー７の各アドレスに整然と記憶されている状態
において、入力端子１，２に２チヤンネルのアナ
ログ信号（主データ）が入力されると、これが
Ａ／Ｄ変換器１３で１ワード16ビツトのデジタル
信号（これは第３図の16ビツトの２の補数に対応
している）に変換されて有効桁数検出回路４に入
力される。

すると、有効桁数検出回路４は上記デジタル符
号化された主データをタイミング調整用メモリー
８に供給する一方、上述のように主データの１ブ
ロツク（６ワード）毎に有効桁数の最大値又は最
小値を検出してそのブロツクが第３図のａ乃至ｄ
の何れに分類されるかを判断しその判断結果に基
いて異る論理値のコントロール信号CTRL（00，
01，10又は11）を出力する。

この有効桁数検出回路４より出力されたコント
ロール信号CTRLは上記副データ用メモリー７に
供給され、該副データ用メモリー７はそのコント
ロール信号CTRLの論理値に応じたビツト数に副
データを分割し副データ成分として読み出す（第
４図参照）。

このようにして副データ用メモリー７より出力
された各副データ成分は副データ付加回路９に供
給される。

斯る副データ付加回路９では上記タイミング調
整用メモリー８でタイミングを取られた主データ
の１ブロツク毎にコントロール信号CTRLに従つ
て上記副データ成分を付加する。

該副データ付加回路９における付加の方法は主
データの16ビツト２の補数の上位ビツトを副デー
タ成分のビツトと入れ替えるように成つている。

例えば、16ビツトの２の補数が （FFFE） 「1111 1111 1111 1110」 であつて、コントロール信号CTRLが「11」で副
データ成分が「101」の３ビツトとした場合、１
ブロツク中の各ワードは となり、そのデータフオーマツトは第５図ｄに示
すようになる。

尚、この第５図において、符号２９は同期信
号、３０はコントロール信号CTRL、３１は副デ
ータ成分、３２は主データの１ワード、３３は誤
り訂正符号を示している）。

上記コントロール信号CTRLが00，01，10の各
場合にデータフオーマツトは第５図ａ乃至ｃのよ
うになる。

以上から明らかなように主データ１ワードと副
データ成分のビツト数を合わせたものが常に16ビ
ツトとなり以下で実施される誤り訂正符号の付加
等の処理が容易にできる。

上述のようにして副データ（副データ成分）を
付加された各主データは次のコントロール信号付
加回路１０で上記第５図に示すようにコントロー
ル信号CTRLを上記１ブロツク毎に付加されると
共に誤り訂正符号付加回路１１、同期信号付加回
路１２で夫々誤り訂正符号及び同期信号を付加さ
れ、その結果、１ブロツクが第５図ａ乃至ｄのよ
うなデータフオーマツトのデジタル信号となり、
以後、各ブロツク組み合わせの状態で変調回路１
３で処理し易い状態に変調されると共に記録手段
１４を介して記録媒体１６に記録される。

再生系； 以上が本発明の記録装置の構成と作用である
が、次に、再生回路について第２図に従つて説明
する。

第２図において、１６は上記記録媒体、１７は
再生ヘツド、再生回路等を含む再生手段、１８は
同期信号検出回路にして、再生手段より得られた
デジタル信号（主データに副データ成分同期信
号、コントロール信号及び誤り訂正符号を付加し
変調した信号）より同期信号を検出しタイミング
パルス発生回路１９にタイミングパルスを出力さ
せるべく成つている。

２０は上記再生されたデジタル信号を上記第５
図のようなデータフオーマツトに復調する復調回
路、２１は各データの誤りを訂正する誤り訂正回
路、２６はコントロール信号検出回路にして、誤
り訂正されたデジタル信号より上記コントロール
信号CTRLを検出するコントロール信号検出回
路、２７は副データデコーダにして、上記コント
ロール信号検出回路２６より得られるコントロー
ル信号CTRLの論理値（00，01，10又は11）に応
じて上記誤り訂正回路２１より得られる誤り訂正
されたデジタル信号中の16ビツツトの信号（主デ
ータに膚データ成分を付加した信号）から副デー
タ成分を抽出し、これを例えば８ビツト毎に集成
して副データを復調し画像、文字等を表示回路２
８に表示させる。

２２は上記誤り訂正回路２１より出力された誤
り訂正後の上記デジタル信号の各ブロツクにおけ
る副データ成分を付加された主データを元の主デ
ータ、即ち、１ワード16ビツトの２の補数に戻す
主データ復調回路である。

２３は上記主データ復調回路２２より得られる
主データをアナログ信号に変換するD/A変換器
にして、出力端子２４，２５よりアナログ信号を
出力するべく成つている。

以上のような回路構成の再生系おいて、記録媒
体１６より再生手段１７にて再生されたデジタル
信号は同期信号検出回路１８で同期信号を検出さ
れてタイミングパルス発生回路１９より各種タイ
ミングパルスを出力させる。

又、デジタル信号は復調回路２０において上記
第５図のａ乃至ｄのようなデータフオーマツトに
復調された後、次の誤り訂正回路２１で誤りを訂
正され、上記主データ復調回路２２、コントロー
ル信号検出回路２６、及び副データデコーダ２７
に供給される。

すると、コントロール信号検出回路２６は上記
デジタル信号によりコントロール信号CTRLを検
出し、夫々主データ復調回路２２と副データデコ
ーダ２７に供給する。

斯るコントロール信号CTRLに相俟つて主デー
タ復調回路２２では副データ成分を付加された主
データを元の主データ、即ち、１ワード16ビツト
の２の補数に戻す。要するに、一定の量子化ビツ
ト数に変換する。

例えば、デジタル信号における副データ成分を
付加された主データを上記記録時と同様にコント
ロール信号CTRLを「11」として 1011 1111 1111 1110 （要するに副データ成分は101、主デー
タは１ 1111 1111 1110である。） とした場合 とのように主データの最上位ビツトが１なら
“１”を、０なら“０”を副データ成分とおき替
え主データを１ワード16ビツトの２の補数に戻
す。

そして、この主データ復調回路２２で復調され
出力された主データは次のD/A変換器２３でア
ナログ信号に変換され出力端子２４，２５より出
力される。

又、他方、上記副データデコーダ２７ではコン
トロール信号CTRLの論理値に応じて上記誤り訂
正回路２１より得られる誤り訂正されたデジタル
信号中の16ビツトの信号、即ち、主データに副デ
ータ成分を付加した信号から副データ成分を抽出
し、これを集成して副データを復調して表示回路
２８をして画像、文字等を表示させる。

＜本発明の効果＞ 本発明は叙上のように構成されるものであるか
ら、副データを主データに付加させることがで
き、従つて、主データの記録密度を向上させる必
要がなく極めて簡単に両データを記録することが
できる優れた明である。

【図面の簡単な説明】

第１図は本発明に係るPCM記録装置の一実施
例を示すブロツク的電気回路図、第２図は同上記
録装置で記録された記録データを再生する再生回
路の一例を示すブロツク的電気回路図、第３図は
同上本発明記録装置の説明に供されたアナログ信
号電圧と16ビツト２の補数との関係を示す図、第
４図は同じく本発明の説明に供されたコントロー
ル信号と副データ成分の関係を示す図、第５図ａ
乃至ｄは本発明におけるデータフオーマツトの例
を示す図である。 ３…A/D変換器、４…有効桁数検出回路、７
…副データ用メモリー、９…副データ付加回路、
１４…記録手段。

Claims (1)

【特許請求の範囲】
1. １ アナログ信号をデジタル符号化した主データ
   と、該主データ以外のデジタル信号である副デー
   タとを記録する装置において、上記主データの各
   ワードの有効桁数を検出し、それに応じた論理値
   のコントロール信号を出力する有効桁数検出回路
   と、上記副データを記憶しており上記コントロー
   ル信号の論理値に応じたビツト数で上記副データ
   を分割して読み出し副データ成分として出力する
   副データ用メモリーと、上記有効桁数検出回路よ
   り得られる主データの有効桁以外の桁部分に上記
   コントロール信号の論理値に従つて上記副データ
   成分を付加する副データ付加回路と、この副デー
   タ成分を付加された主データを記録媒体に記録す
   る記録手段とより成るPCM記録装置。