NL9100218A - Encodeer/decodeer-schakeling, alsmede digitaal video-systeem voorzien van de schakeling. - Google Patents

Description

Encodeer/decodeer-schakeling, alsmede digitaal video-systeem voorzien van de schakeling.

De uitvinding betreft een schakeling voor het encoderen en decoderen van digitale data met een foutcomgerende code.

De uitvinding betreft verder een digitaal video-systeem voorzien van zulk een schakeling.

Bij een dergelijke schakeling worden in een stroom van digitale data datawoorden gevormd, die elk volgens een bepaalde foutcomgerende code worden geëncodeerd (i.e. voorzien van zogenaamde parity symbolen), om vervolgens als codewoorden te worden opgeslagen op een opslagmedium (bij opname). Als door storingen of beschadigingen van enigerlei aard de codewoorden na terugwinning van het opslagmedium (bij weergave) niet meer geheel overeenkomen met de oorspronkelijke, is het door de redundante informatie in de parity symbolen mogelijk om bij de decodering fouten te corrigeren. Vaak is het voordelig om een combinatie van twee foutcomgerende codes te gebruiken. Daartoe kunnen de digitale datasymbolen (zoals bytes) bijvoorbeeld in rechthoekige blokken worden opgesteld, waardoor horizontaal en verticaal datawoorden worden gevormd. De horizontale datawoorden enerzijds en de verticale datawoorden anderzijds kunnen dan met twee (eventueel verschillende) codes worden beschermd. De twee codes worden tesamen ook wel produktcode genoemd. Voor het encoderen en decoderen is het nodig om de digitale data bloksgewijs tijdelijk op te slaan in een extern framegeheugen. Om het lezen en schrijven in een dergelijk extern framegeheugen eenvoudig en snel te kunnen laten verlopen, bij geringe vermogensdissipatie en met weinig benodigde bedrading, is het voordelig te kunnen volstaan met één (standaard-) geheugen.

De uitvinding beoogt onder andere te voorzien in een encodeer/decodeer-schakeling, die een klein extern framegeheugen behoeft. Daartoe verschaft de uitvinding een encodeer/decodeer-schakeling voorzien van een eerste subschakeling voor het bij opname encoderen en het bij weergave decoderen van data volgens een eerste foutcorrigerende code, een tweede subschakeling voor het bij opname encoderen en het bij weergave decoderen van data volgens een tweede foutcorrigerende code, een derde subschakeling voor de aanvoer van ongeëncodeerde data bij opname en de afvoer van gedecodeerde data bij weergave, waarbij de eerste subschakeling bij opname geëncodeerde data afvoert en bij weergave aanvoert, waarbij iedere subschakeling kloksignalen ontvangt van een eigen systeemklok met een frequentie, waarbij de schakeling verder is voorzien van schakelmiddelen, verbonden met genoemde subschakelingen en aangestuurd door een besturingsschakeling, die de subschakelingen cyclisch via de schakelmiddelen verbindt met een aansluiting voor data-overdracht van en naar een extern framegeheugen, met een frequentie die ten minste gelijk is aan de som van de frequenties van de systeemklokken van de subschakelingen. Door het gebruik van snelle schakelmiddelen, zoals bijvoorbeeld multiplexers die worden aangestuurd met een frequentie die ten minste gelijk is aan de som van de frequenties van de systeemklokken van de subschakelingen, wordt bereikt dat de subschakelingen alle drie als het ware parallel kunnen communiceren met één enkel extern geheugen.

De besturingsschakeling verbindt cyclisch telkens één subschakeling met het externe geheugen, maar met een zo hoge frequentie, dat alle subschakelingen voldoende lang toegang krijgen tot het geheugen.

Wanneer de systeemklokken onderling in fase verschoven en gelijkfrequent zijn, zijn ze eenvoudig af te leiden van een kloksignaal met een drie maal zo hoge frequentie.

In een uitvoeringsvorm is een schakeling volgens de uitvinding gekenmerkt, doordat het cyclisch verbinden van de subschakelingen met de aansluiting voor dataoverdracht bij opname en bij weergave in omgekeerde volgorde geschiedt.

Hierdoor worden initialisatie-problemen vermeden.

In een verdere uitvoeringsvorm is een schakeling volgens de uitvinding gekenmerkt, doordat de outer code een (88,81,8) Reed-Solomon code (met 7 parity symbolen) en de inner code een (136,128,9) Reed-Solomon code (met 8 parity symbolen) is, beide over GF(256) en afgeleid van het primitieve polynoom x8+x4+x2+x2+l. Deze produkt code blijkt in de praktijk gemakkelijk te realiseren en goed te voldoen.

In een verdere uitvoeringsvorm is een schakeling volgens de uitvinding gekenmerkt, doordat van de 8 parity symbolen van de inner code er ten hoogste 6 dienen voor error/erasure-correctie en de overige voor extra detectie-marge, waarbij Van de 7 parity symbolen van de outer code er ten hoogste 7 dienen voor error/erasure-correctie en eventuele overige voor extra detectie-marge. Deze keuze voor de error correctie strategie geeft voor video-data goede resultaten.

In een verdere uitvoeringsvorm is een schakeling volgens de uitvinding gekenmerkt, doordat van de 8 parity symbolen van de inner code er ten hoogste 6 dienen voor error/erasure-correctie en de overige voor extra detectie-marge, waarbij van de 7 parity symbolen van de outer code er ten hoogste 6 dienen voor error/erasure-correctie en de overige voor extra detectie-marge. Bij deze strategie is er bij de outer code extra detectie marge.

In een verdere uitvoeringsvorm is een schakeling volgens de uitvinding gekenmerkt, doordat van de 8 parity symbolen van de inner code er ten hoogste 4 dienen voor error-correctie en de overige voor extra detectie-marge, waarbij van de 7 parity symbolen van de outer code er ten hoogste 7 dienen voor erasure-correctie en eventuele overige voor extra detectie-marge. Deze keuze staat het gebruik van een eenvoudigere eerste decodeerschakeling toe.

In een voorkeursuitvoeringsvorm is een schakeling volgens de uitvinding gekenmerkt, doordat van de 8 parity symbolen van de inner code er ten hoogste 6 dienen voor error-correctie en de overige voor extra detectie-marge, waarbij van de 7 parity symbolen van de outer code er ten hoogste 2 dienen voor error-correctie en de overige voor erasure-correctie. De aldus in de schakeling geïmplementeerde error correctie strategie, waarbij de inner code ten hoogste 3 errors corrigeert en de outer code ten hoogste 1 error corrigeert (een eventuele miscorrectie van de eerste decoder) en verder erasures corrigeert, blijkt in de praktijk goede resultaten te geven.

In een verdere uitvoeringsvorm is een schakeling volgens de uitvinding gekenmerkt, doordat bij weergave de eerste subschakeling alleen door de eerste foutcorrigerende code corrigeerbare datawoorden toevoert aan de aansluiting voor data- overdracht. Afgezien van de besparing op te verrichten handelingen is dit voordelig voor de variabele lengte codeer/decodeer-schakeling (die de gedecodeerde data ontvangt van de encodeer/decodeer-schakeling volgens de uitvinding) bij het realiseren van zogenaamde trick modes (quick search, slow motion etcetera).

In een verdere uitvoeringsvorm is een schakeling volgens de uitvinding gekenmerkt, doordat deze verder is voorzien van een intem geheugen voor het opslaan van correctie-informatie per datawoord voor de inner en de outer code. Hierdoor wordt benodigde geheugenruimte in het externe SRAM bespaard.

In een verdere uitvoeringsvorm is een schakeling volgens de uitvinding gekenmerkt, doordat de besturingsschakeling een waarschuwingssignaal genereert wanneer het aantal onbetrouwbare datasymbolen per tijdseenheid een bepaalde drempelwaarde overschrijdt. Slijtage van de video-koppen of de gebruikte tape kan hierdoor zeer snel onderkend worden.

In een verdere uitvoeringsvorm is een schakeling volgens de uitvinding gekenmerkt, doordat de encodeer/decodeer-schakeling volledig geïntegreerd is.

Hierdoor wordt een compacte schakeling gerealiseerd, die eenvoudig te gebruiken is in combinatie met een standaard SRAM.

Figuur 1 geeft een digitaal video-systeem geschikt voor toepassing van een schakeling volgens de uitvinding; figuur 2 geeft de encodeer/decodeer-schakeling volgens de uitvinding; figuur 3 toont hoe het externe framegeheugen gebruikt kan worden.

Figuur 1 toont een digitaal video-systeem, geschikt voor toepassing van een schakeling volgens de uitvinding. Een digitale beeldopneemeenheid 1.1, bijvoorbeeld een CCD-camera die 25 beelden (50 halfbeelden) per seconde genereert van elk ongeveer 420.000 beeldelementen of pixels, levert digitale video-data aan video-processor 1.5. In deze video-processor worden telkens twee aangeboden halfbeelden (fields) gecombineerd tot één beeld (frame), hetgeen wordt opgeslagen in geheugen 1.7, bijvoorbeeld een DRAM van 5 Mbit. De video-data omvatten per pixel 8 bits luminantie-informatie (waarmee dus 256 grijswaarden kunnen worden gerepresenteerd) en chrominantie-informatie. In het algemeen is de chrominantie-informatie grover gerasterd dan de luminantie-informatie, bijvoorbeeld voor elk blokje van 2x2 pixels één chrominantie-waarde, bepaald door 2 waarden van 8 bits. In video-processor 1.5 worden verder blokken van 8x8 pixels gevormd, zogenaamde DCT-blokken, te onderscheiden in luminantie DCT-blokken en chrominantie DCT-blokken. Vier luminantie DCT-blokken met hun twee corresponderende chrominantie DCT-blokken vormen een zogenaamde DCT-unit. Telkens vijf DCT-units, door shuffle in video-processor 1.5 verkregen, vormen een zogenaamd segment. De shuffle (het mengen) heeft een uitmiddelend effect, hetgeen voordelig is voor de in het vervolg uit te voeren data-reductie. Elke DCT-blok wordt in een op zich bekende Discrete Cosinus Transformatie (en inverse DCT) schakeling 1.9 getransformeerd. Vervolgens vindt per segment (dus 30 DCT-blokken) een data-reductie plaats in een op zich bekende variabele lengte codeer/decodeer-schakeling 1.10. Hierbij worden 30*64*8=15.360 bits gereduceerd tot 3072 bits, met bekende technieken als quantisatie en variabele lengte codering. De quantisatie kan eventueel parallel op verscheidene manieren geschieden, waarbij telkens de meest geschikte manier wordt gekozen.

Een of meer microfoons 1.3 leveren, via analoog-digitaal-omzetter 1.16, digitale audio-data aan audio-processor 1.6, die is verbonden met geheugen 1.8, bijvoorbeeld een SRAM van 256 Kbit. In het algemeen is de omvang van de audio-data veel kleiner dan die van de video-data, zodat data-reductie voor de audio-data niet nodig is. De audio-data van processor 1.6 (waarin ook blokvorming plaats vindt) en de gereduceerde video-data van schakeling 1.10 worden toegevoerd aan foutcorrectie-codeer/decodeer-schakeling 1.11, waarin de data voorzien worden van een op zich bekende foutcorrigerende code, zoals bijvoorbeeld een Reed-Solomon produkt code.

Een dergelijke code is beschreven in het Amerikaans octrooischrift 4,802,173. Een aantal bytes (of andere datasymbolen), dat met de foutcorrigerende code beschermd dient te worden, wordt opgesteld in een rechthoekig array, waarna aan elke horizontale rij en aan elke verticale kolom (dus aan elk horizontaal en verticaal datawoord) zogenaamde parity symbolen worden toegevoegd, volgens de voorschriften van de betreffende code. De datawoorden met de toegevoegde panty symbolen heten codewoorden. Deze parity symbolen maken het mogelijk, door de redundante informatie die ze vertegenwoordigen, om fouten in het array van bytes, die optreden bij transport van de data of beschadiging van het opslagmedium, te corrigeren. Zie ook Richard E. Blahut: "Theory and practice of error control codes", 1983, Addison-Wesley Publ. Comp. Ine., of N. Glover & T. Dudley: "Practical error correction design for engineers", 1982, Data Systems Technology Corp. Broomfield Colorado.

Het aantal luminantie DCT-blokken per frame bedraagt 720/8 * 576/8 = 90*72 = 6480. Daarbij zijn er 360/8 * 288/8 * 2 = 3240 chrominantie DCT-blokken per frame. Dus zijn er 1620 DCT-units per frame, ofwel 324 segmenten per frame. Bij een frequentie van 50 Hz voor de halfbeelden is een frame verdeeld in 12 zogenaamde tracks (bij een frequentie van 60 Hz voor de halfbeelden is een frame verdeeld in 10 tracks). Zo’n track bevat naast de datasymbolen en de parity symbolen onder andere ook nog identificatie- en synchronisatie-informatie. De datasymbolen en de paritysymbolen van een track worden in het vervolg een RS-videoblok genoemd. Per RS-videoblok zijn er dus 27 segmenten. Elk segment van 3072 bits (= 384 bytes) vormt in een RS-videoblok 3 lijnen van 128 bytes. Dit is inclusief 1 byte hulp-data AUX per lijn, zoals bijvoorbeeld gegevens over de verstreken tijdsduur of het framenummer. Een RS-videoblok omvat aldus 81 lijnen van 128 bytes, die 81 horizontale en 128 verticale datawoorden vormen. Vervolgens worden voor elk RS-videoblok in schakeling 1.11 de bij de samenstellende datasymbolen behorende parity symbolen volgens een Reed-Solomon produkt code bepaald en toegevoegd. Hierbij kan bijvoorbeeld eerst een outer code worden toegepast op de verticale datawoorden en vervolgens een inner code op de horizontale datawoorden. De standaard notatie om een dergelijke Reed-Solomon code aan te duiden is RS(k+p,k,p+l), waarbij k het aantal te beschermen datasymbolen van de code is en p het aantal parity symbolen. Als outer code kan worden gebruikt: RS(88,81,8) code over GF(256) afgeleid van het primitieve polynoom x3+x4+x3+x2+l. Als inner code kan worden gebruikt: RS(136,128,9) code over GF(256) afgeleid van het primitieve polynoom x^+x4+x3+x2+l.

De schakeling 1.11 is daartoe verbonden met een geheugen 1.12, bijvoorbeeld een SRAM van 1 Mbit. De aldus bij opname gecodeerde data (codewoorden) worden toegevoerd aan een op zich bekende modulator/demodulator-schakeling 1.13, die de data moduleert voor toevoer aan twee lees/schrijfkoppen 1.14 en 1.15, waarmee de data kunnen worden geregistreerd op bijvoorbeeld een magneetband.

Voor het reconstrueren van de beeld- en geluidssignalen lezen de twee lees/schrijfkoppen 1.14 en 1.15 de op de magneetband opgeslagen codewoorden en voeren deze toe aan modulator/demodulator-schakeling 1.13, waarna de gedemoduleerde data in schakeling 1.11 gecorrigeerd worden met behulp van de op grond van de Reed-Solomon produkt code toegevoegde parity symbolen. Hierbij wordt eerst de inner code (toegepast op de horizontale video en audio codewoorden) gedecodeerd, waarna de gecorrigeerde data worden gescheiden in audio-data, die worden toegevoerd aan audio-processor 1.6, en video-data, die vervolgens gedecodeerd worden volgens de outer code en dan worden toegevoerd aan variabele lengte codeer/decodeer-schakeling 1.10. De audio-processor 1.6 voert de audio-data via een digitaal-analoog-omzetter 1.17 toe aan audio-uitgang 1.4. De variabele lengte codeer/decodeer-schakeling 1.10 decodeert nu de variabele lengte code en vult de aldus verkregen hoeveelheid databits aan tot 15.360. Deze data worden dan toegevoerd aan DCT-schakeling 1.9, waarin de inverse Discrete Cosinus Transformatie plaats vindt.

De hieruit ontstane data gaan naar video-processor 1.5, die de data geschikt maakt voor en toevoert aan video-uitgang 1.2.

Figuur 2 geeft meer in detail de foutcorrectie-codeer/decodeer-schakeling 1.11 volgens de uitvinding. Deze bevat een eerste subschakeling 2.1 met een eerste encodeerschakeling 2.2 voor het bij opname encoderen van data volgens een eerste foutcorrigerende code, een eerste decodeerschakeling 2.3 voor het bij weergave decoderen van volgens de eerste foutcorrigerende code geëncodeerde data en een eerste adresteller 2.4; een tweede subschakeling 2.5 met een tweede encodeerschakeling 2.6 voor het bij opname encoderen van data volgens een tweede foutcorrigerende code, een tweede decodeerschakeling 2.7 voor het bij weergave decoderen van volgens de tweede foutcorrigerende code geëncodeerde data en een tweede adresteller 2.8; een derde subschakeling 2.9 met een interface schakeling 2.10 voor de aanvoer van ongeëncodeerde data bij opname en de afvoer van gedecodeerde data bij weergave, en een derde adresteller 2.11. De structuur van de schakeling 1.11 is zodanig dat het externe geheugen 1.12 zo klein mogelijk kan zijn en zo min mogelijk toegang tot dit geheugen noodzakelijk is. Daartoe bevat de schakeling verder schakelmiddelen 2.12 en 2.13, die de subschakelingen onder controle van een besturingsschakeling 2.15 verbinden met het externe geheugen 1.12. Daarbij verbindt 2.12 de adrestellers 2.4, 2.8 en 2.11 met adresin- en uitgang AD van geheugen 1.12, en verbindt 2.13 de encodeerschakeling 2.2, de decodeerschakeling 2.3, de encodeerschakeling 2.6, de decodeerschakeling 2.7 en de interface schakeling 2.10 met datain- en uitgang I/O van geheugen 1.12. Elke subschakeling wordt aangestuurd door een eigen systeemklok. De systeemklokken zijn bijvoorbeeld afgeleid van een extern Idoksignaal van 13,5 MHz: elk 4,5 MHz en onderling in fase verschoven, bijvoorbeeld over 0, 120 en 240 graden. Aldus bepalen ze tesamen de frequentie van 13,5 MHz waarmee de schakelmiddelen en het externe geheugen worden aangestuurd door besturingsschakeling 2.15, die het externe kloksignaal ontvangt, de systeemklokken genereert en de datastroom alsmede de juiste adressering in schakeling 1.11 en in extern geheugen 1.12 regelt met behulp van de adrestellers 2.4, 2.8 en 2.11.

De datastroom verloopt nu bij opname, onder controle van besturingsschakeling 2.15, als volgt. De variabele lengte codeer/decodeer-schakeling 1.10 voert ongeëncodeerde data (voor wat betreft de toe te voegen foutcorrigerende code) toe aan de interface schakeling 2.10, die onder besturing van de 4,5 MHz systeemklok van de derde subschakeling via de schakelmiddelen rijgewijs in het externe SRAM 1.12 worden geschreven. Hierbij fungeert de adresteller 2.11 onder besturing van besturingsschakeling 2.15 als pointer in het externe geheugen. Ook eventuele hulp-data AUX kunnen via interface schakeling 2.10 aan het externe geheugen worden toegevoerd. Zoals boven beschreven worden de datasymbolen per RS-videoblok gerangschikt in 81 rijen en 128 kolommen van bytes, waardoor per RS-videoblok 81 horizontale datawoorden van 128 bytes worden gevormd en 128 verticale datawoorden van 81 bytes. Onder besturing van de 4,5 MHz systeemklok van de tweede subschakeling wordt een verticaal datawoord uit het externe SRAM gelezen, waarna in de tweede encodeerschakeling 2.6 dit datawoord volgens de tweede (outer) foutcorrigerende code geëncodeerd wordt (dat wil zeggen: de bijbehorende parity symbolen worden bepaald), waarna de berekende (verticale) parity symbolen behorend bij de tweede foutcorrigerende code in het externe SRAM worden geschreven, waardoor dus het bij dit datawoord behorende codewoord in zijn geheel in het SRAM is opgeslagen. Hierbij fungeert de adresteller 2.8 onder besturing van besturingsschakeling 2.15 als verdere pointer in het externe geheugen. Onder besturing van de 4,5 MHz systeemklok van de eerste subschakeling wordt een horizontaal datawoord uit het externe SRAM gelezen, waarna in de eerste encodeerschakeling 2.2 dit datawoord volgens de eerste (inner) foutcorrigerende code geëncodeerd wordt, waarna het datawoord tesamen met de berekende bij de eerste foutcorrigerende code behorende (horizontale) parity symbolen (dus het horizontale codewoord) niet wordt opgeslagen maar meteen wordt toegevoerd aan modulator/demodulator-schakeling 1.13. Hierbij fungeert de adresteller 2.4 onder besturing van besturingsschakeling 2.15 als verdere pointer in het externe geheugen. Ook de eerder bepaalde verticale parity symbolen van de tweede (outer) foutcorrigerende code vormen horizontale datawoorden die aldus in de eerste encodeerschakeling 2.2 verwerkt worden. Afwisselend met deze verwerking van video-data in schakeling 2.2 vindt ook (bijvoorbeeld gemultiplext) verwerking van audio-data plaats: audio-processor 1.6 levert audio-data aan schakeling 2.2, die deze voorziet van parity symbolen behorend bij de eerste foutcorrigerende code, waarna de data tesamen met de erbij berekende parity symbolen worden toegevoerd aan modulator/demodulator-schakeling 1,13,

Bij weergave verloopt de datastroom als volgt. De modulator/demodulator-schakeling 1.13 levert data aan de eerste decodeerschakeling 2.3, die aan de hand van in schakeling 1.13 gegenereerde en meegezonden identificatie-informatie bepaalt of het geëncodeerde horizontale datawoord (horizontale codewoord dus) audio-data of videodata betreft. Audio-data worden gedecodeerd volgens de eerste (inner) foutcorrigerende code en doorgevoerd naar audio-processor 1.6, video-data worden gedecodeerd volgens de eerste (inner) foutcorrigerende code en, indien corrigeerbaar, geschreven in het externe geheugen 1.12, onder besturing van de 4,5 MHz systeemklok van de eerste subschakeling. Hierbij fungeert de adresteller 2.4 onder besturing van besturingsschakeling 2.15 als pointer in het externe geheugen. De adressen waar de data in het geheugen worden opgeslagen zijn bevat in de identificatie-informatie die in schakeling 1.13 is gegenereerd. De tweede decodeerschakeling 2.7 leest onder besturing van de 4,5 MHz systeemklok van de tweede subschakeling verticale geëncodeerde datawoorden (verticale video codewoorden dus) uit het externe SRAM, decodeert deze volgens de tweede foutcorrigerende code en schrijft alleen de datasymbolen van elk betreffend datawoord in het externe geheugen 1.12, die door het decoderen zijn verbeterd. Hierbij fungeert de adresteller 2.8 onder besturing van besturingsschakeling 2.15 als verdere pointer in het externe geheugen. Onder besturing van de 4,5 MHz systeemklok van de derde subschakeling worden de gedecodeerde data uit het externe geheugen 1.12 gelezen en doorgevoerd naar variabele lengte codeer/decodeer-schakeling 1.10 of als hulp-data AUX afgeleverd. Hierbij fungeert de adresteller 2.11 onder besturing van besturingsschakeling 2.15 als verdere pointer in het externe geheugen.

Voor het opslaan van een volledig frame in het externe geheugen is een opslagcapaciteit nodig van 128*81*12*8 = 995328 bit (# bytes per lijn maal # lijnen per RS-videoblok maal # RS-videoblokken per frame maal # bits per byte). Als standaard geheugen kan een SRAM van 1 Mbit worden gebruikt; dit is ongeveer 1049 Kbit. De resterende 53 Kbit wordt benut voor de opslag van de verticale panty symbolen van 6 RS-videoblokken van het betreffende frame. Zie figuur 3. De adrestellers of pointers Al, A2 en A3 (behorend bij de respectievelijke subschakelingen) scannen simultaan cyclisch het externe geheugen, waarbij de besturingsschakeling 2.15 ervoor zorgt dat de pointers elkaar niet inhalen en dus telkens in het ritme van hun systeemklok verder kunnen lopen. Het cyclisch simultaan doorlopen van het externe geheugen onder controle van de besturingsschakeling 2.15 geschiedt bij opname en bij weergave in omgekeerde volgorde. Tevens worden de verticale parity symbolen van 6 RS-videoblokken cyclisch in de daarvoor bestemde geheugenruimte VP1/7 tot en met VP6/12 geplaatst. Geheugenruimte VP1/7 bijvoorbeeld bevat de parity symbolen van RS-videoblok 1 of van RS-videoblok 7, afhankelijk van de fase in de cyclus van de adrestellers. Besturingsschakeling 2.15 zorgt ervoor dat bij opname adresteller A2 de betreffende verticale parity symbolen pas overschrijft wanneer adresteller Al ze gelezen heeft, en dat bij weergave adresteller Al de betreffende verticale parity symbolen pas overschrijft wanneer adresteller A2 ze gelezen heeft. De specificatie van het te gebruiken 1 Mbit SRAM is: 128 Kbit * 8, frequentie 13,5 MHz, bidirectionele 8-bits databus.

Zoals boven beschreven bestaat de gebruikte Reed-Solomon produkt code uit een outer code, werkend op de verticale datawoorden, en een inner code, werkend op de horizontale datawoorden. De inner code heeft 8 parity symbolen en de outer code 7. De strategie voor de foutcorrectie is nu als volgt gekozen. De inner code dient voor het corrigeren van single bit errors (los voorkomende fouten) en het detecteren van burst errors (aaneengesloten rijen bit errors). De outer code dient voor het corrigeren van horizontaal gedetecteerde errors (erasures) en het corrigeren van eventuele miscorrecties van de horizontale decoder. Daartoe kunnen bij de inner code van de 8 parity symbolen er 6 gebruikt worden voor de correctie van maximaal 3 fouten. De resterende 2 parity symbolen zijn dan voor extra detectie marge. Dat wil zeggen: de uitkomsten van de correctie-berekening (6 vergelijkingen met 6 onbekenden) worden ter controle ingevuld in de overgebleven zevende en achtste vergelijking, waardoor extra zekerheid omtrent de juistheid van de berekende correcties verkregen wordt. De kans op een miscorrectie is in dit geval voor de horizontale decoder ongeveer 3*10‘7 (zie bijvoorbeeld R.J. McEliece & L Swanson: "On the decoder error probability for Reed-Solomon codes", IEEE Transactions on Inform. Th. ΓΓ-32, 5, 1986, pp. 701-703). Wanneer in een horizontaal datawoord meer dan 3 errors gedetecteerd worden is er kennelijk sprake van een burst error. Dan wordt dit gehele datawoord niet in het SRAM geschreven maar in zijn geheel tot erasure gemaakt, door middel van een correctie-bit, zoals verderop zal worden beschreven. Het overeenkomstige oude datawoord uit het vorige frame blijft in het geheugen staan. Ook kunnen bij de inner code van de 8 parity symbolen er 4 gebruikt worden voor de correctie van maximaal 2 fouten. In dat geval worden de resterende 4 parity symbolen gebruikt voor extra detectie marge. De 7 parity symbolen van de outer code kunnen alle 7 gebruikt worden voor de correctie van maximaal 7 gedetecteerde erasures. Een andere mogelijkheid is om 2 parity symbolen te gebruiken voor de correctie van 1 fout en de resterende 5 voor de correctie van gedetecteerde erasures. Aldus kan ook een eventueel opgetreden miscorrectie nog gecorrigeerd worden. Ook kan 1 parity symbool benut worden voor extra detectie marge.

De inner code en de outer code werken dus samen: de inner code corrigeert kleine random opgetreden fouten en detecteert burst errors, zodat de outer code al informatie heeft over de locatie van de te corrigeren erasures. Om deze samenwerking tussen de inner en de outer decoder mogelijk te maken is de schakeling 1.11 voorzien van een embedded SRAM 2.14 (zie figuur 2), verbonden met de adrestellers 2.4 en 2.8, de encodeerschakelingen 2.2 en 2.6 en de decodeerschakelingen 2.3 en 2.7 van de eerste en de tweede subschakeling. Bij weergave wordt nu, na het decoderen van de video-data volgens de eerste (inner) foutcomgerende code in schakeling 2.3 en het schrijven van alleen de corrigeerbare (gecorrigeerde of foutloze) horizontale datawoorden in het externe geheugen 1.12, voor elk horizontaal datawoord een zogenaamd correctie-bit opgeslagen in het geheugen 2.14. Dit correctie-bit geeft aan of het betreffende datawoord met de inner code corrigeerbaar was (gecorrigeerd of foutloos en dus nu correct) of niet. Hierbij worden eventuele miscorrecties, waarop de kans zeer klein is, buiten beschouwing gelaten. Als het datawoord correct is krijgt het correctie-bit de logische waarde 1, anders de logische waarde 0. Elke correctie-bit met waarde 0 hoort dus bij een horizontaal datawoord bestaande uit erasures. Wanneer nu de tweede decodeerschakeling 2.7 bij weergave de verticale codewoorden uit het externe geheugen leest, worden tevens de correctie-bits behorend bij de horizontale datawoorden uit geheugen 2.14 gelezen. Hierdoor weet de outer decodeerschakeling waar de erasures zich bevinden die gecorrigeerd dienen te worden. Ook voor de verticale datawoorden wordt in het geheugen 2.14 bijgehouden of ze correct zijn. Als het datawoord correct is krijgt het correctie-bit de logische waarde 1, anders de logische waarde 0. Hierdoor kan de besturingsschakeling voor elke byte een betrouwbaarheidsindicatie geven: als het horizontale datawoord of het verticale datawoord waarvan de betreffende byte deel uitmaakt correct is (dus als ten minste één van de twee voor de byte relevante correctie-bits de logische waarde 1 heeft), dan is de byte betrouwbaar. Deze betrouwbaarheidsinformatie kan worden doorgegeven via schakeling 2.10 aan variabele lengte codeer/decodeer-schakeling 1.10. Tevens kan bij het overschrijden van een bepaalde drempelwaarde van het aantal onbetrouwbare bytes een indicatie-signaal worden gegenereerd dat aangeeft dat de kwaliteit van de tape of de koppen onvoldoende is.

Bij weergave kan bij het decoderen van verticale codewoorden door de tweede (outer) decodeerschakeling 2.7 als volgt nog tijdwinst worden geboekt. Wanneer de gebruikte Reed-Solomon decodeerschakeling bij het corrigeren van een erasure (dus het berekenen van de juiste waarde van een foute byte waarvan de locatie bekend is) de verschilwaarde genereert van de foute en de goede waarde, is het voordelig om de waarde "0" in de decodeerschakeling in te voeren. Dan genereert de schakeling immers meteen de goede waarde, die dan alleen nog maar in het externe geheugen hoeft te worden geschreven.

Het zij opgemerkt dat bij het gebruik van een extern SRAM 1.12 dat niet met een klokfrequentie van zo hoog als 13,5 MHz kan worden aangestuurd, de mogelijkheid bestaat om in plaats van een 8-bits databus structuur een 16-bits databus structuur te gebruiken, waardoor de frequentie gehalveerd kan worden. Er kunnen dan bijvoorbeeld twee standaard 1 Mbit geheugens parallel gebruikt worden, met dezelfde adresaansturing, waarbij de door de subschakelingen aangeboden 8 bits gebufferd worden tot 16 bits, die telkens door de schakelmiddelen 2.13 worden gesplitst in porties van 8 bits die met halve frequentie worden toegevoerd aan de respectievelijke datain-en uitgangen I/O van de twee geheugens. Omgekeerd worden dan de met halve frequentie door de twee geheugens aangevoerde porties van 8 bits door de schakelmiddelen 2.13 gecombineerd tot 16 bits, waarvan telkens 8 bits met de oorspronkelijke frequentie worden toegevoerd aan de subschakelingen.

Claims (18)

1. Encodeer/decodeer-schakeling voorzien van een eerste subschakeling voor het bij opname encoderen en het bij weergave decoderen van data volgens een eerste foutcorrigerende code, een tweede subschakeling voor het bij opname encoderen en het bij weergave decoderen van data volgens een tweede foutcorrigerende code, een derde subschakeling voor de aanvoer van ongeëncodeerde data bij opname en de afvoer van gedecodeerde data bij weergave, waarbij de eerste subschakeling bij opname geëncodeerde data afvoert en bij weergave aanvoert, waarbij iedere subschakeling kloksignalen ontvangt van een eigen systeemklok met een frequentie, waarbij de schakeling verder is voorzien van schakelmiddelen, verbonden met genoemde subschakelingen en aangestuurd door een besturingsschakeling, die de subschakelingen cyclisch via de schakelmiddelen verbindt met een aansluiting voor data-overdracht van en naar een extern framegeheugen, met een frequentie die ten minste gelijk is aan de som van de frequenties van de systeemklokken van de subschakelingen.

2. Schakeling volgens conclusie 1 met het kenmerk, dat de systeemklokken dezelfde frequentie hebben en onderling in fase zijn verschoven.

3. Schakeling volgens conclusie 1 of 2 met het kenmerk, dat het cyclisch verbinden van de subschakelingen met de aansluiting voor data-overdracht bij opname en bij weergave in omgekeerde volgorde geschiedt.

4. Schakeling volgens één der conclusies 1 tot en met 3 met het kenmerk, dat de eerste en de tweede foutcorrigerende code respectievelijk een inner en een outer code van een Reed-Solomon produkt code zijn.

5. Schakeling volgens conclusie 4 met het kenmerk, dat de outer code een (88,81,8) Reed-Solomon code (met 7 parity symbolen) en de inner code een (136,128,9) Reed-Solomon code (met 8 parity symbolen) is, beide over GF(256) en afgeleid van het primitieve polynoom x**+x4+x^+x^+l.

6. Schakeling volgens conclusie 5 met het kenmerk, dat van de 8 parity symbolen van de inner code er ten hoogste 6 dienen voor error/erasure-correctie en de overige voor extra detectie-marge, waarbij van de 7 parity symbolen van de outer code er ten hoogste 7 dienen voor error/erasure-correctie en eventuele overige voor extra detectie-marge.

7. Schakeling volgens conclusie 5 met het kenmerk, dat van de 8 panty symbolen van de inner code er ten hoogste 6 dienen voor error/erasure-correctie en de overige voor extra detectie-marge, waarbij van de 7 parity symbolen van de outer code er ten hoogste 6 dienen voor error/erasure-correctie en de overige voor extra detectie-marge.

8. Schakeling volgens conclusie 5 met het kenmerk, dat van de 8 parity symbolen van de inner code er ten hoogste 4 dienen voor error-correctie en de overige voor extra detectie-marge, waarbij van de 7 parity symbolen van de outer code er ten hoogste 7 dienen voor erasure-correctie en eventuele overige voor extra detectie-marge.

9. Schakeling volgens conclusie 5 met het kenmerk, dat van de 8 parity symbolen van de inner code er ten hoogste 6 dienen voor error-correctie en de overige voor extra detectie-marge, waarbij van de 7 parity symbolen van de outer code er ten hoogste 2 dienen voor error-correctie en de overige voor erasure-correctie.

10. Schakeling volgens conclusie 9 met het kenmerk, dat van de 7 parity symbolen van de outer code er ten hoogste 2 dienen voor error-correctie en van de overige er ten minste 1 dient voor extra detectie-marge.

11. Schakeling volgens één der conclusies 1 tot en met 10 met het kenmerk, dat bij weergave de eerste subschakeling alleen door de eerste foutcorrigerende code corrigeerbare datawoorden toevoert aan de aansluiting voor data-overdracht.

12. Schakeling volgens één der conclusies 1 tot en met 11 met het kenmerk, dat deze verder is voorzien van een intern geheugen voor het opslaan van correctie-informatie per datawoord voor de inner en de outer code.

13. Schakeling volgens conclusie 12 met het kenmerk, dat de besturingsschakeling uit de correctie-informatie per datawoord voor de inner en de outer code een betrouwbaarheidssignaal per datasymbool genereert.

14. Schakeling volgens conclusie 13 met het kenmerk, dat de besturingsschakeling een waarschuwingssignaal genereert wanneer het aantal onbetrouwbare datasymbolen per tijdseenheid een bepaalde drempelwaarde overschrijdt.

15. Digitaal video-systeem voorzien van een digitale beeldopneemeenheid, een video-processor, een DCT-schakeling, een variabele lengte codeer/decodeer-schakeling, een modulator/demodulator-schakeling, ten minste één lees/schrijfkop, en voorzien van een encodeer/decodeer-schakeling volgens één der conclusies 1 tot en met 14.

16. Digitaal video-systeem volgens conclusie 15 met het kenmerk, dat de encodeer/decodeer-schakeling volledig geïntegreerd is.

17. Digitaal video-systeem volgens conclusie 15 of 16 met het kenmerk, dat het systeem verder is voorzien van één standaard framegeheugen.

18. Digitaal video-systeem volgens conclusie 17 met het kenmerk, dat het framegeheugen een 1 Mbit SRAM is.