JP2900386B2

JP2900386B2 - 画像再生装置

Info

Publication number: JP2900386B2
Application number: JP32628788A
Authority: JP
Inventors: 秀典星
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1988-12-26
Filing date: 1988-12-26
Publication date: 1999-06-02
Anticipated expiration: 2014-06-02
Also published as: JPH02172384A

Description

【発明の詳細な説明】［産業上の利用分野］本発明は画像再生装置に関し、所謂ブロック符号化方
式によりディジタル記録された画像信号の再生装置に関
する。

［従来の技術］この種の従来の再生装置の構成を第６図に示す。

記録媒体、例えばビデオテープからの再生信号は入力
端子10からデータ再生回路12に印加される。データ再生
回路12は再生信号中のシンクコード（同期コード）を検
出し、このシンクコードに同期したクロックに従って全
データを再生する。データ再生回路12で再生されたデー
タは、誤り訂正（ECC）回路14に印加され、周知のよう
に、符号誤りの訂正が行なわれ後段のデータ分離回路16
に入力される。データ分離回路16では、再生データ中の
アドレスデータをメモリ制御回路20に供給し、画像デー
タをフレームメモリ18に供給する。

メモリ制御回路20はデータ分離回路16で分離されたア
ドレスデータに従い各画像データをフレームメモリ18に
書き込んでいく。また、各画像データに対応するエラー
フラグがECC回路14からメモリ制御回路委20に供給され
ており、ECC回路14で訂正できなかった画像データのフ
レームメモリへの書込みを行なわない構成としている。
即ち、メモリ制御回路20はデータ分離回路16からのアド
レスデータにより書込みアドレスを発生し、ECC回路14
からのエラーフラグによって書込みイネーブル信号を発
生する。

フレームメモリ18からの読出しは、所定の順序でフレ
ーム周期で行なわれ、端子22から再生ディジタル画像信
号が得られることになる。この時、エラーの発生した画
素のデータはフレームメモリ18に書き込まれないので、
以前にフレームメモリ18内の同一アドレスに書き込まれ
た画素のデータが読み出される。アドレスデータは画素
の画面上の位置に対応して定められているので、結局誤
りの発生した（訂正不能）画素は過去の画面中の同一位
置の画素によって置換されることになる。即ち、フレー
ム間補間を行なっていることになる。

一方、近年高能率符号化の１手法として、所謂ブロッ
ク符号化が提案されている。これは（ｎ×ｍ）個の画素
マトリクス（n,mは２以上の整数）よりなる画素ブロッ
ク内で各画素の相関性が高いことを利用し、この画素ブ
ロック毎に高能率符号化を行なうというものである。こ
のブロック符号化の一例としては、特開昭62−151090号
に開示されているように、各画素ブロックの全画素中の
最大値と最小値及びこれらの間で各画素を量子化した量
子化データに変換するものがある。

このようなブロック符号化は誤りの伝搬が各画素ブロ
ック内に抑えられる点で非常に有効な高能率符号化方法
であるといえる。

［発明が解決しようとする課題］ところで、このブロック符号化により符号化された画
像データを記録媒体から再生する場合、画素ブロック単
位で復元が不能になることが多い。これは例えば、上述
の最大値、最小値などのデータや、各画素ブロックの画
面上の位置を示すアドレスデータ等に誤りが発生する
と、ブロック内の全ての画素が復元不能になるからであ
る。そのため、画面上で復元できない領域がどうしても
広くなってしまう。

従って、このようにブロック符号化された画像データ
を記録媒体から再生するに際して第６図の再生回路で補
間を行なおうとすると、画面上の同一位置が長い期間再
生されない可能性が高くなり、画質の劣化を招く。特
に、記録時と異なる速度で再生する場合には、この原因
による画質劣化の発生が頻繁になってしまう。

そこで本発明は、ブロック符号化された画像信号を再
生するに際し、復元可能なブロックの存在に伴う画質劣
化を最小限に抑え得る画像再生装置を提示することを目
的とする。

［課題を解決するための手段］本発明に係る画像再生装置は、それぞれ複数画素から
なる複数のブロックに分割され、前記ブロック単位で符
号化された画像信号を再生する再生手段と、前記再生画
像信号中のエラーを訂正するエラー訂正手段と、前記再
生画像信号を前記ブロック単位で復号する復号手段と、
前記エラー訂正手段により訂正不能なエラーを含むブロ
ックの周囲のブロックの画像信号を演算することにより
補間画像信号を生成し、前記補間画像信号を用いて前記
訂正不能エラーを含むブロックを補間する補間手段とを
備えることを特徴とする。

［作用］上記手段により、再生不能ブロックを画面内で良好に
補間することができ、再生不能ブロックによる著しい画
質劣化を防ぐことができる。また、周囲ブロックの画素
により画素単位で補間するので、極めて自然な再生画像
を得ることができる。

［実施例］以下、図面を参照して本発明の実施例を説明する。

第１図は本発明の一実施例の構成ブロック図を示す。
第６図と同じ構成要素には同じ符号を付してある。15は
ECC回路14からのエラーフラグに基づいて各画素ブロッ
クが復元可能か否かを示すブロックエラーフラグを発生
するブロックエラー検出回路である。本実施例の再生装
置で再生する１ブロック分のデータフォーマットを第２
図に示す。第２図において、syncはシンクコード、IDは
ブロックアドレスデータを含む付加コード、minは最小
値、maxは最大値、d1〜d9は各画素の量子化コードを示
す。ブロックエラー検出回路15はECC回路14からのエラ
ーフラグがID,min,maxの何れかについて立っていれば、
そのブロックが再生不能であることを示すブロックエラ
ーフラグを立てる。

データ分離回路16はECC回路14からのデータを受け、
ブロックアドレスデータをメモリ制御回路21に、画像デ
ータをブロック復号回路17に夫々印加する。ブロック復
号回路17は、ブロック単位で復号画素データを出力す
る。メモリ制御回路21はデータ分離回路16からのブロッ
クアドレスデータに基づいてフレームメモリ18への各画
素ブロックの復号画素のデータの書込アドレスを決定す
ると共に、ブロックエラー検出回路15の出力するブロッ
クエラーフラグにより該当するブロックの復号画素デー
タをフレームメモリ18に書き込むか否かを決定する。

フレームメモリ18からはブロック単位でラスター走査
順に各フレームの画像が読み出されるが、この時復元不
能であった画素ブロックについては過去の画面の復元画
素データが出力される。

ブロックエラー検出回路15からのブロックエラーフラ
グはフラグメモリ26にも供給される。アドレス制御回路
24はデータ分離回路16からのブロックアドレスデータに
従い、このブロックエラーフラグのフラグメモリ26への
書込アドレスを決定する。フラグメモリ26は各エラーフ
ラグをフレームメモリ18からの読み出し順に従って読み
出し、バッファ（BF）28によりフレームメモリ18からの
データとタイミングを合致させる。但し、本実施例では
後段の補間回路との関係で、フレームメモリの出力する
ブロックの１つ上に位置するブロックについてのエラー
フラグをBF28が出力するように構成されている。

フレームメモリ18から出力された画像データはフレー
ム内補間を受けるのであるが、本実施例によるフレーム
内（ブロック間）補間について第３図、第４図を用いて
説明する。第３図は本実施例におけるブロック間線形平
均補間法を示す。今B_i,jが再生不能ブロッであり、その
近隣の４つのブロックB_i-1,j，B_i+1,j，B_i,j-1，B_i,j+1
は再生可能ブロックである。各ブロックは３×３（＝
９）個の画素を有する。各ブロックにおける画素を、ブ
ロックの左上を基準にp_n,m（ｎ＝１〜３、ｍ＝１〜３）
とする。先ず、再生不能ブロックB_i,jの再生不能画素
を、その上下の再生可能ブロックB_i,j-1，B_i,j+1の隣接
画素データで線形平均補間処理を行なう。即ち再生可能
ブロックB_i,j-1の代表値として画素p_3,1を選択し、再生
可能ブロックB_i,j+1の代表値として画素p_1,1を選択す
る。第４図に示すように、この選択された２つの代表値
により、線形平均補間に従い再生不能ブロックB_i,jの第
１列の画素の補間データを形成する。同様にして、再生
不能ブロックB_i,jの第２列及び第３列の画素の補間デー
タを形成する。

第１図に戻り、第３図、第４図に示したごとき補間を
実現する回路構成を説明する。30,36は３画素分の容量
を持ち、各画素のデータを順次シフトする構成のシフト
レジスタである。32,34は遅延回路（DL）であり、DL32
がブロックB_i,jの読み出しを開始するタイミングでSL30
にブロックB_i,j-1の画素p_3,1，p_3,2，p_3,3が格納され、
SL36にブロックB_i,j+1の画素p_1,1，p_1,2，p_1,3が格納さ
れるように遅延時間が設定されている。

DL32がブロックB_i,jの読み出しを開始するタイミング
でROM40はSL30,36に格納されている６つの画素データに
よって決められる９つの画素データを同時に読み出すテ
ーブルであり、出力される９つの画素データは第３図の
考え方に従い上記の６つの画素を使って線形補間した１
ブロック分の画素データである。これらの画素データは
パラレルシリアル（P/S）変換器42で１画素づつ順次に
読み出され、ブロックB_i,jの各画素データがDL32が出力
されスイッチ44のＡ側に供給されるタイミングでスイッ
チ44のＢ側に供給される。この時、BF28からはブロック
B_i,jのブロックエラーフラグが出力されており、このブ
ロックB_i,jが再生可能な場合にはスイッチをＡ側に、再
生不能な場合にはＢ側に接続させる。

これによってスイッチ44からは再生不能ブロックにつ
いてブロック間で線形補間されたデータと置換された画
像信号がブロック単位で出力される。走査変換器46はブ
ロック単位の画像信号をラスター走査順に読み出し、出
力端子22から出力する。

上述の第１図の実施例では、再生不能と判定されたブ
ロックを再生可能な画素の内最も近接した画素でフレー
ム内線形補間しているので、画面上の同一の画素が長期
間再生できない場合にも自然な再生画像を得る。第１図
では、再生不能ブロックを全て線形補間する構成とした
が、これは再生不能ブロックの数があまりに数多くなっ
た場合好ましくない。そこで、再生不能ブロックに対し
画面上で上下に位置するブロックが再生可能な場合のみ
スイッチ44をＢ側に接続する構成とすることも可能であ
る。この場合、縦方向に連続して再生不能画素が発生し
た場合には、過去の画面の同一位置の画素ブロックのデ
ータが出力されることになる。

第１図の実施例の補間回路の他の構成例を第５図に示
す。第５図で、60は第１図フレームメモリ18から画像デ
ータがブロック単位で供給される端子、66はBF28からの
ブロックエラーフラグが入力される端子である。但し、
後述するように、DL32がブロックB_i,jの出力を行なって
いる時、端子66にはB_i,j+2に対するブロックエラーフラ
グが供給されるようBF28が作用するものとする。

本例では画面の縦方向に連続する２つの画素ブロック
が再生不能であっても上述のごときブロック間線形補間
が行なえるよう構成されている。例えば、ブロックB_i,j
及びB_i,j+1が再生不能な場合、ブロックB_i,j-1の画素p
_3,1とブロックB_i,j+2の画素p_1,1によりB_i,j及びB_i,j+1
の第１列の画素を線形補間により形成し、同様にブロッ
クB_i,j-1の画素p_3,2，p_3,3とブロックB_i,j+2の画素
p_1,2，p_1,3とで第２列、第３列の補間画素を形成する。

DL64はDL32がブロックB_i,jのデータの出力を開始する
タイミングでSL62がブロックB_i,j+2の画素p_1,1，p_1,2，
p_1,3を出力するように遅延時間が設定されている。ROM5
6はSL62の出力する３つの画素とSL36の出力する３つの
画素により２ブロック分の線形補間画素を出力し、先行
するブロックの９つの補間画素をP/S変換器50に、後の
ブロックの９つの補間画素をP/S変換器52に供給する。
また、第１図のROM40と同様にSL36からの３つの画素とS
L30からの３つの画素により１ブロック分の補間画素をP
/S変換器42に供給する。これによってDL32がブロックB_i
を画素を出力するタイミングでP/S変換器42,50、DL54は
夫々ブロックB_iの異なる線形補間データを出力する。

DL32がブロックB_i,jの画素データを出力するタイミン
グで、端子66、DL68、DL70、DL72、DL74からは夫々ブロ
ックB_i,j+2，B_i,j+1，B_i,j，B_i,j-1，B_i,j-2のブロック
エラーフラグa,b,c,d,eが出力され、ROM76にはこれらの
フラグa,b,c,d,eに基づきデータ・セレクタ58を制御す
るための２ビットのデータを出力する。

ROM76の出力信号により、データセレクタ58はフラグ
ｃが“1"（再生不能に対応）で且つ、b,dが共に“0"の
時に入力Ｂを出力する。また、フラグc,dが“1"で且つ
b,eが“0"の時には入力Ｃを出力し、フラグb,cが“1"で
且つa,dが“0"の時には入力Ｄを出力する。そしてそれ
以外の場合には入力Ａを出力する。こうして、端子78か
ら再生不能ブロックが縦方向に２つまで連続してもブロ
ック間補間データが後段の走査変換器46に供給されるこ
とになる。

上述のごとき補間回路によれば、第１図の実施例と同
様の効果以外により多くの再生不能ブロックが発生した
場合でも良好な補間が行えるようになった。そのため、
記録時と異なる速度で再生を行なう場合にも適してい
る。

以上では、線形平均補間をするに際して、上下に位置
する再生可能ブロックの隣接画素データを使用したが、
勿論、左右に位置する再生可能ブロックの画素データを
使用してもよい。再生可能ブロックの画素データから画
像のエッジ部分を検出し、そのエッジの状況に応じて補
間のための基準データを上下、左右又は斜め方向の画素
データから選択するようにしてもよい。更には、一次元
線形補間で説明したが、非線形補間、二次元補間などの
各種の補間方法を採用し得ることはいうまでもない。

［発明の効果］以上の説明から容易に理解できるように、本発明によ
れば、極めて簡単な構成で再生不能ブロックの各画素デ
ータを自然に補間でき、従って再生時に極度の画質ボケ
や輪郭部の劣化が生じず良好な再生画像を得ることがで
きる。

【図面の簡単な説明】

第１図は本発明の一実施例の構成ブロック図、第２図は
第１図の装置によって再生される信号のデータ・フォー
マット、第３図は第１図中の補間動作の説明図、第４図
は線形平均補間の説明図、第５図は第１図の補間回路の
他の構成例を示す図、第６図は従来の再生装置の構成図
である。 15:ブロックエラー検出回路、17:ブロック復号回路、1
8:フレームメモリ、26:フラグメモリ、30,36,62:シフト
レジスタ、32,34,64:遅延回路、42,50,52:パラレルシリ
アル変換回路、44:スイッチ、58:データセレクタ

Claims

(57)【特許請求の範囲】

【請求項１】それぞれ複数画素からなる複数のブロック
に分割され、前記ブロック単位で符号化された画像信号
を再生する再生手段と、前記再生画像信号中のエラーを訂正するエラー訂正手段
と、前記再生画像信号を前記ブロック単位で復号する復号手
段と、前記エラー訂正手段により訂正不能なエラーを含むブロ
ックの周囲のブロックの画像信号を演算することにより
補間画像信号を生成し、前記補間画像信号を用いて前記
訂正不能エラーを含むブロックを補間する補間手段とを備えることを特徴とする画像再生装置。
【請求項２】前記補間手段は、前記訂正不能エラーを含
むブロックの周囲の複数のブロックがそれぞれ訂正不能
なエラーを含むか否かを判別し、この判別結果に基づい
て前記補間画像信号の生成に用いる画像信号を選択する
ことを特徴とする特許請求の範囲第（１）項に記載の画
像再生装置。