JP3496885B2 - ディジタルビデオ信号の記録装置 - Google Patents

Description

【発明の詳細な説明】 【０００１】 【産業上の利用分野】この発明は、高能率符号化として
例えばＤＣＴを使用するディジタルビデオ信号の記録装
置に関する。 【０００２】 【従来の技術】ディジタルビデオ信号を例えば回転ヘッ
ドにより磁気テープに記録するディジタルＶＴＲが知ら
れている。ディジタルビデオ信号の情報量が多いので、
その伝送データ量を圧縮するための高能率符号化が採用
されることが多い。種々の高能率符号化の中でも、ＤＣ
Ｔ（Discrete Cosine Transform)の実用化が進んでい
る。 【０００３】ＤＣＴは、１フレームの画像を例えば（８
×８）のブロック構造に変換し、このブロックを直交変
換の一種であるコサイン変換処理するものである。その
結果、（８×８）の係数データが発生する。このような
係数データは、ランレングス符号、ハフマン符号等の可
変長符号化の処理を受けてから伝送される。伝送時に
は、再生側でのデータ処理を容易とするために、符号化
出力であるコード信号を一定長のシンクブロックのデー
タエリア内に挿入し、コード信号に対して同期信号、Ｉ
Ｄ信号が付加されたシンクブロックを構成するフレーム
化がなされる。 【０００４】図１０は、ＤＣＴのような圧縮符号を使用
しない従来のディジタルＶＴＲの記録回路の構成を示
す。１１で示すＡ／Ｄ変換器によって、入力ビデオ信号
がディジタルビデオ信号に変換され、このディジタルビ
デオ信号がシャフリング回路１２に供給される。シャフ
リング回路１２は、サンプル単位でもって、データの配
列をもとのものと異ならせ、記録／再生プロセスで生じ
たエラーの影響を視覚的に目立たなくするものである。 【０００５】シャフリング回路１２の出力信号がエラー
訂正コードのエンコーダ１３に供給される。エラー訂正
符号としては、２次元的な配列のビデオデータの行方向
および列方向のそれぞれにエラー訂正符号の符号化を行
う積符号が使用される。エンコーダ１３からのビデオデ
ータおよびエラー訂正符号のパリティがシンクブロック
形成回路１４に供給される。所定量のビデオデータある
いはパリティに対して、ブロック同期信号およびＩＤ信
号が付加されることによって、１シンクブロックが構成
される。 【０００６】シンクブロックの系列の記録データがシン
クブロック形成回路１４から発生し、これがヘッドイン
ターリーブ回路１５に供給される。ヘッドインターリー
ブ回路１５は、複数の記録用ヘッド（通常、回転ヘッ
ド）に対して記録データをインターリーブして供給する
ために設けられている。一例として、一つのヘッドがク
ロッグした時には、多量の再生ビデオデータがエラーデ
ータとなり、再生画像の質が著しく劣化する。また、テ
ープ上の傷によりバーストエラーが発生した時にも、エ
ラーによって、画質がかなり劣化する。エラー訂正符号
によって訂正がなされるが、その能力を超えるエラー
は、補間処理で修整される。ヘッドインターリーブ回路
１５は、エラーによって、エラー訂正能力およびエラー
修整能力が低下することを防止するために、データの配
列を変更する。 【０００７】図１１は、従来のヘッドインターリーブの
一例を図示する。記録データは、シンクブロックが連続
し、複数のシンクブロックによっでＥＣＣブロック（積
符号の単位）が形成される。１フレームのかかる記録デ
ータが例えば２チャンネル（ＣＨ１およびＣＨ２）、２
セグメントでもって、磁気テープ上に記録される。ここ
で、チャンネルは、回転ヘッドのそれぞれと対応してい
る。すなわち、２個の回転ヘッドが同時に磁気テープを
走査して、２個の第１セグメントが形成され、次に、２
個の回転ヘッドが同時に磁気テープを走査して、２個の
第２セグメントが形成される。 【０００８】 【発明が解決しようとする課題】上述の非圧縮方式のデ
ィジタルＶＴＲにおけるシンクブロック単位で、記録デ
ータを各ヘッドに振り分けるヘッドインターリーブは、
ＤＣＴおよび可変長符号化のような圧縮符号を使用した
ディジタルＶＴＲに対して不向きである。すなわち、符
号化データは、可変長であって、符号の区切りがＥＣＣ
ブロックあるいはシンクブロックの区切りと一致しな
い。従って、シンクブロック単位でエラーでないデータ
が得られても、圧縮符号の復号ができない場合が発生す
る。 【０００９】これを解決するために、圧縮ブロックの切
れ目にＥＯＢ（end of block) を記録することも行われ
るが、オーバーヘッドが増大する欠点がある。通常は、
複数の圧縮ブロック単位で切出しのための信号を挿入す
ることがある。この場合でも、シンクブロック単位のヘ
ッドインターリーブでは、復元不可能であって、ＥＣＣ
ブロック単位のヘッドインターリーブによって、ある程
度、復元できるデータが増える。しかしながら、未だ不
十分である。 【００１０】従って、この発明の目的は、圧縮符号化で
発生した可変長の記録データに適したヘッドインターリ
ーブを行うようにしたディジタルビデオ信号の記録装置
を提供することにある。 【００１１】 【課題を解決するための】請求項１の発明は、ディジタ
ルビデオ信号を複数の回転ヘッドによって記録するよう
にしたディジタルビデオ信号の記録装置において、ディ
ジタルビデオ信号をブロック単位で直交変換符号化し、
直交変換符号化出力を可変長符号により符号化する処理
と、直交変換符号化のブロック単位で、１フレーム内の
空間的な位置を元のものと異ならせるシャフリング処理
とを行う符号化回路およびシャフリング回路と、符号化
回路およびシャフリング回路の出力を２次元配列に配置
し、２次元配列に対して積符号のエラー訂正符号化を行
うエラー訂正符号化回路と、エラー訂正符号化回路の所
定長のデータに対して同期信号を付加してシンクブロッ
クを構成する回路と、１フレーム分のデータをシンクブ
ロックの複数個が含まれるデータ単位の複数個に分割
し、複数の回転ヘッドに対して、データ単位で、記録デ
ータを振り分け、異なる回転ヘッドによって磁気テープ
上に形成された隣接するトラックのそれぞれに異なるデ
ータ単位の記録データが記録されるようにするためのヘ
ッドインターリーブ回路とを有することを特徴とするデ
ィジタルビデオ信号の記録装置である。 【００１２】 【作用】ヘッドインターリーブは、シンクブロック単位
ではなく、より大きいセグメント単位であるので、可変
長コードであっても、復号できるデータが増加し、再生
画像の画質がエラーにより影響を受けることを防止でき
る。 【００１３】 【実施例】以下、この発明の一実施例について図面を参
照して説明する。図１は、ディジタルＶＴＲの記録側に
設けられるビデオデータの処理回路の構成を示す。図１
において、１で示すＡ／Ｄ変換器によって、入力ビデオ
信号がディジタルビデオ信号に変換される。このディジ
タルビデオ信号が圧縮符号のエンコーダ２に供給され
る。圧縮符号としては、直交変換符号例えばＤＣＴを使
用できる。 【００１４】ＤＣＴの場合には、ラスター走査の順序の
ビデオデータが（８×８）のＤＣＴブロックの構造のデ
ータに変換され、変換回路によってＤＣＴ変換され、直
流分、交流分の係数データが発生する。この係数データ
が量子化回路で量子化され、さらに、ハフマン符号等の
可変長符号化がなされる。従って、図２に示すように、
ＤＣＴブロック毎に発生する係数データのデータ量が異
なっている。 【００１５】圧縮符号のエンコーダ２の出力がシャフリ
ング回路３に供給される。シャフリング回路３では、エ
ラーが集中し、画質の劣化が目立つのを防止するよう
に、例えば１フレーム内で、ＤＣＴブロックを単位とし
て、空間的な位置を元のものと異ならせる処理、すなわ
ち、シャフリングがなされる。エンコーダ２とシャフリ
ング回路３とは、その順序が図１と逆の場合も可能であ
る。 【００１６】シャフリング回路３の出力データがエラー
訂正符号のエンコーダ４に供給される。エラー訂正符号
は、図３に示すように、第１ブロックから順番に係数デ
ータを所定の大きさの２次元領域に詰め込み、その横
（行）方向に内符号の符号化を行い、その縦（列）方向
に外符号の符号化を行うものである。内符号および外符
号としては、リード・ソロモン符号等を採用できる。さ
らに、エンコーダ４の出力データがシンクブロック形成
回路５に供給される。このシンクブロック形成回路５で
は、各列のデータ（あるいは外符号のパリティ）および
内符号のパリティに対して、ブロック同期信号およびＩ
Ｄ信号が付加されて、シンクブロックが構成される。 【００１７】図４および図５は、シャフリング回路３で
なされるシャフリング処理を図示する。１フレーム内
で、ＤＣＴブロックが図４に示すように、番号付けられ
ているものとする。図５Ａは、シャフリング前の１フレ
ームのデータであって、ＤＣＴブロックの係数データが
順番に位置している。シャフリングによって、図５Ｂに
示すように、データの順序がＤＣＴブロック単位で元の
もの（図５Ａ）から変更されている。 【００１８】この実施例は、図６に示されるテープパタ
ーンが形成される２チャンネル２セグメント方式のディ
ジタルＶＴＲである。磁気テープ７には、チャンネル１
（ＣＨ１）の回転ヘッドとチャンネル２（ＣＨ２）の回
転ヘッドによって、同時に２本の斜めのトラック、すな
わち、２個のセグメントが形成される。最初に形成され
るものを第１セグメントと称する。同様に、次の走査に
よって、ＣＨ１の第２セグメントおよびＣＨ２の第２セ
グメントが形成される。 【００１９】図７は、この実施例におけるヘッドインタ
ーリーブの方法を概念的に図示する。記録データは、シ
ンクブロックが連続するものである。１フレームの記録
データ８が先頭から順番に４等分され、分割データ９
Ａ、９Ｂ、９Ｃ、９Ｄが形成される。第１の分割データ
９ＡがＣＨ１の第１セグメント（トラック）に記録さ
れ、第２の分割データ９ＢがＣＨ２の第１セグメントに
記録される。分割データ９Ｃ、９Ｄが同様に、各チャン
ネルの第２セグメントに記録される。 【００２０】図８は、かかる処理を行うためのヘッドイ
ンターリーブ回路６の一例である。シンクブロック形成
回路５からの入力データが入力レジスタ２１、２２、２
３および２４に供給される。入力レジスタ２１〜２４に
は、入力データと同期したライトクロックが共通に供給
される。入力レジスタ２１〜２４は、出力イネーブル信
号ＯＥ１＊〜ＯＥ４＊（＊は、反転を意味する）がロー
レベルの時に、出力が現れる。 【００２１】入力レジスタ２１〜２４に対してセグメン
トメモリ３１、３２、３３および３４がそれぞれ接続さ
れる。セグメントメモリ３１〜３４は、それぞれ１セグ
メント分の記録データを記憶できる容量である。これら
のセグメントメモリ３１〜３４に対して、アドレス発生
回路３５から共通のライトアドレスおよびリードアドレ
スが供給される。セグメントメモリ３１〜３４には、ラ
イト／リードを制御する制御信号ＷＰも共通に供給され
る。さらに、セグメントメモリ３１〜３４には、メモリ
を選択的にイネーブルするために、チップセレクト信号
ＣＳ１＊〜ＣＳ４＊がそれぞれ供給される。 【００２２】セグメントメモリ３１〜３４に対しては、
出力レジスタ４１、４２、４３および４４がそれぞれ接
続される。出力レジスタ４１〜４４には、リードクロッ
クが共通に供給される。出力レジスタ４１および４２に
共通に出力イネーブル信号ＯＥ５＊が供給され、出力レ
ジスタ４３および４４に共通に出力イネーブル信号ＯＥ
６＊が供給される。出力レジスタ４１および４３の出力
が第１チャンネルＣＨ１の出力データであり、出力レジ
スタ４２および４４の出力が第２チャンネルＣＨ２の出
力データである。 【００２３】図９は、図８に示すヘッドインターリーブ
回路６の動作を示すタイミングチャートである。入力レ
ジスタ２１〜２４に対する出力イネーブル信号ＯＥ１＊
〜ＯＥ４＊は、図９に示すように、１フレームを４分割
した区間で順にローレベルとされる。入力レジスタ２１
〜２４は、出力イネーブルＯＥ＊（＊は、反転を意味す
る）がローレベルの時に、入力データを出力できる。従
って、セグメントメモリ３１〜３４のそれぞれには、１
フレームの１／４の１セグメント分の記録データが供給
される。 【００２４】チップセレクト信号ＣＳ１＊〜ＣＳ４＊が
セグメントメモリ３１〜３４にそれぞれ供給されるの
で、上述の入力レジスタ２１〜２４を介された記録デー
タが順番にセグメントメモリに書込まれる。第１セグメ
ントの期間では、出力イネーブル信号ＯＥ５＊によっ
て、出力レジスタ４１および４２から記録データが出力
される。従って、１フレームの記録データの第１番目の
分割データと第２番目の分割データとがＣＨ１およびＣ
Ｈ２としてテープ上に記録される。次の第２セグメント
の期間では、出力イネーブル信号ＯＥ６＊によって、出
力レジスタ４３および４４から記録データが出力され
る。従って、１フレームの記録データの第３番目の分割
データと第４番目の分割データとがＣＨ１およびＣＨ２
としてテープ上に記録される。このように、図７に示す
ヘッドインターリーブがなされる。 【００２５】なお、この発明は、ヘッドインターリーブ
回路６に、セグメントメモリを設け、記録データの並列
化とインターリーブとを行っているが、並列化をより前
の段階、例えばシャフリング回路３で行い、シャフリン
グ用のメモリを使用してヘッドインターリーブをも行う
ようにしても良い。 【００２６】 【発明の効果】この発明によれば、ヘッドインターリー
ブの単位として、シンクブロックの複数個が含まれるデ
ータ単位が選定されるので、ヘッドインターリーブによ
って、一つの直交変換ブロックと対応して直交変換符号
化で発生した一連のコードが途中で分けられることを、
シンクブロック単位でヘッドインターリーブを行うのと
比較して少なくでき、再生データを有効に利用できる。
また、この発明では、直交変換符号化のブロックの単位
でシャフリングを行い、１画面内でエラーが集中するこ
とを防止できる。

【図面の簡単な説明】 【図１】この発明が適用されたディジタルＶＴＲの記録
データ処理回路のブロック図である。 【図２】圧縮符号化で発生したデータの説明に用いる略
線図である。 【図３】エラー訂正符号化の一例の説明に用いる略線図
である。 【図４】１フレーム内のＤＣＴブロックの位置関係を示
す略線図である。 【図５】シャフリングの説明に用いる略線図である。 【図６】磁気テープ上のトラックパターンの一例の略線
図である。 【図７】この発明によるヘッドインターリーブを概念的
に示す略線図である。 【図８】ヘッドインターリーブ回路の一例のブロック図
である。 【図９】ヘッドインターリーブ回路の動作説明のための
タイミングチャートである。 【図１０】従来のディジタルＶＴＲの記録側の構成の一
例のブロック図である。 【図１１】従来のディジタルＶＴＲのヘッドインターリ
ーブの動作説明のための略線図である。 【符号の説明】 ２ 圧縮符号のエンコーダ ３ シャフリング回路 ４ エラー訂正符号のエンコーダ ６ ヘッドインターリーブ回路

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平６−38167（ＪＰ，Ａ) 特開 平４−271070（ＪＰ，Ａ) 特開 平１−114277（ＪＰ，Ａ) 特開 平３−106189（ＪＰ，Ａ) 特開 平４−33484（ＪＰ，Ａ) 特開 平４−37293（ＪＰ，Ａ)

Claims (1)

1. (57)【特許請求の範囲】 【請求項１】 ディジタルビデオ信号を複数の回転ヘッ
   ドによって記録するようにしたディジタルビデオ信号の
   記録装置において、ディジタルビデオ信号をブロック単位で直交変換符号化
   し、直交変換符号化出力を可変長符号により符号化する
   処理と、 上記直交変換符号化のブロック単位で、１フレ
   ーム内の空間的な位置を元のものと異ならせるシャフリ
   ング処理とを行う符号化回路およびシャフリング回路
   と、上記符号化回路およびシャフリング回路の出力を２次元
   配列に配置し、上記２次元配列に対して積符号のエラー
   訂正符号化を行うエラー訂正符号化回路と、 上記エラー訂正符号化回路の所定長のデータに対して同
   期信号を付加してシンクブロックを構成する回路と、 １フレーム分のデータを上記シンクブロックの複数個が
   含まれるデータ単位の複数個に分割し、複数の回転ヘッ
   ドに対して、上記データ単位で、記録データを振り分
   け、異なる上記回転ヘッドによって磁気テープ上に形成
   された隣接するトラックのそれぞれに異なる上記データ
   単位の記録データが記録されるようにするためのヘッド
   インターリーブ回路とを有することを特徴とするディジ
   タルビデオ信号の記録装置。