JPH10512697A - プログラマブルメモリのエラー保護方法及び装置 - Google Patents

プログラマブルメモリのエラー保護方法及び装置

Info

Publication number
JPH10512697A
JPH10512697A JP9518012A JP51801297A JPH10512697A JP H10512697 A JPH10512697 A JP H10512697A JP 9518012 A JP9518012 A JP 9518012A JP 51801297 A JP51801297 A JP 51801297A JP H10512697 A JPH10512697 A JP H10512697A
Authority
JP
Japan
Prior art keywords
data
error protection
error
identifier
decoding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9518012A
Other languages
English (en)
Inventor
ルドフィカス マリヌス ヘラルダス マリア トロイゼン
コンスタント ポール マリー ヨゼフ バッヘン
Original Assignee
フィリップス エレクトロニクス ネムローゼ フェンノートシャップ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by フィリップス エレクトロニクス ネムローゼ フェンノートシャップ filed Critical フィリップス エレクトロニクス ネムローゼ フェンノートシャップ
Publication of JPH10512697A publication Critical patent/JPH10512697A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1044Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices with specific ECC/EDC distribution
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/18Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1806Pulse code modulation systems for audio signals
    • G11B20/1813Pulse code modulation systems for audio signals by adding special bits or symbols to the coded information

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Detection And Correction Of Errors (AREA)
  • Error Detection And Correction (AREA)

Abstract

(57)【要約】 データをエラー保護して記憶するに当たり、データを、符号化されたデータに対するエラー保護コードによって符号化するとともに、媒体に記憶させる。次いで、データを再び読み出し、これを、符号化されたデータと比較する。記憶されたデータと符号化されたデータとの間の特定の不一致を見つけると、不一致識別子を形成し、これを、上記エラー保護コードによってエラー保護するために記憶されたデータとともに記憶させる。

Description

【発明の詳細な説明】 プログラマブルメモリのエラー保護方法及び装置発明の背景 本発明は、データのエラー保護符号化を行うデータのエラー保護符号化方法で あって、 − 符号化されたデータに対するエラー保護コードによって前記データを符号化 するステップと、 − 符号化されたデータを、記憶されたデータとして媒体に記憶させるステップ と、 − 前記媒体から前記記憶されたデータを読み出すとともに、前記記憶されたデ ータを前記符号化されたデータと比較するステップとを具えるデータのエラー保 護符号化方法に関するものである。種々の早い段階の符号化構成が、米国特許出 願明細書第4,567,518 号(PHN10221)、米国特許出願明細書第08/419,483号に対応 する欧州特許出願公開明細書第437865号、米国特許出願5,467,360 号(PHN13213) 、米国特許出願明細書第08/167,266号(PHN14311)に対応する欧州特許出願公開明 細書603932号、米国特許出願明細書第08/535,155号(PHN15107)に対応する欧州特 許出願698,269 号に開示されており、これらは全て特許譲受人に譲り受けられて いる。多数の読出し形態において、書込み直後の読出しを検査する。不一致を検 出すると、同一の記憶位置又は他の記憶位置に第2の記憶が行われる。後の選択 に対する方針は種々の要因によって決定される。第1には、ハード又はソフトな 妨害の特徴によるものであり、第2には、任意にアクセス可能であり、ほぼ任意 にアクセス可能であり、又は順次の記憶の構成である。他の考えを行うことがで きる。本発明は、スペース及び時間を省略する一般的な要求を考慮した方法に関 するものである。その結果、追加して要求される記憶スペースを制限する必要が ある。それに対して、十分な第2の記憶を実行するには非常に時間がかかる。他 の考えでは、多数のアプリケーションは、デコーダを簡単にすることができる場 合には、エンコーダを複雑にすることができる。実際には、エンコーダは業務上 で 実現され、それに対して、デコーダはむしろ市販で用いられている。発明の要約 したがって、本発明の目的は特に、記憶の不一致を検出するに当たって比較的 少ない量の追加のデータを予め記憶することにより、コードのエラー保護を行う ことである。その結果、その態様の一つによれば、本発明は、 − 検出の際に、前記記憶されたデータと前記符号化されたデータとの間の特定 の不一致により、不一致識別子を発生させ、 − 前記記憶されたデータに関連する前記不一致識別子を、記憶された識別子と して記憶して、前記エラー保護コードによって提供されたエラー保護を行うこと を特徴とするものである。多くのケースでは、識別子は、少量の冗長を発生させ る小サイズのアイテムである。本発明の要旨は、最初の書込み動作が妨害又は不 作動を被るおそれがあるということである。さらに、その後の読出しの際に、ハ ードウェア若しくは媒体の経年変化又は追加の妨害によって状況が悪化するおそ れがある。このような場合、コードは少なくとも幾つかの追加の保護機能を有す る。この際、不一致識別子を用いてエラーの一部を示し、その結果、このような 他のエラーに関するエラー保護を行うことができる。原理的には、後の保護を検 出及び訂正とすることができる。 好適には、不一致が検出されない場合、ダミー識別子を記憶させる。これによ り、復号化の際に、システムに対して予測される基準デコーダを用いることがで きる。 好適には、前記エラー保護コードをブロックコードとする。後に説明するよう に、これにより、簡単な符号化手順及び簡単な復号化手順を行うことができる。 しかしながら、例えば重畳コードに基づく非ブロック符号化形態も容易である。 マトリックスメモリの場合の重畳タイプの符号化の開示として、本譲受人による 米国特許出願明細書第5,022,031 号(PHN12232)を参照すればよい。線 形な媒体に用いられる重畳タイプのコードは、本譲受人による米国特許出願明細 書第4,395,768 号(PHN9079)に記載されている。両明細書は、符号化及 び復号化を記載している。 また、本発明は、データのエラー保護符号化を行うデータのエラー保護符号化 装置であって、 − データを符号化するエラー保護エンコーダと、 − 前記データを記憶させる記憶手段と、 − 記憶されたデータとして前記記憶手段に符号化データを書き込むとともにそ の記憶されたデータを媒体から読み出す記憶アクセス手段と、 − 前記符号化されたデータと前記記憶されたデータとを比較するために前記記 憶アクセス手段に接続した比較手段とを具えるデータのエラー保護符号化装置に おいて、 前記記憶されたデータと前記符号化されたデータとの間の特定の不一致によっ て前記記憶アクセス手段に対して表示する不一致識別子を発生させることの検出 を制御するために、前記比較手段に続く第2の符号化手段と、前記記憶されたデ ータに対する追加のエラー保護としての記憶された識別子として、前記記憶され たデータとともに前記不一致識別子を記憶させる手段とを具えることを特徴とす るデータのエラー保護符号化装置に関するものである。この種の装置を、本発明 の概念から開始するとともに基本的なハードウェアを用いることにより直接実現 することができる。 また、本発明は、既に説明したようにして符号化されたデータを復号化するに 当たり、前記符号化されたデータを読み出し及び復号化するステップと、このよ うに達成される正確な復号化データに応じて前記復号化されたデータをユーザに 送信するステップと、前記不一致識別子の制御下で前記符号化されたデータを訂 正可能なデータに訂正するステップと、前記訂正可能なデータを正確に復号化し て、正確に復号化されたデータをユーザに送信する復号化ステップとを具えるこ とを特徴とするデータ復号化方法に関するものである。特定の符号化形態により 、特に簡単な復号化ストラテジを実現することができる。 また、既に説明したようにして符号化されたデータを復号化するデータ復号化 装置であって、前記符号化データを読み出すとともに復号化する媒体アクセス手 段と、前記復号化されたデータをユーザに送信するために復号化されたデータを 正確に検出する、前記アクセス手段に続く検出手段と、前記符号化されたデータ とともに記憶された不一致識別子にアクセスする検出/訂正手段とを具え、前記 不一致識別子の制御下で前記符号化されたデータを訂正可能なデータに補正し、 前記復号化を、ユーザに送信するために前記訂正可能なデータを正確に復号化す る前記検出/訂正手段によって行うようにしたことを特徴とするデータ復号化装 置に関するものである。比較的強固な保護レベルを十分利用することができるよ うにするために、基本的なデコーダで十分である。 また、本発明は、以前に説明した方法によって発生させた符号化データを記憶 した記憶媒体であって、各々が符号化されたデータユニットの記憶を収容する複 数の単一サイズの記憶位置及び関連の不一致識別子を有し、この記憶媒体によっ て位置にアクセスすることができるようにしたことを特徴とする記憶媒体に関す るものである。媒体を、特に、EEPROM又は同様なメモリタイプのマトリッ クス配置のような種々の形態で実現することができる。他の実現では線形記憶フ ォーマットを用いる。 本発明の他の好適な態様を従属請求の範囲に引用する。図面の簡単な説明 本発明のこれら及び他の態様を、後に説明する実施の形態及び添付図面を参照 して詳細に説明する。 図1は、本発明による符号化装置の一般的なブロック図である。 図2は、本発明による復号化装置の一般的なブロック図である。 図3は、用いられる特定の符号化形態である。 好適な実施の形態の詳細な説明 図1は、本発明による符号化装置の一般的なブロック図を示す。記憶すべきデ ータは、中央処理及び制御装置22の相互接続部20に沿って受信される。この 装置はエラー保護コードを実行する。このように形成された符号化データを、レ ジスタ24及び28に示す。レジスタ28を、マトリックスメモリ34にインタ フェースする読出し/書込みバッファ30に対して双方向に接続する。データ受 信に関連して、マトリックスメモリ34は、行アドレス指定機構38においてラ イン42に沿って行アドレスを受信する。さらに、読出し/書込みバッファ30 は書込み制御信号を受信して、レジスタ28の内容を、このようにアドレス指定 された行に書き込む。検査のために、同一行を読出しモードでもう一度アドレス 指定し、読み出されたデータをレジスタ28に書き込んで、レジスタの旧データ に上書きする。次いで、比較装置26は、中央処理及び制御装置22からのライ ン50のイネーブル信号の制御下で、レジスタ24の内容とレジスタ28の内容 とを比較する。同一である場合には、装置26は、双方向接続部50上で「準備 」信号を中央処理及び制御装置22に送信して、次の記憶行の記憶の準備ができ るようにする。同一でない場合には、コンパレータ26は、それらの相違から不 一致識別子を発生させ、信号「記憶不一致識別子」を中央処理及び制御装置22 に送信する。不一致識別子を、ライン44を介して書込みバッファ32に送る。 ライン42の信号及びライン40の制御信号の制御下で、不一致識別子は、特に それを収容するマトリックスメモリの部分36に記憶させる。不一致識別子を符 号化する方法を後に説明する。全て零のような特定のダミー値は、記憶されたデ ータと符号化されたデータとの間で信号識別することができる。その後、システ ムは次のメモリ行を記憶する準備をする。簡潔のために、記憶サイクルの構成及 びタイミングを詳細に説明しない。メモリを、EPROM又はEEPROMだけ でなく、ヒューズプログラマブルメモリとすることもでき、S−RAMでも十分 作動させることができる。不一致識別子は、特別な不一致ビットの位置、例えば ワード内の最低ランクのビットを表すことができるが、他の解決も可能である。 不一致識別子は、原理的に一つより多い不一致ビットを表すことができる。 図2は、本発明による復号化装置の一般的なブロック図である。ブロック80 は、図示しない外部エンティティによる要求に応じて読出し制御を実行する。先 ず、行アドレスデコーダ82は、行アドレス信号、必要なタイミング信号、及び 読出し可能信号を受信する。読み出された情報は、バッファ90を介して標準デ コーダ92に送られる。デコーダのデータ出力部98は、ライン94の復号化さ れていないエラー状況を信号送信する場合には、訂正可能であるとき、すなわち 許容されるときには、訂正されたデータを発生させる。その後送信された信号を 受信し又は開始直後に、記憶部86から読み出された不一致識別子は、デコーダ 88で復号化される。不一致識別子が信頼できないデータを表す場合、これをラ イン95を介してユーザに信号送信する。その後、復号化によってエラービット の位置が明らかになると、この位置がバッファ90に送られる。このバッファ9 0に、記憶部84に記憶されたエラー保護データ部から受信した関連のビットを 反転するインバータ機能を設ける。このように訂正された情報は、一般的には部 分84から受信した情報を訂正することができる標準デコーダ92に帰還される 。ライン102は、同期信号をデコーダ92及びユーザに伝送する。簡潔のため に、他の制御信号及びイネーブル信号を無視する。 既に説明した復号化の原理は、本発明によってダブルビットエラー訂正を行う ことができるシングルエラー訂正のダブルエラー検出距離4コードに基づくもの である。疑わしい位置を指摘する偶数距離コードの構成それ自体は、1995年 にスウェーデンのEng.,Linkoeping UniversityのPh.D.Thesis,DeptによるP.Lars onの44〜46ページの“Codes for Correction of Localized Errors”に記載 されている。1994年12月にオランダのVeldhoven で刊行された同一の著者 による刊行物の30ページには、Proc.EIDMA Winter Meeting on Coding Theory ,Information theory,and Cryptologyが記載されている。本発明の符号化及び 復号化ストラテジは、これら文献には開示されていない。 図3は、本発明に用いられる特定の符号化形態を示す。ここで、シングルビッ トエラー訂正のダブルビットエラー検出[30,24,4]ハミングビットコー ドを、エラー保護コードとして用いる。ここで、ブロック60は24個のユーザ ビットを含む。ブロック76は6個の冗長ビットを含む。当然、5ビットは、単 一ビットエラー訂正を行うのに十分である。6番目のビットは、距離4に対応す る同時的なシングルビットエラー訂正及びダブルビットエラー保護のレベルに合 わせる。実際には、距離4でトリプルビットエラー検出をすることができる。ラ イン64〜74は、次のような6個のパリティビットの形成を示す。ライン64 に点で示したように、6番目のパリティビットを全ビットの偶数パリティによっ て発生させる。5番目のパリティビットを、全ての奇数番号のビットの偶数パリ ティによって発生させる、等々。これまで示したコードは従来既知である。 ここで、最初に書き込んだ直後に読み出す際にシングルビットエラーを見つけ ると、そのランクは、部分62の5個の残りのビットに記憶される。ランクを、 00001から11110(HEX 1E)まで符号化することができる。エラ ーが存在しないことを、ダミー識別子(00000)によって表すことができる 。 二つのエラーを見つけた場合、最初のエラーのランクを不一致識別子によって表 す。三つ以上のエラーを見つけた場合、URDコード11111(1F)を記憶 し、信頼できないデータ(UnReliable Data)を信号送信する。 読み出した後、基準復号化がこの特別のコードに対して先ず行われる。復号化 が成功すると、再構成されたデータがユーザに利用できる。エラーの量が非常に 多い場合、一般に、不正確な結果が信号送信される。起こりえない状況では、エ ラーが、他のコードワードのエラーの多いデータワード、すなわち他のコードワ ードに対して訂正可能なデータワードに写像することができる。 不正確なものが検出されると、不正確識別子が検査されて、最初の書込みの対 して元々検出されたエラーを見つける。以下のコードを見つけることができる。 1.URDコード真:書込みの際の三つ以上のエラー 2.不一致識別子:一つ後の書込みの際の一つのエラー 3.ダミー識別子:二つ後の書込みの際のエラー無し 4.不一致識別子:書込みの際の二つのエラー 5.不一致識別子:一つ後の書込みの際の二つのエラー 6.不一致識別子:二つ後の書込みの際の一つのエラー これら六つの場合の結果は以下の通りである。ケース1の結果、記憶されたデ ータは既に訂正できず、信頼できない信号がユーザに送信される。ケース2の場 合、元のエラーが直接指摘される。その反転後、復号化は正確なデータを表す。 ケース3の場合、不一致識別子のアクセス後の復号化も、二つの訂正できないビ ットエラーの存在を正確に信号送信することができる。ケース4は、ケース2と 同様な結果を生じる:一つのエラーが不一致識別子によって反転される。その後 、第2のエラーは訂正可能となる。ケース5及び6は訂正不可能であるだけでな く、この場合、不一致識別子によって識別されたビットエラーの反転後、二つの ビットエラーの存在を正確に信号送信することができる。全てのケースにおいて 、楽観的な考えが保持される。例えば、最後のケースでは、三つ後のエラーによ って、訂正されたワードを誘導してもよく、又はしなくてもよい。訂正又は検出 さえも保証されない。上記ケースの場合、後のエラーは符号化データで生じると 考えられる。それに対して、不一致識別子は、追加のエラーを具えることができ る。一 般に、これにより、エラーのある不一致の位置を指摘することができる。復号化 の結果は、符号化データの初期のエラーの存在に依存する。無しの場合、全訂正 が達成される。一つの場合、二つのエラーが検出される。他の可能性はこの場合 明らかである。 用いられる符号化形態は、距離4コードの特性により特に好適である。第1に 、エラー保護力が比較的強い。第2に、復号化が非常に簡単となる。その理由は 、不一致識別子が反転により簡単な一つのエラーの訂正を制御することができる からである。例えば、従来の[35,24,5]コードは二つのエラーを訂正す ることもできるが、非常に複雑なデコーダを必要とする。後者のコードの唯一の 利点は、二つのエラーを任意の瞬時に発生させることができることである。本発 明によれば、二つのエラーを訂正できるようにするには、最初の書込みの際に一 つのエラーが生じることが要求される。しかしながら、実際には、これは不都合 でない。その理由は、特にEEPROMなどのマトリックスメモリの状況では、 エラーの大部分が書込み動作の際に生じる。さらに、本発明は、少なくとも一つ のエラーが元の書込み段階で生じる場合、(一つの元の書込みエラーを含む)三 つのエラー検出を保証する。 非常に容易な構成は次の通りである。読み出し中に見つけられたエラーの位置 を末尾で指摘し、末尾全体に亘ってパリティビットを加えて奇数パリティを獲得 する。その後、読出し時に末尾が奇数重み付けを有する場合、末尾に留意するこ となく元のエラー保護コードが用いられる。しかしながら、末尾が偶数重み付け を有する場合、指摘されるビットが反転され、元のエラー保護コードが、そのよ うに修正された情報上で用いられる。 同様にして、リードソロモンコードを用いることができる。例えば、24バイ トのユーザワードを用いて、加算する4バイトがダブルバイトエラー訂正機能を 提供する。この際、符号化直後に読み出される際、記憶が一つ以上のエラーバイ トを有することを見つけ、その最初の二つの順序が不一致識別子として記憶され る。これにより、後段のデコーダは、二消去の一つのエラーストラテジを直接実 行することができる。用いられるハードウェアがバイトに適合させたものである 場合、通常、バイトの形態で各エラーのあるバイトの順序を記憶するのが好適で ある。しかしながら、これは必須ではない。説明したような状況では、消去は一 般的に基準訂正手順によって行われる。その理由は、この場合1ビット反転技術 が不可能だからである。実際、消去を、エラーのあるバイトの任意のビットエラ ーパターンによって行うことができる。特に、リード−ソロモンコードに対して 考えられる手順を、任意のコード距離に対して好適に用いることができる。この 場合も、不一致識別子が、リード−ソロモンコードの符号を発生させる追加の距 離に置き代わる場合に比べて非常に簡単になる。

Claims (1)

  1. 【特許請求の範囲】 1.データのエラー保護符号化を行うデータのエラー保護符号化方法であって、 − 符号化されたデータに対するエラー保護コードによって前記データを符号 化するステップと、 − 符号化されたデータを、記憶されたデータとして媒体に記憶させるステッ プと、 − 前記媒体から前記記憶されたデータを読み出すとともに、前記記憶された データを前記符号化されたデータと比較するステップとを具えるデータのエラー 保護符号化方法において、 − 検出の際に、前記記憶されたデータと前記符号化されたデータとの間の特 定の不一致により、不一致識別子を発生させ、 − 前記記憶されたデータに関連する前記不一致識別子を、記憶された識別子 として記憶して、前記エラー保護コードによって提供されたエラー保護を行うこ とを特徴とするデータのエラー保護符号化方法。 2.不一致が検出されない場合、ダミー識別子を記憶させることを特徴とする請 求の範囲1記載のデータのエラー保護符号化方法。 3.前記不一致識別子によって識別されたような不一致は、前記エラー保護コー ドのエラー保護機能の範囲内にあることを特徴とする請求の範囲1又は2記載の データのエラー保護符号化方法。 4.前記エラー保護コードをブロックコードとすることを特徴とする請求の範囲 1,2又は3記載のデータのエラー保護符号化方法。 5.前記エラー保護コードをビットエラー訂正コードとし、前記不一致識別子を ビットエラー識別子とすることを特徴とする請求の範囲1から4のうちのいずれ かに記載のデータのエラー保護符号化方法。 6.前記エラー訂正コードを、ハミングコード又はリード−ソロモンコードとす ることを特徴とする請求の範囲1から5のうちのいずれかに記載のデータのエラ ー保護符号化方法。 7.前記媒体を読出し専用媒体とすることを特徴とする請求の範囲1から6のう ちのいずれかに記載のデータのエラー保護符号化方法。 8.前記媒体をマトリックスで構成することを特徴とする請求の範囲7記載のデ ータのエラー保護符号化方法。 9.データのエラー保護符号化を行うデータのエラー保護符号化装置であって、 − データを符号化するエラー保護エンコーダと、 − 前記データを記憶させる記憶手段と、 − 記憶されたデータとして前記記憶手段に符号化データを書き込むとともに 、その記憶されたデータを媒体から読み出す記憶アクセス手段と、 − 前記符号化されたデータと前記記憶されたデータとを比較するために、前 記記憶アクセス手段に接続した比較手段とを具えるデータのエラー保護符号化装 置において、 前記記憶されたデータと前記符号化されたデータとの間の特定の不一致によ って、前記記憶アクセス手段に対して表示する不一致識別子を発生させることの 検出を制御するために、前記比較手段に続く第2の符号化手段と、前記記憶され たデータに対する追加のエラー保護としての記憶された識別子として、前記記憶 されたデータとともに前記不一致識別子を記憶させる手段とを具えることを特徴 とするデータのエラー保護符号化装置。 10.前記媒体を読出し専用媒体としたことを特徴とする請求の範囲9記載のデー タのエラー保護符号化装置。 11.前記媒体をマトリックス構成にしたことを特徴とする請求の範囲10記載の データのエラー保護符号化装置。 12.請求の範囲1から8のうちのいずれかに記載された方法によって符号化され たデータを復号化するに当たり、前記符号化されたデータを読み出し及び復号化 するステップと、このように達成される正確な復号化データに応じて前記復号化 されたデータをユーザに送信するステップと、前記不一致識別子の制御下で前記 符号化されたデータを訂正可能なデータに訂正するステップと、前記訂正可能な データを正確に復号化して、正確に復号化されたデータをユーザに送信する復号 化ステップとを具えることを特徴とするデータ復号化方法。 13.前記不一致識別子の信頼できないデータ値(UnReliable Data value)を検出 し、それが検出されると信頼できない信号をユーザに送信することを特徴とする 請求の範囲12記載のデータ復号化方法。 14.請求の範囲1から8のうちのいずれかに記載された方法によって符号化され たデータを復号化するデータ復号化装置であって、前記符号化データを読み出す とともに復号化する媒体アクセス手段と、前記復号化されたデータをユーザに送 信するために復号化されたデータを正確に検出する、前記アクセス手段に続く検 出手段と、前記符号化されたデータとともに記憶された不一致識別子にアクセス する検出/訂正手段とを具え、前記不一致識別子の制御下で前記符号化されたデ ータを訂正可能なデータに補正し、前記復号化を、ユーザに送信するために前記 訂正可能なデータを正確に復号化する前記検出/訂正手段によって行うようにし たことを特徴とするデータ復号化装置。 15.前記検出手段は、信頼できない信号をユーザに送信する前記不一致識別子の 信頼できないデータ値(UnReliable Dat v alue)によって制御される信頼できな いデータ出力部(UnReliable Data output)を有することを特徴とする請求の範囲 14記載のデータ復号化装置。 16.請求の範囲14又は15に記載された装置にインタフェースするために、請 求の範囲1から8のうちのいずれかに記載された方法によって発生させた符号化 データを記憶した記憶媒体であって、各々が符号化されたデータユニットの記憶 を収容する複数の単一サイズの記憶位置及び関連の不一致識別子を有し、この記 憶媒体によって位置にアクセスすることができるようにしたことを特徴とする記 憶媒体。
JP9518012A 1995-11-10 1996-10-30 プログラマブルメモリのエラー保護方法及び装置 Pending JPH10512697A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
NL95203072.4 1995-11-10
EP95203072 1995-11-10
PCT/IB1996/001164 WO1997017655A1 (en) 1995-11-10 1996-10-30 Method and device for error protection of programmable memories

Publications (1)

Publication Number Publication Date
JPH10512697A true JPH10512697A (ja) 1998-12-02

Family

ID=8220823

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9518012A Pending JPH10512697A (ja) 1995-11-10 1996-10-30 プログラマブルメモリのエラー保護方法及び装置

Country Status (6)

Country Link
US (1) US5896397A (ja)
EP (1) EP0803094B1 (ja)
JP (1) JPH10512697A (ja)
KR (1) KR100715878B1 (ja)
DE (1) DE69619359T2 (ja)
WO (1) WO1997017655A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3094957B2 (ja) * 1997-06-30 2000-10-03 日本電気株式会社 移動通信システムの上り選択サイトダイバーシチにおける無線基地局受信データ伝送システム
US7047481B2 (en) * 2001-10-26 2006-05-16 Koninklijke Philips Electronics N.V. Decoding method and decoder for Reed Solomon code
US7220233B2 (en) * 2003-04-08 2007-05-22 Flowcardia, Inc. Ultrasound catheter devices and methods
US9466301B2 (en) * 2012-11-07 2016-10-11 Kenneth John Lannes System and method for linear frequency translation, frequency compression and user selectable response time

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7804673A (nl) * 1978-05-02 1979-11-06 Philips Nv Systeem voor het overdragen van binaire informatie over een aantal kanalen.
JPS58105500A (ja) * 1981-11-23 1983-06-23 スペリ・コ−ポレ−シヨン メモリ駆動回路故障検出システム及び方法
NL8105799A (nl) * 1981-12-23 1983-07-18 Philips Nv Stelsel voor het overdragen van een televisiebeeldinformatie middels een beeldbloksgewijze tegen fouten beschermende kode, beeldvormer met inrichting voor het genereren van zo een bloksgewijs beschermende kode, en weergeeftoestel voor het onder dekodering van de kode weergeven van het televisiebeeld.
DE3319710A1 (de) * 1983-05-31 1984-12-06 Siemens AG, 1000 Berlin und 8000 München Speichersteueranordnung, insbesondere fuer ein fehlertolerantes fernsprech-vermittlungssystem
NL8701996A (nl) * 1987-08-26 1989-03-16 Philips Nv Halfgeleidergeheugen voorzien van een medegeintegreerde foutkorrektie-inrichting, en geintegreerde schakeling voorzien van zo een halfgeleidergeheugen.
EP0353660B1 (de) * 1988-08-02 1996-01-10 Siemens Aktiengesellschaft Verfahren zur Fehlersicherung in Speichersystemen von Datenverarbeitungsanlagen, insbesondere Fernsprechvermittlungsanlagen
ES2103719T3 (es) * 1990-01-18 1997-10-01 Philips Electronics Nv Dispositivo de almacenamiento reversible de datos digitales sobre un medio multipista, dispositivo descodificador aparato de reproduccion de informacion para utilizar con dicho medio, y soporte de almacenamiento para utilizar con dicho dispositivo de almacenamiento, con dicho
NL9100218A (nl) * 1991-02-07 1992-09-01 Philips Nv Encodeer/decodeer-schakeling, alsmede digitaal video-systeem voorzien van de schakeling.
EP0603932B1 (en) * 1992-12-14 1998-04-08 Koninklijke Philips Electronics N.V. Method and apparatus for implementing a quasi-product code with different degrees of protection against errors

Also Published As

Publication number Publication date
EP0803094B1 (en) 2002-02-20
DE69619359T2 (de) 2002-10-24
WO1997017655A1 (en) 1997-05-15
EP0803094A1 (en) 1997-10-29
DE69619359D1 (de) 2002-03-28
KR19980701428A (ko) 1998-05-15
US5896397A (en) 1999-04-20
KR100715878B1 (ko) 2007-12-07

Similar Documents

Publication Publication Date Title
US6018817A (en) Error correcting code retrofit method and apparatus for multiple memory configurations
US8239725B2 (en) Data storage with an outer block code and a stream-based inner code
EP0332662B1 (en) Byte write error code method and apparatus
JP4071940B2 (ja) メモリ設計のための共有式誤り訂正
KR960003094B1 (ko) 프로덕트 코드를 디코딩하는 디코더 및 방법
US11646094B2 (en) Memory system with error detection
JPH11508712A (ja) ディスクドライブバッファ内のデータを保護するための方法および装置
TW201133500A (en) Semiconductor memory system having ECC circuit and method of controlling thereof
JP2003507985A (ja) 2ビット・エラーを検出し、構成要素の障害によるエラーを訂正するためのシステムおよび方法
JPS592057B2 (ja) エラ−訂正・検出方式
EP0037705A1 (en) Error correcting memory system
JP4819843B2 (ja) メモリ装置のためのeccコード生成方法
JPH10512697A (ja) プログラマブルメモリのエラー保護方法及び装置
WO2015165202A1 (zh) 一种基于汉明码存取数据的方法及集成随机存取存储器
US4244049A (en) Method and apparatus for enhancing I/O transfers in a named data processing system
JP3170145B2 (ja) メモリ制御システム
TWI708256B (zh) 記憶體裝置、記憶體控制器及其資料存取方法
US5487076A (en) Method for securing data in read-write memories in mobile data storage systems
RU2390059C2 (ru) Постоянное запоминающее устройство
JPH0756816A (ja) メモリの制御装置
KR20000020028A (ko) 플래시 메모리의 엔코딩 및 디코딩 방법
TW591670B (en) Memory device
JPS5857783B2 (ja) 誤り検出訂正方式
JPS59117000A (ja) 記憶装置
JPH0946239A (ja) 誤り訂正装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060808

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061108

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070130