JP4819843B2 - メモリ装置のためのeccコード生成方法 - Google Patents
メモリ装置のためのeccコード生成方法 Download PDFInfo
- Publication number
- JP4819843B2 JP4819843B2 JP2008137738A JP2008137738A JP4819843B2 JP 4819843 B2 JP4819843 B2 JP 4819843B2 JP 2008137738 A JP2008137738 A JP 2008137738A JP 2008137738 A JP2008137738 A JP 2008137738A JP 4819843 B2 JP4819843 B2 JP 4819843B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- ecc code
- memory device
- ecc
- spare
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 17
- 238000005516 engineering process Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 6
- 230000004044 response Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Description
41 主データ
42 予備データ
43 RS−ECCコード
50 コントローラ
51 バッファ
52 予備レジスタ
53 ECCエンジン
531 RS−ECC符号器
532 RS−ECC復号器
533 HM−ECC符号器
60 更新されたデータ
61 更新された主データ
62 更新された予備データ
63 HM−ECCコード
Claims (16)
- メモリ装置のために低レベルECCコード(誤り訂正コード)を生成する方法であって、
該メモリ装置から主データ、予備データ、及び高レベルECCコードを含むデータを受信するステップと、
該高レベルECCコードを用いて復号アルゴリズムに従って該主データと予備データとの誤りアドレスを検出するステップと、
該誤りアドレスに対応した更新メッセージを生成するステップと、
該更新メッセージに基づく一連の論理演算によって該低レベルECCコードを生成するステップと
を備え、
該低レベルECCは該メモリ装置を制御するホストによって使用され、該高レベルECCは該メモリ装置によって使用されることを特徴とする方法。 - 前記メモリ装置はフラッシュメモリ装置である請求項1に記載の方法。
- 前記メモリ装置はxD(eXtreme Digital Picture)カード、スマートメディアカード、及びメモリースティック(登録商標)カードのうちの1つである請求項1に記載の方法。
- 前記低レベルECCコードはハミングECCコードである請求項1に記載の方法。
- 前記高レベルECCコードはリード・ソロモンECCコードであり、前記復号アルゴリズムはリード・ソロモンアルゴリズムである請求項1に記載の方法。
- 前記主データと前記予備データを前記更新メッセージに基づいて更新するステップを更に備える請求項1に記載の方法。
- 前記更新された主データと前記更新された予備データはデータ誤りを含んでいない請求項6に記載の方法。
- 前記低レベルECCコードは前記更新された主データと前記更新された予備データにデータ誤りがないことを示す請求項7に記載の方法。
- メモリ装置のために低レベルECCコードを生成するコントローラであって、
該メモリ装置から主データを受信するバッファと、
該メモリ装置から予備データを受信する予備レジスタと、
ECCコードを生成するECCエンジンと
を備え、
該ECCエンジンは、
該メモリ装置から該主データ、該予備データ、及び高レベルECCコードを受信し、該高レベルECCコードを用いて復号アルゴリズムに従って該主データと該予備データとの誤りアドレスを検出し、該誤りアドレスに対応した更新メッセージを生成するECC復号器と、
該更新メッセージに基づく一連の論理演算によって該低レベルECCコードを生成するECC符号器と
を備え、
該低レベルECCは該メモリ装置を制御するホストによって使用され、該高レベルECCは該メモリ装置によって使用されることを特徴とするコントローラ。 - 前記メモリ装置はフラッシュメモリ装置である請求項9に記載のコントローラ。
- 前記メモリ装置はxD(eXtreme Digital Picture)カード、スマートメディアカード、又はメモリースティックカードである請求項9に記載のコントローラ。
- 前記低レベルECCコードはハミングECCコードである請求項9に記載のコントローラ。
- 前記高レベルECCコードはリード・ソロモンECCコードであり、前記復号アルゴリズムはリード・ソロモンアルゴリズムである請求項9に記載のコントローラ。
- 前記ECC復号器は更に前記更新メッセージを前記バッファと前記予備レジスタとに送信し、それぞれ前記主データと前記予備データとを更新する請求項9に記載のコントローラ。
- 前記更新された主データと前記更新された予備データはデータ誤りを含んでいない請求項14に記載のコントローラ。
- 前記低レベルECCコードは前記更新された主データと前記更新された予備データとに対応する請求項15に記載のコントローラ。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US97132807P | 2007-09-11 | 2007-09-11 | |
US60/971,328 | 2007-09-11 | ||
US12/103,160 US20090070655A1 (en) | 2007-09-11 | 2008-04-15 | Method for Generating an ECC Code for a Memory Device |
US12/103,160 | 2008-04-15 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009070362A JP2009070362A (ja) | 2009-04-02 |
JP4819843B2 true JP4819843B2 (ja) | 2011-11-24 |
Family
ID=40433159
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008137738A Active JP4819843B2 (ja) | 2007-09-11 | 2008-05-27 | メモリ装置のためのeccコード生成方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20090070655A1 (ja) |
JP (1) | JP4819843B2 (ja) |
CN (1) | CN101388256B (ja) |
TW (1) | TWI378463B (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI396202B (zh) * | 2008-11-14 | 2013-05-11 | Phison Electronics Corp | 錯誤校正控制器及其快閃記憶體晶片系統與錯誤校正方法 |
FR2961613B1 (fr) * | 2010-06-18 | 2012-07-27 | Commissariat Energie Atomique | Procede de protection memoire configurable contre les erreurs permanentes et transitoires et dispositif apparente |
CN102541675B (zh) * | 2010-12-23 | 2015-03-11 | 慧荣科技股份有限公司 | 提升错误更正能力的方法、记忆装置及其控制器 |
KR101979734B1 (ko) | 2012-08-07 | 2019-05-17 | 삼성전자 주식회사 | 메모리 장치의 독출 전압 제어 방법 및 이를 이용한 데이터 독출 방법 |
JP6131207B2 (ja) * | 2014-03-14 | 2017-05-17 | ウィンボンド エレクトロニクス コーポレーション | 半導体記憶装置 |
CN104978147B (zh) * | 2014-04-03 | 2018-09-07 | 光宝科技股份有限公司 | 固态储存装置及其错误更正控制方法 |
TWI550615B (zh) * | 2014-08-28 | 2016-09-21 | 群聯電子股份有限公司 | 資料存取方法、記憶體儲存裝置及記憶體控制電路單元 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3137119B2 (ja) * | 1989-06-07 | 2001-02-19 | キヤノン株式会社 | 誤り訂正装置 |
JPH1166762A (ja) * | 1997-08-08 | 1999-03-09 | Alps Electric Co Ltd | フロッピディスクシステム |
JPH11143787A (ja) * | 1997-11-06 | 1999-05-28 | Hitachi Ltd | 記録再生装置 |
JPH11212876A (ja) * | 1998-01-21 | 1999-08-06 | Sony Corp | 符号化方法およびそれを利用したメモリ装置 |
US6408408B1 (en) * | 1998-11-10 | 2002-06-18 | Samsung Electronics Co., Ltd. | Recording medium having spare area for defect management and information on defect management, and method of allocating spare area and method of managing defects |
JP2000242440A (ja) * | 1999-02-25 | 2000-09-08 | Alps Electric Co Ltd | ディスク装置 |
JP3975245B2 (ja) * | 1999-12-16 | 2007-09-12 | 株式会社ルネサステクノロジ | 記録再生装置および半導体メモリ |
JP2004086991A (ja) * | 2002-08-27 | 2004-03-18 | Renesas Technology Corp | 不揮発性記憶装置 |
JP4299558B2 (ja) * | 2003-03-17 | 2009-07-22 | 株式会社ルネサステクノロジ | 情報記憶装置および情報処理システム |
US7187602B2 (en) * | 2003-06-13 | 2007-03-06 | Infineon Technologies Aktiengesellschaft | Reducing memory failures in integrated circuits |
US7228467B2 (en) * | 2003-10-10 | 2007-06-05 | Quantum Corporation | Correcting data having more data blocks with errors than redundancy blocks |
US7392456B2 (en) * | 2004-11-23 | 2008-06-24 | Mosys, Inc. | Predictive error correction code generation facilitating high-speed byte-write in a semiconductor memory |
JP4695385B2 (ja) * | 2004-11-30 | 2011-06-08 | 株式会社東芝 | メモリカードおよびカードコントローラ |
GB2428496A (en) * | 2005-07-15 | 2007-01-31 | Global Silicon Ltd | Error correction for flash memory |
JP2007052714A (ja) * | 2005-08-19 | 2007-03-01 | Fuji Xerox Co Ltd | 情報処理システム |
US7480847B2 (en) * | 2005-08-29 | 2009-01-20 | Sun Microsystems, Inc. | Error correction code transformation technique |
US7617434B1 (en) * | 2005-12-13 | 2009-11-10 | Sprint Communications Company L.P. | Adaptive error correction |
US7712010B2 (en) * | 2006-06-15 | 2010-05-04 | International Business Machines Corporation | Systems, methods and computer program products for utilizing a spare lane for additional checkbits |
US7739576B2 (en) * | 2006-08-31 | 2010-06-15 | Micron Technology, Inc. | Variable strength ECC |
US8015473B2 (en) * | 2006-12-19 | 2011-09-06 | Intel Corporation | Method, system, and apparatus for ECC protection of small data structures |
US8006166B2 (en) * | 2007-06-12 | 2011-08-23 | Micron Technology, Inc. | Programming error correction code into a solid state memory device with varying bits per cell |
-
2008
- 2008-04-15 US US12/103,160 patent/US20090070655A1/en not_active Abandoned
- 2008-04-29 TW TW097115760A patent/TWI378463B/zh active
- 2008-05-27 JP JP2008137738A patent/JP4819843B2/ja active Active
- 2008-06-27 CN CN2008101273759A patent/CN101388256B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN101388256B (zh) | 2011-04-13 |
US20090070655A1 (en) | 2009-03-12 |
JP2009070362A (ja) | 2009-04-02 |
CN101388256A (zh) | 2009-03-18 |
TWI378463B (en) | 2012-12-01 |
TW200912941A (en) | 2009-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8458566B2 (en) | Method for performing copy back operations and flash storage device | |
US8726140B2 (en) | Dummy data padding and error code correcting memory controller, data processing method thereof, and memory system including the same | |
JP4819843B2 (ja) | メモリ装置のためのeccコード生成方法 | |
US8316280B2 (en) | Error correcting device, method of error correction thereof, and memory device and data processing system including of the same | |
US20110029716A1 (en) | System and method of recovering data in a flash storage system | |
JP2008165805A (ja) | フラッシュメモリ装置のecc制御器及びそれを含むメモリシステム | |
US11393550B2 (en) | Memory system with error detection | |
US9384144B1 (en) | Error detection using a logical address key | |
JP2008198330A (ja) | バイトマスキング動作のための半導体メモリ装置及びパリティデータ生成方法 | |
US9208027B2 (en) | Address error detection | |
US20160124803A1 (en) | Storage Device Data Access Method and Storage Device | |
US10949294B2 (en) | Method of correcting an error in a memory array in a DRAM during a read operation and a DRAM | |
US10191801B2 (en) | Error correction code management of write-once memory codes | |
CN111221746B (zh) | 数据储存系统与其相关方法 | |
US20040088497A1 (en) | Methods and apparatus for exchanging data using cyclic redundancy check codes | |
JP2009157515A (ja) | 半導体メモリコントローラおよび半導体メモリ | |
TWI575533B (zh) | 資料校正方法、記憶體控制電路單元與記憶體儲存裝置 | |
TWI335502B (en) | Flash memory system and method for controlling the same | |
KR102469809B1 (ko) | 반도체장치 | |
JP2012003569A (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
JP2005011386A (ja) | 誤り訂正装置 | |
WO2010035316A1 (ja) | メモリ制御装置およびメモリ制御方法 | |
TW202107473A (zh) | 記憶體裝置、記憶體控制器及其資料存取方法 | |
JP2010140132A (ja) | メモリシステム及びメモリコントローラ | |
JP2008140474A (ja) | 光ディスク装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110419 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110715 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110721 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110803 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110823 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110901 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140909 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4819843 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |