JP4299558B2 - 情報記憶装置および情報処理システム - Google Patents
情報記憶装置および情報処理システム Download PDFInfo
- Publication number
- JP4299558B2 JP4299558B2 JP2003072130A JP2003072130A JP4299558B2 JP 4299558 B2 JP4299558 B2 JP 4299558B2 JP 2003072130 A JP2003072130 A JP 2003072130A JP 2003072130 A JP2003072130 A JP 2003072130A JP 4299558 B2 JP4299558 B2 JP 4299558B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- storage device
- information storage
- user data
- correction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K17/00—Methods or arrangements for effecting co-operative working between equipments covered by two or more of main groups G06K1/00 - G06K15/00, e.g. automatic card files incorporating conveying and reading operations
-
- G—PHYSICS
- G07—CHECKING-DEVICES
- G07F—COIN-FREED OR LIKE APPARATUS
- G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
- G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
- G07F7/0806—Details of the card
- G07F7/0833—Card having specific functional components
- G07F7/084—Additional components relating to data transfer and storing, e.g. error detection, self-diagnosis
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1044—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices with specific ECC/EDC distribution
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
- G06Q20/00—Payment architectures, schemes or protocols
- G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
- G06Q20/34—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
- G06Q20/341—Active cards, i.e. cards including their own processing means, e.g. including an IC or chip
-
- G—PHYSICS
- G07—CHECKING-DEVICES
- G07F—COIN-FREED OR LIKE APPARATUS
- G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
- G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
- G07F7/10—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means together with a coded signal, e.g. in the form of personal identification information, like personal identification number [PIN] or biometric data
- G07F7/1008—Active credit-cards provided with means to personalise their use, e.g. with PIN-introduction/comparison system
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Business, Economics & Management (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Quality & Reliability (AREA)
- Accounting & Taxation (AREA)
- Strategic Management (AREA)
- General Business, Economics & Management (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Detection And Correction Of Errors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、情報記憶装置における信頼性の向上技術に関し、特に、不揮発性半導体メモリを用いて構成された情報記憶装置におけるデータ保護に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
パーソナルコンピュータや多機能端末機などの外部記憶メディアとして、たとえば、ＣＦ（Ｃｏｍｐａｃｔ Ｆｌａｓｈ）カード、スマートメディア、メモリスティックやマルチメディアカードなどの情報記憶装置が広く知られている。
【０００３】
このような情報記憶装置においては、たとえば、ホスト側において、誤り位置、および誤り訂正データ算出を行うことによってリード／ライトデータの信頼性を向上させているものがある。
【０００４】
また、情報記憶装置に誤り訂正回路を設けることによってリード／ライトデータの信頼性を向上させているものもある。この場合、データのリード／ライト処理において、高度の信頼性が要求されるデータに対しては誤り訂正モードにして誤り訂正回路を通し、高度の信頼性が要求されないデータに対しては誤り訂正回路を通さないものや（たとえば、特許文献１参照）、アクセス速度に応じて訂正能力を可変させることにより、最適な誤り訂正を行うものがある（たとえば、特許文献２参照）。
【０００５】
【特許文献１】
特開平４−９５２９９号公報
【０００６】
【特許文献２】
特開平６−１６１９０６号公報
【０００７】
【発明が解決しようとする課題】
ところが、上記のような情報記憶装置のリード／ライト処理における誤り訂正技術では、次のような問題点があることが本発明者により見い出された。
【０００８】
たとえば、ホスト側において誤り位置、および誤り訂正データ算出を行う場合、それらの処理をソフトウェアにより実行することになり、該ホストの性能が大幅に低下してしまうという問題がある。
【０００９】
また、情報記憶装置に誤り訂正回路を設けた場合、すべての誤りデータに対してデータ訂正を行うことになると、誤り訂正回路が大規模化してしまい、情報記憶装置が大型化してしまい、コストも高くなってしまうという問題がある。
【００１０】
本発明の目的は、小規模なデータ訂正のみを情報記憶装置内で実行し、大規模なエラー訂正を情報処理装置において実行することにより、情報処理システムの処理性能を低下させず、コストの増大を最小限に抑え、かつ回路規模を増大させることなくデータの信頼性を大幅に向上させることのできる情報記憶装置および情報処理システムを提供することにある。
【００１１】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１２】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
（１）本発明の情報記憶装置は、１つ以上の半導体メモリと、動作プログラムに基づいて該１つ以上の半導体メモリに格納されたデータを読み出し、所定の処理やデータの書き込み動作指示などを行う情報処理部と、該半導体メモリから読み出したリードデータに小規模エラーがある際には、該小規模エラーを訂正して転送し、該リードデータに大規模エラーがある場合には、該大規模エラーを訂正せずに転送する転送処理部とを備えたものである。
【００１３】
ここで小規模エラーであるか大規模エラーであるかについては誤り訂正回路の回路規模とエラーの発生頻度により決定すべき事であるが、小規模エラーとはエラー箇所が所定の数以下（特に限定されないが例えば１箇所）のエラーを指し、大規模エラーとはエラー箇所が所定の数より多い（特に限定されないが、たとえば２箇所以上）エラーを指す。
【００１４】
また、本願のその他の発明の概要を簡単に示す。
（２）本発明の情報記憶装置は、１つ以上の半導体メモリと、動作プログラムに基づいて該１つ以上の半導体メモリに格納されたデータを読み出し、所定の処理やデータの書き込み動作指示などを行う情報処理部と、該半導体メモリから読み出したリードデータに１箇所のエラーがある際には、該エラーを訂正して転送し、リードデータに２箇所以上のエラーがある場合には、該エラーを訂正せずにリードデータを外部に転送する転送処理部とを備えたものである。
（３）１つ以上の半導体メモリと、動作プログラムに基づいて該１つ以上の半導体メモリに格納されたデータを読み出し、所定の処理やデータの書き込み動作指示などを行う情報処理部を有する情報記憶装置と、該情報記憶装置を管理する情報処理装置とよりなる情報処理システムであって、情報記憶装置は、半導体メモリから読み出したリードデータに小規模エラーがある際には、該小規模エラーを訂正して転送し、リードデータに大規模エラーがある場合には、該大規模エラーを訂正せずに転送する転送処理部とを備え、情報処理装置は、情報記憶装置から転送された大規模エラーのリードデータを訂正する第２のデータ訂正算出部を備えたものである。
【００１５】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００１６】
図１は、本発明の実施の形態による情報処理システムのブロック図、図２は、図１の情報処理システムにおけるＥＣＣ訂正不可時の読み出し転送処理のフローチャート、図３は、図１の情報処理システムにおけるユーザデータのライト転送処理のフローチャート、図４は、図１の情報処理システムにおけるＥＣＣ訂正が可能なユーザデータのリード転送処理の一例を示すフローチャート、図５は、図１の情報処理システムにおけるＥＣＣ訂正が可能なデータのリード転送処理の他の例を示すフローチャート、図６は、図１の情報処理システムにおけるユーザデータのＥＣＣ訂正がない場合のリード転送処理のフローチャート、図７は、図１の情報処理システムに設けられた情報記憶装置におけるユーザデータのライト転送時の内部処理のフローチャート、図８は、図１の情報処理システムに設けられた情報記憶装置におけるユーザデータのリード転送時の内部処理の一例を示すフローチャート、図９は、図１の情報処理システムに設けられた情報記憶装置におけるユーザデータのリード転送時の内部処理の他の例を示すフローチャートである。
【００１７】
本実施の形態において、情報処理システム１は、図１に示すように、情報処理装置２、および情報記憶装置３から構成されている。情報処理装置２は、ホストであり、パーソナルコンピュータや多機能端末機などからなる。この情報処理装置２には、Ｙ箇所誤り位置および訂正データ算出回路（第２のデータ訂正算出部）２ａが設けられている。Ｙ箇所誤り位置および訂正データ算出回路２ａは、情報記憶装置３から転送されたユーザデータのＹ箇所の誤り位置と訂正用データとを算出する。
【００１８】
情報記憶装置３は、情報処理装置２の外部記憶メディアとして用いられる。この情報記憶装置３は、たとえば、フラッシュメモリなどを用いて構成されたメモリカードからなる。
【００１９】
情報記憶装置３は、制御回路（情報処理部）４、入出力回路（転送処理部）５、誤り検出回路（転送処理部、誤り検出部）６、Ｙ箇所訂正用ＥＣＣコード生成回路（転送処理部、管理データ生成部）７、Ｘ箇所誤り位置および訂正データ算出回路（転送処理部、第１のデータ訂正算出部）８、および情報記憶回路（半導体メモリ）９などから構成されている。ここでは、情報記憶回路９が１つ設けられた構成としたが、該情報記憶回路は複数個であってもよい。
【００２０】
制御回路４には、入出力回路５、誤り検出回路６、Ｙ箇所訂正用ＥＣＣコード生成回路７、Ｘ箇所誤り位置および訂正データ算出回路８、ならびに情報記憶回路９が内部バスを介して相互に接続されている。
【００２１】
制御回路４は、動作プログラムに基づいて情報記憶回路９に格納されたプログラムやデータなどを読み出し、所定の処理やデータの書き込み動作指示などを行う。
【００２２】
入出力回路５は、情報記憶回路９と情報処理装置２とのデータのやり取りの制御を行う。誤り検出回路６は、リード処理されたデータに誤りがないか否かを検出する。
【００２３】
Ｙ箇所訂正用ＥＣＣコード生成回路７は、Ｙ箇所訂正用のＥＣＣ（ＥｒｒｏｒＣｏｒｒｅｃｔｉｎｇ Ｃｏｄｅ）情報を生成する。Ｘ箇所誤り位置および訂正データ算出回路８は、Ｘ箇所の誤り位置と訂正用データとを算出する。
【００２４】
また、エラーの検出は、ＥＣＣだけでなく、たとえば、ＣＲＣ（ＣｙｃｌｉｃＲｅｄｕｎｄａｎｃｙ Ｃｈｅｃｋ）やパリティチェックなどの簡単な検出機能であってもよい。
【００２５】
ここで、誤り検出におけるＸ箇所とＹ箇所とは、Ｘ箇所＜Ｙ箇所の関係となっている。ここで半導体メモリを用いたメモリカードでの、Ｘ，Ｙ、訂正長に関し具体的な例を示す。ユーザデータが５１２バイトとすると、Ｘ箇所は１箇所、多くとも２箇所程度、ＹはＸ＋１またはＸ＋２箇所程度である。Ｘ箇所、およびＹ箇所の単位は訂正長の長さであり、訂正長が１バイトの場合には、該１バイトが１箇所となる。
【００２６】
Ｘ，Ｙの値が大きいほど、さらに訂正長は長いほど情報処理システム１のデータ信頼性が高くなる。しかし、その反面回路およびプログラムの規模、ならびに管理領域が増大し、コストアップにつながる。よって、情報記憶回路９の特性、および要求される情報処理システム１の信頼性を考慮して最適化することが望ましい。
【００２７】
情報記憶回路９は、たとえば、フラッシュメモリなどの不揮発性半導体メモリから構成されている。また、情報記憶回路９には、ユーザデータ（０）〜（Ｎ）、および該ユーザデータに対応する管理データ（０）〜（Ｎ）などが格納されている。管理データ（０）〜（Ｎ）は、データ訂正を行う際に用いられるＥＣＣ情報が含まれている。
【００２８】
なお、情報記憶回路９は、フラッシュメモリ以外であってもよく、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＤＲＡＭ（Ｄｙｎａｍｉｃ ＲＡＭ）、ＭＲＡＭ（Ｍａｇｎｅｔｒｏｒｅｓｉｓｔｉｖｅ ＲＡＭ）、ＥＰＲＯＭ（Ｅｒａｓａｂｌｅ ａｎｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）などのデータを記憶できるメモリであれば何でもよい。本発明の実施の形態では、コントローラとメモリとを分離しているが、その２つおよび周辺部品を１つにした混載半導体としても構わない。
【００２９】
さらに、情報処理装置２と入出力回路５とは、情報処理装置バスＰＣＢを介して接続されている。この情報処理装置バスＰＣＢは、機械的結合手段を有し、電気的に接続される接触タイプ、あるいは電波などの情報伝送媒体によって情報を伝達する非接触タイプのいずれであってもよい。
【００３０】
この情報処理装置２には、Ｙ箇所誤り位置および訂正データ算出回路２ａが備えられている。Ｙ箇所誤り位置および訂正データ算出回路２ａは、Ｙ箇所のデータ誤り位置と訂正データとを算出する。
【００３１】
次に、本実施の形態における情報処理システム１の作用について説明する。
【００３２】
始めに、情報処理システム１によるＥＣＣ訂正不可時の読み出し転送処理について、図２のフローチャートを用いて説明する。
【００３３】
まず、情報処理装置２が、情報記憶装置３に対してユーザデータ（０）のリード転送を要求する（ステップＳ１０１）。このとき、ユーザデータ（０）にＸ箇所より多い誤りがある場合、情報記憶装置３は、該情報記憶装置３によるユーザデータ（０）の訂正ができないことを情報処理装置２に対して通知する（ステップＳ１０２）。
【００３４】
そして、情報記憶装置３は、情報処理装置２に対して、ユーザデータ（０）に対応した管理データ（０）を転送し（ステップＳ１０３）、その後、ユーザデータ（０）のリードデータを転送する（ステップＳ１０４）。
【００３５】
情報処理装置２は、訂正が必要であれば転送されたリードデータをＹ箇所誤り位置および訂正データ算出回路２ａによって訂正し、訂正が不要であれば、エラー訂正せずに所定の処理を行う。
【００３６】
また、ユーザデータ（０）のライト転送処理について、図３のフローチャートを用いて説明する。
【００３７】
情報処理装置２から情報記憶装置３にユーザデータ（０）のライト転送要求があると（ステップＳ２０１）、該情報記憶装置３は、情報処理装置２に対してユーザデータ（０）のライトデータ転送通知を行う（ステップＳ２０２）。その後、情報処理装置２から、ユーザデータ（０）のライトデータが情報記憶装置３に順次転送される（ステップＳ２０３）。
【００３８】
そして、情報記憶装置３は、ユーザデータ（０）のライト処理が終了すると、情報処理装置２に対してライト処理完了を通知する（ステップＳ２０４）。
【００３９】
次に、ＥＣＣ訂正が可能なユーザデータのリード転送処理について、図４のフローチャートを用いて説明する。
【００４０】
まず、情報処理装置２が、情報記憶装置３に対してユーザデータ（０）のリード転送を要求する（ステップＳ３０１）。ユーザデータ（０）にＸ箇所以下の誤りがある場合、情報記憶装置３は、ユーザデータ（０）が訂正可能であることを情報処理装置２に通知する（ステップＳ３０２）。その後、情報記憶装置３は、ユーザデータ（０）の誤り箇所を訂正した後、情報処理装置２に訂正したユーザデータ（０）を転送する（ステップＳ３０３）。
【００４１】
よって、図４では、ＥＣＣ訂正したユーザデータ（０）は、情報処理装置２に転送されるだけで、情報記憶装置３内のユーザデータ（０）は書き戻されずに処理が終了となる。
【００４２】
また、ＥＣＣ訂正が可能なデータのリード転送処理の他の例について、図５のフローチャートを用いて説明する。この図５では、ＥＣＣ訂正したユーザデータ（０）が情報処理装置２に転送されるとともに、情報記憶装置３内のユーザデータ（０）もＥＣＣ訂正されたユーザデータ（０）に書き戻される処理について記載する。
【００４３】
まず、情報処理装置２が、情報記憶装置３に対してユーザデータ（０）のリード転送を要求する（ステップＳ４０１）。ユーザデータ（０）にＸ箇所以下の誤りがある場合、情報記憶装置３は、ユーザデータ（０）が訂正可能であることを情報処理装置２に通知する（ステップＳ４０２）。
【００４４】
そして、情報記憶装置３は、ユーザデータ（０）の誤り箇所を訂正した後、情報処理装置２に訂正したユーザデータ（０）を転送する（ステップＳ４０３）。その後、情報処理装置２は、情報記憶装置３に対してＥＣＣ訂正したユーザデータ（０）の書き戻しを要求し（ステップＳ４０４）、該情報記憶装置３が、ユーザデータ（０）を訂正したユーザデータに書き戻す。
【００４５】
図５のフローチャートでは、ユーザデータの転送の後に書き戻し要求を行っているが、これを先に書き戻し要求を行った後にユーザデータの転送を行っても本発明は実現することができる。
【００４６】
次に、ユーザデータのＥＣＣ訂正がない場合のリード転送処理について、図６のフローチャートを用いて説明する。
【００４７】
まず、情報処理装置２が、情報記憶装置３に対してユーザデータ（０）のリード転送を要求する（ステップＳ５０１）。その要求を受けて、情報記憶装置３は、ユーザデータ（０）の転送可能を情報処理装置２に通知し（ステップＳ５０２）、その後、リードしたユーザデータ（０）を情報処理装置２に転送する（ステップＳ５０３）。
【００４８】
また、図３において示したユーザデータのライト転送処理のうち、情報記憶装置３におけるユーザデータのライト転送処理を図７のフローチャートを用いて説明する。
【００４９】
まず、情報処理装置２からユーザデータ（ｍ）のライト処理要求があると（ステップＳ６０１）、情報記憶回路９に当該エリアがあるか否かを制御回路４が判断する（ステップＳ６０２）。
【００５０】
当該エリアがない場合、制御回路４は、当該エリアがないことを情報処理装置２に通知して（ステップＳ６０３）処理が終了となる。また、当該エリアがある場合、制御回路４は、情報処理装置２から転送されたユーザデータ（ｍ）を情報記憶回路９に記憶させる（ステップＳ６０４）。
【００５１】
その後、Ｙ箇所訂正用ＥＣＣコード生成回路７がユーザデータ（ｍ）から算出した複数訂正用ＥＣＣコードを生成し、管理データ（ｍ）として情報記憶回路９に格納する（ステップＳ６０５）。そして、制御回路４は、情報処理装置２にライトデータの転送通知を行い（ステップＳ６０６）、処理が終了する。
【００５２】
これによって、情報処理装置２はＥＣＣコードを生成しなくてもよく、処理負荷を小さくすることができる。ここでは、情報記憶装置３によってＥＣＣコードを生成する場合について記載したが、該ＥＣＣコードを情報処理装置２にＹ箇所訂正用ＥＣＣコード生成回路を別に設け、ＥＣＣコードを生成し、管理データ（ｍ）として情報記憶回路９に格納するようにしてもよい。
【００５３】
次に、情報記憶装置３におけるユーザデータのリード転送処理の一例を図８のフローチャートを用いて説明する。
【００５４】
まず、情報処理装置２から情報記憶装置３に対してユーザデータ（ｍ）のリード転送要求があると、制御回路４は、該ユーザデータ（ｍ）、ならびに管理データ（ｍ）を誤り検出回路６に転送する（ステップＳ７０１）。
【００５５】
そして、誤り検出回路６がユーザデータ（ｍ）に誤りがあるか否かをチェックする（ステップＳ７０２）。ユーザデータ（ｍ）に誤りがない場合、制御回路４は、ユーザデータ（ｍ）が転送可能であることを情報処理装置２に通知する（ステップＳ７０３）。
【００５６】
続いて、制御回路４は、ユーザデータ（ｍ）を入出力回路５を介して情報処理装置２に転送し（ステップＳ７０４）、処理が終了となる。
【００５７】
また、ステップＳ７０２の処理において、ユーザデータ（ｍ）に誤りがある場合、制御回路４は、ユーザデータ（ｍ）、および管理データ（ｍ）をＸ箇所誤り位置および訂正データ算出回路８に転送する（ステップＳ７０５）。
【００５８】
Ｘ箇所誤り位置および訂正データ算出回路８は、ユーザデータ（ｍ）の訂正箇所、および訂正データを算出し（ステップＳ７０６）、該訂正箇所が訂正可能か否かを判断する（ステップＳ７０７）。
【００５９】
そして、訂正箇所が訂正不可の場合、すなわち、訂正箇所がＸ箇所よりも多い場合には、情報処理装置２に対してユーザデータ（ｍ）が訂正不可であることを通知する（ステップＳ７０８）。
【００６０】
その後、制御回路４は、ユーザデータ（ｍ）、および管理データ（ｍ）を入出力回路５を介して情報処理装置２に転送し（ステップＳ７０９）、処理が終了となる。
【００６１】
情報処理装置２は、ユーザデータ（ｍ）と管理データ（ｍ）とを受け取り、必要であればＹ箇所誤り位置および訂正データ算出回路２ａによってユーザデータ（ｍ）の訂正箇所を訂正する。
【００６２】
たとえば、多少の誤データ（たとえば、音声の途切れや画像のノイズなど）が含まれていても該データを連続して途切れなく転送することを要求される音声データや画像データなどでは誤り訂正を行わず、システムデータなどの重要なデータである場合にはユーザデータ（ｍ）の訂正を行う。
【００６３】
また、ステップＳ７０７の処理において、訂正箇所が訂正可能、すなわち、訂正箇所がＸ箇所以下の場合、制御回路４は、情報処理装置２に対して、誤り箇所があるが該誤り箇所は訂正可能であることを通知する（ステップＳ７１０）。
【００６４】
続いて、訂正前のユーザデータ（ｍ）を情報記憶回路９から入出力回路５に読み出し、Ｘ箇所誤り位置および訂正データ算出回路８が算出した訂正箇所に訂正データを置き換えて情報処理装置２に転送して（ステップＳ７１１）処理が終了となる。
【００６５】
また、ステップＳ７１１の処理において、Ｘ箇所誤り位置および訂正データ算出回路８が算出した訂正箇所に訂正データを置き換えて情報処理装置２に転送する際に、情報記憶回路９に格納されている誤りのあるユーザデータ（ｍ）を訂正データに置き換えたユーザデータ（ｍ）に書き換えするようにしてもよい。
【００６６】
その場合、情報処理装置２によってコマンドや制御フラグなどを設定することにより、自動的に訂正されたユーザデータ（ｍ）に書き換えが行われることになる。
【００６７】
次に、情報記憶装置３におけるユーザデータのリード転送処理の他の例を図９のフローチャートを用いて説明する。
【００６８】
まず、情報処理装置２から情報記憶装置３に対してユーザデータ（ｍ）のリード転送要求があると、制御回路４は、該ユーザデータ（ｍ）、ならびに管理データ（ｍ）を誤り検出回路６に転送する（ステップＳ８０１）。
【００６９】
誤り検出回路６は、ユーザデータ（ｍ）に誤りがあるか否かをチェックし（ステップＳ８０２）、該ユーザデータ（ｍ）に誤りがない場合、制御回路４は、ユーザデータ（ｍ）が転送可能であることを情報処理装置２に通知する（ステップＳ８０３）。そして、制御回路４は、ユーザデータ（ｍ）を入出力回路５を介して情報処理装置２に転送し（ステップＳ８０４）、処理が終了となる。
【００７０】
また、ステップＳ８０２の処理において、ユーザデータ（ｍ）に誤りがある場合、制御回路４は、ユーザデータ（ｍ）、および管理データ（ｍ）をＸ箇所誤り位置および訂正データ算出回路８に転送する（ステップＳ８０５）。
【００７１】
続いて、Ｘ箇所誤り位置および訂正データ算出回路８は、ユーザデータ（ｍ）の訂正箇所、および訂正データを算出し（ステップＳ８０６）、該訂正箇所が訂正可能か否かを判断する（ステップＳ８０７）。
【００７２】
訂正箇所が訂正不可の場合、すなわち、訂正箇所がＸ箇所よりも多い場合には、情報処理装置２に対してユーザデータ（ｍ）が訂正不可であることを通知する（ステップＳ８０８）。
【００７３】
そして、制御回路４は、ユーザデータ（ｍ）、および管理データ（ｍ）を入出力回路５を介して情報処理装置２に転送し（ステップＳ８０９）、処理が終了となる。情報処理装置２は、ユーザデータ（ｍ）と管理データ（ｍ）とを受け取り、必要であればＹ箇所誤り位置および訂正データ算出回路２ａによってユーザデータ（ｍ）の訂正箇所を訂正する。
【００７４】
また、ステップＳ８０７の処理において、訂正箇所が訂正可能、すなわち、訂正箇所がＸ箇所以下の場合、制御回路４は、誤り箇所があるが該誤り箇所は訂正可能であることを情報処理装置２に通知する（ステップＳ８１０）。
【００７５】
続いて、制御回路４は、情報処理装置２から転送開始の要求があるか否かを判断する（ステップＳ８１１）。転送が開始されると、訂正前のユーザデータ（ｍ）を情報記憶回路９から入出力回路５に読み出し、Ｘ箇所誤り位置および訂正データ算出回路８が算出した訂正箇所に訂正データを置き換えて情報処理装置２に転送する（ステップＳ８１２）。
【００７６】
そして、ステップＳ８１１の処理で、情報処理装置２から転送開始の要求がない場合、またはステップＳ８１２の処理が終了した際には、制御回路４が、情報処理装置２からユーザデータの訂正要求があるか否かを判断する（ステップＳ８１３）。
【００７７】
情報処理装置２からユーザデータの訂正要求がある場合、訂正前のユーザデータ（ｍ）を情報記憶回路９から入出力回路５に読み出し、Ｘ箇所誤り位置および訂正データ算出回路８が算出した訂正箇所を訂正データに書き換えて情報記憶回路９に格納する（ステップＳ８１４）。
【００７８】
ステップＳ８１４の処理、あるいは情報処理装置２からユーザデータの訂正要求がない場合には、処理が終了となる。
【００７９】
それにより、本実施の形態によれば、発生確率の高い小規模なエラー訂正は情報記憶装置３で行い、発生確率の低い大規模なエラー訂正は情報処理装置２によって行うので、該情報処理装置２のオーバヘッドを小さくすることができる。
【００８０】
また、小規模なエラー訂正のみを情報記憶装置３で行うことによって、該情報記憶装置３の回路規模を小さくすることができる。
【００８１】
さらに、情報処理装置２によって、大規模なエラー訂正を行うか否かを任意に選択して実行することができるので、データに応じた最適な信頼度の情報処理システム１を構築することができる。
【００８２】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００８３】
【発明の効果】
本願によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【００８４】
（１）発生確率の高い小規模なエラーは情報記憶装置が訂正し、発生確率の低い大規模なエラーは情報処理装置が訂正することにより、情報処理装置のオーバヘッドを小さくすることができる。
【００８５】
（２）また、小規模なエラー訂正のみを情報記憶装置で行うことによって、該情報記憶装置を小型化でき、低コストにすることができる。
【００８６】
（３）情報処理装置が、大規模なエラー訂正を行うか否かを任意に選択することができるので、取り扱うデータに応じて最適な情報処理システムを構築することができる。
【００８７】
（４）上記（１）〜（３）により、情報処理システムの性能、ならびに信頼性を大幅に向上することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態による情報処理システムのブロック図である。
【図２】図１の情報処理システムにおけるＥＣＣ訂正不可時の読み出し転送処理のフローチャートである。
【図３】図１の情報処理システムにおけるユーザデータのライト転送処理のフローチャートである。
【図４】図１の情報処理システムにおけるＥＣＣ訂正が可能なユーザデータのリード転送処理の一例を示すフローチャートである。
【図５】図１の情報処理システムにおけるＥＣＣ訂正が可能なユーザデータのリード転送処理の他の例を示すフローチャートである。
【図６】図１の情報処理システムにおけるユーザデータのＥＣＣ訂正がない場合のリード転送処理のフローチャートである。
【図７】図１の情報処理システムに設けられた情報記憶装置におけるユーザデータのライト転送時の内部処理のフローチャートである。
【図８】図１の情報処理システムに設けられた情報記憶装置におけるユーザデータのリード転送時の内部処理のフローチャートである。
【図９】図１の情報処理システムに設けられた情報記憶装置におけるユーザデータのリード転送時の内部処理の他の例を示すフローチャートである。
【符号の説明】
１ 情報処理システム
２ 情報処理装置
２ａ Ｙ箇所誤り位置および訂正データ算出回路（第２のデータ訂正算出部）
３ 情報記憶装置
４ 制御回路（情報処理部）
５ 入出力回路（転送処理部）
６ 誤り検出回路（転送処理部、誤り検出部）
７ Ｙ箇所訂正用ＥＣＣコード生成回路（転送処理部、管理データ生成部）
８ Ｘ箇所誤り位置および訂正データ算出回路（転送処理部、第１のデータ訂正算出部）
９ 情報記憶回路（半導体メモリ）
【発明の属する技術分野】
本発明は、情報記憶装置における信頼性の向上技術に関し、特に、不揮発性半導体メモリを用いて構成された情報記憶装置におけるデータ保護に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
パーソナルコンピュータや多機能端末機などの外部記憶メディアとして、たとえば、ＣＦ（Ｃｏｍｐａｃｔ Ｆｌａｓｈ）カード、スマートメディア、メモリスティックやマルチメディアカードなどの情報記憶装置が広く知られている。
【０００３】
このような情報記憶装置においては、たとえば、ホスト側において、誤り位置、および誤り訂正データ算出を行うことによってリード／ライトデータの信頼性を向上させているものがある。
【０００４】
また、情報記憶装置に誤り訂正回路を設けることによってリード／ライトデータの信頼性を向上させているものもある。この場合、データのリード／ライト処理において、高度の信頼性が要求されるデータに対しては誤り訂正モードにして誤り訂正回路を通し、高度の信頼性が要求されないデータに対しては誤り訂正回路を通さないものや（たとえば、特許文献１参照）、アクセス速度に応じて訂正能力を可変させることにより、最適な誤り訂正を行うものがある（たとえば、特許文献２参照）。
【０００５】
【特許文献１】
特開平４−９５２９９号公報
【０００６】
【特許文献２】
特開平６−１６１９０６号公報
【０００７】
【発明が解決しようとする課題】
ところが、上記のような情報記憶装置のリード／ライト処理における誤り訂正技術では、次のような問題点があることが本発明者により見い出された。
【０００８】
たとえば、ホスト側において誤り位置、および誤り訂正データ算出を行う場合、それらの処理をソフトウェアにより実行することになり、該ホストの性能が大幅に低下してしまうという問題がある。
【０００９】
また、情報記憶装置に誤り訂正回路を設けた場合、すべての誤りデータに対してデータ訂正を行うことになると、誤り訂正回路が大規模化してしまい、情報記憶装置が大型化してしまい、コストも高くなってしまうという問題がある。
【００１０】
本発明の目的は、小規模なデータ訂正のみを情報記憶装置内で実行し、大規模なエラー訂正を情報処理装置において実行することにより、情報処理システムの処理性能を低下させず、コストの増大を最小限に抑え、かつ回路規模を増大させることなくデータの信頼性を大幅に向上させることのできる情報記憶装置および情報処理システムを提供することにある。
【００１１】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１２】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
（１）本発明の情報記憶装置は、１つ以上の半導体メモリと、動作プログラムに基づいて該１つ以上の半導体メモリに格納されたデータを読み出し、所定の処理やデータの書き込み動作指示などを行う情報処理部と、該半導体メモリから読み出したリードデータに小規模エラーがある際には、該小規模エラーを訂正して転送し、該リードデータに大規模エラーがある場合には、該大規模エラーを訂正せずに転送する転送処理部とを備えたものである。
【００１３】
ここで小規模エラーであるか大規模エラーであるかについては誤り訂正回路の回路規模とエラーの発生頻度により決定すべき事であるが、小規模エラーとはエラー箇所が所定の数以下（特に限定されないが例えば１箇所）のエラーを指し、大規模エラーとはエラー箇所が所定の数より多い（特に限定されないが、たとえば２箇所以上）エラーを指す。
【００１４】
また、本願のその他の発明の概要を簡単に示す。
（２）本発明の情報記憶装置は、１つ以上の半導体メモリと、動作プログラムに基づいて該１つ以上の半導体メモリに格納されたデータを読み出し、所定の処理やデータの書き込み動作指示などを行う情報処理部と、該半導体メモリから読み出したリードデータに１箇所のエラーがある際には、該エラーを訂正して転送し、リードデータに２箇所以上のエラーがある場合には、該エラーを訂正せずにリードデータを外部に転送する転送処理部とを備えたものである。
（３）１つ以上の半導体メモリと、動作プログラムに基づいて該１つ以上の半導体メモリに格納されたデータを読み出し、所定の処理やデータの書き込み動作指示などを行う情報処理部を有する情報記憶装置と、該情報記憶装置を管理する情報処理装置とよりなる情報処理システムであって、情報記憶装置は、半導体メモリから読み出したリードデータに小規模エラーがある際には、該小規模エラーを訂正して転送し、リードデータに大規模エラーがある場合には、該大規模エラーを訂正せずに転送する転送処理部とを備え、情報処理装置は、情報記憶装置から転送された大規模エラーのリードデータを訂正する第２のデータ訂正算出部を備えたものである。
【００１５】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００１６】
図１は、本発明の実施の形態による情報処理システムのブロック図、図２は、図１の情報処理システムにおけるＥＣＣ訂正不可時の読み出し転送処理のフローチャート、図３は、図１の情報処理システムにおけるユーザデータのライト転送処理のフローチャート、図４は、図１の情報処理システムにおけるＥＣＣ訂正が可能なユーザデータのリード転送処理の一例を示すフローチャート、図５は、図１の情報処理システムにおけるＥＣＣ訂正が可能なデータのリード転送処理の他の例を示すフローチャート、図６は、図１の情報処理システムにおけるユーザデータのＥＣＣ訂正がない場合のリード転送処理のフローチャート、図７は、図１の情報処理システムに設けられた情報記憶装置におけるユーザデータのライト転送時の内部処理のフローチャート、図８は、図１の情報処理システムに設けられた情報記憶装置におけるユーザデータのリード転送時の内部処理の一例を示すフローチャート、図９は、図１の情報処理システムに設けられた情報記憶装置におけるユーザデータのリード転送時の内部処理の他の例を示すフローチャートである。
【００１７】
本実施の形態において、情報処理システム１は、図１に示すように、情報処理装置２、および情報記憶装置３から構成されている。情報処理装置２は、ホストであり、パーソナルコンピュータや多機能端末機などからなる。この情報処理装置２には、Ｙ箇所誤り位置および訂正データ算出回路（第２のデータ訂正算出部）２ａが設けられている。Ｙ箇所誤り位置および訂正データ算出回路２ａは、情報記憶装置３から転送されたユーザデータのＹ箇所の誤り位置と訂正用データとを算出する。
【００１８】
情報記憶装置３は、情報処理装置２の外部記憶メディアとして用いられる。この情報記憶装置３は、たとえば、フラッシュメモリなどを用いて構成されたメモリカードからなる。
【００１９】
情報記憶装置３は、制御回路（情報処理部）４、入出力回路（転送処理部）５、誤り検出回路（転送処理部、誤り検出部）６、Ｙ箇所訂正用ＥＣＣコード生成回路（転送処理部、管理データ生成部）７、Ｘ箇所誤り位置および訂正データ算出回路（転送処理部、第１のデータ訂正算出部）８、および情報記憶回路（半導体メモリ）９などから構成されている。ここでは、情報記憶回路９が１つ設けられた構成としたが、該情報記憶回路は複数個であってもよい。
【００２０】
制御回路４には、入出力回路５、誤り検出回路６、Ｙ箇所訂正用ＥＣＣコード生成回路７、Ｘ箇所誤り位置および訂正データ算出回路８、ならびに情報記憶回路９が内部バスを介して相互に接続されている。
【００２１】
制御回路４は、動作プログラムに基づいて情報記憶回路９に格納されたプログラムやデータなどを読み出し、所定の処理やデータの書き込み動作指示などを行う。
【００２２】
入出力回路５は、情報記憶回路９と情報処理装置２とのデータのやり取りの制御を行う。誤り検出回路６は、リード処理されたデータに誤りがないか否かを検出する。
【００２３】
Ｙ箇所訂正用ＥＣＣコード生成回路７は、Ｙ箇所訂正用のＥＣＣ（ＥｒｒｏｒＣｏｒｒｅｃｔｉｎｇ Ｃｏｄｅ）情報を生成する。Ｘ箇所誤り位置および訂正データ算出回路８は、Ｘ箇所の誤り位置と訂正用データとを算出する。
【００２４】
また、エラーの検出は、ＥＣＣだけでなく、たとえば、ＣＲＣ（ＣｙｃｌｉｃＲｅｄｕｎｄａｎｃｙ Ｃｈｅｃｋ）やパリティチェックなどの簡単な検出機能であってもよい。
【００２５】
ここで、誤り検出におけるＸ箇所とＹ箇所とは、Ｘ箇所＜Ｙ箇所の関係となっている。ここで半導体メモリを用いたメモリカードでの、Ｘ，Ｙ、訂正長に関し具体的な例を示す。ユーザデータが５１２バイトとすると、Ｘ箇所は１箇所、多くとも２箇所程度、ＹはＸ＋１またはＸ＋２箇所程度である。Ｘ箇所、およびＹ箇所の単位は訂正長の長さであり、訂正長が１バイトの場合には、該１バイトが１箇所となる。
【００２６】
Ｘ，Ｙの値が大きいほど、さらに訂正長は長いほど情報処理システム１のデータ信頼性が高くなる。しかし、その反面回路およびプログラムの規模、ならびに管理領域が増大し、コストアップにつながる。よって、情報記憶回路９の特性、および要求される情報処理システム１の信頼性を考慮して最適化することが望ましい。
【００２７】
情報記憶回路９は、たとえば、フラッシュメモリなどの不揮発性半導体メモリから構成されている。また、情報記憶回路９には、ユーザデータ（０）〜（Ｎ）、および該ユーザデータに対応する管理データ（０）〜（Ｎ）などが格納されている。管理データ（０）〜（Ｎ）は、データ訂正を行う際に用いられるＥＣＣ情報が含まれている。
【００２８】
なお、情報記憶回路９は、フラッシュメモリ以外であってもよく、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＤＲＡＭ（Ｄｙｎａｍｉｃ ＲＡＭ）、ＭＲＡＭ（Ｍａｇｎｅｔｒｏｒｅｓｉｓｔｉｖｅ ＲＡＭ）、ＥＰＲＯＭ（Ｅｒａｓａｂｌｅ ａｎｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）などのデータを記憶できるメモリであれば何でもよい。本発明の実施の形態では、コントローラとメモリとを分離しているが、その２つおよび周辺部品を１つにした混載半導体としても構わない。
【００２９】
さらに、情報処理装置２と入出力回路５とは、情報処理装置バスＰＣＢを介して接続されている。この情報処理装置バスＰＣＢは、機械的結合手段を有し、電気的に接続される接触タイプ、あるいは電波などの情報伝送媒体によって情報を伝達する非接触タイプのいずれであってもよい。
【００３０】
この情報処理装置２には、Ｙ箇所誤り位置および訂正データ算出回路２ａが備えられている。Ｙ箇所誤り位置および訂正データ算出回路２ａは、Ｙ箇所のデータ誤り位置と訂正データとを算出する。
【００３１】
次に、本実施の形態における情報処理システム１の作用について説明する。
【００３２】
始めに、情報処理システム１によるＥＣＣ訂正不可時の読み出し転送処理について、図２のフローチャートを用いて説明する。
【００３３】
まず、情報処理装置２が、情報記憶装置３に対してユーザデータ（０）のリード転送を要求する（ステップＳ１０１）。このとき、ユーザデータ（０）にＸ箇所より多い誤りがある場合、情報記憶装置３は、該情報記憶装置３によるユーザデータ（０）の訂正ができないことを情報処理装置２に対して通知する（ステップＳ１０２）。
【００３４】
そして、情報記憶装置３は、情報処理装置２に対して、ユーザデータ（０）に対応した管理データ（０）を転送し（ステップＳ１０３）、その後、ユーザデータ（０）のリードデータを転送する（ステップＳ１０４）。
【００３５】
情報処理装置２は、訂正が必要であれば転送されたリードデータをＹ箇所誤り位置および訂正データ算出回路２ａによって訂正し、訂正が不要であれば、エラー訂正せずに所定の処理を行う。
【００３６】
また、ユーザデータ（０）のライト転送処理について、図３のフローチャートを用いて説明する。
【００３７】
情報処理装置２から情報記憶装置３にユーザデータ（０）のライト転送要求があると（ステップＳ２０１）、該情報記憶装置３は、情報処理装置２に対してユーザデータ（０）のライトデータ転送通知を行う（ステップＳ２０２）。その後、情報処理装置２から、ユーザデータ（０）のライトデータが情報記憶装置３に順次転送される（ステップＳ２０３）。
【００３８】
そして、情報記憶装置３は、ユーザデータ（０）のライト処理が終了すると、情報処理装置２に対してライト処理完了を通知する（ステップＳ２０４）。
【００３９】
次に、ＥＣＣ訂正が可能なユーザデータのリード転送処理について、図４のフローチャートを用いて説明する。
【００４０】
まず、情報処理装置２が、情報記憶装置３に対してユーザデータ（０）のリード転送を要求する（ステップＳ３０１）。ユーザデータ（０）にＸ箇所以下の誤りがある場合、情報記憶装置３は、ユーザデータ（０）が訂正可能であることを情報処理装置２に通知する（ステップＳ３０２）。その後、情報記憶装置３は、ユーザデータ（０）の誤り箇所を訂正した後、情報処理装置２に訂正したユーザデータ（０）を転送する（ステップＳ３０３）。
【００４１】
よって、図４では、ＥＣＣ訂正したユーザデータ（０）は、情報処理装置２に転送されるだけで、情報記憶装置３内のユーザデータ（０）は書き戻されずに処理が終了となる。
【００４２】
また、ＥＣＣ訂正が可能なデータのリード転送処理の他の例について、図５のフローチャートを用いて説明する。この図５では、ＥＣＣ訂正したユーザデータ（０）が情報処理装置２に転送されるとともに、情報記憶装置３内のユーザデータ（０）もＥＣＣ訂正されたユーザデータ（０）に書き戻される処理について記載する。
【００４３】
まず、情報処理装置２が、情報記憶装置３に対してユーザデータ（０）のリード転送を要求する（ステップＳ４０１）。ユーザデータ（０）にＸ箇所以下の誤りがある場合、情報記憶装置３は、ユーザデータ（０）が訂正可能であることを情報処理装置２に通知する（ステップＳ４０２）。
【００４４】
そして、情報記憶装置３は、ユーザデータ（０）の誤り箇所を訂正した後、情報処理装置２に訂正したユーザデータ（０）を転送する（ステップＳ４０３）。その後、情報処理装置２は、情報記憶装置３に対してＥＣＣ訂正したユーザデータ（０）の書き戻しを要求し（ステップＳ４０４）、該情報記憶装置３が、ユーザデータ（０）を訂正したユーザデータに書き戻す。
【００４５】
図５のフローチャートでは、ユーザデータの転送の後に書き戻し要求を行っているが、これを先に書き戻し要求を行った後にユーザデータの転送を行っても本発明は実現することができる。
【００４６】
次に、ユーザデータのＥＣＣ訂正がない場合のリード転送処理について、図６のフローチャートを用いて説明する。
【００４７】
まず、情報処理装置２が、情報記憶装置３に対してユーザデータ（０）のリード転送を要求する（ステップＳ５０１）。その要求を受けて、情報記憶装置３は、ユーザデータ（０）の転送可能を情報処理装置２に通知し（ステップＳ５０２）、その後、リードしたユーザデータ（０）を情報処理装置２に転送する（ステップＳ５０３）。
【００４８】
また、図３において示したユーザデータのライト転送処理のうち、情報記憶装置３におけるユーザデータのライト転送処理を図７のフローチャートを用いて説明する。
【００４９】
まず、情報処理装置２からユーザデータ（ｍ）のライト処理要求があると（ステップＳ６０１）、情報記憶回路９に当該エリアがあるか否かを制御回路４が判断する（ステップＳ６０２）。
【００５０】
当該エリアがない場合、制御回路４は、当該エリアがないことを情報処理装置２に通知して（ステップＳ６０３）処理が終了となる。また、当該エリアがある場合、制御回路４は、情報処理装置２から転送されたユーザデータ（ｍ）を情報記憶回路９に記憶させる（ステップＳ６０４）。
【００５１】
その後、Ｙ箇所訂正用ＥＣＣコード生成回路７がユーザデータ（ｍ）から算出した複数訂正用ＥＣＣコードを生成し、管理データ（ｍ）として情報記憶回路９に格納する（ステップＳ６０５）。そして、制御回路４は、情報処理装置２にライトデータの転送通知を行い（ステップＳ６０６）、処理が終了する。
【００５２】
これによって、情報処理装置２はＥＣＣコードを生成しなくてもよく、処理負荷を小さくすることができる。ここでは、情報記憶装置３によってＥＣＣコードを生成する場合について記載したが、該ＥＣＣコードを情報処理装置２にＹ箇所訂正用ＥＣＣコード生成回路を別に設け、ＥＣＣコードを生成し、管理データ（ｍ）として情報記憶回路９に格納するようにしてもよい。
【００５３】
次に、情報記憶装置３におけるユーザデータのリード転送処理の一例を図８のフローチャートを用いて説明する。
【００５４】
まず、情報処理装置２から情報記憶装置３に対してユーザデータ（ｍ）のリード転送要求があると、制御回路４は、該ユーザデータ（ｍ）、ならびに管理データ（ｍ）を誤り検出回路６に転送する（ステップＳ７０１）。
【００５５】
そして、誤り検出回路６がユーザデータ（ｍ）に誤りがあるか否かをチェックする（ステップＳ７０２）。ユーザデータ（ｍ）に誤りがない場合、制御回路４は、ユーザデータ（ｍ）が転送可能であることを情報処理装置２に通知する（ステップＳ７０３）。
【００５６】
続いて、制御回路４は、ユーザデータ（ｍ）を入出力回路５を介して情報処理装置２に転送し（ステップＳ７０４）、処理が終了となる。
【００５７】
また、ステップＳ７０２の処理において、ユーザデータ（ｍ）に誤りがある場合、制御回路４は、ユーザデータ（ｍ）、および管理データ（ｍ）をＸ箇所誤り位置および訂正データ算出回路８に転送する（ステップＳ７０５）。
【００５８】
Ｘ箇所誤り位置および訂正データ算出回路８は、ユーザデータ（ｍ）の訂正箇所、および訂正データを算出し（ステップＳ７０６）、該訂正箇所が訂正可能か否かを判断する（ステップＳ７０７）。
【００５９】
そして、訂正箇所が訂正不可の場合、すなわち、訂正箇所がＸ箇所よりも多い場合には、情報処理装置２に対してユーザデータ（ｍ）が訂正不可であることを通知する（ステップＳ７０８）。
【００６０】
その後、制御回路４は、ユーザデータ（ｍ）、および管理データ（ｍ）を入出力回路５を介して情報処理装置２に転送し（ステップＳ７０９）、処理が終了となる。
【００６１】
情報処理装置２は、ユーザデータ（ｍ）と管理データ（ｍ）とを受け取り、必要であればＹ箇所誤り位置および訂正データ算出回路２ａによってユーザデータ（ｍ）の訂正箇所を訂正する。
【００６２】
たとえば、多少の誤データ（たとえば、音声の途切れや画像のノイズなど）が含まれていても該データを連続して途切れなく転送することを要求される音声データや画像データなどでは誤り訂正を行わず、システムデータなどの重要なデータである場合にはユーザデータ（ｍ）の訂正を行う。
【００６３】
また、ステップＳ７０７の処理において、訂正箇所が訂正可能、すなわち、訂正箇所がＸ箇所以下の場合、制御回路４は、情報処理装置２に対して、誤り箇所があるが該誤り箇所は訂正可能であることを通知する（ステップＳ７１０）。
【００６４】
続いて、訂正前のユーザデータ（ｍ）を情報記憶回路９から入出力回路５に読み出し、Ｘ箇所誤り位置および訂正データ算出回路８が算出した訂正箇所に訂正データを置き換えて情報処理装置２に転送して（ステップＳ７１１）処理が終了となる。
【００６５】
また、ステップＳ７１１の処理において、Ｘ箇所誤り位置および訂正データ算出回路８が算出した訂正箇所に訂正データを置き換えて情報処理装置２に転送する際に、情報記憶回路９に格納されている誤りのあるユーザデータ（ｍ）を訂正データに置き換えたユーザデータ（ｍ）に書き換えするようにしてもよい。
【００６６】
その場合、情報処理装置２によってコマンドや制御フラグなどを設定することにより、自動的に訂正されたユーザデータ（ｍ）に書き換えが行われることになる。
【００６７】
次に、情報記憶装置３におけるユーザデータのリード転送処理の他の例を図９のフローチャートを用いて説明する。
【００６８】
まず、情報処理装置２から情報記憶装置３に対してユーザデータ（ｍ）のリード転送要求があると、制御回路４は、該ユーザデータ（ｍ）、ならびに管理データ（ｍ）を誤り検出回路６に転送する（ステップＳ８０１）。
【００６９】
誤り検出回路６は、ユーザデータ（ｍ）に誤りがあるか否かをチェックし（ステップＳ８０２）、該ユーザデータ（ｍ）に誤りがない場合、制御回路４は、ユーザデータ（ｍ）が転送可能であることを情報処理装置２に通知する（ステップＳ８０３）。そして、制御回路４は、ユーザデータ（ｍ）を入出力回路５を介して情報処理装置２に転送し（ステップＳ８０４）、処理が終了となる。
【００７０】
また、ステップＳ８０２の処理において、ユーザデータ（ｍ）に誤りがある場合、制御回路４は、ユーザデータ（ｍ）、および管理データ（ｍ）をＸ箇所誤り位置および訂正データ算出回路８に転送する（ステップＳ８０５）。
【００７１】
続いて、Ｘ箇所誤り位置および訂正データ算出回路８は、ユーザデータ（ｍ）の訂正箇所、および訂正データを算出し（ステップＳ８０６）、該訂正箇所が訂正可能か否かを判断する（ステップＳ８０７）。
【００７２】
訂正箇所が訂正不可の場合、すなわち、訂正箇所がＸ箇所よりも多い場合には、情報処理装置２に対してユーザデータ（ｍ）が訂正不可であることを通知する（ステップＳ８０８）。
【００７３】
そして、制御回路４は、ユーザデータ（ｍ）、および管理データ（ｍ）を入出力回路５を介して情報処理装置２に転送し（ステップＳ８０９）、処理が終了となる。情報処理装置２は、ユーザデータ（ｍ）と管理データ（ｍ）とを受け取り、必要であればＹ箇所誤り位置および訂正データ算出回路２ａによってユーザデータ（ｍ）の訂正箇所を訂正する。
【００７４】
また、ステップＳ８０７の処理において、訂正箇所が訂正可能、すなわち、訂正箇所がＸ箇所以下の場合、制御回路４は、誤り箇所があるが該誤り箇所は訂正可能であることを情報処理装置２に通知する（ステップＳ８１０）。
【００７５】
続いて、制御回路４は、情報処理装置２から転送開始の要求があるか否かを判断する（ステップＳ８１１）。転送が開始されると、訂正前のユーザデータ（ｍ）を情報記憶回路９から入出力回路５に読み出し、Ｘ箇所誤り位置および訂正データ算出回路８が算出した訂正箇所に訂正データを置き換えて情報処理装置２に転送する（ステップＳ８１２）。
【００７６】
そして、ステップＳ８１１の処理で、情報処理装置２から転送開始の要求がない場合、またはステップＳ８１２の処理が終了した際には、制御回路４が、情報処理装置２からユーザデータの訂正要求があるか否かを判断する（ステップＳ８１３）。
【００７７】
情報処理装置２からユーザデータの訂正要求がある場合、訂正前のユーザデータ（ｍ）を情報記憶回路９から入出力回路５に読み出し、Ｘ箇所誤り位置および訂正データ算出回路８が算出した訂正箇所を訂正データに書き換えて情報記憶回路９に格納する（ステップＳ８１４）。
【００７８】
ステップＳ８１４の処理、あるいは情報処理装置２からユーザデータの訂正要求がない場合には、処理が終了となる。
【００７９】
それにより、本実施の形態によれば、発生確率の高い小規模なエラー訂正は情報記憶装置３で行い、発生確率の低い大規模なエラー訂正は情報処理装置２によって行うので、該情報処理装置２のオーバヘッドを小さくすることができる。
【００８０】
また、小規模なエラー訂正のみを情報記憶装置３で行うことによって、該情報記憶装置３の回路規模を小さくすることができる。
【００８１】
さらに、情報処理装置２によって、大規模なエラー訂正を行うか否かを任意に選択して実行することができるので、データに応じた最適な信頼度の情報処理システム１を構築することができる。
【００８２】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００８３】
【発明の効果】
本願によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【００８４】
（１）発生確率の高い小規模なエラーは情報記憶装置が訂正し、発生確率の低い大規模なエラーは情報処理装置が訂正することにより、情報処理装置のオーバヘッドを小さくすることができる。
【００８５】
（２）また、小規模なエラー訂正のみを情報記憶装置で行うことによって、該情報記憶装置を小型化でき、低コストにすることができる。
【００８６】
（３）情報処理装置が、大規模なエラー訂正を行うか否かを任意に選択することができるので、取り扱うデータに応じて最適な情報処理システムを構築することができる。
【００８７】
（４）上記（１）〜（３）により、情報処理システムの性能、ならびに信頼性を大幅に向上することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態による情報処理システムのブロック図である。
【図２】図１の情報処理システムにおけるＥＣＣ訂正不可時の読み出し転送処理のフローチャートである。
【図３】図１の情報処理システムにおけるユーザデータのライト転送処理のフローチャートである。
【図４】図１の情報処理システムにおけるＥＣＣ訂正が可能なユーザデータのリード転送処理の一例を示すフローチャートである。
【図５】図１の情報処理システムにおけるＥＣＣ訂正が可能なユーザデータのリード転送処理の他の例を示すフローチャートである。
【図６】図１の情報処理システムにおけるユーザデータのＥＣＣ訂正がない場合のリード転送処理のフローチャートである。
【図７】図１の情報処理システムに設けられた情報記憶装置におけるユーザデータのライト転送時の内部処理のフローチャートである。
【図８】図１の情報処理システムに設けられた情報記憶装置におけるユーザデータのリード転送時の内部処理のフローチャートである。
【図９】図１の情報処理システムに設けられた情報記憶装置におけるユーザデータのリード転送時の内部処理の他の例を示すフローチャートである。
【符号の説明】
１ 情報処理システム
２ 情報処理装置
２ａ Ｙ箇所誤り位置および訂正データ算出回路（第２のデータ訂正算出部）
３ 情報記憶装置
４ 制御回路（情報処理部）
５ 入出力回路（転送処理部）
６ 誤り検出回路（転送処理部、誤り検出部）
７ Ｙ箇所訂正用ＥＣＣコード生成回路（転送処理部、管理データ生成部）
８ Ｘ箇所誤り位置および訂正データ算出回路（転送処理部、第１のデータ訂正算出部）
９ 情報記憶回路（半導体メモリ）
Claims (6)
- １つ以上の不揮発性半導体メモリを有する情報記憶装置であって、
動作プログラムに基づいて前記不揮発性半導体メモリに格納されたデータを読み出し、およびデータの書き込み動作指示を前記不揮発性半導体メモリに行い、
前記情報記憶装置にデータの書き込みの要求があった際に、前記不揮発性半導体メモリから読み出したリードデータに含まれるエラー数が第１の数以下の場合に訂正を可能にするエラー訂正のための情報を生成し、前記不揮発性半導体メモリに書き込み、
前記情報記憶装置にデータの読み出しの要求があった際に、前記不揮発性半導体メモリから読み出したリードデータに含まれるエラー数が前記第１の数より小さい第２の数以下の場合は、前記エラーを訂正して前記情報記憶装置外部へ転送し、前記リードデータに含まれるエラー数が第２の数より大きい場合は、エラーを訂正せずに前記情報記憶装置外部へ転送し、
さらに、エラー数が前記第１の数より小さい第２の数以下の場合は、前記情報記憶装置外部からの訂正要求に応じて、前記エラーを訂正した訂正データを前記不揮発性半導体メモリに格納することを特徴とする情報記憶装置。 - 請求項１記載の情報記憶装置において、
前記リードデータに含まれるエラー数が前記第２の数より大きい場合は、前記情報記憶装置外部へ前記情報処理装置内で訂正不可である旨を通知し、
その後、前記エラー訂正のための情報の転送後、前記リードデータを前記情報記憶装置外部へ転送することを特徴とする情報記憶装置。 - 不揮発性半導体メモリを有する情報記憶装置であって、
情報記憶装置外部から与えられる要求に応じて、前記不揮発性半導体メモリに格納されたデータを読み出しおよび前記不揮発性半導体メモリへのデータの書き込みを行ない、
前記情報記憶装置外部からデータの書き込みの要求があった際は、前記情報記憶装置外部から与えられるデータに対応したデータを前記不揮発性半導体メモリにユーザデータとして書き込み、
前記不揮発性半導体メモリから読み出したユーザデータに含まれるエラー数が第１の数以下の場合に訂正を可能にするエラー訂正のための情報を生成し、前記不揮発性半導体メモリに管理データとして書き込み、
前記情報記憶装置外部からデータの読み出しの要求があった際に、前記不揮発性半導体メモリから前記ユーザデータと前記管理データを読み出し、前記ユーザデータに含まれるエラー数が前記第１の数より小さい第２の数以下の場合は、前記ユーザデータを訂正して前記情報記憶装置外部へ転送し、前記ユーザデータに含まれるエラー数が前記第２の数より大きい場合は、エラーを訂正せずに前記ユーザデータを前記情報記憶装置外部へ転送し、
さらに、エラー数が前記第１の数より小さい第２の数以下の場合は、前記情報記憶装置の外部からの要求に応じて、前記エラーを訂正した訂正データを前記不揮発性半導体メモリに書き込むことを特徴とする情報記憶装置。 - 請求項３記載の情報記憶装置において、
前記読み出されたユーザデータに含まれるエラー数が前記第２の数より大きい場合は、前記情報記憶装置外部へ前記情報処理装置内で訂正不可である旨を通知し、
その後、前記管理データの転送後、前記ユーザデータを前記情報記憶装置外部へ転送することを特徴とする情報記憶装置。 - 不揮発性半導体メモリを有する情報記憶装置と、前記情報記憶装置にデータの書き込み要求および読み出し要求をする情報処理装置とを有する情報処理システムであって、
前記情報記憶装置は、前記情報処理装置から前記情報記憶装置に与えられる要求に応じて、前記不揮発性半導体メモリに格納されたデータを読み出しおよび前記不揮発性半導体メモリへのデータの書き込みを行ない、
前記情報処理装置から前記情報記憶装置にデータの書き込みの要求があった際に、前記情報処理装置から前記情報記憶装置に与えられるデータに対応したデータを不揮発性半導体メモリにユーザデータとして書き込み、
前記不揮発性半導体メモリから読み出したユーザデータに含まれるエラー数が第１の数以下の場合に訂正を可能にするエラー訂正のための情報を生成し、前記不揮発性半導体メモリに管理データとして書き込み、
前記情報処理装置から前記情報記憶装置にデータの読み出しの要求があった際に、前記不揮発性半導体メモリから前記ユーザデータと前記管理データを読み出し、前記ユーザデータに含まれるエラー数が前記第１の数より小さい第２の数以下の場合は、前記ユーザデータを訂正して前記情報記憶装置から前記情報処理装置に転送し、前記ユーザデータに含まれるエラー数が前記第２の数より大きい場合は、エラーを訂正せずに前記ユーザデータを前記情報記憶装置から前記情報処理装置に転送し、
前記情報処理装置は、前記ユーザデータに含まれるエラー数が前記第２の数より大きく、前記第１の数以下の場合は、前記ユーザデータのエラー訂正を行うことが可能であり、
エラー数が前記第１の数より小さい第２の数以下の場合、前記情報処理装置は、前記情報記憶装置へ訂正要求を出し、前記情報記憶装置は、前記エラーを訂正した訂正データを前記不揮発性半導体メモリに格納することを特徴とする情報処理システム。 - 請求項５記載の情報処理システムにおいて、
前記読み出されたユーザデータに含まれるエラー数が前記第２の数より大きい場合は、前記情報記憶装置外部へ前記情報処理装置内で訂正不可である旨を通知し、
その後、前記管理データの転送後、前記ユーザデータを転送することを特徴とする情報処理システム。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003072130A JP4299558B2 (ja) | 2003-03-17 | 2003-03-17 | 情報記憶装置および情報処理システム |
| TW092132172A TW200419573A (en) | 2003-03-17 | 2003-11-17 | Information memory device and information processing system |
| US10/714,982 US7231580B2 (en) | 2003-03-17 | 2003-11-18 | Nonvolatile memory apparatus and data processing system |
| KR1020030097495A KR20040082022A (ko) | 2003-03-17 | 2003-12-26 | 정보기억장치 및 정보처리시스템 |
| CN2008101094388A CN101303659B (zh) | 2003-03-17 | 2004-01-06 | 非易失性存储器装置和数据处理系统 |
| CNB2004100013309A CN100409193C (zh) | 2003-03-17 | 2004-01-06 | 非易失性存储器装置和数据处理系统 |
| US11/747,937 US7752526B2 (en) | 2003-03-17 | 2007-05-14 | Nonvolatile memory apparatus and data processing system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003072130A JP4299558B2 (ja) | 2003-03-17 | 2003-03-17 | 情報記憶装置および情報処理システム |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008136217A Division JP2008198234A (ja) | 2008-05-26 | 2008-05-26 | 情報記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004280556A JP2004280556A (ja) | 2004-10-07 |
| JP4299558B2 true JP4299558B2 (ja) | 2009-07-22 |
Family
ID=32984701
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003072130A Expired - Fee Related JP4299558B2 (ja) | 2003-03-17 | 2003-03-17 | 情報記憶装置および情報処理システム |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US7231580B2 (ja) |
| JP (1) | JP4299558B2 (ja) |
| KR (1) | KR20040082022A (ja) |
| CN (2) | CN100409193C (ja) |
| TW (1) | TW200419573A (ja) |
Families Citing this family (39)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2875352B1 (fr) * | 2004-09-10 | 2007-05-11 | St Microelectronics Sa | Procede de detection et de correction d'erreurs pour une memoire et circuit integre correspondant |
| JP4720152B2 (ja) * | 2004-11-17 | 2011-07-13 | パナソニック株式会社 | 不揮発性メモリシステム |
| JP4695385B2 (ja) * | 2004-11-30 | 2011-06-08 | 株式会社東芝 | メモリカードおよびカードコントローラ |
| US7424648B2 (en) * | 2005-03-10 | 2008-09-09 | Matsushita Electric Industrial Co., Ltd. | Nonvolatile memory system, nonvolatile memory device, data read method, and data read program |
| US7831882B2 (en) | 2005-06-03 | 2010-11-09 | Rambus Inc. | Memory system with error detection and retry modes of operation |
| US9459960B2 (en) | 2005-06-03 | 2016-10-04 | Rambus Inc. | Controller device for use with electrically erasable programmable memory chip with error detection and retry modes of operation |
| US7512864B2 (en) * | 2005-09-30 | 2009-03-31 | Josef Zeevi | System and method of accessing non-volatile computer memory |
| US7562285B2 (en) | 2006-01-11 | 2009-07-14 | Rambus Inc. | Unidirectional error code transfer for a bidirectional data link |
| KR101050853B1 (ko) * | 2006-04-07 | 2011-07-21 | 한양대학교 산학협력단 | 무선 인식 태그의 인식 오류를 보정하는 방법 |
| US8352805B2 (en) | 2006-05-18 | 2013-01-08 | Rambus Inc. | Memory error detection |
| US20070271495A1 (en) * | 2006-05-18 | 2007-11-22 | Ian Shaeffer | System to detect and identify errors in control information, read data and/or write data |
| CN101131857B (zh) * | 2006-08-25 | 2010-10-06 | 安国国际科技股份有限公司 | 硅储存装置及其控制器与运作方法 |
| KR100833600B1 (ko) * | 2006-08-25 | 2008-05-30 | 삼성전자주식회사 | 에러 정정 회로, 그 방법 및 상기 회로를 구비하는 반도체메모리 장치 |
| US7904783B2 (en) * | 2006-09-28 | 2011-03-08 | Sandisk Corporation | Soft-input soft-output decoder for nonvolatile memory |
| US7805663B2 (en) * | 2006-09-28 | 2010-09-28 | Sandisk Corporation | Methods of adapting operation of nonvolatile memory |
| US7818653B2 (en) | 2006-09-28 | 2010-10-19 | Sandisk Corporation | Methods of soft-input soft-output decoding for nonvolatile memory |
| US20080092015A1 (en) * | 2006-09-28 | 2008-04-17 | Yigal Brandman | Nonvolatile memory with adaptive operation |
| JP5283845B2 (ja) * | 2007-02-07 | 2013-09-04 | 株式会社メガチップス | ビットエラーの予防方法、情報処理装置 |
| KR100888695B1 (ko) | 2007-02-27 | 2009-03-16 | 삼성전자주식회사 | 과표본화 읽기 동작을 수행하는 플래시 메모리 장치 및그것의 데이터 독출 방법 |
| JP5265883B2 (ja) * | 2007-05-24 | 2013-08-14 | 株式会社メガチップス | メモリアクセスシステム |
| US7765426B2 (en) | 2007-06-07 | 2010-07-27 | Micron Technology, Inc. | Emerging bad block detection |
| US20090070655A1 (en) * | 2007-09-11 | 2009-03-12 | Silicon Motion, Inc. | Method for Generating an ECC Code for a Memory Device |
| KR101413736B1 (ko) | 2007-09-13 | 2014-07-02 | 삼성전자주식회사 | 향상된 신뢰성을 갖는 메모리 시스템 및 그것의웨어-레벨링 기법 |
| JP5166074B2 (ja) | 2008-02-29 | 2013-03-21 | 株式会社東芝 | 半導体記憶装置、その制御方法、および誤り訂正システム |
| JP4672743B2 (ja) | 2008-03-01 | 2011-04-20 | 株式会社東芝 | 誤り訂正装置および誤り訂正方法 |
| US20090228762A1 (en) * | 2008-03-07 | 2009-09-10 | Kabushiki Kaisha Toshiba | Inforamtion Precessing Apparatus and Non-Volatile Semiconductor Memory Drive |
| JP2010513994A (ja) * | 2008-03-07 | 2010-04-30 | 株式会社東芝 | 情報処理装置および不揮発性半導体メモリドライブ |
| US9092649B2 (en) * | 2009-03-02 | 2015-07-28 | Macronix International Co., Ltd. | Data protecting method capable of effectively recording protection information and memory using thereof |
| US8640005B2 (en) * | 2010-05-21 | 2014-01-28 | Intel Corporation | Method and apparatus for using cache memory in a system that supports a low power state |
| JP2013029882A (ja) * | 2011-07-26 | 2013-02-07 | Toshiba Corp | メモリコントローラ、半導体記憶装置および復号方法 |
| CN102881334B (zh) * | 2012-09-14 | 2015-02-04 | 东南大学 | 核探测机器人控制系统中数据存储的纠错方法 |
| KR102025340B1 (ko) | 2012-11-27 | 2019-09-25 | 삼성전자 주식회사 | 불휘발성 메모리를 포함하는 반도체 메모리 장치, 이를 포함하는 캐쉬 메모리 및 컴퓨터 시스템 |
| TWI509624B (zh) * | 2013-07-01 | 2015-11-21 | Asolid Technology Co Ltd | 快閃記憶體裝置、記憶體控制器及快閃記憶體的控制方法 |
| CN103761195B (zh) * | 2014-01-09 | 2017-05-10 | 浪潮电子信息产业股份有限公司 | 一种利用分布式数据编码的存储方法 |
| US9653185B2 (en) * | 2014-10-14 | 2017-05-16 | International Business Machines Corporation | Reducing error correction latency in a data storage system having lossy storage media |
| CN109144983A (zh) * | 2017-06-23 | 2019-01-04 | 阿里巴巴集团控股有限公司 | 一种数据容错的方法及设备 |
| CN111819547A (zh) | 2018-03-26 | 2020-10-23 | 拉姆伯斯公司 | 命令/地址通道错误检测 |
| JP2020144554A (ja) * | 2019-03-05 | 2020-09-10 | キオクシア株式会社 | 記憶装置およびデータ読出方法 |
| JP2021140835A (ja) * | 2020-03-02 | 2021-09-16 | 株式会社東芝 | 磁気ディスク装置 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58182762A (ja) | 1982-04-20 | 1983-10-25 | Nec Corp | 誤り訂正方式 |
| US4891811A (en) * | 1987-02-13 | 1990-01-02 | International Business Machines Corporation | Efficient address test for large memories |
| JP2696212B2 (ja) | 1987-05-06 | 1998-01-14 | セイコーエプソン株式会社 | 誤り訂正装置 |
| CA2002361C (en) * | 1989-03-10 | 1993-12-21 | Robert M. Blake | Fault tolerant computer memory systems and components employing dual level error correction and detection with disablement feature |
| JPH0495299A (ja) | 1990-08-09 | 1992-03-27 | Nec Corp | 半導体記憶装置 |
| US5463644A (en) * | 1992-11-13 | 1995-10-31 | Unisys Corporation | Resilient storage system |
| JPH06161906A (ja) | 1992-11-19 | 1994-06-10 | Toshiba Corp | 半導体メモリー回路 |
| KR970008064A (ko) * | 1995-07-25 | 1997-02-24 | 김광호 | 컴팩트 디스크 플레이어의 흠집부분 재생방지방법 |
| JP2000173289A (ja) * | 1998-12-10 | 2000-06-23 | Toshiba Corp | エラー訂正可能なフラッシュメモリシステム |
| US7171594B2 (en) * | 2002-03-06 | 2007-01-30 | Hewlett-Packard Development Company, L.P. | Pausing a transfer of data |
| US6895464B2 (en) * | 2002-06-03 | 2005-05-17 | Honeywell International Inc. | Flash memory management system and method utilizing multiple block list windows |
-
2003
- 2003-03-17 JP JP2003072130A patent/JP4299558B2/ja not_active Expired - Fee Related
- 2003-11-17 TW TW092132172A patent/TW200419573A/zh unknown
- 2003-11-18 US US10/714,982 patent/US7231580B2/en not_active Expired - Fee Related
- 2003-12-26 KR KR1020030097495A patent/KR20040082022A/ko not_active Application Discontinuation
-
2004
- 2004-01-06 CN CNB2004100013309A patent/CN100409193C/zh not_active Expired - Fee Related
- 2004-01-06 CN CN2008101094388A patent/CN101303659B/zh not_active Expired - Fee Related
-
2007
- 2007-05-14 US US11/747,937 patent/US7752526B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US7752526B2 (en) | 2010-07-06 |
| CN1530836A (zh) | 2004-09-22 |
| US7231580B2 (en) | 2007-06-12 |
| US20070214395A1 (en) | 2007-09-13 |
| CN101303659B (zh) | 2010-12-08 |
| KR20040082022A (ko) | 2004-09-23 |
| CN101303659A (zh) | 2008-11-12 |
| CN100409193C (zh) | 2008-08-06 |
| TW200419573A (en) | 2004-10-01 |
| JP2004280556A (ja) | 2004-10-07 |
| US20040187052A1 (en) | 2004-09-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4299558B2 (ja) | 情報記憶装置および情報処理システム | |
| KR101225924B1 (ko) | 메모리 시스템의 카피백 최적화 | |
| CN108268340B (zh) | 校正存储器中的错误的方法 | |
| JP3975245B2 (ja) | 記録再生装置および半導体メモリ | |
| US8996951B2 (en) | Error correction with non-volatile memory on an integrated circuit | |
| US7596041B2 (en) | Nonvolatile memory system | |
| US9195541B2 (en) | Controlling nonvolatile memory device and nonvolatile memory system | |
| KR101543245B1 (ko) | 에러 교정 장치와 이를 포함하는 메모리 장치와 데이터 처리 시스템 | |
| TW201901426A (zh) | 非揮發性記憶體裝置及其讀取方法 | |
| CN110347530B (zh) | 数据存储装置及其操作方法 | |
| KR20120084174A (ko) | 에러 정정 코드의 인코딩 및 디코딩 방법 | |
| US20080046778A1 (en) | Memory controller and semiconductor memory device | |
| US20080082872A1 (en) | Memory controller, memory system, and data transfer method | |
| KR20180086816A (ko) | 사전-검사된 에러율에 따른 적응형 에러정정을 수행하는 메모리장치 및 전자장치와, 메모리장치의 동작방법 | |
| JP2009301194A (ja) | 半導体記憶装置の制御システム | |
| KR100688549B1 (ko) | 비휘발성 메모리를 지원하는 온더플라이 ｂｃｃ 코덱시스템 및 방법 | |
| JP2008198234A (ja) | 情報記憶装置 | |
| KR20180078426A (ko) | 데이터 저장 장치의 에러 정정 코드 처리 방법 | |
| TWI827138B (zh) | 半導體儲存裝置 | |
| WO2022204971A1 (zh) | 存储方法及存储控制器 | |
| TWI824885B (zh) | 資料儲存裝置與錯誤回復執行方法 | |
| US20240202070A1 (en) | Data storage device and method for performing error recovery | |
| JP2010129038A (ja) | 半導体記憶装置 | |
| KR20230059092A (ko) | 캐시 손상을 관리하는 장치 및 그 동작 방법 | |
| TW202334978A (zh) | 儲存裝置及操作其的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050708 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080317 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080325 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080526 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080924 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081125 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090331 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090417 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4299558 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120424 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120424 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120424 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120424 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130424 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140424 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |