JP2008198234A - 情報記憶装置 - Google Patents
情報記憶装置 Download PDFInfo
- Publication number
- JP2008198234A JP2008198234A JP2008136217A JP2008136217A JP2008198234A JP 2008198234 A JP2008198234 A JP 2008198234A JP 2008136217 A JP2008136217 A JP 2008136217A JP 2008136217 A JP2008136217 A JP 2008136217A JP 2008198234 A JP2008198234 A JP 2008198234A
- Authority
- JP
- Japan
- Prior art keywords
- data
- correction
- user data
- error
- information processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】小規模なデータ訂正を情報記憶装置で実行し、大規模なエラー訂正を情報処理装置が実行することにより、コストを大幅に増大させることなくデータの信頼性を大幅に向上させる。
【解決手段】情報処理装置2からユーザデータのリード転送要求があると、制御回路4は、該ユーザデータおよび管理データを誤り検出回路6に転送し、ユーザデータの誤りをチェックする。誤りがない場合、ユーザデータが転送可能であることを情報処理装置2に通知して情報処理装置2に転送する。ユーザデータに誤りがある場合には、ユーザデータ、および管理データをX箇所誤り位置および訂正データ算出回路8によって訂正箇所、および訂正データを算出し、該訂正箇所が訂正可能か否かを判断する。訂正不可(訂正箇所がX箇所よりも多い場合)の場合には、情報処理装置2にユーザデータが訂正不可であることを通知し、その後、ユーザデータ、および管理データを情報処理装置2に転送する。
【選択図】図1
【解決手段】情報処理装置2からユーザデータのリード転送要求があると、制御回路4は、該ユーザデータおよび管理データを誤り検出回路6に転送し、ユーザデータの誤りをチェックする。誤りがない場合、ユーザデータが転送可能であることを情報処理装置2に通知して情報処理装置2に転送する。ユーザデータに誤りがある場合には、ユーザデータ、および管理データをX箇所誤り位置および訂正データ算出回路8によって訂正箇所、および訂正データを算出し、該訂正箇所が訂正可能か否かを判断する。訂正不可(訂正箇所がX箇所よりも多い場合)の場合には、情報処理装置2にユーザデータが訂正不可であることを通知し、その後、ユーザデータ、および管理データを情報処理装置2に転送する。
【選択図】図1
Description
本発明は、情報記憶装置における信頼性の向上技術に関し、特に、不揮発性半導体メモリを用いて構成された情報記憶装置におけるデータ保護に適用して有効な技術に関するものである。
パーソナルコンピュータや多機能端末機などの外部記憶メディアとして、たとえば、CF(Compact Flash)カード、スマートメディア、メモリスティックやマルチメディアカードなどの情報記憶装置が広く知られている。
このような情報記憶装置においては、たとえば、ホスト側において、誤り位置、および誤り訂正データ算出を行うことによってリード/ライトデータの信頼性を向上させているものがある。
また、情報記憶装置に誤り訂正回路を設けることによってリード/ライトデータの信頼性を向上させているものもある。この場合、データのリード/ライト処理において、高度の信頼性が要求されるデータに対しては誤り訂正モードにして誤り訂正回路を通し、高度の信頼性が要求されないデータに対しては誤り訂正回路を通さないものや(たとえば、特許文献1参照)、アクセス速度に応じて訂正能力を可変させることにより、最適な誤り訂正を行うものがある(たとえば、特許文献2参照)。
特開平4−95299号公報
特開平6−161906号公報
ところが、上記のような情報記憶装置のリード/ライト処理における誤り訂正技術では、次のような問題点があることが本発明者により見い出された。
たとえば、ホスト側において誤り位置、および誤り訂正データ算出を行う場合、それらの処理をソフトウェアにより実行することになり、該ホストの性能が大幅に低下してしまうという問題がある。
また、情報記憶装置に誤り訂正回路を設けた場合、すべての誤りデータに対してデータ訂正を行うことになると、誤り訂正回路が大規模化してしまい、情報記憶装置が大型化してしまい、コストも高くなってしまうという問題がある。
本発明の目的は、小規模なデータ訂正のみを情報記憶装置内で実行し、大規模なエラー訂正を情報処理装置において実行することにより、情報処理システムの処理性能を低下させず、コストの増大を最小限に抑え、かつ回路規模を増大させることなくデータの信頼性を大幅に向上させることのできる情報記憶装置および情報処理システムを提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
本発明は、不揮発性半導体メモリと、動作プログラムに基づいて該不揮発性半導体メモリに格納されたデータを読み出し、所定の処理やデータの書き込み動作指示などを行う情報処理部と、該不揮発性半導体メモリから読み出したリードデータに含まれるエラーが所定数以下の小規模エラーがある際には、該小規模エラーを訂正して転送し、リードデータに含まれるエラー数が所定数より多い大規模エラーがある場合には、該大規模エラーを訂正せずに転送する転送処理部とを備えたものである。
また、本願のその他の発明の概要を簡単に示す。
本発明は、前記小規模エラーの場合に訂正したデータを不揮発性半導体メモリに書き込むものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
(1)発生確率の高い小規模なエラーは情報記憶装置が訂正し、発生確率の低い大規模なエラーは情報処理装置が訂正することにより、情報処理装置のオーバヘッドを小さくすることができる。
(2)また、小規模なエラー訂正のみを情報記憶装置で行うことによって、該情報記憶装置を小型化でき、低コストにすることができる。
(3)情報処理装置が、大規模なエラー訂正を行うか否かを任意に選択することができるので、取り扱うデータに応じて最適な情報処理システムを構築することができる。
(4)上記(1)〜(3)により、情報処理システムの性能、ならびに信頼性を大幅に向上することができる。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
図1は、本発明の実施の形態による情報処理システムのブロック図、図2は、図1の情報処理システムにおけるECC訂正不可時の読み出し転送処理のフローチャート、図3は、図1の情報処理システムにおけるユーザデータのライト転送処理のフローチャート、図4は、図1の情報処理システムにおけるECC訂正が可能なユーザデータのリード転送処理の一例を示すフローチャート、図5は、図1の情報処理システムにおけるECC訂正が可能なデータのリード転送処理の他の例を示すフローチャート、図6は、図1の情報処理システムにおけるユーザデータのECC訂正がない場合のリード転送処理のフローチャート、図7は、図1の情報処理システムに設けられた情報記憶装置におけるユーザデータのライト転送時の内部処理のフローチャート、図8は、図1の情報処理システムに設けられた情報記憶装置におけるユーザデータのリード転送時の内部処理の一例を示すフローチャート、図9は、図1の情報処理システムに設けられた情報記憶装置におけるユーザデータのリード転送時の内部処理の他の例を示すフローチャートである。
本実施の形態において、情報処理システム1は、図1に示すように、情報処理装置2、および情報記憶装置3から構成されている。情報処理装置2は、ホストであり、パーソナルコンピュータや多機能端末機などからなる。この情報処理装置2には、Y箇所誤り位置および訂正データ算出回路(第2のデータ訂正算出部)2aが設けられている。Y箇所誤り位置および訂正データ算出回路2aは、情報記憶装置3から転送されたユーザデータのY箇所の誤り位置と訂正用データとを算出する。
情報記憶装置3は、情報処理装置2の外部記憶メディアとして用いられる。この情報記憶装置3は、たとえば、フラッシュメモリなどを用いて構成されたメモリカードからなる。
情報記憶装置3は、制御回路(情報処理部)4、入出力回路(転送処理部)5、誤り検出回路(転送処理部、誤り検出部)6、Y箇所訂正用ECCコード生成回路(転送処理部、管理データ生成部)7、X箇所誤り位置および訂正データ算出回路(転送処理部、第1のデータ訂正算出部)8、および情報記憶回路(半導体メモリ)9などから構成されている。ここでは、情報記憶回路9が1つ設けられた構成としたが、該情報記憶回路は複数個であってもよい。
制御回路4には、入出力回路5、誤り検出回路6、Y箇所訂正用ECCコード生成回路7、X箇所誤り位置および訂正データ算出回路8、ならびに情報記憶回路9が内部バスを介して相互に接続されている。
制御回路4は、動作プログラムに基づいて情報記憶回路9に格納されたプログラムやデータなどを読み出し、所定の処理やデータの書き込み動作指示などを行う。
入出力回路5は、情報記憶回路9と情報処理装置2とのデータのやり取りの制御を行う。誤り検出回路6は、リード処理されたデータに誤りがないか否かを検出する。
Y箇所訂正用ECCコード生成回路7は、Y箇所訂正用のECC(Error Correcting Code)情報を生成する。X箇所誤り位置および訂正データ算出回路8は、X箇所の誤り位置と訂正用データとを算出する。
また、エラーの検出は、ECCだけでなく、たとえば、CRC(Cyclic Redundancy Check)やパリティチェックなどの簡単な検出機能であってもよい。
ここで、誤り検出におけるX箇所とY箇所とは、X箇所<Y箇所の関係となっている。ここで半導体メモリを用いたメモリカードでの、X,Y、訂正長に関し具体的な例を示す。ユーザデータが512バイトとすると、X箇所は1箇所、多くとも2箇所程度、YはX+1またはX+2箇所程度である。X箇所、およびY箇所の単位は訂正長の長さであり、訂正長が1バイトの場合には、該1バイトが1箇所となる。
X,Yの値が大きいほど、さらに訂正長は長いほど情報処理システム1のデータ信頼性が高くなる。しかし、その反面回路およびプログラムの規模、ならびに管理領域が増大し、コストアップにつながる。よって、情報記憶回路9の特性、および要求される情報処理システム1の信頼性を考慮して最適化することが望ましい。
情報記憶回路9は、たとえば、フラッシュメモリなどの不揮発性半導体メモリから構成されている。また、情報記憶回路9には、ユーザデータ(0)〜(N)、および該ユーザデータに対応する管理データ(0)〜(N)などが格納されている。管理データ(0)〜(N)は、データ訂正を行う際に用いられるECC情報が含まれている。
なお、情報記憶回路9は、フラッシュメモリ以外であってもよく、SRAM(Static Random Access Memory)、DRAM(Dynamic RAM)、MRAM(Magnetroresistive RAM)、EPROM(Erasable and Programmable Read Only Memory)などのデータを記憶できるメモリであれば何でもよい。本発明の実施の形態では、コントローラとメモリとを分離しているが、その2つおよび周辺部品を1つにした混載半導体としても構わない。
さらに、情報処理装置2と入出力回路5とは、情報処理装置バスPCBを介して接続されている。この情報処理装置バスPCBは、機械的結合手段を有し、電気的に接続される接触タイプ、あるいは電波などの情報伝送媒体によって情報を伝達する非接触タイプのいずれであってもよい。
この情報処理装置2には、Y箇所誤り位置および訂正データ算出回路2aが備えられている。Y箇所誤り位置および訂正データ算出回路2aは、Y箇所のデータ誤り位置と訂正データとを算出する。
次に、本実施の形態における情報処理システム1の作用について説明する。
始めに、情報処理システム1によるECC訂正不可時の読み出し転送処理について、図2のフローチャートを用いて説明する。
まず、情報処理装置2が、情報記憶装置3に対してユーザデータ(0)のリード転送を要求する(ステップS101)。このとき、ユーザデータ(0)にX箇所より多い誤りがある場合、情報記憶装置3は、該情報記憶装置3によるユーザデータ(0)の訂正ができないことを情報処理装置2に対して通知する(ステップS102)。
そして、情報記憶装置3は、情報処理装置2に対して、ユーザデータ(0)に対応した管理データ(0)を転送し(ステップS103)、その後、ユーザデータ(0)のリードデータを転送する(ステップS104)。
情報処理装置2は、訂正が必要であれば転送されたリードデータをY箇所誤り位置および訂正データ算出回路2aによって訂正し、訂正が不要であれば、エラー訂正せずに所定の処理を行う。
また、ユーザデータ(0)のライト転送処理について、図3のフローチャートを用いて説明する。
情報処理装置2から情報記憶装置3にユーザデータ(0)のライト転送要求があると(ステップS201)、該情報記憶装置3は、情報処理装置2に対してユーザデータ(0)のライトデータ転送通知を行う(ステップS202)。その後、情報処理装置2から、ユーザデータ(0)のライトデータが情報記憶装置3に順次転送される(ステップS203)。
そして、情報記憶装置3は、ユーザデータ(0)のライト処理が終了すると、情報処理装置2に対してライト処理完了を通知する(ステップS204)。
次に、ECC訂正が可能なユーザデータのリード転送処理について、図4のフローチャートを用いて説明する。
まず、情報処理装置2が、情報記憶装置3に対してユーザデータ(0)のリード転送を要求する(ステップS301)。ユーザデータ(0)にX箇所以下の誤りがある場合、情報記憶装置3は、ユーザデータ(0)が訂正可能であることを情報処理装置2に通知する(ステップS302)。その後、情報記憶装置3は、ユーザデータ(0)の誤り箇所を訂正した後、情報処理装置2に訂正したユーザデータ(0)を転送する(ステップS303)。
よって、図4では、ECC訂正したユーザデータ(0)は、情報処理装置2に転送されるだけで、情報記憶装置3内のユーザデータ(0)は書き戻されずに処理が終了となる。
また、ECC訂正が可能なデータのリード転送処理の他の例について、図5のフローチャートを用いて説明する。この図5では、ECC訂正したユーザデータ(0)が情報処理装置2に転送されるとともに、情報記憶装置3内のユーザデータ(0)もECC訂正されたユーザデータ(0)に書き戻される処理について記載する。
まず、情報処理装置2が、情報記憶装置3に対してユーザデータ(0)のリード転送を要求する(ステップS401)。ユーザデータ(0)にX箇所以下の誤りがある場合、情報記憶装置3は、ユーザデータ(0)が訂正可能であることを情報処理装置2に通知する(ステップS402)。
そして、情報記憶装置3は、ユーザデータ(0)の誤り箇所を訂正した後、情報処理装置2に訂正したユーザデータ(0)を転送する(ステップS403)。その後、情報処理装置2は、情報記憶装置3に対してECC訂正したユーザデータ(0)の書き戻しを要求し(ステップS404)、該情報記憶装置3が、ユーザデータ(0)を訂正したユーザデータに書き戻す。
図5のフローチャートでは、ユーザデータの転送の後に書き戻し要求を行っているが、これを先に書き戻し要求を行った後にユーザデータの転送を行っても本発明は実現することができる。
次に、ユーザデータのECC訂正がない場合のリード転送処理について、図6のフローチャートを用いて説明する。
まず、情報処理装置2が、情報記憶装置3に対してユーザデータ(0)のリード転送を要求する(ステップS501)。その要求を受けて、情報記憶装置3は、ユーザデータ(0)の転送可能を情報処理装置2に通知し(ステップS502)、その後、リードしたユーザデータ(0)を情報処理装置2に転送する(ステップS503)。
また、図3において示したユーザデータのライト転送処理のうち、情報記憶装置3におけるユーザデータのライト転送処理を図7のフローチャートを用いて説明する。
まず、情報処理装置2からユーザデータ(m)のライト処理要求があると(ステップS601)、情報記憶回路9に当該エリアがあるか否かを制御回路4が判断する(ステップS602)。
当該エリアがない場合、制御回路4は、当該エリアがないことを情報処理装置2に通知して(ステップS603)処理が終了となる。また、当該エリアがある場合、制御回路4は、情報処理装置2から転送されたユーザデータ(m)を情報記憶回路9に記憶させる(ステップS604)。
その後、Y箇所訂正用ECCコード生成回路7がユーザデータ(m)から算出した複数訂正用ECCコードを生成し、管理データ(m)として情報記憶回路9に格納する(ステップS605)。そして、制御回路4は、情報処理装置2にライトデータの転送通知を行い(ステップS606)、処理が終了する。
これによって、情報処理装置2はECCコードを生成しなくてもよく、処理負荷を小さくすることができる。ここでは、情報記憶装置3によってECCコードを生成する場合について記載したが、該ECCコードを情報処理装置2にY箇所訂正用ECCコード生成回路を別に設け、ECCコードを生成し、管理データ(m)として情報記憶回路9に格納するようにしてもよい。
次に、情報記憶装置3におけるユーザデータのリード転送処理の一例を図8のフローチャートを用いて説明する。
まず、情報処理装置2から情報記憶装置3に対してユーザデータ(m)のリード転送要求があると、制御回路4は、該ユーザデータ(m)、ならびに管理データ(m)を誤り検出回路6に転送する(ステップS701)。
そして、誤り検出回路6がユーザデータ(m)に誤りがあるか否かをチェックする(ステップS702)。ユーザデータ(m)に誤りがない場合、制御回路4は、ユーザデータ(m)が転送可能であることを情報処理装置2に通知する(ステップS703)。
続いて、制御回路4は、ユーザデータ(m)を入出力回路5を介して情報処理装置2に転送し(ステップS704)、処理が終了となる。
また、ステップS702の処理において、ユーザデータ(m)に誤りがある場合、制御回路4は、ユーザデータ(m)、および管理データ(m)をX箇所誤り位置および訂正データ算出回路8に転送する(ステップS705)。
X箇所誤り位置および訂正データ算出回路8は、ユーザデータ(m)の訂正箇所、および訂正データを算出し(ステップS706)、該訂正箇所が訂正可能か否かを判断する(ステップS707)。
そして、訂正箇所が訂正不可の場合、すなわち、訂正箇所がX箇所よりも多い場合には、情報処理装置2に対してユーザデータ(m)が訂正不可であることを通知する(ステップS708)。
その後、制御回路4は、ユーザデータ(m)、および管理データ(m)を入出力回路5を介して情報処理装置2に転送し(ステップS709)、処理が終了となる。
情報処理装置2は、ユーザデータ(m)と管理データ(m)とを受け取り、必要であればY箇所誤り位置および訂正データ算出回路2aによってユーザデータ(m)の訂正箇所を訂正する。
たとえば、多少の誤データ(たとえば、音声の途切れや画像のノイズなど)が含まれていても該データを連続して途切れなく転送することを要求される音声データや画像データなどでは誤り訂正を行わず、システムデータなどの重要なデータである場合にはユーザデータ(m)の訂正を行う。
また、ステップS707の処理において、訂正箇所が訂正可能、すなわち、訂正箇所がX箇所以下の場合、制御回路4は、情報処理装置2に対して、誤り箇所があるが該誤り箇所は訂正可能であることを通知する(ステップS710)。
続いて、訂正前のユーザデータ(m)を情報記憶回路9から入出力回路5に読み出し、X箇所誤り位置および訂正データ算出回路8が算出した訂正箇所に訂正データを置き換えて情報処理装置2に転送して(ステップS711)処理が終了となる。
また、ステップS711の処理において、X箇所誤り位置および訂正データ算出回路8が算出した訂正箇所に訂正データを置き換えて情報処理装置2に転送する際に、情報記憶回路9に格納されている誤りのあるユーザデータ(m)を訂正データに置き換えたユーザデータ(m)に書き換えするようにしてもよい。
その場合、情報処理装置2によってコマンドや制御フラグなどを設定することにより、自動的に訂正されたユーザデータ(m)に書き換えが行われることになる。
次に、情報記憶装置3におけるユーザデータのリード転送処理の他の例を図9のフローチャートを用いて説明する。
まず、情報処理装置2から情報記憶装置3に対してユーザデータ(m)のリード転送要求があると、制御回路4は、該ユーザデータ(m)、ならびに管理データ(m)を誤り検出回路6に転送する(ステップS801)。
誤り検出回路6は、ユーザデータ(m)に誤りがあるか否かをチェックし(ステップS802)、該ユーザデータ(m)に誤りがない場合、制御回路4は、ユーザデータ(m)が転送可能であることを情報処理装置2に通知する(ステップS803)。そして、制御回路4は、ユーザデータ(m)を入出力回路5を介して情報処理装置2に転送し(ステップS804)、処理が終了となる。
また、ステップS802の処理において、ユーザデータ(m)に誤りがある場合、制御回路4は、ユーザデータ(m)、および管理データ(m)をX箇所誤り位置および訂正データ算出回路8に転送する(ステップS805)。
続いて、X箇所誤り位置および訂正データ算出回路8は、ユーザデータ(m)の訂正箇所、および訂正データを算出し(ステップS806)、該訂正箇所が訂正可能か否かを判断する(ステップS807)。
訂正箇所が訂正不可の場合、すなわち、訂正箇所がX箇所よりも多い場合には、情報処理装置2に対してユーザデータ(m)が訂正不可であることを通知する(ステップS808)。
そして、制御回路4は、ユーザデータ(m)、および管理データ(m)を入出力回路5を介して情報処理装置2に転送し(ステップS809)、処理が終了となる。情報処理装置2は、ユーザデータ(m)と管理データ(m)とを受け取り、必要であればY箇所誤り位置および訂正データ算出回路2aによってユーザデータ(m)の訂正箇所を訂正する。
また、ステップS807の処理において、訂正箇所が訂正可能、すなわち、訂正箇所がX箇所以下の場合、制御回路4は、誤り箇所があるが該誤り箇所は訂正可能であることを情報処理装置2に通知する(ステップS810)。
続いて、制御回路4は、情報処理装置2から転送開始の要求があるか否かを判断する(ステップS811)。転送が開始されると、訂正前のユーザデータ(m)を情報記憶回路9から入出力回路5に読み出し、X箇所誤り位置および訂正データ算出回路8が算出した訂正箇所に訂正データを置き換えて情報処理装置2に転送する(ステップS812)。
そして、ステップS811の処理で、情報処理装置2から転送開始の要求がない場合、またはステップS812の処理が終了した際には、制御回路4が、情報処理装置2からユーザデータの訂正要求があるか否かを判断する(ステップS813)。
情報処理装置2からユーザデータの訂正要求がある場合、訂正前のユーザデータ(m)を情報記憶回路9から入出力回路5に読み出し、X箇所誤り位置および訂正データ算出回路8が算出した訂正箇所を訂正データに書き換えて情報記憶回路9に格納する(ステップS814)。
ステップS814の処理、あるいは情報処理装置2からユーザデータの訂正要求がない場合には、処理が終了となる。
それにより、本実施の形態によれば、発生確率の高い小規模なエラー訂正は情報記憶装置3で行い、発生確率の低い大規模なエラー訂正は情報処理装置2によって行うので、該情報処理装置2のオーバヘッドを小さくすることができる。
また、小規模なエラー訂正のみを情報記憶装置3で行うことによって、該情報記憶装置3の回路規模を小さくすることができる。
さらに、情報処理装置2によって、大規模なエラー訂正を行うか否かを任意に選択して実行することができるので、データに応じた最適な信頼度の情報処理システム1を構築することができる。
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
1 情報処理システム
2 情報処理装置
2a Y箇所誤り位置および訂正データ算出回路(第2のデータ訂正算出部)
3 情報記憶装置
4 制御回路(情報処理部)
5 入出力回路(転送処理部)
6 誤り検出回路(転送処理部、誤り検出部)
7 Y箇所訂正用ECCコード生成回路(転送処理部、管理データ生成部)
8 X箇所誤り位置および訂正データ算出回路(転送処理部、第1のデータ訂正算出部)
9 情報記憶回路(半導体メモリ)
2 情報処理装置
2a Y箇所誤り位置および訂正データ算出回路(第2のデータ訂正算出部)
3 情報記憶装置
4 制御回路(情報処理部)
5 入出力回路(転送処理部)
6 誤り検出回路(転送処理部、誤り検出部)
7 Y箇所訂正用ECCコード生成回路(転送処理部、管理データ生成部)
8 X箇所誤り位置および訂正データ算出回路(転送処理部、第1のデータ訂正算出部)
9 情報記憶回路(半導体メモリ)
Claims (2)
- 不揮発性半導体メモリと、
動作プログラムに基づいて前記不揮発性半導体メモリに格納されたデータを読み出し、所定の処理やデータの書き込み動作指示などを行う情報処理部と、
前記不揮発性半導体メモリから読み出したリードデータに含まれるエラーが所定数以下の小規模エラーがある際には、前記小規模エラーを訂正して転送し、前記リードデータに含まれるエラー数が所定数より多い大規模エラーがある場合には、前記大規模エラーを訂正せずに転送する転送処理部とを備えたことを特徴とする情報記憶装置。 - 請求項1記載の情報記憶装置において、
前記小規模エラーの場合は、訂正したデータを前記不揮発性半導体メモリに書き込むことを特徴とする情報記憶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008136217A JP2008198234A (ja) | 2008-05-26 | 2008-05-26 | 情報記憶装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008136217A JP2008198234A (ja) | 2008-05-26 | 2008-05-26 | 情報記憶装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003072130A Division JP4299558B2 (ja) | 2003-03-17 | 2003-03-17 | 情報記憶装置および情報処理システム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008198234A true JP2008198234A (ja) | 2008-08-28 |
Family
ID=39757039
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008136217A Pending JP2008198234A (ja) | 2008-05-26 | 2008-05-26 | 情報記憶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008198234A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10991443B2 (en) | 2019-03-05 | 2021-04-27 | Toshiba Memory Corporation | Memory apparatus and data read method |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63275225A (ja) * | 1987-05-06 | 1988-11-11 | Seiko Epson Corp | 誤り訂正装置 |
-
2008
- 2008-05-26 JP JP2008136217A patent/JP2008198234A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63275225A (ja) * | 1987-05-06 | 1988-11-11 | Seiko Epson Corp | 誤り訂正装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10991443B2 (en) | 2019-03-05 | 2021-04-27 | Toshiba Memory Corporation | Memory apparatus and data read method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4299558B2 (ja) | 情報記憶装置および情報処理システム | |
TWI625620B (zh) | 非揮發性記憶體裝置及其讀取方法 | |
JP5166074B2 (ja) | 半導体記憶装置、その制御方法、および誤り訂正システム | |
CN108268340B (zh) | 校正存储器中的错误的方法 | |
US8650458B2 (en) | Methods of encoding/decoding for error correction code utilizing interdependent portions of codewords and related circuits | |
CN110347530B (zh) | 数据存储装置及其操作方法 | |
KR101543245B1 (ko) | 에러 교정 장치와 이를 포함하는 메모리 장치와 데이터 처리 시스템 | |
US20060239086A1 (en) | Nonvolatile memory system | |
US20120233518A1 (en) | Data Processing Systems And Methods Providing Error Correction | |
JP2008299855A (ja) | エンベデッドメモリを利用したマルチチャンネルエラー訂正コーダを備えたメモリシステム及びその方法 | |
JP2011198272A (ja) | 半導体記憶装置および半導体記憶装置の制御方法 | |
KR20180086816A (ko) | 사전-검사된 에러율에 따른 적응형 에러정정을 수행하는 메모리장치 및 전자장치와, 메모리장치의 동작방법 | |
JP2009301194A (ja) | 半導体記憶装置の制御システム | |
JP2008165449A (ja) | エラー訂正コード生成方法、およびメモリ制御装置 | |
JP2008090433A (ja) | メモリコントローラ、メモリシステム及びデータ転送方法 | |
JP4956230B2 (ja) | メモリコントローラ | |
TWI517176B (zh) | 降低nand快閃記憶體裝置與控制器之間匯流排流量的半導體記憶體裝置 | |
JP2012173933A (ja) | データ記憶装置及び誤り検出訂正方法 | |
JP2008198234A (ja) | 情報記憶装置 | |
KR20140081954A (ko) | 데이터 저장 장치 및 그것의 에러 정정 코드 처리 방법 | |
US11726665B1 (en) | Memory extension with error correction | |
CN109840158B (zh) | 一种操作存储器的方法 | |
KR20180078426A (ko) | 데이터 저장 장치의 에러 정정 코드 처리 방법 | |
JP2008287727A (ja) | 記憶装置 | |
JP2004126911A (ja) | 制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080526 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100528 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110315 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110705 |