JPS63275225A

JPS63275225A - 誤り訂正装置

Info

Publication number: JPS63275225A
Application number: JP62110105A
Authority: JP
Inventors: Takeo Kawase; 健夫川瀬
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1987-05-06
Filing date: 1987-05-06
Publication date: 1988-11-11
Anticipated expiration: 2013-01-14
Also published as: JP2696212B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は誤り訂正装置に関する。

〔従来の技術〕

近年、通信路容量の拡大、　記憶装置容量の増大、情報
処理速度の高速化に伴い、情報１ビット当りのコストは
下がってきている。一方、転送速度、記憶密度、が増大
するに従い、情報中の誤りが問題となる場合が多く見ら
れるようになった。つまり情報の信頼性を向上させる技
術が求められている。その様な技術の一つに、誤り訂正
符号の採用がある。とれは、情報系列中に一定の冗長度
を持たせ送信、或は、記録して、受信時、或は、再生時
に誤り位置、誤りパターンを算出し訂正をおこなう論理
的手法である。送信、記録の前処理として情報系列に冗
長度を付加することを、符号化といい、受信、再生時に
誤り位置、誤りパターンを算出し訂正を行うことを、復
号化という。各々の処理を行う装置を、符号化回路、復
号化回路といい、併せて誤り訂正装置と呼ぶ。

〔発明が解決しようとする問題点〕

符号化装置は、比較的簡単に実現可能である。

問題は復号化装置にある。復号化装置は一般的に複雑で
あり、その実現のためには、　多大の開発費、大規模な
集積化が必要である。しかも、より多くの誤りワードを
訂正しようとすると、つまりより高い訂正能力を実現し
ようとすると、急速に復号化装置の複雑さが増してくる
。特に、１〜２ワードの訂正能力と、３ワ一ド以上の訂
正能力とでは、複雑さの差が顕著である。この差は復号
アルゴリズムの違いに起因している。例えば、ＢＣＨ符
号の場合１〜２ワードの訂正には、アルゴリズムの簡単
なピーターソンの方法が存効的に適用できるのに対し、
３ワ一ド以上の訂正には、複雑なバーレンカンプ・マツ
シイの方法、或は、ユークリッド互除法を用いる必要が
ある。

一定の長さの情報系列中に、　ある個数の誤りワードが
発生する確率は、個数に対して単調減少である。しかも
、その傾きは急で、２ワ一ド以上の誤りワードが発生す
る頻度は、１ワードの誤りワードが発生する頻度に比べ
て、　　１〜２桁小さい。実際、誤り訂正装置の稼動状
態を調べると、殆どの場合１ワードの訂正を実行してい
る。２゜８ワードの訂正を実行する確率は小さい。　つ
まり、３ワ一ド以上の訂正能力を有する復号化装置を、
多大の労力と費用を掛けて実現しても、　３ワ一ド以上
の訂正に利用されることは、極めて稀で、もっばら１ワ
ードの訂正に利用されることになる。ところが、との様
な場合、１ワードの訂正能力を有する復号化装置で十分
だとするのは、早計である。情報の信頼性を高めるため
には、稀にしか発生しない大きなワード数の誤りも、訂
正できる必要があるからである。

以上述べたように、従来の誤り訂正装置では、稀にしか
動作しない３ワ一ド以上の訂正を、情報の信頼性の観点
からの要請で、多大の労力と費用を費やして実現する必
要があった。従来の誤り訂正装置は、こうした経済効率
性に反する側面を持つことで問題であった。

そこで、本発明は情報の信頼性を低下させることなく、
経済効率性に優れ、低コストで製造可能な誤り訂正装置
を供給することを目的とする。

〔問題点を解決するための手段〕

第１図は本発明の誤り訂正装置の全体構成図を示す説明
図である。第１図に示すように本発明の誤り訂正装置１
０は、誤り符号への符号化を行う符号化回路工１と、受
信、或は、再生されたワード群からなる情報を一時的に
記憶する記憶回路１２と、記憶回路１２にワード群を入
力する入力回路１３と、記憶回路１２に記憶されたワー
ド群中の誤りワードが設定７−ド数未溝の時、その誤り
ワードを訂正する第一の誤り訂正手段１４と、第一の誤
り訂正手段１４で誤りワードが訂正できないとき、その
誤りワードを訂正する第二の誤り訂正手段１５と、訂正
の完了したワード群を出力する出力回路１６からなる。

ここで、第一の誤り訂正手段１４は、マイクロコンピュ
ータを用いないハードウェアで、第二の訂正手段１５は
、マイクロコンピュータを用いたソフトウェアで構成さ
れる。

〔作用〕

本発明の、誤り訂正装置の作用について説明する。第一
図において、送信、書込み時には符号化回路がオリジナ
ルの情報を符号化する。受信、再生時には、ワード群か
らなる情報系列を入力回路１３が記憶回路１２に転送す
る。そして、情報系列中に誤りワードを含むとき、第一
の訂正手段１４がこれを訂正する。　もし、情報系列中
の誤りワード数が、第一の訂正手段の訂正能力を越えて
いて、訂正できないとき、続いて、第二の訂正手段１５
によって訂正される。訂正が完了すると、ワード群は出
力回路１６によって記憶回路１２から情報の利用部門へ
と転送される。

〔実施例〕

以下に本発明の誤り訂正装置の詳細を、光記録装置に応
用した実施例に基づいて説明する。

第２図は、本発明の誤り訂正装置の一実施例を示すもの
である。図中３８に示すのは、符号化回路２２、情報系
列の記憶回路のＲＡＭ２４、ＤＭＡコントローラ（ＤＭ
ＡＣ）２３、第一訂正回路ＤＣＵ（ＤｅＣｏｄｉｎｇ　
　Ｕｎｉｔ）２５、マイクロコンピュータ３２からなる
、誤り訂正装置の一例である。マイクロコンピュータ３
２は、ＣＰＵ２７、ＲＡＭ２８、ＲＯＭ　２　’９、バ
スアービタ２６によって構成されており、第二の訂正手
段１５として動作する。第二図は、誤り訂正装置３３を
光デイスクドライブ２０、ホストコンピュータ３１に、
それぞれドライブインターフェース２１、ホストインタ
ーフェース３０を介して接続した構成を示している。

光ディスクへの書込み時には、　ホストコンピュータ３
１からデータがホストインターフェース３０を介して、
誤り訂正装置３８へと送られる。

データは誤り訂正装置３３の内部で、ＤＭＡＣ２３によ
って、符号化回路２２へ転送され、符号化が行われて、
出力される。誤り訂正装置３８から出力されたデータは
、ドライブインターフェース２１を介して、光デイスク
ドライブ２０に送られる。

光ディスクからの読みだしく再生）時には、光デイスク
ドライブ２１によって再生されたデータは、ドライブイ
ンターフェースを介して、誤り訂正装置８８に送られる
。そして、データはＤＭＡＣ２３によって一旦ＲＡＭ２
４に入力される。光ディスクは、従来の磁気ディスクよ
り１〜２桁の高密度記録が可能であるが、その分、ディ
スク上の欠陥、ノイズジッタの影響を受は易く、データ
中に誤りが頻繁に発生する。ＲＡＭ２４に記憶されたデ
ータは誤りを含む可能性があるので、そのままホストコ
ンピュータに転送しても利用できない。

そこで、第一の訂正手段１４に相当する。第一訂正回路
ＤＣＵ２５にて、データの訂正を実行する。ＤＣＵ２５
は、アルゴリズムとしてピーターソンの方法を採用して
おり、シーケンサ及びガロア休演算部からなる。　ここ
で、誤り訂正符号には、リード・ソロモン符号を仮定し
ている。ピーターソンの方法は、２バイトまでの訂正な
らば、簡単であり、シーケンサを用いたハードウェア化
も比較的容易である。ＤＣＵ２５は訂正手段にマイクロ
コンピュータを使用せず、シーケンサが訂正アルゴリズ
ムを実行して行くので、極めて高速に訂正を完了する。

訂正を完了すると、データはＤＭＡＣ２３によって、ホ
ストコンピュータへと出力される。しかし、データ中に
多くの誤りを含むとき、ここでは、３バイト以上の誤り
を含むときは、ＤＣＵ２５の訂正能力を越えるため、訂
正できない。そこで、誤りの訂正手段は、第二の訂正手
段１５を実行するマイクロコンピュータ３２へと移され
る。

マイクロコンピュータ３２のＲＯＭ２９には、３バイト
以上の訂正能力を実現するためのプログラムが書き込ま
れている。　そのアルゴリズムには、バーレンカンブ・
マツシイの方法、ユークリッド互除法などが知られてい
る。何れも、複雑なアルゴリズムであり、これを、ハー
ドウェア化するのには、多大な労力と費用が必要である
。そこで本発明では、この第二の訂正手段にマイクロコ
ンピュータを用い、　ソフトウェアで実行している。そ
のため、データの信頼性を落とさずに、低コストで誤り
訂正装置を実現できた。マイクロコンピュータ８２で訂
正が終了すると、ＤＭＡＣ２８によってデータがホスト
コンピュータへと出力される。

本発明は誤り訂正の機能を、第一の訂正手段１４、第二
の訂正手段１５による二段階に分けることにより、情報
の高信頼性を保ち、かつ、低コストで供給することを可
能としている。この点についてまとめると、第一の訂正手段は、・訂正できる誤りの数を小さく抑えた。

・ピーターンンの方法のような簡単な訂正アルゴリズム
を採用できる。

・ハードウェアで実現　　（ハードウェア化が容易）。

・高速に訂正処理を完了。

・頻繁に利用される。

第二の訂正手段は、・訂正できる誤りの数は、要求される情報の信頼性に基
づいて設計される。

・高い訂正能力を実現するため、ユークリッド互除法、
バーレンカンプ・マツシイの方法等の複雑なアルゴリズ
ムが必要。

・マイクロコンピュータの、ソフトウェアで実現（ハー
ドウェア化はコストを上げる）。

・訂正処理時間は長い。

・極めて稀にしか利用されない。

という特徴をそれぞれ育している。ここで、「第一の訂
正手段は頻繁に利用される。」、「第二の訂正手段は極
めて稀にしか利用されない。」としたが、このことを、
光記憶装置について実測すると、ａ）　　１バイトの誤り訂正　・ｅ・９８．５％ｂ）　
　２バイトの誤り訂正　・書・　１．５％ｃ）　　３バ
イト以上の誤り訂正・・・　０．００５％未満という結果になる。誤りが発生し、訂正が必要になる場
合を１００％とした。符号長は１２０バイトで１０段イ
ンターリーブを併用してバースト誤りを分散させている
。誤り率は８．５Ｘ１０−’バイト／バイトである。こ
の結果からも分かるように、３バイト以上の誤り訂正が
必要となり第二の訂正手段が実行されることは低確率で
しか起きない。光ディスク一枚全面を再生しても、第二
の訂正手段は実行されないことが多い。第二の訂正手段
は、複雑なアルゴリズムをソフトウェアで実行するので
、訂正処理速度は遅いが、この様に極めて稀にしか利用
されないので、実用上全く問題ない。この例からも、訂
正手段は二段階に分けられ、第二の訂正手段はソフトウ
ェアで実現されることがを動的だと理解できる。

なお、この実施例においては、誤り訂正装置を光記憶装
置に応用した例について述べたが、広く通信機器、記憶
装置等に適用が可能であることは言うまでもない。

〔発明の効果〕

以上述べたように、本発明によれば、誤り訂正手段を二
段階に分け、第一の訂正手段、第二の訂正手段とし、第
一の訂正手段は、頻繁に発生する小規模の誤りを高速に
訂正できるよう、簡単なアルゴリズムを採用しハードウ
ェア化して、第二の訂正手段は、ごく稀に生ずる大きな
誤りを訂正して、情報の信頼性をより高めるために、複
雑なアルゴリズムを採用しマイクロコンピュータのソフ
トウェアで実現した結果、情報の高信頼性を達成しなが
ら、低コストで誤り訂正装置を供給することを可能とし
た。この様に、本発明は、経済効率性に優れた誤り訂正
装置を実現できる。

【図面の簡単な説明】

第１図は本発明の誤り訂正装置の構成を明示するための
ブロック図。第２図は本発明の誤り訂正装置の一実施例を示す構成図
。以　　上

Claims

【特許請求の範囲】

（１）誤り訂正符号への符号化を行う、符号化回路と、受信、或は、再生されたワード群からなる情報系列を一
時的に記憶する記憶回路と、前記記憶回路に、前記ワード群を入力する入力回路と、前記記憶回路に記憶された前記ワード群中の誤りワード
が設定ワード数未満のとき前記誤りワードを訂正する第
一の誤り訂正手段と、前記第一の誤り訂正手段で前記誤りワードが訂正できな
いとき、前記誤りワードを訂正する第二の誤り訂正手段
と、訂正の完了したワード群を出力する出力回路、とからな
ることを特徴とする誤り訂正装置。
（２）前記第一の訂正手段をマイクロコンピュータを用
いないハードウェアで、前記第二の訂正手段をマイクロコンピュータを用いたソ
フトウェアで、構成することを特徴とする特許請求の範囲第一項記載の
誤り訂正装置。