JP4300462B2 - 情報記録再生方法及び装置 - Google Patents
情報記録再生方法及び装置 Download PDFInfo
- Publication number
- JP4300462B2 JP4300462B2 JP2003117914A JP2003117914A JP4300462B2 JP 4300462 B2 JP4300462 B2 JP 4300462B2 JP 2003117914 A JP2003117914 A JP 2003117914A JP 2003117914 A JP2003117914 A JP 2003117914A JP 4300462 B2 JP4300462 B2 JP 4300462B2
- Authority
- JP
- Japan
- Prior art keywords
- information
- recording
- block
- error
- specific part
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
- G06F11/1016—Error in accessing a memory location, i.e. addressing error
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Detection And Correction Of Errors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は情報記録再生方法及び装置に係り、特に高速の誤り訂正を実現する情報記録再生方法及び装置に関する。
【０００２】
【従来の技術】
一般に、メモリカードにデータを記録する場合、物理的な記録領域を論理空間上に配置することで、効率的なデータ操作を可能にしている。物理的な領域を論理空間に対応させる方法として、図６に示すように物理的な構成単位（Ａ，Ｂ，Ｃ，…）毎に論理アドレスを割り当てる方法が使用される。そして、メモリカードを使用する場合、最初にメモリカード内の全ての論理アドレスを読み出し、論理アドレスを物理アドレスに変換する論理／物理アドレス変換テーブルを作成することで、記録領域を論理空間に配置し、物理空間上で不連続に記録された集合を、仮想空間上で連続させるようにしている。
【０００３】
ところで、メモリカードの製造時や使用中に記憶素子の一部が破損することがあり、その結果、メモリカードから読み出した論理アドレスが誤っている場合がある。
【０００４】
従来、データや論理アドレスの誤りを検出及び訂正するために、図７に示すように物理空間の構成単位毎に、データ・付加情報・論理アドレスに対してリードソロモン符号のような誤り訂正符号を計算して冗長部に付加し、この誤り訂正符号により誤り訂正が行われている。
【０００５】
また、特許文献１には、半導体メモリの誤りを訂正するために、１つのアドレスの１つのビットに対して３個以上の奇数個のメモリセルを割り当て、読み出し時に多数決判定によって誤りを訂正する技術が開示されている。
【０００６】
【特許文献１】
特開平６−５２６９７号公報
【０００７】
【発明が解決しようとする課題】
ところで、論理アドレスの読み出しと論理／物理アドレス変換テーブルの作成は、高速に行う必要があるが、リードソロモン符号のような誤り訂正符号技術による復号には時間がかかるという問題がある。
【０００８】
本発明はこのような事情に鑑みてなされたもので、論理アドレス等の特定部分の情報を高速で誤り訂正することができる情報記録再生方法及び装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
前記目的を達成するために請求項１に係る発明は、記録媒体の記録領域を物理的に小さいページに区分けするとともに、これらのページを複数ページまとめた物理的なブロックに区分けし、該ブロック毎に前記記録媒体に対する情報の記録再生を行う情報記録再生方法において、前記ブロック毎の情報の記録時に特定部分の情報であって、１ビットのパリティビットが付加された特定部分の情報を該ブロック内の各ページ毎に重複して記録し、前記記録媒体に記録された情報の再生時に前記ブロック内に重複して記録された複数の特定部分の情報のうちの１つの特定部分の情報を読み出すとともに該特定部分の情報の誤り検出をパリティチェックによって行い、前記特定部分の情報の誤りが検出されると、その誤りが検出されたブロック内に重複して記録された複数の特定部分の情報の多数決判定によって特定部分の誤り訂正を行うことを特徴としている。
【００１０】
即ち、物理的なブロックに対する特定部分の情報を、そのブロック内の各ページにそれぞれ重複して記録しておき、前記特定部分の情報に誤りがあった場合には、そのブロック内に重複して記録された複数の特定部分の情報の多数決判定によって特定部分の情報の誤りを訂正するようにしている。尚、多数決判定は、リードソロモン符号のような誤り訂正符号技術による復号よりも短時間で行うことができる。
【００１１】
請求項２に示すように請求項１の情報記録再生方法において、前記ページの情報毎に該情報に対する誤り訂正符号を付したことを特徴としている。これにより、特定部分以外の情報の誤り訂正も可能にしている。
【００１３】
請求項３に示すように請求項１又は２の情報記録再生方法において、前記特定部分の情報は、論理アドレスである。論理／物理アドレス変換テーブルの作成時に論理アドレスを高速かつ大量に読む必要があるが、多数決論理により論理アドレスの訂正を可能にしたことで、高速に論理／物理アドレス変換テーブルを作成することができる。
【００１４】
請求項４に係る発明は、記録媒体の記録領域を物理的に小さいページに区分けするとともに、これらのページを複数ページまとめた物理的なブロックに区分けし、該ブロック毎に前記記録媒体に対する情報の記録再生を行う情報記録再生装置において、前記記録媒体の未使用のブロックへの情報の記録時に該ブロック内の各ページ毎に特定部分の情報を重複して記録する記録手段であって、前記特定部分の情報について１ビットのパリティビットを演算し、該特定部分の情報にパリティビットを付加して記録する記録手段と、前記記録媒体に記録された情報の再生時に前記ブロック内に重複して記録された複数の特定部分の情報のうちの１つの特定部分の情報を読み出し、該特定部分の情報の誤り検出をパリティチェックにより行う誤り検出手段と、前記誤り検出手段による誤りが検出されると、その誤りが検出されたブロック内に重複して記録された複数の特定部分の情報をそれぞれ読み出し、複数の特定部分の情報の多数決判定によって特定部分の誤り訂正を行う誤り訂正手段と、を備えたことを特徴としている。
【００１５】
請求項５に示すように請求項４の情報記録再生装置において、前記記録手段は、前記記録媒体に記録するページの情報毎に該情報に対する誤り訂正符号を計算し、該ページの情報とともに誤り訂正符号の冗長部を記録することを特徴としている。
【００１８】
請求項６に示すように請求項４又は５の情報記録再生装置において、前記誤り訂正手段は、前記複数の特定部分の情報の各ビット毎に多数決判定し、ビット単位で誤り訂正を行うことを特徴としている。
【００１９】
【発明の実施の形態】
以下添付図面に従って本発明に係る情報記録再生方法及び装置の好ましい実施の形態について詳説する。
【００２０】
まず、本発明に係る情報記録再生方法の概要について説明する。
【００２１】
メモリカード等の記録媒体の記録領域は、物理的に小さいページ（例えば、５１２バイト）に区分けされ、更に連続する複数ページの物理的なブロックに区分けされ、各ブロックには物理空間上のアドレス（物理アドレス）が割り当てられる。尚、記録媒体に対する情報の読み書きは、上記ブロック単位で行われる。
【００２２】
本発明に係る各ページは、図１に示すようにデータ領域と付加情報領域と論理アドレス部と誤り訂正冗長部とから構成されている。データ領域には、本来のデータが格納され、論理アドレス部には、物理的な各ブロックを、論理空間上に配置するための論理アドレスとともに、その論理アドレスをパリティチェックするためのパリティビット（１ビットのデータ）が格納される。また、誤り訂正冗長部には、図７に示すように各ページ単位毎のデータ・付加情報・論理アドレスに対して計算されたリードソロモン符号が格納される。
【００２３】
本発明では、図１に示すようにブロックの各ページに同一の論理アドレスを重複して書き込むようにしている。そして、論理／物理アドレス変換テーブルの作成時に、各ブロックの先頭ページの論理アドレス部から論理アドレス部分だけを読み出し、パリティチェックによってその論理アドレスの誤り検出を行い、誤りが検出された場合には、ブロック内の全てのページに記録された論理アドレスを読み出し、各ビットについて多数決判定を行って論理アドレスの誤りを訂正する。尚、ブロック内のページ数は、３以上の奇数ページが好ましいが、４以上の偶数ページでもよい。
【００２４】
図２は本発明に係る情報記録再生装置の実施の形態を示す要部ブロック図である。この実施の形態の情報記録再生装置１０は、メモリカード１２に読み書きを行う電子機器（例えばデジタルカメラ、パーソナルコンピュータ等）に適用できるもので、主として制御回路１４と、通信コネクタ１６と、内部メモリ１８と、リードソロモン符号化／復号化回路２０とから構成されている。
【００２５】
制御回路１４は、メモリカード１２、通信コネクタ１６、内部メモリ１８及びリードソロモン符号化／復号化回路２０を統括制御するもので、通信コネクタ１６を通じて外部からデータを入力すると、メモリカード１４にデータを記録し、読み出し命令を受けると、メモリカード１４からデータを読み出して出力する。尚、データの読み書き時の処理の詳細については後述する。
【００２６】
リードソロモン符号化／復号化回路２０は、メモリカード１２へのデータ書込時に図７に示したようにデータ、付加情報及び論理アドレスを含む所定の単位の記録内容に対してリードソロモン符号を計算し、これを所定の単位の記録内容に付加し、一方、メモリカード１２からのデータの読出時に所定の単位の記録内容毎にそれぞれ付加されたリードソロモン符号に基づいて誤り検出及び誤り訂正を行う。
【００２７】
図３は本発明に係る情報記録再生方法による電源投入後の動作手順を示すフローチャートである。
【００２８】
同図に示すように、機器の電源が投入されると、メモリカード１２の記録領域を物理的に区分けされた各ブロックから論理アドレスを読み出し、この論理アドレスを物理アドレスに変換する論理／物理アドレス変換テーブルを作成する（ステップＳ１０）。
【００２９】
論理／物理アドレス変換テーブルの作成が終了すると、メモリカード１２へのデータ書込要求や読出要求に応じて、前記作成した論理／物理アドレス変換テーブルを利用してデータの読み書き処理を行う（ステップＳ２０、Ｓ３０）。
【００３０】
次に、電源投入直後の論理／物理アドレス変換テーブルの作成手順について、図４に示すフローチャートを参照しながら説明する。
【００３１】
まず、電源が投入されると、メモリカード１２の物理アドレスカウンタを０にセットする（ステップＳ１１）。
【００３２】
続いて、メモリカード１２から物理アドレスカウンタのカウント値が示す記録領域（ブロック）の先頭ページの論理アドレス部に記録されたパリティビットを含む論理アドレスを読み出す（ステップＳ１２）。
【００３３】
読み出した論理アドレスのパリティチェックを行い、論理アドレスの誤り検出を行う。尚、パリティビットは１ビットであるため、論理アドレスの１ビットの誤りの検出が可能である。
【００３４】
パリティチェックにより論理アドレスの誤りが検出されない場合には、ステップＳ１６に飛び、誤りが検出されると、図１に示すように同一のブロック内の全てのページに重複して記録されている論理アドレスを全て読み出す（ステップＳ１３）。そして、同一ブロック内に記録された複数の論理アドレスをビット単位で比較し、多数決判定によって論理アドレスの各ビットのデータ（即ち、論理アドレス）を決定する（ステップＳ１６）。
【００３５】
ステップＳ１６では、誤りのない又は誤り訂正された論理アドレスを論理／物理アドレス変換テーブルに追加する。
【００３６】
次に、物理アドレスカウンタのカウント値に１を加え（ステップＳ１７）、そのカウント値に基づいてメモリカード１２内の全てのブロックの論理アドレスを読み出したか否かを判別する（ステップＳ１８）。全てのブロックの論理アドレスの読み出しが終了していない場合には、ステップＳ１２に戻り、ステップＳ１２からステップＳ１７の処理を繰り返し、全てのブロックの論理アドレスの読み出しが終了している場合には、論理／物理アドレス変換テーブルの作成が終了する。
【００３７】
上記のように電源投入直後の論理／物理アドレス変換テーブルの作成時に、リードソロモン符号に基づく誤り検出及び誤り訂正を行わずに、パリティチェックによって論理アドレスの誤り検出を行い、また、論理アドレスの誤りが検出された場合には、同一のブロックから読み出した複数の論理アドレスの多数決判定によって論理アドレスの訂正を行うようにしたため、高速に論理／物理アドレス変換テーブルを作成することができる。
【００３８】
次に、メモリカード１２へのデータ書込要求発生時の処理について、図５に示すフローチャートを参照しながら説明する。
【００３９】
データ書込要求が発生すると、書込要求されたデータの書き込みに必要な未使用領域（即ち、データの書き込みに複数のブロックが必要な場合には、複数の未使用ブロック）がメモリカード１２内に存在するか否かを判別する（ステップＳ２１）。
【００４０】
データの書込可能な未使用のブロックが存在する場合には、未使用のブロックを論理空間に配置し、そのブロックに論理アドレスを対応付けるとともに、論理アドレスのパリティビットを演算する（ステップＳ２２）。続いて、図１に示したようにブロックの各ページにデータ・付加情報・論理アドレスを書き込みながら、データ・付加情報・論理アドレスに対してリードソロモン符号を計算し、各ページの冗長部にリードソロモン符号を書き込む（ステップＳ２３、Ｓ２４）。
【００４１】
尚、ブロック内の各ページに書き込むパリティビット付きの論理アドレスは、同一アドレスである。また、書き込むデータのサイズにより、複数のブロックにわたって書き込む必要がある場合には、上記ステップＳ２３からステップＳ２４の処理をブロック単位で繰り返し行う。
【００４２】
この実施の形態では、ブロック内の各ページに同一の論理アドレスを重複して書き込むようにしたが、重複して書き込む情報は論理アドレスに限らず、短い内容で高速かつ大量に読み込む必要がある他の情報でもよい。
【００４３】
【発明の効果】
以上説明したように本発明によれば、物理的なブロックに対する特定部分の情報を、そのブロック内の各ページにそれぞれ重複して記録しておき、特定部分の情報に誤りがあった場合には、そのブロック内に重複して記録した複数の特定部分の情報の多数決判定によって特定部分の情報の誤りを訂正するようにしたため、論理アドレス等の特定部分の情報を高速で誤り訂正することができる。
【図面の簡単な説明】
【図１】本発明に係る情報記録再生装置によってメモリカードに書き込まれるデータのデータ構造を示す図
【図２】本発明に係る情報記録再生装置の実施の形態を示す要部ブロック図
【図３】本発明に係る情報記録再生装置の電源投入後の動作手順の概略を示すフローチャート
【図４】本発明に係る情報記録再生装置の電源投入直後の論理／物理アドレス変換テーブルの作成手順を示すフローチャート
【図５】本発明に係る情報記録再生装置のメモリカードへのデータ書込要求発生時の処理を示すフローチャート
【図６】論理アドレスを使用した物理空間から論理空間への記録領域の配置を示す図
【図７】物理空間の構成単位のデータ構造を示す図
【符号の説明】
１０…情報記録再生装置、１２…メモリカード、１４…制御回路、１６…通信コネクタ、１８…内部メモリ、２０…リードソロモン符号化／復号化回路
【発明の属する技術分野】
本発明は情報記録再生方法及び装置に係り、特に高速の誤り訂正を実現する情報記録再生方法及び装置に関する。
【０００２】
【従来の技術】
一般に、メモリカードにデータを記録する場合、物理的な記録領域を論理空間上に配置することで、効率的なデータ操作を可能にしている。物理的な領域を論理空間に対応させる方法として、図６に示すように物理的な構成単位（Ａ，Ｂ，Ｃ，…）毎に論理アドレスを割り当てる方法が使用される。そして、メモリカードを使用する場合、最初にメモリカード内の全ての論理アドレスを読み出し、論理アドレスを物理アドレスに変換する論理／物理アドレス変換テーブルを作成することで、記録領域を論理空間に配置し、物理空間上で不連続に記録された集合を、仮想空間上で連続させるようにしている。
【０００３】
ところで、メモリカードの製造時や使用中に記憶素子の一部が破損することがあり、その結果、メモリカードから読み出した論理アドレスが誤っている場合がある。
【０００４】
従来、データや論理アドレスの誤りを検出及び訂正するために、図７に示すように物理空間の構成単位毎に、データ・付加情報・論理アドレスに対してリードソロモン符号のような誤り訂正符号を計算して冗長部に付加し、この誤り訂正符号により誤り訂正が行われている。
【０００５】
また、特許文献１には、半導体メモリの誤りを訂正するために、１つのアドレスの１つのビットに対して３個以上の奇数個のメモリセルを割り当て、読み出し時に多数決判定によって誤りを訂正する技術が開示されている。
【０００６】
【特許文献１】
特開平６−５２６９７号公報
【０００７】
【発明が解決しようとする課題】
ところで、論理アドレスの読み出しと論理／物理アドレス変換テーブルの作成は、高速に行う必要があるが、リードソロモン符号のような誤り訂正符号技術による復号には時間がかかるという問題がある。
【０００８】
本発明はこのような事情に鑑みてなされたもので、論理アドレス等の特定部分の情報を高速で誤り訂正することができる情報記録再生方法及び装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
前記目的を達成するために請求項１に係る発明は、記録媒体の記録領域を物理的に小さいページに区分けするとともに、これらのページを複数ページまとめた物理的なブロックに区分けし、該ブロック毎に前記記録媒体に対する情報の記録再生を行う情報記録再生方法において、前記ブロック毎の情報の記録時に特定部分の情報であって、１ビットのパリティビットが付加された特定部分の情報を該ブロック内の各ページ毎に重複して記録し、前記記録媒体に記録された情報の再生時に前記ブロック内に重複して記録された複数の特定部分の情報のうちの１つの特定部分の情報を読み出すとともに該特定部分の情報の誤り検出をパリティチェックによって行い、前記特定部分の情報の誤りが検出されると、その誤りが検出されたブロック内に重複して記録された複数の特定部分の情報の多数決判定によって特定部分の誤り訂正を行うことを特徴としている。
【００１０】
即ち、物理的なブロックに対する特定部分の情報を、そのブロック内の各ページにそれぞれ重複して記録しておき、前記特定部分の情報に誤りがあった場合には、そのブロック内に重複して記録された複数の特定部分の情報の多数決判定によって特定部分の情報の誤りを訂正するようにしている。尚、多数決判定は、リードソロモン符号のような誤り訂正符号技術による復号よりも短時間で行うことができる。
【００１１】
請求項２に示すように請求項１の情報記録再生方法において、前記ページの情報毎に該情報に対する誤り訂正符号を付したことを特徴としている。これにより、特定部分以外の情報の誤り訂正も可能にしている。
【００１３】
請求項３に示すように請求項１又は２の情報記録再生方法において、前記特定部分の情報は、論理アドレスである。論理／物理アドレス変換テーブルの作成時に論理アドレスを高速かつ大量に読む必要があるが、多数決論理により論理アドレスの訂正を可能にしたことで、高速に論理／物理アドレス変換テーブルを作成することができる。
【００１４】
請求項４に係る発明は、記録媒体の記録領域を物理的に小さいページに区分けするとともに、これらのページを複数ページまとめた物理的なブロックに区分けし、該ブロック毎に前記記録媒体に対する情報の記録再生を行う情報記録再生装置において、前記記録媒体の未使用のブロックへの情報の記録時に該ブロック内の各ページ毎に特定部分の情報を重複して記録する記録手段であって、前記特定部分の情報について１ビットのパリティビットを演算し、該特定部分の情報にパリティビットを付加して記録する記録手段と、前記記録媒体に記録された情報の再生時に前記ブロック内に重複して記録された複数の特定部分の情報のうちの１つの特定部分の情報を読み出し、該特定部分の情報の誤り検出をパリティチェックにより行う誤り検出手段と、前記誤り検出手段による誤りが検出されると、その誤りが検出されたブロック内に重複して記録された複数の特定部分の情報をそれぞれ読み出し、複数の特定部分の情報の多数決判定によって特定部分の誤り訂正を行う誤り訂正手段と、を備えたことを特徴としている。
【００１５】
請求項５に示すように請求項４の情報記録再生装置において、前記記録手段は、前記記録媒体に記録するページの情報毎に該情報に対する誤り訂正符号を計算し、該ページの情報とともに誤り訂正符号の冗長部を記録することを特徴としている。
【００１８】
請求項６に示すように請求項４又は５の情報記録再生装置において、前記誤り訂正手段は、前記複数の特定部分の情報の各ビット毎に多数決判定し、ビット単位で誤り訂正を行うことを特徴としている。
【００１９】
【発明の実施の形態】
以下添付図面に従って本発明に係る情報記録再生方法及び装置の好ましい実施の形態について詳説する。
【００２０】
まず、本発明に係る情報記録再生方法の概要について説明する。
【００２１】
メモリカード等の記録媒体の記録領域は、物理的に小さいページ（例えば、５１２バイト）に区分けされ、更に連続する複数ページの物理的なブロックに区分けされ、各ブロックには物理空間上のアドレス（物理アドレス）が割り当てられる。尚、記録媒体に対する情報の読み書きは、上記ブロック単位で行われる。
【００２２】
本発明に係る各ページは、図１に示すようにデータ領域と付加情報領域と論理アドレス部と誤り訂正冗長部とから構成されている。データ領域には、本来のデータが格納され、論理アドレス部には、物理的な各ブロックを、論理空間上に配置するための論理アドレスとともに、その論理アドレスをパリティチェックするためのパリティビット（１ビットのデータ）が格納される。また、誤り訂正冗長部には、図７に示すように各ページ単位毎のデータ・付加情報・論理アドレスに対して計算されたリードソロモン符号が格納される。
【００２３】
本発明では、図１に示すようにブロックの各ページに同一の論理アドレスを重複して書き込むようにしている。そして、論理／物理アドレス変換テーブルの作成時に、各ブロックの先頭ページの論理アドレス部から論理アドレス部分だけを読み出し、パリティチェックによってその論理アドレスの誤り検出を行い、誤りが検出された場合には、ブロック内の全てのページに記録された論理アドレスを読み出し、各ビットについて多数決判定を行って論理アドレスの誤りを訂正する。尚、ブロック内のページ数は、３以上の奇数ページが好ましいが、４以上の偶数ページでもよい。
【００２４】
図２は本発明に係る情報記録再生装置の実施の形態を示す要部ブロック図である。この実施の形態の情報記録再生装置１０は、メモリカード１２に読み書きを行う電子機器（例えばデジタルカメラ、パーソナルコンピュータ等）に適用できるもので、主として制御回路１４と、通信コネクタ１６と、内部メモリ１８と、リードソロモン符号化／復号化回路２０とから構成されている。
【００２５】
制御回路１４は、メモリカード１２、通信コネクタ１６、内部メモリ１８及びリードソロモン符号化／復号化回路２０を統括制御するもので、通信コネクタ１６を通じて外部からデータを入力すると、メモリカード１４にデータを記録し、読み出し命令を受けると、メモリカード１４からデータを読み出して出力する。尚、データの読み書き時の処理の詳細については後述する。
【００２６】
リードソロモン符号化／復号化回路２０は、メモリカード１２へのデータ書込時に図７に示したようにデータ、付加情報及び論理アドレスを含む所定の単位の記録内容に対してリードソロモン符号を計算し、これを所定の単位の記録内容に付加し、一方、メモリカード１２からのデータの読出時に所定の単位の記録内容毎にそれぞれ付加されたリードソロモン符号に基づいて誤り検出及び誤り訂正を行う。
【００２７】
図３は本発明に係る情報記録再生方法による電源投入後の動作手順を示すフローチャートである。
【００２８】
同図に示すように、機器の電源が投入されると、メモリカード１２の記録領域を物理的に区分けされた各ブロックから論理アドレスを読み出し、この論理アドレスを物理アドレスに変換する論理／物理アドレス変換テーブルを作成する（ステップＳ１０）。
【００２９】
論理／物理アドレス変換テーブルの作成が終了すると、メモリカード１２へのデータ書込要求や読出要求に応じて、前記作成した論理／物理アドレス変換テーブルを利用してデータの読み書き処理を行う（ステップＳ２０、Ｓ３０）。
【００３０】
次に、電源投入直後の論理／物理アドレス変換テーブルの作成手順について、図４に示すフローチャートを参照しながら説明する。
【００３１】
まず、電源が投入されると、メモリカード１２の物理アドレスカウンタを０にセットする（ステップＳ１１）。
【００３２】
続いて、メモリカード１２から物理アドレスカウンタのカウント値が示す記録領域（ブロック）の先頭ページの論理アドレス部に記録されたパリティビットを含む論理アドレスを読み出す（ステップＳ１２）。
【００３３】
読み出した論理アドレスのパリティチェックを行い、論理アドレスの誤り検出を行う。尚、パリティビットは１ビットであるため、論理アドレスの１ビットの誤りの検出が可能である。
【００３４】
パリティチェックにより論理アドレスの誤りが検出されない場合には、ステップＳ１６に飛び、誤りが検出されると、図１に示すように同一のブロック内の全てのページに重複して記録されている論理アドレスを全て読み出す（ステップＳ１３）。そして、同一ブロック内に記録された複数の論理アドレスをビット単位で比較し、多数決判定によって論理アドレスの各ビットのデータ（即ち、論理アドレス）を決定する（ステップＳ１６）。
【００３５】
ステップＳ１６では、誤りのない又は誤り訂正された論理アドレスを論理／物理アドレス変換テーブルに追加する。
【００３６】
次に、物理アドレスカウンタのカウント値に１を加え（ステップＳ１７）、そのカウント値に基づいてメモリカード１２内の全てのブロックの論理アドレスを読み出したか否かを判別する（ステップＳ１８）。全てのブロックの論理アドレスの読み出しが終了していない場合には、ステップＳ１２に戻り、ステップＳ１２からステップＳ１７の処理を繰り返し、全てのブロックの論理アドレスの読み出しが終了している場合には、論理／物理アドレス変換テーブルの作成が終了する。
【００３７】
上記のように電源投入直後の論理／物理アドレス変換テーブルの作成時に、リードソロモン符号に基づく誤り検出及び誤り訂正を行わずに、パリティチェックによって論理アドレスの誤り検出を行い、また、論理アドレスの誤りが検出された場合には、同一のブロックから読み出した複数の論理アドレスの多数決判定によって論理アドレスの訂正を行うようにしたため、高速に論理／物理アドレス変換テーブルを作成することができる。
【００３８】
次に、メモリカード１２へのデータ書込要求発生時の処理について、図５に示すフローチャートを参照しながら説明する。
【００３９】
データ書込要求が発生すると、書込要求されたデータの書き込みに必要な未使用領域（即ち、データの書き込みに複数のブロックが必要な場合には、複数の未使用ブロック）がメモリカード１２内に存在するか否かを判別する（ステップＳ２１）。
【００４０】
データの書込可能な未使用のブロックが存在する場合には、未使用のブロックを論理空間に配置し、そのブロックに論理アドレスを対応付けるとともに、論理アドレスのパリティビットを演算する（ステップＳ２２）。続いて、図１に示したようにブロックの各ページにデータ・付加情報・論理アドレスを書き込みながら、データ・付加情報・論理アドレスに対してリードソロモン符号を計算し、各ページの冗長部にリードソロモン符号を書き込む（ステップＳ２３、Ｓ２４）。
【００４１】
尚、ブロック内の各ページに書き込むパリティビット付きの論理アドレスは、同一アドレスである。また、書き込むデータのサイズにより、複数のブロックにわたって書き込む必要がある場合には、上記ステップＳ２３からステップＳ２４の処理をブロック単位で繰り返し行う。
【００４２】
この実施の形態では、ブロック内の各ページに同一の論理アドレスを重複して書き込むようにしたが、重複して書き込む情報は論理アドレスに限らず、短い内容で高速かつ大量に読み込む必要がある他の情報でもよい。
【００４３】
【発明の効果】
以上説明したように本発明によれば、物理的なブロックに対する特定部分の情報を、そのブロック内の各ページにそれぞれ重複して記録しておき、特定部分の情報に誤りがあった場合には、そのブロック内に重複して記録した複数の特定部分の情報の多数決判定によって特定部分の情報の誤りを訂正するようにしたため、論理アドレス等の特定部分の情報を高速で誤り訂正することができる。
【図面の簡単な説明】
【図１】本発明に係る情報記録再生装置によってメモリカードに書き込まれるデータのデータ構造を示す図
【図２】本発明に係る情報記録再生装置の実施の形態を示す要部ブロック図
【図３】本発明に係る情報記録再生装置の電源投入後の動作手順の概略を示すフローチャート
【図４】本発明に係る情報記録再生装置の電源投入直後の論理／物理アドレス変換テーブルの作成手順を示すフローチャート
【図５】本発明に係る情報記録再生装置のメモリカードへのデータ書込要求発生時の処理を示すフローチャート
【図６】論理アドレスを使用した物理空間から論理空間への記録領域の配置を示す図
【図７】物理空間の構成単位のデータ構造を示す図
【符号の説明】
１０…情報記録再生装置、１２…メモリカード、１４…制御回路、１６…通信コネクタ、１８…内部メモリ、２０…リードソロモン符号化／復号化回路
Claims (6)
- 記録媒体の記録領域を物理的に小さいページに区分けするとともに、これらのページを複数ページまとめた物理的なブロックに区分けし、該ブロック毎に前記記録媒体に対する情報の記録再生を行う情報記録再生方法において、
前記ブロック毎の情報の記録時に特定部分の情報であって、１ビットのパリティビットが付加された特定部分の情報を該ブロック内の各ページ毎に重複して記録し、
前記記録媒体に記録された情報の再生時に前記ブロック内に重複して記録された複数の特定部分の情報のうちの１つの特定部分の情報を読み出すとともに該特定部分の情報の誤り検出をパリティチェックによって行い、
前記特定部分の情報の誤りが検出されると、その誤りが検出されたブロック内に重複して記録された複数の特定部分の情報の多数決判定によって特定部分の誤り訂正を行うことを特徴とする情報記録再生方法。 - 前記ページの情報毎に該情報に対する誤り訂正符号を付したことを特徴とする請求項１の情報記録再生方法。
- 前記特定部分の情報は、論理アドレスである請求項１又は２の情報記録再生方法。
- 記録媒体の記録領域を物理的に小さいページに区分けするとともに、これらのページを複数ページまとめた物理的なブロックに区分けし、該ブロック毎に前記記録媒体に対する情報の記録再生を行う情報記録再生装置において、
前記記録媒体の未使用のブロックへの情報の記録時に該ブロック内の各ページ毎に特定部分の情報を重複して記録する記録手段であって、前記特定部分の情報について１ビットのパリティビットを演算し、該特定部分の情報にパリティビットを付加して記録する記録手段と、
前記記録媒体に記録された情報の再生時に前記ブロック内に重複して記録された複数の特定部分の情報のうちの１つの特定部分の情報を読み出し、該特定部分の情報の誤り検出をパリティチェックにより行う誤り検出手段と、
前記誤り検出手段による誤りが検出されると、その誤りが検出されたブロック内に重複して記録された複数の特定部分の情報をそれぞれ読み出し、複数の特定部分の情報の多数決判定によって特定部分の誤り訂正を行う誤り訂正手段と、
を備えたことを特徴とする情報記録再生装置。 - 前記記録手段は、前記記録媒体に記録するページの情報毎に該情報に対する誤り訂正符号を計算し、該ページの情報とともに誤り訂正符号の冗長部を記録することを特徴とする請求項４の情報記録再生装置。
- 前記誤り訂正手段は、前記複数の特定部分の情報の各ビット毎に多数決判定し、ビット単位で誤り訂正を行うことを特徴とする請求項４又は５の情報記録再生装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003117914A JP4300462B2 (ja) | 2003-04-23 | 2003-04-23 | 情報記録再生方法及び装置 |
| US10/829,169 US7506199B2 (en) | 2003-04-23 | 2004-04-22 | Method and apparatus for recording and reproducing information |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003117914A JP4300462B2 (ja) | 2003-04-23 | 2003-04-23 | 情報記録再生方法及び装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004326283A JP2004326283A (ja) | 2004-11-18 |
| JP4300462B2 true JP4300462B2 (ja) | 2009-07-22 |
Family
ID=33296350
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003117914A Expired - Fee Related JP4300462B2 (ja) | 2003-04-23 | 2003-04-23 | 情報記録再生方法及び装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7506199B2 (ja) |
| JP (1) | JP4300462B2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4842563B2 (ja) * | 2005-05-16 | 2011-12-21 | パナソニック株式会社 | メモリコントローラ、不揮発性記憶装置、不揮発性記憶システム、及びデータ書き込み方法 |
| US8245109B2 (en) * | 2006-03-31 | 2012-08-14 | Hewlett-Packard Development Company, L.P. | Error checking and correction (ECC) system and method |
| JP4228395B2 (ja) * | 2006-07-25 | 2009-02-25 | セイコーエプソン株式会社 | 強誘電体メモリ装置、強誘電体メモリ装置の駆動方法、電子機器および電子機器の駆動方法 |
| DE102007033746A1 (de) | 2006-10-12 | 2008-04-17 | Giesecke & Devrient Gmbh | Verwaltung von Datenobjekten in einem Haldenspeicher |
| US8086935B1 (en) * | 2007-06-19 | 2011-12-27 | Marvell International Ltd. | Soft error correction for a data storage mechanism |
| JP2010055210A (ja) * | 2008-08-26 | 2010-03-11 | Hitachi Ltd | ストレージシステム及びデータ保証方法 |
| JP4439578B1 (ja) * | 2008-12-24 | 2010-03-24 | 株式会社東芝 | 不揮発性半導体メモリドライブ装置および不揮発性半導体メモリドライブ装置のデータ管理方法 |
| US8751860B2 (en) * | 2009-06-03 | 2014-06-10 | Micron Technology, Inc. | Object oriented memory in solid state devices |
| JP4901987B1 (ja) * | 2010-09-14 | 2012-03-21 | 株式会社東芝 | 記憶装置、電子機器及び誤りデータの訂正方法 |
| JP5680434B2 (ja) * | 2011-02-14 | 2015-03-04 | 富士通テレコムネットワークス株式会社 | Ｐｃｉバス制御システム |
| JP5221699B2 (ja) | 2011-03-23 | 2013-06-26 | 株式会社東芝 | 半導体記憶装置 |
| US9292379B2 (en) * | 2013-09-28 | 2016-03-22 | Intel Corporation | Apparatus and method to manage high capacity storage devices |
| US10831653B2 (en) | 2018-05-15 | 2020-11-10 | Micron Technology, Inc. | Forwarding code word address |
| US11003375B2 (en) | 2018-05-15 | 2021-05-11 | Micron Technology, Inc. | Code word format and structure |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0612613B2 (ja) * | 1986-03-18 | 1994-02-16 | 富士通株式会社 | 半導体記憶装置 |
| US5128944A (en) * | 1989-05-26 | 1992-07-07 | Texas Instruments Incorporated | Apparatus and method for providing notification of bit-cell failure in a redundant-bit-cell memory |
| US5086429A (en) * | 1990-04-10 | 1992-02-04 | Honeywell Inc. | Fault-tolerant digital computing system with reduced memory redundancy |
| JPH0652697A (ja) | 1992-07-29 | 1994-02-25 | Kawasaki Steel Corp | 誤り訂正機能付半導体メモリ |
| US6233702B1 (en) * | 1992-12-17 | 2001-05-15 | Compaq Computer Corporation | Self-checked, lock step processor pairs |
| US5535164A (en) * | 1995-03-03 | 1996-07-09 | International Business Machines Corporation | BIST tester for multiple memories |
| US6044487A (en) * | 1997-12-16 | 2000-03-28 | International Business Machines Corporation | Majority voting scheme for hard error sites |
| US6668341B1 (en) * | 1999-11-13 | 2003-12-23 | International Business Machines Corporation | Storage cell with integrated soft error detection and correction |
-
2003
- 2003-04-23 JP JP2003117914A patent/JP4300462B2/ja not_active Expired - Fee Related
-
2004
- 2004-04-22 US US10/829,169 patent/US7506199B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20040216027A1 (en) | 2004-10-28 |
| US7506199B2 (en) | 2009-03-17 |
| JP2004326283A (ja) | 2004-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4300462B2 (ja) | 情報記録再生方法及び装置 | |
| US8726140B2 (en) | Dummy data padding and error code correcting memory controller, data processing method thereof, and memory system including the same | |
| US8386889B1 (en) | Drive replacement techniques for RAID systems | |
| US6158038A (en) | Method and apparatus for correcting data errors | |
| US8234553B2 (en) | Performing multiple Reed-Solomon (RS) software error correction coding (ECC) Galois field computations simultaneously | |
| EP0278700A2 (en) | Error correction methods and apparatus | |
| KR20090028507A (ko) | 비휘발성 메모리 에러 보정 시스템 및 방법 | |
| US7188295B2 (en) | Method and apparatus for embedding an additional layer of error correction into an error correcting code | |
| JPH0812614B2 (ja) | データ・ブロックを訂正する装置 | |
| JP2004282737A (ja) | 記憶媒体から検索されたデータを検証する方法およびシステム、ならびにコンピュータ可読記憶媒体 | |
| JP2008117395A (ja) | フォールトトレラントデータストレージシステムにおけるブロックレベルのデータ破損の検出および訂正 | |
| JP2004281037A (ja) | 記憶媒体に記憶されたデータを訂正する方法およびシステム、ならびにコンピュータ可読記憶媒体 | |
| US7418645B2 (en) | Error correction/detection code adjustment for known data pattern substitution | |
| US11074124B2 (en) | Method and system for enhancing throughput of big data analysis in a NAND-based read source storage | |
| US20130166991A1 (en) | Non-Volatile Semiconductor Memory Device Using Mats with Error Detection and Correction and Methods of Managing the Same | |
| US8341496B2 (en) | Redundant data in storage medium | |
| CN101634938A (zh) | 固态硬盘的数据迁移方法、数据迁移装置及固态硬盘 | |
| US7661057B2 (en) | Clocking Chien searching at different frequency than other Reed-Solomon (RS) ECC decoding functions | |
| US6697921B1 (en) | Signal processor providing an increased memory access rate | |
| JP3993921B2 (ja) | 記憶装置 | |
| JP4386615B2 (ja) | データ処理装置 | |
| JP2000339228A (ja) | 半導体ディスク装置 | |
| JP2005011386A (ja) | 誤り訂正装置 | |
| US6694473B1 (en) | Parallel signal decoding method | |
| Jing et al. | A fast error and erasure correction algorithm for a simple RS-RAID |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060227 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20061212 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080704 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080708 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080905 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090326 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090408 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120501 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |