JPH0812614B2 - データ・ブロックを訂正する装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、Ｎ＋２個のＤＡＳＤ配
列内の２個までの使用不可能なＤＡＳＤに記憶されたデ
ータ列の部分の多項式コード化訂正方法及び装置に関す
る。

【０００２】

【従来技術】ＤＡＳＤ配列へのストライピング及びパリ
ティ符号化の記録及びモデュロ２加算による単一ＤＡＳ
Ｄ不良からの回復 オオウチの米国特許第４，０９２，７３２号は、セグメ
ント化されブロック・インターリーブされたパリティ領
域のコーディングと、データ及び記憶境界が同一の拡が
りを持つＤＡＳＤの配列の対応するものへの書き込みを
開示し、特許請求した最初のものであった。この特徴
は、後に米国特許第４，７７５，９７８号に再び記載さ
れた。

【０００３】このような外部記憶システムでは、ブロッ
クの訂正は、故障したＤＡＳＤの識別を必要とする。こ
れは、ハミング・コードで行なうことができる。しかし
ながら、このようなコードは通常、ブロック・インター
リーブされたＤＡＳＤ配列よりも、むしろビットで用い
るものであり、パターソンその他著「低価格ディスクの
冗長配列（ＲＡＩＤ）の場合」（報告番号第ＵＣＢ／Ｃ
ＳＤ８７／３９１，１９８７年１２月，コンピュータサ
イエンス学科，カルフォルニア大学バークレイ校）に報
告されているように、冗長性専用のＤＡＳＤの数は、全
体のかなりの部分を占めることになる。

【０００４】対照的に、オオウチに記載されているブロ
ック・インターリーブ及び簡素なパリティ・コーディン
グは、ほぼ無限のパリティ領域またはストライピング幅
を許容し、１つの冗長ＤＡＳＤのみを伴えばよいもので
ある。しかしながら、任意の故障したＤＡＳＤの識別
は、スレショルドＥＣＣ再試行又はその同等物等によっ
て独立に得なければならない。ダンフィその他の米国特
許第４，９１４，６５６号も参照すべきである。

【０００５】Ｂ−隣接コード ワトキンソン著「デジタル記録のためのコーディング」
（フォーカルプレス・オブ・バターウオース・サイエン
ティフィック出版、１９９０年著作権登録）の第１１９
−１３０頁には、２つの未知数を有する２つのブール方
程式（シンドロームＳ（０）、Ｓ（１））を生じるデジ
タル・オーディオ記録におけるバースト誤りの訂正のた
めのＢ−隣接コードが記載されている。２つの冗長バイ
トＲ（０）、Ｒ（１）についても記載がある。Ｒ（０）
は、データ列全体に渡ってＸＯＲを包含し、一方、Ｒ
（１）は、前記データ列全体に渡る有限フィールド多項
式処理から結果的に得られるものである。

【０００６】シンドロームは、Ｒ（０）とＲ（１）とを
含むＢ−隣接コード・パリティ・チェック・マトリクス
Ｈによって定義され、１つ以上のブロックを読むときに
決定されるモデュロ２加算である。有利なことに、いず
れかのシンドロームによって占められる２つまでの誤り
のブロックは、非ゼロの指示を与える。シンドロームを
処理することによって、これらのブロックは訂正され
る。即ち、訂正されたブロックは、検出されたシンドロ
ームの容易に計算可能な関数となる。

【０００７】Ｂ−隣接コーディングは、米国特許第３，
７４５，５２８号により最初に開示され、特許請求され
たものである。

【０００８】データ可用性、冗長性及びホット・スペア
リング ＤＡＳＤの不良からの最も早い回復は、第２の記録領域
上に記憶された完全な複製データ即ち鏡像データの組に
電子的に切り変えることである。明らかに、これは記憶
用のコストを倍増させる。オオウチやダンフィが記載し
ているように、ＤＡＳＤ配列は、ある配列において１つ
のＤＡＳＤが不良となる確率は高いが、一方、ＤＡＳＤ
の不良が同時に起こる確率は低いということを前提とし
ている。更に、単一の不良を有していたシステムを耐故
障状態に戻すには、ホット・スペアリング（ｈｏｔ ｓ
ｐａｒｉｎｇ）が用いられる。

【０００９】ダンフィが定義しているように、ホット・
スペアリングは、１つ以上のＤＡＳＤを確保し、ある領
域内のＤＡＳＤが故障した後、その領域を予備と置き換
え、そうしなければ使用不可能なブロックをその予備上
に再構築することを含む。ＤＡＳＤの不良と予備ＤＡＳ
Ｄ上へのデータの再構築の完了とによって定義される時
間間隔以内にＤＡＳＤの不良がネスト（ｎｅｓｔ）され
ないのであれば、データが使用できない平均時間は、実
際は非常に長いものとなる。更に、オオウチ及びダンフ
ィによる単一ＤＡＳＤ訂正＋スペアリングは、アイドル
状態の、即ち冗長なＤＡＳＤの数を最少に保つものであ
る。

【００１０】２個までのＤＡＳＤ不良に対する配列デー
タの再構築 ブラウムその他の米国特許第５、２７１、０１２号（１
９９１年２月１１日出願）は、２個までのＤＡＳＤが故
障したとき、（Ｍ−１）＊Ｍビットのデータ配列をコー
ディングし、Ｍ個の同期ＤＡＳＤ配列上に再構築する方
法を教示している（Ｍは素数）。単一パリティの対は、
トポロジカル・トーラスを包含する、対角線方向のメイ
ジャ（ｍａｊｏｒ）及び交差する行メイジャの順のデー
タ配列方向に反復的にコード化される。２個以上のＤＡ
ＳＤが使用不可能になったときにデータを再構築するに
は、対角線が逆向きに傾斜したコーディング・ステップ
を反復し、再構築した配列を書き込むことを必要とす
る。

【００１１】データ誤り及び消去 「データ誤り」は、ランダム・ノイズ又はバースト・プ
ロセスの結果としての記憶された値の変化を意味するも
のである。１１１００１００のような二進値を記憶する
システムにおいては、残留磁気状態が変化して、いくつ
かの１が０になり、またいくつかの０が１になるような
ことがある。この二進値は、１１０００１０１のように
なることもある。ここでは、左から３番目と８番目の位
置がランダム・エラーである。バースト源による一連の
誤りは、１１１１１１１０のようになることがある。最
初の連続した７つの位置は上書きされたものであり、３
−７の位置が実際に誤り状態である。

【００１２】「消去」とは、記憶位置においていずれか
のデータ値を除去することである。例えば、データ列１
ｘｘｘｘ１００は位置２−５の全ての二進値を省略した
ものである。

【００１３】

【発明が解決しようとする課題】本発明の目的は、デー
タ誤り、消去及びＤＡＳＤの不良がある場合のＤＡＳＤ
配列の可用性を向上させる方法及び手段を創造すること
である。

【００１４】本発明の関連する目的は、単一パリティ・
コードではなく、多項式生成されたコードを用いて、Ｎ
＋２個のＤＡＳＤ配列における２個までの使用不可能な
ＤＡＳＤの消去を含む、データ内容の符号化及び再構築
のための方法及び手段を創造することである。

【００１５】本発明の更に他の関連する目的は、Ｎ＋２
個の配列における２個以上のＤＡＳＤのいずれかのサブ
グループからのソフト誤りを呈するブロックを動的且つ
同時に訂正するために、前記方法及び手段が誤りのブロ
ックを高速に処理することである。

【００１６】

【課題を解決するための手段】これらのそして他の目的
は、ＤＡＳＤ配列内の２個までの使用不可能なＤＡＳＤ
上に記憶されているデータ列ｂの部分をＢ−隣接コーデ
ィングを用いて訂正する方法及び手段によって充足され
る。この方法のステップは、（ａ）故障したＤＡＳＤの
独立した識別、及び（ｂ）残りのＤＡＳＤ上の同じデー
タ列のブロックから得られた１対のシンドロームの形成
及び解を含む。シンドローム対（Ｓ（０）、Ｓ（１））
は、２つの未知数の２つの独立したブール方程式からな
る。

【００１７】各データ列ｂは、Ｎ個のデータブロック＋
２個の冗長ブロックにセグメント化され、Ｎ＋２個の対
応するＤＡＳＤに書き込まれる。冗長ブロック（Ｒ
（０）、Ｒ（１））は、データ列にわたって計算され
る。第１の冗長ブロックＲ（０）は、Ｎ個のデータブロ
ックの排他的オアであり、第２の冗長ブロックＲ（１）
は下降累乗（ｄｅｃｌｉｎｉｎｇ ｐｏｗｅｒ）された
有限フィールド（ガロア体）での基本要素（ａ^(N-i)）
とＮ個の他のブロックのモジュロ２のデータ値（ｂ
（ｉ））との積のモジュロ２加算である。Ｒ（０）とＲ
（１）は、各セグメント化されたデータ列に付加されて
おり、

【数６】 のように表される。ｂ（ｉ）とｂ（ｊ）が使用不可能な
ブロックである場合、それらを再生する最初のステップ
は、シンドロームＳ（０）とＳ（１）とを評価すること
である。このために、ｂ（ｉ）とｂ（ｊ）とはシンドロ
ーム計算のためのデフォルト値として０に等しく設定さ
れる。また、シンドロームの決定用に、符号化用と同じ
回路が用いられる。シンドロームは陽に

【数７】 のように与えられる。シンドロームＳ（０）とＳ（１）
との関数としての使用不可能なブロックｂ（ｉ）及びｂ
（ｊ）は

【数８】 のようになる。

【００１８】ブロックｂ（ｉ）及び冗長ブロックＲ
（０）が使用不可能であれば、シンドロームＳ（１）の
関数としてのｂ（ｉ）は

【数９】 ｂ（ｉ）＝ａ^{（ｉ＋１）}＊Ｓ（ｌ） 最後に、ブロックｂ（ｉ）及び冗長ブロックＲ（１）が
使用不可能であれば、シンドロームＳ（０）の関数とし
てのｂ（ｉ）は

【数１０】 ｂ（ｉ）＝Ｓ（０） のように与えられる。

【００１９】本発明の方法及び手段における誤り訂正の
パイプライン処理は、ハードの誤りのみならずソフトの
誤りの検出及び訂正を容易にするものであることが発見
された。即ち、高速な処理は、ブロックのソフトの誤り
の動的な訂正を可能にし、そのような訂正を任意の２個
までの使用不可能なＤＡＳＤからのブロックの静的再構
築に限定しない。この点において、速度は、予め記憶さ
れた情報と反復的計算構造との利用に由来する。これら
は、エラーのブロックを定義するブール方程式の項の重
複処理を可能とするものである。

【００２０】更に詳細には、パイプライン処理の実施例
においては、パス（ｐａｔｈ）を設け、有限算術フィー
ルドのプリミティブ（ｐｒｉｍｉｔｉｖｅ）の多項式項
の各々に対する予め記憶されたブール値のマトリクス表
示を用いて、各シンドロームからの誤りのブロックｂ
（ｉ）及びｂ（ｊ）を訂正するようにしている。パイプ
ラインのパスは、２つの未知数の２つの線形ブール方程
式ｂ（ｉ）及びｂ（ｊ）を解くために第１のマトリクス
乗算、第１の加算、第２の乗算、及び第２の加算を含ん
でいる。

【００２１】

【実施例】まず最初に、ＲＡＩＤ３型のＤＡＳＤ配列に
おけるデータの流れを簡単に説明する。このＤＡＳＤ配
列では、各データ列がセグメント化即ちストライプさ
れ、冗長符号化がデータ列を交差して行われ、ブロック
は、アドレスされたパリティ領域内の対応するＤＡＳＤ
に書き込まれる。実際のトラックに書き込む前に、ＤＡ
ＳＤによってＥＣＣブロックが付加される。この後、Ｄ
ＡＳＤの不良及び「ホット・スペアリング」の議論が続
く。

【００２２】２個までの使用不可能なＤＡＳＤのデータ
内容の静的訂正、および各データ列内の２個までのエラ
ーブロックの動的訂正は代数的コード操作に関係するの
で、生成多項式を例に、二進有限フィールドのサブフィ
ールド拡張におけるプリミティブの累乗の形成について
述べる。これに続いて、ＤＡＳＤ配列に書き込んだ、又
はそこから読み出されたデータ列のセグメント化された
ブロックに適用するＢ−隣接コーディングの誤り訂正の
態様において用いられる冗長式の部分的導出を説明す
る。

【００２３】次に、冗長性及び誤り訂正に関係する累乗
係数に対する予め記憶された配列値を用いる本発明に係
るデータ列及びその冗長ブロックのパイプライン処理が
記述される。これに続いて、具体例が説明される。

【００２４】ＤＡＳＤ配列の読み出し及び書き込み動作
の概要 まず、図１を参照すると、インテリジェントなパリティ
発生・ストライピング・バッファ（ＰＳＢ）７に、並列
パス１１、１３、１５、１７を介して結合されている第
１及び第２のＤＡＳＤパリティ群を含む配列が示されて
いる。ＣＰＵ１及びＣＰＵ２から形成されたプロセッサ
配列がデータ・制御バス９に結合されている。

【００２５】プロセッサ１又は３が発した読み出し及び
書き込みコマンドは、標準のアクセシング・プロトコル
及びバス９と共有メモリ５を介してのＰＳＢ７へのデー
タ移動によって、ＤＡＳＤのパリティ群へのテーブル管
理されたアクセス・パス（ｔａｂｌｅ ｄｉｒｅｃｔｅ
ｄ ａｃｃｅｓｓ ｐａｔｈ）を確立する。論理ファイ
ルの論理処理はＰＳＢ７で実行される。これに関して、
論理処理は、ストライピング（データの直列／並列変
換）とパリティ発生の両方及びチェックを含む。ＤＡＳ
Ｄへ及びそこからのパスはテーブルで管理されている。
原則として、読み出し及び書き込みの独立変数において
特定されたアドレスは、配列記憶アドレス・テーブルを
介してＰＳＢ７によって、ＰＳＢ７と必要なパリティ群
のＤＡＳＤ上の位置との間の実際の物理的パスに変換さ
れる。

【００２６】書き込みコマンドを実行するために、ＰＳ
Ｂ７は、最初にプロセッサからの新しいデータをバッフ
ァし、ストライプされた即ちインターリーブされたブロ
ックの要素が書き込まれるＤＡＳＤパリティ群からのＮ
バイトのデータ列を読み取ってバッファし、Ｂ−隣接コ
ード、古いデータ、古い冗長バイト及び新しいデータと
関連のある冗長バイトを反復的に再計算し、修正された
データ列を再びＤＡＳＤパリティ群に書き込まなければ
ならない。

【００２７】読み出し動作に対しては、ＰＳＢ７は、プ
ロセッサからの読み出しコマンドに応答して、書き込み
動作とは逆の動作を連続的に行なう。即ち、読み出すべ
きデータを抽出しなくてはならないデータ列をＰＳＢ７
にバッファし、適切な冗長バイトを試験し、更に、アド
レスされたデータをバス９を介して共有メモリ５に転送
する。

【００２８】ＤＡＳＤの不良とホット・スペアリング アクセス中のデータの読み出しの間にＤＡＳＤの不良が
発生した場合、ＰＳＢ７は多数の代替物から１つを選択
することができる。これらは、本発明の方法による、
（１）読み出しコマンドの再試行又は（２）残りのＤＡ
ＳＤからのデータの再構築のいずれかによる不良データ
のオンザフライ（ｏｎ−ｔｈｅ−ｆｌｙ）再発生を含
む。

【００２９】読み出しコマンドを発するプロセッサ１ま
たは３に関して、１つの戦略は、読み出したデータの移
動の完了後にのみ、不良の発生をプロセッサに通知する
ことである。これにより、パークその他の方法で、各パ
リティ群専用に確保されたＤＡＳＤから、即ちプール
（ｐｏｏｌ）からの予備ＤＡＳＤによる代用をプロセッ
サが制御できる。ＤＩＳＡＢＬＥ、ＲＥＣＯＮＳＴＲＵ
ＣＴのようなプロセッサ・コマンドに応答して、ＰＢＳ
７は、故障したＤＡＳＤのテーブル・ディレクトリ・パ
ス（ｔａｂｌｅ ｄｉｒｅｃｔｏｒｙ ｐａｔｈ）を予
備ＤＡＳＤへのディレクトリ・パスの代わりに用いるテ
ーブルによって、故障したＤＡＳＤを指定の予備ＤＡＳ
Ｄと置換させることができる。次に、故障したＤＡＳＤ
上のデータを、指定した予備ＤＡＳＤに再構築すること
ができる。

【００３０】一実施例では、ＰＳＢ７は、ＤＡＳＤの可
用性のビット・マップ及びＤＡＳＤのアドレス・マップ
を記憶している。そこで、可用性マップ及びアドレス・
マップは、各アクセス・コマンドの処理中に参照され
る。マップの変更は、ＤＩＳＡＢＬＥ及びＲＥＣＯＮＳ
ＴＲＵＣＴコマンドを用いて、プロセッサから発するこ
とができる。このような実施では、永久アドレスが予備
ＤＡＳＤに割り当てられる。不良の通知後、プロセッサ
１または３はＤＡＳＤのマップをアドレスすることがで
きる。可用性マップ及びアドレス・マップは、各アクセ
ス・コマンドの処理中に参照される。マップの変更は、
ＤＩＳＡＢＬＥ及びＲＥＣＯＮＳＴＲＵＣＴＩＯＮコマ
ンドを用いて、プロセッサによって発せられる。この実
施では、永久アドレスが予備ＤＡＳＤに割り当てられ
る。不良の通知後、プロセッサは、 （１）なにもしないことを選択する；又は （２）予備ＤＡＳＤのアドレスを、２個までの故障した
ＤＡＳＤアドレスと交換させるコマンドを発生する；及
び （３）以下に説明する再構成方法にしたがって、パリテ
ィと残りのデータＤＡＳＤとを足したもののモジュロ２
加算によって、２個までの故障したＤＡＳＤの内容を、
割り当てられた予備ＤＡＳＤ上に再構成することができ
る。

【００３１】尚、予備のフォーマットされたＤＡＳＤを
他のＤＡＳＤとオンラインで動的に代用することを「ホ
ット・スペアリング」と名付ける。

【００３２】有限多項式フィールドの構成 ｑ進のシンボル（ｑ＝２^B）に対するエラー訂正コード
を用いてＢ−隣接二進シンボルのクラスタの訂正ができ
ることは、よく知られている。概して、Ｂ−隣接コード
は、冗長ブロックの１つに対する各データ列にわたる二
進の基礎有限フィールドの高次拡張フィールドのサブフ
ィールド、及びその他の冗長ブロックに対する列にわた
る排他的オア（モジュロ２加算）の要素を用いることに
よって発生される。

【００３３】例示のために、ＤＡＳＤ配列に書き込まれ
る又はそこから読み出される各データ列は、３ビットの
バイト／セグメントのＮ個のセグメントに分割できるも
のとする。２³即ち８項の｛ＧＦ（２³）＝ＧＦ（８）｝
のガロア即ち有限フィールドを、１＋ｘ＋ｘ³の形の生
成多項式を用いて構成する。このような処理は、プリミ
ティブ・エレメント（ｐｒｉｍｉｔｉｖｅ ｅｌｅｍｅ
ｎｔ）「ａ」の累乗として、長さ３の二進ベクトルの書
き込みを可能とする。モジュロ２の算術は、フィールド
にわたって加算及び乗算を支配する。

【００３４】したがって、ベクトル１１０は

【数１１】 として表される。より詳細には、ｐ（ｘ）＝１＋ｘ＋ｘ
³＝０のプリミティブ多項式（ｐｒｉｍｉｔｉｖｅ ｐ
ｏｌｙｎｏｍｉａｌ）が与えられれば、モジュロ２の算
術では、ｘ³＝１＋ｘとなる。

【００３５】「ａ」を３ビット・ベクトルに対するＧＦ
（８）におけるプリミティブ・エレメントとする。
ａ⁰，ａ¹，ａ²の関数としての多項式は下記の表１に示
すとおりである：

【表１】 表１から、０−要素、即ち０００は、ａの累乗として表
すことができない。また、ａ⁷に対するベクトルは１０
０である。

【００３６】Ｂ−隣接コード及び多項式の冗長的側面 以下の説明では、各データ列は、７データ・バイト（３
ビット／バイト）＋２冗長バイト、それぞれ、ｂ
（０）、ｂ（１）、．．．ｂ（６）及びＲ（０）、Ｒ
（１）からなるものとする。コードは、データ・バイト
がその所与の順序を保つ形状であり、２つの冗長バイト
は列に対して計算され、それに付加される。誤り検出
は、各ＤＡＳＤへのバイト・アクセス・パスに沿って独
立して決定される。その手段は、対応するＤＡＳＤへの
各パスに沿って個別に計算されチェックされ、各記録さ
れたバイトに付加されるＥＣＣバイトを含んでもよい。
従って、独立のコード手段は、ｂ（ｉ）及びｂ（ｊ）は
誤りであったが、その誤り又は消去を訂正する情報を有
していないことを示すことになる。

【００３７】多項式フィールドは、ＧＦ（２５６）即ち
ＧＦ（２⁸）又はそれ以上に対して定義できる。そのよ
うに定義すると、各データ列をそれより大きなサイズの
「ブロック」に分割することができる。この状況では、
各「ブロック」に付加されるＥＣＣバイトのブロック長
に対する比率は小さくなる。したがって、記憶効率はよ
り大きくなる。

【００３８】各コードは、その「パリティ・チェック・
マトリクス」によって部分的に定義される。このマトリ
クスは、符号化及び復号に対する冗長及びシンドローム
の関係を決定する。本発明で用いるＢ−隣接コードに対
して、そのパリティ・チェック・マトリクスは

【表２】 のように表すことができる。

【００３９】任意の与えられたデータ列ｂ（０）、ｂ
（１）、．．、ｂ（６）に対しても、冗長バイトはそれ
ぞれ

【数１２】 によって決定される。

【００４０】各累乗項ａ^jは、上述の表から得られたベ
クトル値を有する。したがって、多項式項「ａ⁵＊ｂ
（１）」はベクトル積（１１１）＊ｂ（１）として計算
される。この積の結果は３ビット・ベクトルである。Ｒ
（１）は、結果として得られた３ビット・ベクトル積を
排他的オア処理することによって決定された３ビット・
ベクトルである。より一般的には、各ａ^jの係数はマト
リクスの形状を取ることができる。後の例では、各係数
は３ｘ３の予め記憶されたマトリクスとして表される。

【００４１】Ｒ（０）及びＲ（１）は、確認されると、
Ｎバイトのデータ列に付加され、Ｎ＋２バイトの列を形
成する。それはセグメント化され、アドレス可能領域を
構成するＮ＋２個のＤＡＳＤに記録される。

【００４２】Ｂ−隣接コードを用いた訂正の冗長的側面 受け取った各セグメント化された列は

【表３】 の形状を有している。

【００４３】Ｂ−隣接コードは、１対のシンドロームＳ
（０）及びＳ（１）を仮定する。この場合、上述のパリ
ティ・チェック・マトリクスＨにしたがって、Ｓ
（０），Ｓ（１）は

【数１３】 のように与えられる。

【００４４】ブロックｂ（ｉ）及びｂ（ｊ）は使用不可
能であると仮定する。また、誤りでないならば、ｂ’
（ｋ）＝ｂ（ｋ）とする。これは、少なくとも１バイト
の誤りがなければ、Ｓ（０）＝０及びＳ（１）＝０であ
ることを意味する。

【００４５】シンドロームは、データ列を読み出す毎に
確認される。したがって、それらは全ての回復の目的の
ために使用することができる。したがって、バイトｂ
（ｉ）及びｂ（ｊ）が使用不可能ならば、

【数１４】 が成り立つ。上記式は、２つの未知数の２つのブール線
形方程式である。

【００４６】検出したシンドロームＳ（０）及びＳ
（１）の関数として、ｂ（ｉ）及びｂ（ｊ）を解くと、

【数１５】 のようになる。

【００４７】別の不良 ブロック／ＤＡＳＤ ｂ（０）、．．ｂ（６）のいずれ
か２つを消去すると、再生は、式（５）及び（６）にし
たがってｂ（ｉ）及びｂ（ｊ）を直接計算することによ
って行われる。ブロックＲ（０）及びＲ（１）を消去し
た場合、後のある時点に式（１）及び（２）にしたがっ
て再計算することによって、訂正を行なうことができ
る。しかしながら、ブロックｂ（ｉ）及びＲ（０）又は
ｂ（ｉ）及びＲ（１）のいずれかを消去した場合、回復
は修正されたルートに沿って進むことになる。ｂ（ｉ）
とＲ（０）を消去した場合、

【数１６】 Ｓ（１）＝ａ^{（６−ｉ）}＊ｂ（ｉ）ｍａｄ２ が生じる。この式は１つの未知数を有する１つのブール
線形方程式を構成する。これを解くと、

【数１７】 ｂ（ｉ）＝ａ^{（ｉ＋１）}＊Ｓ（ｌ） を得る。

【００４８】Ｒ（０）は、後のある時点で式（１）を用
いて再計算することができる。

【００４９】ｂ（ｉ）とＲ（１）を消去した場合、Ｓ
（０）＝ｂ（ｉ）が求まる。これにより、ｂ（ｉ）の直
接的な計算が可能になる。Ｒ（１）は後のある時点で式
（２）を用いて再計算することができる。

【００５０】３ｘ３マトリクスによる有限フィールドに
おける要素の表現 二進有限フィールドにおいて、１は乗算的アイデンティ
ティを表し、０は加算的アイデンティティを示す。ま
た、プリミティブ多項式は ｐ（ｘ）＝ １＋ｘ＋ｘ³＝
０である。したがって、

【表４】 である。

【００５１】ａ²からａ⁷までの累乗の各々は

【表５】 のように計算される。なお、マトリクスａ^tは予め記憶
される。また、マトリクス１／［ａ^(j-i)＋１］も記憶
される。例示の実施例では、インデックスｉ、ｊは、整
数範囲０≦ｉ＜ｊ≦６にあり、したがって、ｊ−ｉは範
囲［１、６］にある。

【００５２】ｊ−ｉ＝１に対して、

【表６】 ｊ−ｉ＝２に対して、

【表７】 ｊ−ｉ＝３に対して、

【表８】 ｊ−ｉ＝４に対して、

【表９】 ｊ−ｉ＝５に対して、

【表１０】 ｊ−ｉ＝６に対して、

【表１１】 である。

【００５３】パイプライン処理及び予め記憶されたマト
リクス 次に図２は、図１に示したパリティ・ストライピング・
バッファ・ロジック７に用いられる論理回路を示してい
る。ロジック７は、ＣＰＵからの読み出し及び書き込み
要求によって、対応する読み出しチャンネル２０９又は
書き込みチャンネル２１１を介して、アドレスされたデ
ータを処理する。書き込みチャンネル方向では、各デー
タ列ｂ（０）、．．、ｂ（６）は、一時的にＩ／Ｏバッ
ファ２０１に記憶された後、パス２０５を通って冗長性
決定論理回路２１５及び２１７に並列に印加される。ま
た、データ列内の非ゼロ・バイトの指示はマトリクス記
憶部２１３に印加される。これらの指示は、効果的に、
任意のベクトル乗算にマトリクスを使用できるようにす
る。

【００５４】冗長性決定論理回路２１５及び２１７は、
前記のブール方程式（１）及び（２）にしたがって、冗
長バイトＲ（１）及びＲ（０）を計算する。この複雑な
組み合わせ回路は、ラングドン著「コンピュータの設
計」（著作権登録１９８２年、コンピュティーチ・プレ
ス、サンホセ、ＣＡ、ＬＣ８１−７１７８５）第４６３
−５０５頁に記載された論理ゲート、及び第５０６−５
５７頁に記載されたシーケンシャル・ロジックを用いて
いる。この組み合わせ論理は、前記のようにマトリクス
の累乗を表す予め記憶された回路に基づいている。

【００５５】冗長バイトＲ（０）及びＲ（１）はデータ
・バイトｂ（０）、．．．、ｂ（６）に付加される。後
者はレジスタ２１９内にある。次に、冗長性決定論理回
路２１５、２１７及びレジスタ２１９の内容は、同時に
パス２２８、２３０、２３２を介してストライピング・
バッファ・ロジック２２９へ送出される。ストライピン
グ・バッファ・ロジック２２９はこのバイトをパス２３
１へ加える。これは、図１のＤＡＳＤ配列の各々に対し
て、対応する書き込みパス１１、１３、１５、１７、１
８を備えている。パス１１−１８の各々は、独立した書
き込み及び読み出し導体で構成されている。また、ＥＣ
Ｃの付加は、ＤＡＳＤ制御ロジックの独立した機能であ
り、本発明の一部とは看做されない。

【００５６】配列読み出しコマンドに応答して、アドレ
スされた列を形成するデータ及び冗長バイトは、対応す
るＤＡＳＤからパス２１８を介して読み出しチャンネル
２０９のストライピング・バッファ・ロジック２２０へ
送られる。ストライピング・バッファ・ロジック２２０
及び２２９は、前記読み出し及び書き込みチャンネル間
の単一の時分割装置として実施するのが好ましい。任意
のＤＡＳＤの故障の指示の発生は、ＤＡＳＤにより装置
２２２に対して与えられる。したがって、誤ったデータ
列のバイトのアイデンティティは、シンドローム・ロジ
ック２２１に知らされることになる。

【００５７】シンドローム・ロジック２２１の目的は、
前記ブール方程式（３）及び（４）にしたがって、ＤＡ
ＳＤの不良の発生と一致する２つまでの非ゼロ信号Ｓ
（０）及びＳ（１）を与えることである。誤りのｂ
（ｉ）及び／又はｂ（ｊ）のバイトのアイデンティティ
がわかっているので、Ｓ（０）とＳ（１）のシンドロー
ム決定には、デフォルト値０００が用いられる。認識で
きるように、式（３）及び（４）は、指示されたバイト
の単純なＳ（０）排他的オア（ＸＯＲ）処理の場合を包
含している。しかしながら、Ｓ（１）はマトリクス乗算
及び排他的オア動作を包含しているが、これは、組み合
わせ論理における簡単な動作として当該技術分野内のも
のである。

【００５８】書き込みチャンネルを介するデータ列の処
理の場合のように、読み出しチャンネル用のストライピ
ング・バッファ・ロジック２２０はマトリクス記憶部２
１３’に非ゼロ・バイトの指示を与える。したがって、
シンドローム・ロジック２２１及びパイプライン・プロ
セッサ２２７に必要とされるマトリクス乗算に対して、
マトリクスが使用可能となる。

【００５９】パイプライン・プロセッサ２２７は、種々
の成分の重畳された部分的計算によって、ブール式
（５）及び（６）で表現される関係のパイプライン処理
を実施するために設計された。

【００６０】

【数１８】 であるとすると、パイプラインは

【表１２】 の次数の成分を計算する。

【００６１】パイプライン・プロセッサ２２７を実施す
るための組み合わせ論理回路及び指示されたテーブル参
照動作の実行は、当該技術分野内にある。予め記憶され
たマトリクスａ⁶−−ａ¹の可用性は、コード・プリミテ
ィブ「ａ」の多項式累乗の導出を不要とするうえ、逆マ
トリクスを計算する必要性も除去する。逆項１／［ａ＋
^(j-i)１］は各場合において、「ａ」の累乗と等価であ
る。

【００６２】前記のように、Ｂ−隣接コードにおいて
は、ＧＦ（２³）に対するプリミティブ・ターム（ｐｒ
ｉｍｉｔｉｖｅ ｔｅｒｍ）「ａ」の累乗の各々は、指
定された３ｘ３ビットのマトリクスで表すことができ
る。また、これらのマトリクスの各々を予め記憶するこ
ともできる。更に、指示されたベクトル（ｍＸｒ＊ｒＸ
ｎ＝ｍＸｎ）の乗算を実行するための論理回路を非常に
簡素化することができる。

【００６３】例えばパイプライン処理を用いたデータ再
生 図１及び図２を再び参照して、ＤＡＳＤ配列は、少なく
とも７つのデータ＋２個の冗長ＤＡＳＤの１つの領域を
含むものとする。更に、各データ列は、次のような７つ
のデータバイトｂ（０）．．ｂ（６）とバイトＲ（０）
及びＲ（１）とからなるものと仮定する。

【００６４】配列制御器ロジック７に元来転送されるも
のとして：

【表１３】 制御器は、対応するＤＡＳＤにデータと共に書き込まれ
る冗長バイトＲ（０）及びＲ（１）を決定し、付加す
る：

【表１４】 引き続いてＤＡＳＤ配列から制御器７へ回収された同一
のデータ列は

【表１５】 のようになっているとする。

【００６５】シンドロームＳ（０）、Ｓ（１）の計算の
ために、バイトｂ’（１）及びｂ’（４）の値は０００
であるとする。これは、システムはＥＣＣスレショルド
検出の従来の議論によりｂ（１）及びｂ（４）に対応す
るＤＡＳＤが使用不可能であるという独立した知識を有
しているという事実から導き出される。

【００６６】

【表１６】 パイプライン動作は、シンドローム・ロジックＳ（０）
及びＳ（１）の出力から開始し、それらを適切な予め記
憶されたマトリクスと組み合わせる。この例では、バイ
トｂ’（１）及びｂ’（４）（及び対応するＤＡＳＤ）
は次のようにして再生させることができる。

【００６７】Ｉ．ａ^(j+i)＊Ｓ（１）を形成する。ここ
で、ｉ＝１，ｊ＝４及びｊ−ｉ＝３である：

【表１７】 ＩＩ.

【表１８】 を形成する。

【００６８】ＩＩＩ．

【表１９】 を形成する。

【００６９】ＩＶ．

【数１９】 を形成する。

【００７０】拡張 本発明のブロック・パリティ・コーディング、書き込
み、及び配列再構築の原理は、情報を並列に記憶する多
くのトラックからなる磁気的又は光学的マルチトラック
・テープ上のデータ記憶にも拡張することができる。ト
ラックの各ビットまたはバイトは、異なるトラックの同
じ場所の各ビットまたはバイトと同期している。時々、
１つ以上のトラックの信号が失われると、ユーザは全ト
ラックを使用できなくなるので、消去されたトラックで
失われた情報を回収するためにコーディングが用いられ
る。磁気的又は光学的マルチトラック・テープ記憶装置
の論理処理は、ＤＡＳＤ配列で用いたのと同じ誤り検出
及び訂正様式で進む。

【図面の簡単な説明】

【図１】ストライピング・パリティ符号化、スペアリン
グ及び予備に対するデータ再実行を示す同期ＤＡＳＤの
配列の図。

【図２】本発明に係るパイプライン復号化を示す図。

【符号の説明】 １、３．．．ＣＰＵ ５．．．共有メモリ ７．．．パリティ・ストライピング・バッファ（ＰＳ
Ｂ） ９．．．バス １１、１３、１５、１７．．．並列パス

フロントページの続き (72)発明者 ノーマン・ケン・アウチ アメリカ合衆国95120、カリフォルニア州 サン・ノゼ、ヴュー・クレスト・コート 20248番地 (56)参考文献 特開 昭62−293355（ＪＰ，Ａ) 特公 昭52−15190（ＪＰ，Ｂ２)

Claims (5)

【特許請求の範囲】
1. 【請求項１】各々複数ビットから成るＮ個のデータ・ブ
   ロックｂ（０），．．，ｂ（Ｎ−１）及び２個の冗長ブ
   ロックＲ（０）、Ｒ（１）から形成される各記号列にお
   ける２個までのブロックであって、同期的にアクセス可
   能なＮ＋２個のＤＡＳＤの領域にわたって記憶されてい
   るブロックをコーディングしデータ・ブロックを訂正す
   る装置であって、 （ａ） Ｂ−隣接型の有限フィールド・コードのプリミ
   ティブ・エレメントの多項式累乗ａ^(N-1)，
   ａ^(N-2)．．．．．．ａ⁽⁰⁾のマトリクス表示を記憶する
   記憶手段と、 （ｂ） 各記号列に応答するエンコーダであって、前記
   記憶手段にアクセスして処理中のブロックｂ（ｉ）（ｉ
   は整数区間［０、Ｎ−１］にある）にインデックスされ
   た多項式累乗ａ^(N-1)，ａ^(N-2)．．．．．．ａ⁽⁰⁾の表
   示を取り出す手段を備え、ｂ（０），．．，ｂ（Ｎ−
   １）のモデュロ加算としてＲ（０）を計算し、ｂ
   （０），．．，ｂ（Ｎ−１）と前記多項式累乗
   ａ^(N-1)，ａ^(N-2)．．．．．．ａ⁽⁰⁾ との積のモジュロ
   加算としてＲ（１）を計算する手段と、を備えるエンコ
   ーダと、 （ｃ） 前記領域内の２個までの故障したＤＡＳＤを識
   別する識別手段と、 （ｄ） 前記識別手段と結合したデコーダであって、前
   記記憶手段にアクセスして処理中のブロックｂ（ｉ）
   （ｉは整数区間［０、Ｎ−１］にある）にインデックス
   された多項式累乗ａ^(N-1)，ａ^(N-2)．．．．．．ａ⁽⁰⁾
   の表示を取り出す手段を備え、第１のシンドロームＳ
   （０）をｂ（０），．．，ｂ（Ｎ−１），Ｒ（０）のモ
   デュロ加算として計算し、第２のシンドロームＳ（１）
   をｂ（０），．．，ｂ（Ｎ−１），Ｒ（１）と前記多項
   式累乗ａ^(N-1)，ａ^(N-2)．．．．．．ａ⁽⁰⁾ との積およ
   びＲ（１）のモジュロ加算として計算する手段とを備え
   るデコーダと、 （ｅ） ２個までの誤りのデータ・ブロックｂ（ｉ），
   ｂ（ｊ）をＳ（０）及びＳ（１）の関数として解き、Ｓ
   （１）の関数である誤りのｂ（ｉ）とｂ（０），．．，
   ｂ（Ｎ−１）にわたるモデュロ加算であるＲ（０）とを
   解き、更に、Ｓ（０）の関数であるｂ（ｉ）とｂ
   （０），．．，ｂ（Ｎ−１）にわたる多項式処理である
   Ｒ（１）とを解く手段と、 を具備することを特徴とするデータ・ブロックを訂正す
   る装置。
2. 【請求項２】前記記憶手段は、ａ^(N-1)，
   ａ^(N-2)．．．．．ａ⁽⁰⁾の形の記憶されたマトリクス表
   示に加え、１／［ａ^(j-1)＋１］の形の逆多項式累乗の
   マトリクス表示を記憶することを特徴とする請求項１記
   載のデータ・ブロックを訂正する装置。
3. 【請求項３】手段（ｅ）で計算されたブロックｂ
   （ｉ）、ｂ（ｊ）を用いて、各々のブロックを、Ｎ個の
   使用可能なＤＡＳＤとその他のＤＡＳＤのうちの２個ま
   でのＤＡＳＤとに記憶し、再書き込みする手段を備えて
   いることを特徴とする請求項１記載のデータ・ブロック
   を訂正する装置。
4. 【請求項４】前記複数のＤＡＳＤは、２個までの別に確
   保されたＤＡＳＤを含んでおり、前記再構築する手段
   は、前記ブロックの各々を、前記領域のＮ個の使用可能
   なＤＡＳＤ上に、及び前記２個までの別に確保されたＤ
   ＡＳＤ上に書き込む手段を備えていることを特徴とする
   請求項１記載のデータ・ブロックを訂正する装置。
5. 【請求項５】複数のＤＡＳＤと、ＣＰＵ読み取り及び書
   き込みコマンドに応答して、複数のＤＡＳＤのうちの少
   なくともＮ＋２個のＤＡＳＤの少なくとも１個の不良な
   独立したパリティ領域から同期的にデータ列をアクセス
   するアクセス手段を備えたＣＰＵ用外部記憶装置におい
   て、 前記アクセス手段が、 （ａ） Ｂ−隣接型の有限フィールド・コードのプリミ
   ティブ・エレメントの多項式累乗ａ^(N-1)，
   ａ^(N-2)．．．．．．ａ⁽⁰⁾のマトリクス表示を記憶する
   記憶手段と、 （ｂ）前記記憶手段にアクセスして処理中のブロックｂ
   （ｉ）（ｉは整数区間［０、Ｎ−１］にある）にインデ
   ックスされた多項式累乗ａ^(N-1)，ａ^(N-2)．．．.．．
   ａ⁽⁰⁾の表示を取り出す手段を備え、各ＣＰＵ書き込み
   コマンドに応答して、各データ列をＮ個のブロックｂ
   （０），ｂ（１），．． ，ｂ（Ｎ−１）にセグメント
   化し、モデュロ２の関係、即ち 【数１】 にしたがって、前記データ列にわたって定義された第１
   及び第２の冗長ブロックＲ（０）、Ｒ（１）を付加し、
   列ｂ（０），．．，ｂ（Ｎ−１），Ｒ（０），Ｒ（１）
   をＮ＋２個のＤＡＳＤの領域に書き込む手段と、 （ｃ） 前記領域内の２個までの使用不可能なＤＡＳＤ
   を識別する識別手段と、 （ｄ） 前記記憶手段にアクセスして処理中のブロック
   ｂ（ｉ）（ｉは整数区間［０、Ｎ−１］にある）にイン
   デックスされた多項式累乗ａ^(N-1)，
   ａ^(N-2)．．．．．．ａ⁽⁰⁾の表示を取り出す手段を備
   え、前記識別手段に応答して、前記故障したＤＡＳＤを
   含む領域上に記憶されている各データ列をモデュロ２の
   関係、即ち 【数２】 にしたがって１対のシンドロームを計算することによっ
   て処理する手段と、 （ｅ） それぞれのモデュロ２の関係、即ち ｂ（ｉ）及びｂ（ｊ）が誤りの場合のみ、 【数３】 ｂ（ｉ）及びＲ（０）が誤りの場合のみ、 【数４】 ｂ（ｉ）＝ａ^{（ｉ＋１）}＊Ｓ（ｌ） ｂ（ｉ）及びＲ（１）が誤りの場合のみ、 【数５】 ｂ（ｉ）＝Ｓ（０）， にしたがって、Ｓ（０）又はＳ（１）又は両方から、ｂ
   （ｉ）又はｂ（ｉ）及びｂ（ｊ）を再生してＲ（０）及
   びＲ（１）を誤りのとき再計算し、前記領域内の使用可
   能なＤＡＳＤ及び前記複数の内２個までの他の使用可能
   なＤＡＳＤ上に前記データ列を再書き込みする手段と、 を具備することを特徴とする外部記憶装置。