JP2614415B2

JP2614415B2 - データ記録読取方法および装置

Info

Publication number: JP2614415B2
Application number: JP6130055A
Authority: JP
Inventors: チャールス・エドワード・ベイリー; アーネスト・スチュワート・ゲール; カール・アンダース・ハッセル; スコット・ジェフリー・シャッファー; サシャマ・マヘシュ・パランジャプ; ステファン・チャールス・ウエスト
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1993-06-14
Filing date: 1994-06-13
Publication date: 1997-05-28
Anticipated expiration: 2012-05-28
Also published as: JPH0757401A; US5369652A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、誤り検出および訂正シ
ステムに関し、さらに詳しくは、データ交換媒体として
使用される磁気テープのような複数トラック媒体を使用
するシステムに関する。

【０００２】

【従来の技術】磁気テープ媒体は、長年の間、データ記
憶媒体すなわち記録媒体として使用されてきた。特にデ
ータ交換の分野でそうであった。初期においては、この
ような磁気テープ媒体は少数の（７−９本）記録トラッ
クまたはデータ・トラックを有していた。トラック数が
そのように少なかったにもかかわらず、磁気テープ媒体
および関連の磁気テープ装置は、エラーを発生させるい
くつかの特性を示していた。そのような磁気テープ媒体
にデータを記憶したり検索したりする間に発生する誤り
に対処し訂正するために、誤り検出訂正システムが広く
使用されてきた。また長年にわたり、面記録密度の増加
が要求されてきた。この要求を満足させるために、誤り
検出訂正システムが成功裏に使用されてきた。このよう
な誤り検出訂正システムは多くの制約条件をもってい
た。すなわち、誤りの検出および訂正は「実時間」で行
われねばならないこと、すなわち最小限の遅れで誤り検
出および訂正データ処理を行わなければならないことで
ある。

【０００３】

【発明が解決しようとする課題】現在、１／２インチ幅
の磁気テープに数百本、例えば１２８本のトラックを設
けることが望まれている。同時に、長手方向の密度も実
質的にミリメートル当たり２５００以上の磁束変化まで
に増加している。このような長手方向およびトラックの
高密度によって感度が高まり、その結果多くのデータ・
エラーを引き起こす。媒体表面摂動、ヘッドと媒体の関
係、およびその他の事象が相互に作用し、記録や再生に
誤りを生じやすい。磁気テープ媒体上で各データ・レコ
ード、ブロック、ファイルなどからのデータ記録を分散
させることにより、このような誤り発生条件を緩和させ
ることがすでに知られている。また、データの高速な記
録と再生を実現するために、そのような分散を最小限の
区域で行うことが望まれる。本発明によれば、そのよう
な分散を最小限の区域で行うことができ、さらに、誤り
検出訂正データ・フォーマットに従ってデータを分散す
ることによって、高度な信頼性の記録と再生が得られ
る。そのような分散は、基本的なデータ・フォーマット
に変更を加えなくても、種々のトラック密度に対応した
効果が得られるようになされる。したがって、高品質の
データ記録と再生を得るためには、データ・フォーマッ
トが重要な役割を果たす。

【０００４】磁気テープ媒体で誤りを発生させる徴候
は、信号対雑音比（ＳＮＲ）の変化によって知ることが
できる。ＳＮＲが低くなればなるほど、データ・エラー
の発生率が高くなる。従って、低いＳＮＲに対処できる
ような誤り検出訂正（ＥＣＣ）システムを使用すること
が望ましい。

【０００５】すでに知られた誤り検出訂正アルゴリズム
は、いわゆるＢＣＨ符号である。ＢＣＨ符号の単純化さ
れたサブセットとして、周知のリードソロモン（Ｒｅｅ
ｄ−Ｓｏｌｏｍｏｎ）符号がある。磁気テープ媒体への
データ記録と再生には、多くの種類の誤り検出および訂
正の符号化が使用されてきた。すべてのＥＣＣシステム
の誤り訂正機能を高めるために、いわゆるエラー・ポイ
ンタが使用されてきた。いわゆる「デッド・トラック」
の読取り回路が読取り信号と同期しないため特定のトラ
ックから有効なデータが感知されていないという事実を
知らせるために、いわゆる「デッド・トラッキング」
（ｄｅａｄｔｒａｃｋｉｎｇ）が磁気テープ媒体で使
用されてきた。上記のような事実は、ＥＣＣに対してデ
ッド・トラックからのすべての信号が誤りであることを
示すポインタとなる。誤りを指し示すために、他のエラ
ー・ポインタも長年にわたって使用されてきた。もちろ
ん、エラー・ポインタのいくつかはＥＣＣによって生成
することができる。しかし、ＥＣＣによって生成される
ポインタの使用を超えて誤り訂正を拡張するためには、
外部のエラー・ポインタが必要となる。

【０００６】リードソロモン符号は、ディスク記録媒体
においていわゆる内部・外部符号の形式で使用されてき
た。外部符号は、比較的強力な誤り検出訂正機能を提供
するのに充分な冗長度をもっている。内部符号の冗長度
と能力は外部符号よりは小さい。内部符号は、外部符号
によって使用されるエラー・ポインタの源として使用す
ることができる。内部符号も外部符号もリードソロモン
符号に基づいた符号にすることができる。

【０００７】

【課題を解決するための手段】本発明は、矩形（データ
・バイトの列と行）のＥＣＣ符号／データ・ブロックの
行に存在するデータを、異なった量だけ相対的に変位さ
せることによって誤りの制御を高めるものである。その
ような変位は、マルチトラック記録媒体において、各デ
ータ記憶域（データ・トラックの一部分のような）に存
在する最初のデータ行（各行には複数のデータ・バイト
がある）が、隣接したレコード・トラックのデータ行か
ら、所定のＥＣＣ配列位置だけ回転されたデータ行から
始まるようになっている。誤り検出および訂正のための
ＥＣＣ冗長度（外部符号）は、行に直交した列に配置さ
れる。実施例において、複数のデータ行が複数の集合の
中の１つにある。データのそれぞれの集合は、アドレス
可能区域（トラック部分）に記録される。異なるアドレ
ス可能区域に記憶される各集合の中にある行の論理位置
は回転されている。その回転は、各集合の中の行のそれ
ぞれのグループにおけるデータ行を折返し回転（シフ
ト）することによってなされるので、物理的／論理的に
隣接したアドレス可能データ記憶域（トラック）で多様
なデータ変位が得られる。

【０００８】第２の誤り符号（内部符号）が、データ・
バイトの行のそれぞれの１つに含まれるデータ・エラー
を検出する。それぞれの行は、トラックの１つの中に完
全に記憶されている。第３の誤り符号（ＥＣＣ符号）
が、それぞれのトラックに記憶された所定数のデータ行
（配列行と呼ばれる）に適用される。このような第３の
ＥＣＣ符号は、トラックのそれぞれの１つに記憶されて
いるデータ・バイトの各配列行と第１のＥＣＣ符号冗長
度のデ−タ・エラーを検出（場合によっては訂正）す
る。また、この第３のＥＣＣ検出によって、内部符号お
よび外部符号の冗長度に存在する誤りが検出され訂正さ
れる。

【０００９】本発明の実施例において、記録されようと
しているデータ・バイトの配列は、３次元の論理配列と
して配置される。この３次元の配列は、単一面すなわち
Ｘ−ＹのＲＡＭ（ランダム・アクセス・メモリ）に記憶
されてよい。データ・バイトは複数の論理的に整列され
たデータ平面に配置され、各データ平面は１ブロックの
データ（今後、ブロックと呼ぶ）を含んでいる。各ブロ
ックは、行と列に配置されたデータ・バイトを含む矩形
配列である。行はまたブロック行とも呼ばれる。各ブロ
ックの中で同じ相対的論理位置をもっているブロック行
は、配列行を構成する。

【００１０】ブロックの中のそれぞれのデータ列で第１
のＥＣＣ冗長度を生成するために、外部ＥＣＣ符号がそ
れぞれの列へ別々に適用される。次に、データ・バイト
および外部ＥＣＣ符号冗長バイトで構成される生成配列
の全体が複数の集合に分割される。それぞれの集合は複
数のブロック行より成り、それらのブロック行はデータ
／第１冗長バイトで構成されている１つまたはそれ以上
の配列行に含まれるようにされる。すなわち、最初と２
番目の配列行が１つの集合を構成するようにされてよ
い。各集合におけるデータ・バイトのブロック行は、そ
れぞれの配列行の中で折り返して回転される。ブロック
行の回転は、１つの集合の中のすべての配列行で同じで
ある（たとえば、最初の集合のブロック行は回転され
ず、２番目の集合のブロック行は１行だけ回転され
る）。したがって、各集合の中のデータ・バイトのブロ
ック行は、それぞれの元の列位置から、集合が記憶され
ようとしているアドレス可能データ記憶域（トラック）
によって決まる、それぞれの異なる回転数だけ変位され
ている。次に、生成配列を受け取って記憶するトラック
の数に基づいて、データ・バイトを含む１つまたはそれ
以上の集合がトラックのそれぞれの１つに記録される。

【００１１】上記に述べたブロック行回転の後で、第２
の内部ＥＣＣ符号（データ・エラーを検出するが訂正は
しない）が、すべてのブロックの中のデータ・バイトの
各ブロック行に別々に適用される。その結果、それぞれ
の行に第２のＥＣＣ冗長度が生じ、第２のＥＣＣ冗長バ
イトの論理的列が付け加えられる。第２のＥＣＣ符号
は、ブロック行のエラーを検出してそのブロック行への
エラー・ポインタを作成するために使用される。

【００１２】それぞれの配列行に対して各トラックの中
で第３の冗長度を生成するために、回転と集合選択の後
で、第３のＥＣＣがトラック書込み回路の中のデータに
適用される。この第３のＥＣＣは、集合の中のそれぞれ
の配列行部分へのエラー・ポインタを作成し訂正するた
めに使用される。

【００１３】記録媒体からデータを再生する場合、最初
に、第３のＥＣＣがトラックごとに適用されて、読み取
られた配列行の中の誤りが検出され、そのいくつかが訂
正される。次に、第２のＥＣＣがデータ・バイトの各
ブロック行に対するエラー・ポインタを生成する。読み
出されたデータ・バイトを生成配列の中の元の位置に戻
し、バッファの中に再生配列を生成するために、データ
・バイトの集合がインターリーブを解除され、また回転
を解除される。エラー・ポインタは行と集合に関連ずけ
られてバッファに入れられる。最後に、各列のエラー・
バイトを指し示すため、バッファの中のエラー・ポイン
タが使用され、外部ＥＣＣがデータ・バイトの各列に適
用されて、誤りのないデータが作成される。

【００１４】

【実施例】添付の図面において、同じ番号は同じ部品お
よび構造機構を示す。１つまたはそれ以上のホスト・プ
ロセッサ１０が、周辺制御装置１１および複数の１／２
インチ高性能磁気テープ装置１２で構成されているデー
タ記憶サブシステムに接続されている。各磁気テープ装
置１２は、書込み（記録）および読取り（再生）動作に
使用される磁気テープ１３を格納したテープ・カートリ
ッジ（図示せず）を装着することができる。各磁気テー
プ装置１２には、マルチトラック・マルチギャップのヘ
ッド１５（変換アセンブリ）がある。ヘッド１５は米国
特許第５，１６１，２９９号に示されているように組み
立てることができる。この特許は、堆積されたギャッ
プ、および走査される各トラック毎に１つの書込みギャ
ップと１つの読取りギャップを持っているギャップ配列
を示している。ヘッドとテープが相対的に動くどちらの
方向にも書き込むことができるように、ギャップの配置
は互い違いになっている。各書込みギャップおよび読取
りギャップは、磁気テープ１３の上に示されているトラ
ック１９のような各々のトラック（すべてのトラックが
示されているわけではない）を同時に走査する。同時に
データを受け取るトラックの数は、実施例では４本から
３２本までである。テープ上に存在するトラックの数は
３２本から１２８本またはそれ以上あってもよい。３２
トラックのテープでは、４本のトラックが、記録の場合
はデータを同時に受取り、読取りの場合はデータを同時
に送出する。高能率記録システムでは、トラックの数が
多くなればなるほど、同時にデータを受取りかつ送出す
るトラックの数は多くなる。数字１６、１７，１８は、
それぞれ図２で示す後述の生成配列の１つから記録され
たデータの長手方向の境界を示す。磁気テープ１３に
は、ヘッド１５の読み書きギャップの対よりも多いトラ
ック１９があってもよい。その場合、ヘッド１５は、ト
ラックの異なったグループにアクセスするために、磁気
テープ１３を横断して動く。トラックの各グループは、
相対的な磁気テープの動作方向で、読み書きギャップ対
の数と等しいトラックを有している。

【００１５】ＲＡＭ（ランダム・アクセス・メモリ）２
０は、図２に関連して後で詳しく述べるが、磁気テープ
１３に書き込まれるデータを受け取って記憶する。読取
り動作中に、ＲＡＭ２０は、磁気テープ１３から正しく
読み取ったデータを記憶する。データが磁気テープ１３
に書き込まれる場合を考えると、データがＲＡＭ２０に
記憶されている間に、ＥＣＣ−１回路２１は、それぞれ
の列に存在するデータ・バイトのために列方向誤り検出
および訂正冗長度を生成し、後で説明するように、この
冗長度をデータの列と共に記憶する。ＲＡＭ２０に記憶
されたデータは、後で述べるように、データ・バイトを
再配置するために回転およびインターリーブ回路（Ｒ
Ｉ）２３へ移動される。回転かつインターリーブされた
配列データは、バンク１２３−１およびバンク２２
３−２へ交互に記憶されてよい。次に、記録されようと
しているデータは、生成された配列の中の各データ行に
ついて誤り検出冗長度を生成するために、ＥＣＣ−２回
路２２を通過する。データをそれぞれのトラックへ書込
むため、各データ行がトラック書込み回路２４を通され
る際に、ＥＣＣ−２回路２２が、生成された冗長度を各
データ行へ付け加える。書き込まれる各トラック毎に１
つのトラック書込み回路がある。

【００１６】本発明の１つの態様に従って、回転および
インターリーブ回路（ＲＩ）２３は、４、８、１６また
は３２本のトラック１９へ同時に書き込むようにデータ
配列を操作する。同様に、適切なヘッド・アセンブリが
設けられていれば、後述するトラック読取り回路が、
４、８、１６、または３２本のトラック１９のいずれか
に記録されたデータを磁気テープ１３から再生すること
ができる。

【００１７】トラック書込み回路２４はそれぞれＥＣＣ
−３回路２５と連携し、（１つのトラック書込み回路２
４に１つのＥＣＣ−３回路２５が対応している）、後に
説明するように、トラックに記録されるデータ・バイト
の各配列行に、第３のＥＣＣ冗長度を付け加える。この
冗長度は、記録された各配列行の誤り検出および訂正を
可能にする。データの書込みには、磁気テープ１３上の
部分１６−１７、１７−１８などに書き込むために、１
つまたはそれ以上のデータ生成配列を使用してよい。磁
気テープ１３に書込まれる各物理データ・ブロックは、
後で説明するように、生成されたデータＥＣＣ冗長度配
列の整数個を含んでいる。

【００１８】磁気テープ装置１２は磁気テープ１３から
ブロック（１６−１７）の中のデータを読み取る。１セ
ットのトラック読取り回路３０が、読み取っている磁気
テープ装置１２から読取り信号を受け取る。トラック読
取り回路３０は、既知の方法でデータを検出する。複数
のトラック読取り回路３０の各々には、１つのＥＣＣ−
３誤り検出回路３１が接続される。ＥＣＣ−３誤り検出
回路は、それぞれのデータ集合の中の読み取られた配列
行の１つに存在するデータ・エラーを検出し訂正する。
ＥＣＣ−３誤り検出回路がそれぞれの配列行のデータ・
エラーを検出してもそれを訂正しない場合、適切なポイ
ンタ信号がポインタ回路９７へ送られる。

【００１９】ＥＣＣ−３誤り検出回路のデータ訂正に続
いて、各トラック読取り回路３０はＥＣＣ−２誤り検出
回路と連携して、各ブロック行のデータについてエラー
・バイトを検出する。トラック読取り回路３０は相互に
独立して動作し、既知のように、各トラック読取り回路
３０の小部分が、読み取られているトラックに従属した
クロック速度および位相で動作する。

【００２０】トラック読取り回路３０の各々は、それぞ
れの検出したデータ集合からのデータを、回転解除およ
びインターリーブ解除回路（ＤＩ）３３へ送る。実施例
では、データ転送は一時に１データ・バイトで行われ
る。回転解除およびインターリーブ解除回路（ＤＩ）３
３において、バンク・メモリ１および２３４−３５用
の入力アドレシング回路は、種々の読取り回路のために
アドレス・シーケンスを使用する。その回路は、データ
がバンク・メモリ１および２３４−３５へ記憶される
につれて、データの回転解除およびインターリーブ解除
を行い、図２に示された元のデータＥＣＣ冗長度配列の
複写配列である読取り（再生）データ配列を生成する。
連続した読取り配列の間のスキュー補正は、バンク・メ
モリ１３４またはバンク・メモリ２３５のいずれか
の適切な記憶域にデータを記憶することによって達成さ
れる。回転解除およびインターリーブ解除回路（ＤＩ）
３３は、トラック読取り回路と一対一で連携している。
また、回転解除およびインターリーブ解除回路（ＤＩ）
３３は、後で説明するように、データの転換解除を行
う。１つのバンク・メモリ、たとえばバンク・メモリ１
にデータを入れる場合、トラック読取り回路のいくつか
が、バンク・メモリ１の他のトラック読取り回路より前
にデータの読取りを終了する可能性がある。これがデー
タ読取りスキューである。この時、スキュー補正の動作
として、早く終了したトラック読取り回路は第２の読取
り配列からデータ・バイトをバンク・メモリ２へ送り始
める。すべてのトラック読取り回路３０がバンク・メモ
リ１へのデータ送信を終了すると、直ちにバンク・メモ
リ１はいっぱいとなり、ＥＣＣ−１誤り検出回路３６
（外部符号回路）による誤り検出および訂正の準備が完
了する。

【００２１】間違った記録符号のワード、クロック・エ
ラーなどによりトラック読取り回路３０で生成されたエ
ラー・ポインタ、ＥＣＣ−２誤り検出回路およびＥＣＣ
−３誤り検出回路で生成されたエラー・ポインタは、読
取り配列とアドレス的に関連している補助バッファに記
憶されるように送られ、それによってＥＣＣ−１誤り検
出回路は、各読取り配列のエラー・バイトを訂正するた
めに、読取り回路によって生成されたエラー・ポインタ
にアクセスすることができる。

【００２２】ＥＣＣ−１誤り検出回路３６は、読み取ら
れた再生データ配列のデータ・エラーを検出し訂正す
る。バッファに入れられたエラー・ポインタは、既知の
ように、誤り訂正の補助として使用される。訂正された
データは、データを要求しているホスト・プロセッサ１
０へ転送するために、ＲＡＭへ送られる。周辺制御装置
１１の中にある他の回路３９は、そのような周辺制御装
置の中に通常存在する他のすべての回路（たとえば、ホ
スト・プロセッサ接続回路、タイミング回路、種々の制
御回路など）を表している。

【００２３】図２は、データ・バイトおよびＥＣＣ冗長
バイトから成る１つの生成配列４５を示す。これらの配
列の１つは、１つの単位として、４、８、または１６本
の並行トラックのいずれかへ記録される。３２本のトラ
ックへ並行して記録される場合、後で説明するように、
２つの生成配列４５がインターリーブされる。本発明の
実施には、もっと多くの並行トラックを使用することが
できる。生成配列４５は８つのデータ・ブロックＡ−Ｈ
から成る。データ・ブロックＡ−Ｈは、それぞれＲＡＭ
２０の対応する部分に配置され、次のようにして別々に
アドレスすることができる。すなわち、各データ・ブロ
ックには、複数のブロック・データ行Ｒ１−Ｒ３２と複
数のデータ列Ｃ１−Ｃ３２がある。列Ｃ３３は、後に説
明するように、ＥＣＣ−２誤り検出（ＥＤＣ）冗長バイ
トを表わすための仮想の列である。列と行のそれぞれの
交差点は１つのデータ・バイトを表す。したがって、各
ブロック行には３２個のデータ・バイトがあり、各列に
は３２個のデータ・バイトがある。１つの配列行は８つ
のブロック行から成る。ブロックＡ−Ｈの各々の中で同
じ相対位置をもったそれぞれのブロック行は、配列行を
構成する。すなわち、ブロックＡ−Ｈのブロック行Ｒ１
のすべてが１つの配列行を構成する。

【００２４】生成配列４５の各交差点は、ブロックＡの
上左角のバイトがＡ−Ｒ１Ｃ１となるように、その行と
列の番号で識別される。ブロック行はブロックおよび行
で識別される、すなわちＡ−Ｒ１はデータの１つのブロ
ック行を表す。列も同様にＡ−Ｃ１などとして識別され
る。行の範囲はＡ−Ｒ１．．Ｒ２４として識別され、列
の範囲はＡ−Ｃ１．．Ｃ３２として表す。配列行はＲ１
−Ａ．．Ｈなどとして表す。

【００２５】磁気テープ１３に記憶されるデータ・バイ
トは、ホスト・プロセッサ１０から順次に受け取られ、
ＲＡＭ２０の範囲Ａ−Ｒ１Ｃ１．．Ｒ２４Ｃ３２に記憶
される（受け取られるデータ・バイトは、高さ２４で幅
３２の配列）。各ブロックＡ−Ｈには、この範囲に記憶
されたホスト・プロセッサからのデータがある。第１の
ＥＣＣ−１すなわち誤り訂正（ＥＣＣ）冗長バイトは、
位置Ｒ２５Ｃ１．．Ｒ３２Ｃ３２に入る。列Ｃ１．．Ｃ
３２の各々には、行Ｒ１．．Ｒ２４に記憶され列Ｃ
１．．Ｃ３２のそれぞれに存在するデータのために、列
ごとの冗長度が行Ｒ２５．．Ｒ３２に置かれている。第
２の内部符号ＥＣＣ−２は、後述するように、回転およ
びインターリーブ回路（ＲＩ）２３がデータ行を回転し
インターリーブした後に付け加えられる冗長度誤り検出
バイトである。このような第２の冗長度は、行Ｒ１．．
Ｒ３２に共通した列Ｃ３３で表される。ＥＣＣ−３によ
って生成される冗長度は図２に示されていない。ＥＣＣ
−３の冗長度はそれぞれの配列行（８つのブロック行）
のために生成される。

【００２６】データ・バイトは送出側のホスト・プロセ
ッサ１０から順次に受け取られて、ＲＡＭ２０の中で、
配列位置Ａ−Ｒ１Ｃ１から始まって列Ａ−Ｃ１に沿って
順次にＡ−Ｒ２４Ｃ１まで記憶される。ＥＣＣ−１回路
は、各データ・バイトがＲＡＭ２０に記憶される前に、
受け取ったデータ・バイトを処理し、列Ｃ１の最後のバ
イトが記憶されたときには、冗長バイトがバイト位置Ａ
−Ｒ２５Ｃ１．．Ｒ３２Ｃ１に記憶される。ＲＡＭ２０
のデータ記憶速度は、受け取られる速度よりも早い。

【００２７】ＲＡＭ２０でのデータ・バイトの記憶はＡ
−Ｃ２に進み、前述の手順が繰り返される。この手順は
ブロックＡ−Ｈの各々の列で繰り返され、最後に生成配
列４５の全体が生成される。この時点で、生成配列４５
は次の処理のために準備完了となる。ＲＡＭ２０に十分
なデータ記憶容量とアクセス速度があれば、生成配列４
５が次の処理段階にあるときに、第２の生成配列４５を
生成することができる。

【００２８】生成配列４５の次の処理を説明する前に、
種々の本数のトラックから同時に記録および読取りを行
うヘッド１５を使用し、生成配列４５を磁気テープに記
憶させる、いわゆる集合配置について説明する。それぞ
れのデータ集合は、並行トラックの各々にビット直列形
式で記録される。下記の表１は、生成配列４５に存在す
る２５６行のデータ・バイトが、異なった本数のトラッ
クに対して、それぞれの集合の中でどのように配置され
るかを示す。３２本のトラックの場合、後述するよう
に、２つの生成配列４５が、データ・ブロックのそれぞ
れの誤り検出および訂正領域において磁気テープ１３上
でインターリーブされる。表１の「＊」は２つの生成配
列４５がある場合を示している。

【００２９】

【表１】並行トラック集合当たりの集合の数トラック当たりの数ブロック行の数ブロック当たりの行の数４６４４８８３２８４１６１６１６２３２＊１６＊６４＊配列当たり２

【００３０】表１は次のことを示している。すなわち、
それぞれの集合の配列行の中で、データのブロック行を
折返し回転またはシフトすることによって（図２のルー
プ状の矢印４６を参照）、最小区域にあるデータ・バイ
ト行の間の物理間隔を最大に保ちつつ、磁気テープの横
方向および長手方向に均等にブロック行を配分すること
ができる。このようなデータの均等間隔配分は、磁気テ
ープに１つの原因があったための（例えば、表面欠陥、
または磁気テープ上の破片など）データ・エラーの数を
減少する。また、それによって、非回転・非インターリ
ーブ配列のデータ列の各々に生じるデータ・エラーの数
が減少される。

【００３１】下記の表２は、１６本の並行トラックで記
録する場合の行配分を途中まで示したものである。

【００３２】

【表２】トラック最初の行の順序番号ブロック行トラック当たり１６行１Ａ−Ｒ１Ａ−Ｒ１．．Ｈ−Ｒ１Ａ−Ｒ２．．Ｈ−Ｒ２２Ｂ−Ｒ３Ｂ−Ｒ３．．Ｈ−Ｒ３，Ａ−Ｒ３Ｂ−Ｒ４．．Ｈ−Ｒ４，Ａ−Ｒ４３Ｃ−Ｒ５Ｃ−Ｒ５．．Ｈ−Ｒ５，Ａ−Ｒ５，Ｂ−Ｒ５Ｃ−Ｒ６．．Ｈ−Ｒ６，Ａ−Ｒ６，Ｂ−Ｒ６４Ｄ−Ｒ７Ｄ−Ｒ７．．Ｈ−Ｒ７，Ａ−Ｒ７．．Ｃ−Ｒ７Ｄ−Ｒ８．．Ｈ−Ｒ８，Ａ−Ｒ８．．Ｃ−Ｒ８５Ｅ−Ｒ９Ｅ−Ｒ９．．Ｈ−Ｒ９，Ａ−Ｒ９．．Ｄ−Ｒ９Ｅ−Ｒ１０．．Ｈ−Ｒ１０，Ａ−Ｒ１０．．Ｄ−Ｒ１０６Ｆ−Ｒ１１Ｆ−Ｒ１１．．Ｈ−Ｒ１１，Ａ−Ｒ１１．．Ｅ−Ｒ１１Ｆ−Ｒ１２．．Ｈ−Ｒ１２，Ａ−Ｒ１２．．Ｅ−Ｒ１２７Ｇ−Ｒ１３Ｇ−Ｒ１３，Ｈ−Ｒ１３，Ａ−Ｒ１３．．Ｆ−Ｒ１３Ｇ−Ｒ１４，Ｈ−Ｒ１４，Ａ−Ｒ１４．．Ｆ−Ｒ１４８Ｈ−Ｒ１５Ｈ−Ｒ１５，Ａ−Ｒ１５．．Ｇ−Ｒ１５Ｈ−Ｒ１６，Ａ−Ｒ１６．．Ｇ−Ｒ１６９Ａ−Ｒ１７Ａ−Ｒ１７．．Ｈ−Ｒ１７Ａ−Ｒ１８．．Ｈ−Ｒ１８

【００３３】表２は、トラック番号１−８に８までの数
を加え、他の２つの欄では行の値に１６までの数を加え
ることによって完成できる。異なった本数の並行トラッ
クの場合も、同様にして表を作成することができる。

【００３４】図３は、磁気テープ１３の上の１６本のト
ラックに記録する場合を部分的に示す。トラック１９−
１および１９−２が簡略にそして部分的に示される。ト
ラック１９−１は、表２で示されている行の最初の集合
を記憶するトラック番号１である。この図では、他のす
べての記録制御が処理されているものとする。すなわ
ち、読取りクロックは同期しており、バイト境界は通常
の方法で識別されている。行Ａ−Ｒ１およびＢ−Ｒ１
は、トラック部分５０（合計６６バイト）に書き込ま
れ、既知の設計のバイト再同期インディケータ５１が後
に続く。次のトラック部分５２は行Ｃ−Ｒ１およびＤ−
Ｒ１を記憶する。バイト再同期インディケータ５３がト
ラック部分５２に続く。次に、行Ｅ−Ｒ１およびＦ−Ｒ
１を記憶するトラック部分５４が第３のバイト再同期イ
ンディケータ５５の前にある。次に、トラック部分５６
が行Ｇ−Ｒ１およびＨ−Ｒ１を記憶し、トラック部分５
７にＥＣＣ−３の冗長度が続いている。この例では、Ｅ
ＣＣ−３はデータ配列行Ａ．．Ｈ−Ｒ１の誤りを検出す
る。バイト再同期インディケータ５８は、トラック部分
５７にあるＥＣＣ−３の冗長度と、トラック１９−１の
区域５９にある次の８つのブロック行との間に配置され
る。トラック１９−１は、トラック部分５０からバイト
再同期インディケータ５８までと同じフォーマットで、
ブロック行Ａ−Ｒ２．．Ｈ−Ｒ２（１つの配列行として
はＡ．．Ｈ−Ｒ２）を記憶する。同様に、トラック１９
−２はバイト再同期インディケータ５１、５３、５５お
よび５８を含んでいる。これらは、回転されたブロック
行の対、すなわち、トラック部分６５にあるＢ−Ｒ３と
Ｃ−Ｒ３、トラック部分６６にあるＤ−Ｒ３とＥ−Ｒ
３，トラック部分６７にあるＦ−Ｒ３とＧ−Ｒ３、およ
びトラック部分６８にあるＨ−Ｒ３とＡ−Ｒ３を分離す
る。

【００３５】ＥＣＣ−３冗長度はトラック部分６９に記
録される。区域７０は、表２に示したようにトラック１
９−２の行集合における最後のブロック行を記憶する。
他のすべてのトラックも同じフォーマットである。３２
本トラックの並行記録では、後述するように２つの生成
配列４５がインターリーブされる。

【００３６】図４は、１６本までの並行トラックのデー
タ配列行を、回転およびインターリーブする回転および
インターリーブ回路（ＲＩ）２３を簡略に示す。回転お
よびインターリーブ回路（ＲＩ）２３の望ましい構成を
図８に示す。アドレス・デコーダ７７はＲＡＭ２０への
各バイト・アドレスを提供する。既知のように、アドレ
ス・デコーダ７７は、ＲＡＭ２０のアドレス回路へ、後
述するカウント値を与える。バイト・カウンタ８１は、
生成配列４５の行の各々の中にあるバイトをカウントす
る。すなわちアドレスの最下位の数字を生成する。ブロ
ック・カウンタ８２はブロックＡ−Ｈをカウントする。
すなわち、これはモジュロ８カウンタである。行カウン
タ８３は各々の集合の中の行をカウントする。ブロック
・カウンタ８２は、行カウンタ８３の各カウント毎に１
回の周期をとる。ＲＥＰ回路８４は、各々の集合を開始
しまたは終了するブロックの番号を、ブロック・カウン
タ８２に表示する。すなわち、回転の式に解を与える。
換言すれば、ブロックＡ−Ｈのどれが集合の最初の行を
与えるかによって、ブロック・カウンタ８２は１、２な
どの値から始まる。配列カウンタ８５は、３２本トラッ
ク記録操作を可能とする１ビット・カウンタである。

【００３７】サイクラ８６は、各種のカウンタ８１−８
５を進め、トラック・カウンタ８９によって指示された
各トラック書込み回路へ読み出すための信号をＲＡＭ２
０へ与える。トラック・カウンタは、トラック書込み回
路を選択するためにトラック番号で循環する。また、ト
ラック・カウンタは、それぞれの式に解を与えるため、
トラック番号をブロック・カウンタ８２および行カウン
タ８３へ与える。記録されているトラックの番号はトラ
ック回路８８で指示される。トラック回路８８は、トラ
ック・カウンタ８９、ＲＥＰカウンタ８４、および配列
カウンタ８５のモジュロを制御する（オンまたはオ
フ）。

【００３８】３２本トラック並行記録では、いくつかの
インターリーブ方式の１つを使用して、２つの生成配列
４５がインターリーブされる。そのような配列インター
リーブ方式では、各トラックに同じような配列の集合が
記録される。すなわち、トラック１は両方の配列から最
初の配列集合を受け取り、トラック２は両方の配列から
２番目の配列集合を受け取る。以下同様である。配列の
インターリーブでは、２つの配列からのそのような配列
集合が、データ・トラックの中で各トラックの最初の
（先頭の）位置または２番目（後続の）位置に交互に配
置される。もしインターリーブの交替をトラック単位で
行うのであれば、最初のデータ配列は、その集合をすべ
ての奇数番号トラックの最初の位置に記録され、２番目
のデータ配列は、その集合を偶数番号トラックの最初の
位置に記録される。配列集合は、トラックの２番目の
（後続の）位置では逆になる。このようなインターリー
ブ方式を表３に示す。

【００３９】

【表３】トラック番号配列１の配列行配列２の配列行奇数先頭位置後続位置偶数後続位置先頭位置

【００４０】配列カウンタ８５は１ビットのカウンタ
で、先頭配列の指示された配列行がトラック書込み回路
へ送出された後では反転される。このような反転は、た
とえばＲＡＭ２０の異なった配列部分を選択する。回転
およびインターリーブ回路（ＲＩ）２３の動作は、配列
の間で交互に行われる。指示された配列行のインターリ
ーブと回転の各サイクルは、後続の配列に対して繰り返
される。

【００４１】２つの生成配列４５（配列１および配列
２）からのそのような配列行は、任意数のトラックを含
む各トラック・グループの先頭および後続の位置で交互
にインターリーブすることができる。たとえば、８本ト
ラックのグループを選択してよい。３２本並行トラック
の記録では、２つの配列のインターリーブされたデータ
の整数個が、１つのデータ・ブロックを構成する。

【００４２】線１７８は、他の回路３９からの３２本並
行トラックを表示する信号を送る。それにより、上記で
説明したように、配列カウンタ８５が制御されて、配列
１および配列２の間でその値が反転される。さらに、ブ
ロック・カウンタ８２および行カウンタ８３は、配列１
および配列２についてそれぞれのカウントを繰り返す。
配列１に１つのカウンタ、配列２に１つのカウンタを使
用することもできる。その場合、一時点では１つの配列
（配列１または配列２）が処理される。

【００４３】図５は、トラック書込み回路を簡略に示
す。ゲート１００は、ＲＡＭ２０からのデータおよびト
ラック・カウンタ８９（図４）からのトラックＮ信号を
受け取り、ＲＡＭ２０のデータをバッファ１０１へ送
る。ＥＣＣ−３回路１０２は、ＥＣＣ−３冗長度を、デ
ータがバッファ１０１を通過するときに付け加える。媒
体制御追加回路１０３は、ブロックの前書き信号（プリ
アンブル）、バイト再同期信号など通常の媒体制御信号
を追加する。ディジタル変調回路１０４は、ヘッド１５
を介してデータを磁気テープ１３へ記録するために、
（１，７）、（ｄ，ｋ）符号のようなディジタル変調ま
たは記録符号へそのデータを符号化する。通常のアナロ
グ増幅器などは示されていない。トラック書込み回路
は、並行トラックの数に関係なく、同じように動作す
る。

【００４４】図６は、トラック読取り回路３０の簡略図
である。ヘッド１５から送られた１つのトラック読取り
信号は、通常の読取り回路９０を通過する。その間に、
増幅、補正および検出が行われる。ｄ，ｋ記録符号をＮ
ＲＺデータ信号に変換することも行われる。ＥＣＣ−３
誤り検出回路９１は、読み取られたデータを処理し、そ
れぞれの読み取られた集合の配列行部分に存在する短い
誤りを検出し訂正する。検出されたエラーはポインタ回
路９７へ表示され、後にポインタ・メモリ（図７）へ転
送される。ＥＣＣ−３誤り検出回路には、２つまでのエ
ラー・バイトを訂正するような誤り訂正機能をもたせる
ことができる。同様に、ＥＣＣ−２誤り検出回路９２は
読取りデータを処理し、それぞれの行に存在する誤りを
検出する。各行には１つの誤り検出冗長度がある。行の
中で検出された誤りは、ポインタ回路９７の別のラッチ
に送られて，ＥＣＣ−１誤り検出回路３６へ転送される
のを待つ。次に、読み取られたデータは非直列化されて
バイト・バッファ９３へ入れられる。１つのデータ・バ
イトがバイト・バッファ９３に記録されると、直ちにレ
ディー・ラッチ９５が活動状態にセットされて、１バイ
トのデータが転送可能であることを回転解除およびイン
ターリーブ解除回路（ＤＩ）３３へ知らせる。回転解除
およびインターリーブ解除回路（ＤＩ）３３は、線９６
のレディー信号に応答し、線１３２を介してバイト・バ
ッファ９３へ読出し信号を送る。それによって、１バイ
トのデータが回転解除およびインターリーブ解除回路
（ＤＩ）３３へ転送され、そしてレディー・ラッチ９５
がリセットされる。図７に示されるアドレス指定方式を
除いて、トラック読取り回路３０は並行トラックの本数
に関係なく、同じように動作する。

【００４５】トラック読取り回路９０は、ｄ，ｋ読取り
信号の誤りを検出することができる。検出された誤りは
ポインタ回路９７に表示され、そこに一時的に記憶さ
れ、そして、後述するように、データ行信号と共にＥＣ
Ｃ−１誤り検出回路３６へ転送される。３種類のポイン
タの各々は、ポインタ回路９７へ別々に記憶される。１
つのポインタが記憶されたポインタ回路９７は、１ビッ
トのポインタ信号を線９８を通して回転解除およびイン
ターリーブ解除回路（ＤＩ）３３へ送る。回転解除およ
びインターリーブ解除回路（ＤＩ）３３はポインタ信号
を読み取り、線１４１を通してリセット信号を送る。こ
のリセット信号はポインタ・ビット・ラッチ（図示せ
ず）をリセットする。

【００４６】回転解除およびインターリーブ解除回路
（ＤＩ）３３は図７に示されている。回転解除およびイ
ンターリーブ解除回路（ＤＩ）３３には、トラック読取
り回路３０の各々に対応して１つのアドレス生成回路が
設けられている。１６本トラック読取り動作では、１６
個の活動状態のアドレス生成回路１１５がある。各アド
レス生成回路１１５は、前記の表で説明したように、各
トラックについてデータ・バイトの回転解除およびイン
ターリーブ解除を行うために、一定の順序でアドレス生
成を行う。各アドレス生成回路１１５には、トラック読
取り回路３０からバンク・メモリ１および２３４ー３
５へのデータ・バイトの転送をカウントするため、固定
値の順序カウンタ１１６が置かれている。アドレス生成
は、固定値にセットされたトラック・カウンタ１２０、
読み取られたデータ・バイトが転送される行をカウント
する行カウンタ１２１、ブロックＡ−Ｈのそれぞれの１
つからカウントを開始するようにブロック・カウンタ１
２３を調整する回転カウンタ１２２、およびバンク・メ
モリ１および２３４−３５の中で生成されている読取
り（再生）配列のバイト位置をカウントする列カウンタ
１２４によって行われる。

【００４７】スキャナ１３０は、いっぱいになったバイ
ト・バッファ９３を見つけるために、レディー・ラッチ
９５を継続的に高速で走査する。この走査はラウンド・
ロビン方式である。最初に検出された、レディー状態に
あるレディー・ラッチ９５はスキャナ１３０を中断す
る。それによって、スキャナ１３０は、バンク・メモリ
１および２３４−３５の次のアドレスを生成するため
に、対応するアドレス生成回路１１５を活動化させる。
同時に、スキャナ１３０は、対応するバッファ読取り線
１３２にバッファ読取り信号を送る。それによって、対
応するバイト・バッファ９３が活動化され、そこに記憶
されているデータ・バイトがバス９４を介してバンク・
メモリ１および２３４−３５へ送られる。送られたデ
ータ・バイトは、対応するアドレス生成回路１１５によ
って指定されたバイト位置に記憶される。

【００４８】トラック読取り回路３０に記憶されたポイ
ンタは、ポインタ・スキャナ１４０へ表示される。ポイ
ンタ・スキャナ１４０は線９８上でポインタ・レディー
信号を感知する（１つのポインタが活動化している）。
次に、ポインタ・スキャナ１４０は、対応する線１４１
を介してポインタ読取り信号をポインタ・メモリ１１１
へ送る。それによって、ポインタが受け取られ、そして
ポインタ回路９７がクリアされる。ポインタが存在しな
ければ、ポインタ・メモリは信号を受け取らない。線９
８の各々は３ビット・レジスタに接続されている。ポイ
ンタの各々に１ビットが対応している。ポインタ・メモ
リ１１１は、記憶したポインタ信号をＥＣＣ−１誤り検
出回路３６へ送る。

【００４９】ポインタは、ＥＣＣ−１誤り検出回路へゼ
ロ（エラー無し）または１（エラーあり）のいずれかで
送られる。バンク・メモリ１３４またはバンク・メモ
リ２３５のいずれかがいっぱいで、しかもエラー・ポイ
ンタがＥＣＣ−１誤り検出回路に存在すると、ＥＣＣ−
１誤り検出回路は対応するバンク・メモリからデータを
読み取る。ポインタがポインタ・メモリ１１１に記憶さ
れているアドレスは、通常の方法でバンク・メモリ１お
よび２３４−３５の中のデータと論理的に関連づけら
れている。ポインタ・メモリ１１１には、バンク・メモ
リ１および２の各々について区画が確保されている。従
って、アドレス・デコーダ１１０のバンク選択部分の制
御によって、バンク・メモリ１がＥＣＣ−１誤り検出回
路によって読まれている間に、バンク・メモリ２のポイ
ンタはポインタ・メモリ１１１へ記憶される。

【００５０】他の回路３９からの線１７８は、３２本並
行トラックが読み込まれていることを示す３２本トラッ
ク信号を送る。線１７８が３２本並行トラック以外の信
号を送っている場合は、前に説明したように動作し、１
つの再生配列が生成されている。３２本並行トラックの
場合、磁気テープ１３から読み取られている２つの配列
をインターリーブ解除することによって、２つの再生配
列が生成される。配列セレクタ１１７が、４、８、また
は１６本並行トラックであることを示す線１７８の信号
に応答する場合は、これまで説明した構成要素を常に選
択して配列１を処理するため、処置不要の信号を線１８
８上に出す。配列セレクタ１１７が、３２本並行トラッ
クであることを示す線１７８の信号、および１つの配列
から１つのデータ集合がトラックのそれぞれから読み込
まれたことを示す順序カウンタ１１６に応答する場合
は、線１８８上に活動化信号を出す。それによって、配
列１から配列２へ（またはその逆へ）処理を切り替える
ために、後述する制御回路が反転する。アドレス生成回
路１１５の各々には、２つのアドレス回路がある。種々
のカウンタ１２０−１２４（アドレス要素）は、配列１
を処理するために使用される第１のアドレス回路を構成
し、数字の２００は第２のアドレス回路を示す。この回
路は種々のカウンタ１２０−１２４と同種のものであ
り、配列２を処理するためのアドレスを生成する。配列
セレクタ１１７が活動化信号を出している間、順序カウ
ンタ１１６がアドレス回路２００を増進させ、配列２が
処理される。同様に、線１８８の活動化信号は第２のポ
インタ・メモリ１１１−Ａおよび第２のバンク・メモリ
３４−Ａを選択する。アドレス・デコ−ダ１１０および
１１０−Ａは、それぞれ配列１または配列２を処理する
ため、同様な方法で選択される。配列１または配列２が
完全に読み込まれると、ＥＣＣ−１がエラー・ポインタ
およびデ−タを通常の方法で処理する。

【００５１】３つのＥＣＣ符号は、次のような生成多項
式を使用することができる。

【数１】ＥＣＣ−１の場合：Ｇ（Ｘ）＝Ｘ⁸ ＋ α¹⁷⁶Ｘ⁷ ＋ α²⁴⁰Ｘ⁶ ＋ α²¹¹Ｘ⁵ ＋ α²⁵³ Ｘ⁴ ＋ α²²⁰Ｘ³ ＋ α³Ｘ² ＋ α²⁰³Ｘ＋ α³⁶

【数２】ＥＣＣ−２の場合（誤り検出のみ）：Ｇ（Ｘ）＝Ｘ＋ α

【数３】ＥＣＣ−３の場合（誤り検出および訂正）：Ｇ（Ｘ）＝Ｘ⁴ ＋ α⁷⁴Ｘ³ ＋ α²⁴⁷Ｘ² ＋ α⁷⁵Ｘ＋ α²

【数４】ここで、ＧＦ（２５６）は、３つのすべての生
成元多項式について、原始多項式Ｐ（ｘ）＝Ｘ⁸ ＋Ｘ³ ＋Ｘ² ＋Ｘ＋１を使用して構成される。

【００５２】３つの生成多項式において、原始要素α =
00000001 である。

【００５３】図８は、トラックの多様なインターリーブ
を効果的に達成する望ましいインターリーブ論理回路を
簡略に示す。回転およびインターリーブ回路（ＲＩ）２
３の設計思想は、図２で示される３次元を基礎としてい
る。インターリーブ回路は３つの座標軸Ｘ，ＹおよびＺ
を使用する。座標軸Ｘは水平オフセットすなわち列の番
号（１−３２ではなく０−３１）を示し、座標軸Ｙは垂
直オフセットすなわちデータ・バイトの行（１−３２で
はなく０−３１）を示し、そして座標軸Ｚは深さすなわ
ちブロック・アドレスＡ−Ｈ（０−７）を示す。集合の
中の行の回転すなわちシフトは、モジュロ８加算器によ
って決定される。

【００５４】下記の表４は、Ｘ，ＹおよびＺのデータ配
列オフセットを計算するための表である。このオフセッ
トはＲＡＭ２０の線形メモリ・アドレスを生成するため
に使用される。このアドレスによって、ブロック行のイ
ンターリーブと行の回転すなわち折返しシフトが、それ
ぞれの配列行の中で同時に実行される。

【００５５】

【表４】並行トラックＸオフセットＹオフセットＺオフセットの数列番号行番号ブロック番号モジュロ８４列番号（８＊ＴＲＫ）＋ＲＯＷ２＊ＴＲＫ＋ＢＬＫ８列番号（４＊ＴＲＫ）＋ＲＯＷＴＲＫ＋ＢＬＫ１６列番号（２＊ＴＲＫ）＋ＲＯＷＴＲＫ＋ＢＬＫ

【００５６】表４で、ＴＲＫは、８つのブロック行のど
のグループがアドレスされているかを表している、デー
タ配列のＹオフセットを示し、ＢＬＫは、ブロックＡ−
Ｈをそれぞれアドレスするブロック番号０−７を示し、
ＲＯＷは、配列行の中で読まれる行を含んでいるブロッ
クを示している。ＲＡＭ２０のバッファ・アドレスは、
下記の式を使用して計算される。

【数５】アドレス＝（Ｚ＊１０２４）＋（Ｘ＊３２）＋Ｙ（１）

【００５７】値ＴＲＫおよびＲＯＷの係数（ｍｏｄｕｌ
ｕｓ）は、並行して記録されるトラックの本数で変わ
る。データ行のバイト・アドレスは一定の５ビット量で
あり、ＢＬＫ値（０−７のアドレス値を使用してブロッ
クＡ−Ｈを選択する）は３ビットの一定の係数をもって
いる。４本並行トラックの場合のＲＯＷ係数は３ビット
であり、８本並行トラックの場合は２ビットであり、１
６本並行トラックの場合は１ビットである。

【００５８】図８に示したアドレスマッピング論理回路
は、１３ビットのアドレス・レジスタ１５０へ挿入する
ためのＸ，ＹおよびＺのデ−タ配列値を計算する。ＲＡ
Ｍ２０のアドレスは、Ｙマルチプレクサ１５１を経由し
て受け取られるＹオフセット（５つの最下位有効ビット
８−１２）、Ｘマルチプレクサ１６５を経由して受け取
られるＸオフセット（中間の有効数字ビット３−７）、
およびブロック・モジュロ８カウンタ１６０から得られ
る最上位ビット０−２から構成されている。１３ビット
のバイト・カウンタ１７０が１回循環すると、生成配列
４５の１つを形成するためのＲＡＭ２０のアドレスが生
成される。バイト・カウンタ１７０には、下記の表５で
示されているように、アドレスマッピング論理回路の入
力に接続される１３本の出力線１７１がある。

【００５９】

【表５】カウンタアドレスマッピング論理回路への入力線番号出力線番号４本トラック８本トラック１６本トラック入力線番号入力線番号入力線番号０１７５−Ｙ２１７７−Ｙ３１８０−Ｙ４１１７５−Ｙ３１７７−Ｙ４１９２−ＢＯ２１７５−Ｙ４１９１−ＢＯ１９２−Ｂ１３１９０−ＢＯ１９１−Ｂ１１９２−Ｂ２４１９０−Ｂｌ１９１−Ｂ２１９７−ＣＯ５１９０−Ｂ２１９６−ＣＯ１９７−Ｃｌ６１９５−ＣＯ１９６−Ｃｌ１９７−Ｃ２７１９５−Ｃｌ１９６−Ｃ２１９７−Ｃ３８１９５−Ｃ２１９６−Ｃ３１９７−Ｃ４９１９５−Ｃ３１９６−Ｃ４１８１−ＹＯ１０１９５−Ｃ４１８５−ＺＯと１８６−Ｚ４と１７８−ＹＯ１８１−Ｙｌ１１１７６−ＹＯと１８５−Ｚｌ１８６−Ｚｌと１８４−Ｚ４１８１−Ｙ２１２１７６−Ｙｌと１８５−Ｚ２１８６−Ｚ２と１８４−Ｚｌと１８１−Ｙ３１８４−Ｚ２＝０

【００６０】表５で、Ｙは垂直軸すなわち行番号（Ｒ１
−Ｒ３２；０−３１）を表し、ＢはブロックＡ−Ｈ
（０−７）を表し、Ｔはトラック番号を表し、そしてＣ
はそれぞれの行のバイトを示す列番号を表す。

【００６１】３２本トラック並行記録を処理する場合
は、第２のバイト・カウンタ１７０−Ａおよびマルチプ
レクサ１７２が追加される。配列１および配列２からの
配列行が、表３に示される先頭および後続位置で処理さ
れている間、線１７８の信号はバイト・カウンタ１７０
および１７０−Ａをそれぞれ制御して増加させる。マル
チプレクサ１７２は、トリガ・カウントに達したバイト
・カウンタ１７０または１７０−Ａから線１７５の信号
を受け取って、配列１と配列２の間で処理の切替を行
う。線１７１は前に説明したように接続されている。

【００６２】図９は、２つの配列（配列１および配列
２）からの配列行が３２本並行トラックの上でインター
リーブされる状態を示す。最初の配列１から来る配列行
は英字および数字の組み合わせで表され、２番目の配列
行から来る配列行はアポストロフィ（’）を付けた英字
および数字の組み合わせで表される。表３に示したよう
に、トラック１においては、配列１からの配列行がトラ
ックの先頭位置に置かれ、配列２からの配列行はトラッ
クの後続位置に置かれる。これに対し、トラック２にお
いては、配列２からの配列行がトラックの先頭位置に置
かれ、配列１からの配列行はトラックの後続位置に置か
れる。

【００６３】本発明を、その特定の実施例を参照して詳
しく説明したが、本発明の趣旨、範囲、および教示から
逸脱することなく細部に他の様々な変更を加えることが
可能なことは、当業者には明白であろう。

【００６４】まとめとして、本発明の構成に関して以下
の事項を開示する。

【００６５】（１）誤り検出および訂正冗長度を有する
記録媒体へのデータ記録および読取方法であって、所定
の複数の記録されるデータ・バイトを選択し、ランダム
・アクセス・メモリにおいて、前記データ・バイトの矩
形ブロック配列に第１のデータ・バイトのブロック配列
を生成し、前記ブロック配列は第１の数の前記データ・
バイトの列および第２の数の前記データ・バイトの行を
有し、前記ブロック配列の各々の前記列の前記データ・
バイトに、第１の誤り検出および訂正符号を適用し、前
記列の各々の前記データ・バイトのための第１の冗長バ
イトをそれぞれ生成し、前記生成された冗長バイトをそ
れぞれの列に追加することによって前記ブロック配列に
所定の数の行を追加し、よって前記ブロック配列に第３
の数の前記行を生成し、前記行の所定の数の隣り合った
ものを選択して所定の複数の第１の集合の行を作り、前
記集合が前記ブロック配列で隣接しており、かつ各集合
が前記所定の数の行になるようにし、前記追加および選
択の後、前記行の集合の各々において所定のバイト数だ
けデータ・バイトを折返しシフトすることによって、各
集合が異なるバイト数だけシフトされている状態にし、
前記記録媒体のそれぞれのアドレス可能データ記憶域に
前記シフトした行の集合を記憶し、それぞれのアドレス
可能データ記憶域の中の前記データの最初のバイトが前
記列の異なる列から来るようにし、前記記録媒体から前
記記憶されたシフト済みの行の集合を検索し、前記それ
ぞれの所定数のバイトだけ前記集合を逆にシフトして検
索されたバイト配列を作り、前記検索された配列の行を
配置して前記生成された配列の行の複製行となるように
し、前記第１の誤り検出および訂正符号および前記第１
の冗長バイトを、前記検索された配列の前記データへ適
用して、前記検索された配列のデータの誤りを検出およ
び訂正する、各ステップを含む、データ記録読取方法。（２）複数の前記データ・バイトの行が前記集合の各々
に入るように選択し、複数の前記データ・バイトが前記
行の各々に入るように選択し、前記集合の各々に前記行
の数を含み、前記折返しシフトのステップにおいて、前
記各集合の前記行はお互いに関して折返しシフトされる
が、前記各々の行内のデータ・バイトは前記各々の行内
の他のデータ・バイトに関してはシフトしないように、
各行のすべてのバイトを単一体としてシフトし、前記ア
ドレス可能データ記憶域の各々に前記集合の１つをそれ
それ記録する各ステップを含む、（１）に記載のデータ
記録読取方法。（３）前記集合の前記データ・バイトをシフトした後
で、第２の誤り検出符号をブロック配列の各行のデータ
および冗長バイトに適用して前記行のために第２の冗長
バイトを生成し、第２の冗長バイトが各アドレス可能デ
ータ記憶域に記憶されている前記行のデータ・エラーを
示すようにし、前記行が前記記録媒体に記録される前
に、ブロック配列の前記行へ前記第２の冗長バイトを追
加する各ステップを含む、（１）に記載のデータ記録読
取方法。（４）前記記録媒体として変換アセンブリによって走査
される複数の並行な長手方向信号記録トラックを有する
ものを選択し、前記変換アセンブリを長手方向トラック
に対して横方向に配置し、データ・バイトの前記集合を
受取りおよび記録するために、前記変換アセンブリおよ
び前記トラックの各々を相対的に同時に動かし、複数の
前記データ・バイトを前記行の各々に挿入し、前記折返
しシフトのステップにおいて、各行の前記データ・バイ
トを、データの単一体として、同時にそして同様に連続
してシフトし、前記行を相互に関して相対的に折返しシ
フトし、前記行のどのバイトも各行内の他のバイトに関
してシフトしないで、それにより前記生成ブロック配列
の前記列の違う所からの各行の記録データ・バイトのそ
れぞれのトラックへの、前記同時記録は、前記記録媒体
上で、物理的に離れていることにより、記録媒体のそれ
ぞれの区域からの媒体の欠陥に起因する誤りがデータ・
バイトの前記行の異なるものに作用し、前記第１の誤り
検出および訂正符号の誤り訂正能力を高めることになる
ステップを含む、（１）に記載のデータ記録読取方法。（５）前記収集し、生成し、適用するステップにおい
て、複数のブロック配列を生成配列として生成するため
に、前記ブロック配列を生成し、第１の冗長バイトの前
記行から一番遠く離れた行から始まって、第１の冗長バ
イトの前記行の所定の行で終わるように、前記ブロック
配列のすべての前記行に同様の順序で番号をつけ、前記
ブロック配列の各々の、すべての等しく番号づけされた
行が配列行になるようにし、所定の数の前記配列行を含
んだ前記集合を生成し、前記検索ステップで、前記ブロ
ック配列のすべてをデータの単一体として検索する各ス
テップを含む、（４）に記載のデータ記録読取方法。（６）前記配列行の各集合内のデータ・バイトを記録す
る前に、第３の誤り検出および訂正符号を各前記配列行
の前記データ・バイトに適用して、各々の配列行の誤り
バイトを検出するために、前記トラックのそれぞれに第
３の冗長バイトを生成し、前記検索ステップで、データ
・バイトの前記行を逆にシフトする前に、各配列行で、
誤りバイトの数まで、誤りを検出し表示する各ステップ
を含む、（５）に記載のデータ記録読取方法。（７）前記データ・バイトを受け取る前記トラックの数
を決定し、前記トラック数に対する逆比に値がなるよう
に、すなわち、トラック数が大きいほど前記所定の数が
小さい値となるように前記所定の数を選択する各ステッ
プを含む、（５）に記載のデータ記録読取方法。（８）第２の所定の複数の第２のデータ・バイトを選択
し、前記ランダム・アクセス・メモリにおいて、前記第
２のデータ・バイトの第２の矩形のブロック配列を有す
る第２の生成配列を生成し、前記第２の矩形ブロック配
列が、前記第１の数の前記第２のデータ・バイトの第２
列および前記第２の数の前記第２のデータ・バイトの第
２行を有し、前記第１の誤り検出および訂正符号を、前
記第２の生成配列の各前記第２列の前記第２のデータ・
バイトに適用し、前記第２のブロック配列の前記第２列
の各々にある前記第２のデータ・バイトのために、第２
の冗長バイトをそれぞれに生成し、前記所定の数の前記
第２行を前記第２のブロック配列へ追加して前記第２の
行の前記第３の数を生成するために、前記生成した第２
の冗長バイトを各々の第２列に追加し、前記所定の数の
隣接した前記第２行を、所定の複数の第２の行の集合へ
選択して入れることにより、前記第２の集合は、前記第
２ブロック配列で連続していて、各第２集合は前記所定
の数の前記第２の行を有するようになり、前記追加およ
び選択の後で、第２の行の前記第２の集合の各々にある
データ・バイトを、前記所定のバイト数だけ折返しシフ
トし、各前記第２の集合は異なるバイト数だけシフトさ
れるようにし、さらに、前記記録媒体のそれぞれのアド
レス可能なデータ記憶域に、各前記シフトされた第２の
集合の行を記憶し、各々のアドレス可能なデータ記憶域
の前記データの最初のバイトは、前記列の異なる列から
きており、前記アドレス可能記憶域の第１の所定の区域
には、前記第１の集合が記憶され、続いて前記第２の集
合が記憶され、そして前記アドレス可能記憶域の第２の
所定の区域には、前記第２の集合が記憶され、続いて前
記第１の集合が記憶されることにより、アドレス可能記
憶域の前記第２の所定の区域のいくつかは、前記レコー
ド記憶媒体の前記データ記憶域の前記第１の所定の区域
とともにインターリーブされるようにし、前記検索のス
テップで、前記記憶されたシフト済みの行の集合を、前
記記録記憶媒体から検索し、その集合を前記各々の所定
のバイト数だけ逆にシフトし、第１と第２の検索された
バイト配列を生成し、前記生成した第１および第２のブ
ロック配列のそれぞれの複製行として、第１と第２の検
索した行を配置し、前記第１誤り検出および訂正符号、
および前記第１および第２冗長バイトをそれぞれ検索し
た配列の前記データに適用して、検索した配列のデータ
の誤り検出および訂正を行う各ステップを含む、（５）
に記載のデータ記録読取方法。（９）前記収集および生成ステップにおいて、前記第１
および第２生成配列の各々で、等しい複数の前記ブロッ
ク配列を生成し、各々の第１および第２の配列の第１お
よび第２の冗長バイトの前記行から一番遠く離れた行か
ら始まって、第１および第２の冗長バイトの前記行の所
定の行で終わるように、すべての前記ブロック配列の前
記行に同様の順序で番号をつけ、前記第１および第２配
列のそれぞれの前記ブロック配列のすべてから等しい数
の行が入るように、前記第１および第２集合を生成し、
前記アドレス可能記憶域の各々が、前記第１および第２
集合の各々の前記等しい数のデータ・バイトの行から、
同じ数の前記第１および第２データ・バイトを受け取る
ようにし、前記第１の誤り検出および訂正符号を、前記
第１および第２配列の両方にある、各前記ブロック配列
の各前記列の前記第１および第２データ・バイトに適用
して、前記データ・ブロックのすべての前記列の各々の
前記第１および第２データ・バイトのために、第１およ
び第２冗長バイトをそれぞれ生成し、前記ブロック配列
のすべてにおいて、前記生成した冗長バイトを各列に追
加し、所定の数の行を前記ブロック配列に追加し、前記
第１および第２の生成配列の両方の前記ブロック配列の
各々に前記行の第３の数を生成し、前記第１および第２
の生成配列の前記ブロック配列のすべてを、第１および
第２の検索した配列として前記検索した配列に入れる各
ステップを含む、（８）に記載のデータ記録読取方法。（１０）前記記憶ステップの前でしかも前記折返しシフ
トの後において、前記生成配列の両方の各前記配列行の
ために、前記集合の各々に第３のＥＣＣ冗長度を生成
し、各前記第３ＥＣＣ冗長度を各前記配列行の後に挿入
し、前記記録媒体とともに記憶するステップを含む、
（９）に記載のデータ記録読取方法。（１１）前記検索ステップ中で、しかも前記検索ステッ
プの逆シフト・ステップ前に、各検索した行で、前記各
行のデータ・バイトの誤りを検出し、その行へのエラー
・ポインタを生成し、前記エラー・ポインタを記憶かつ
表示し、前記検索ステップにおいて、フォーマットおよ
びデータの誤りを検出し、フォーマットおよびデータの
誤りを指示する追加のエラー・ポインタを生成し、前記
適用ステップにおいて、前記エラー・ポインタを、検索
した配列へ結びつけて誤り訂正機能を拡張する各ステッ
プを含む、（９）に記載のデータ記録読取方法。（１２）前記折返しシフト・ステップを実行する場合
に、そのステップの中で、転送される各バイトのアドレ
ス・カウンタを所定のカウント・モジュラスまで増加さ
せ、前記カウント・モジュラスと前記ランダム・アクセ
ス・メモリのアドレス・スペースとを等しくし、前記折
返しシフトのステップの後に前記データを同時に受け取
るトラック数を決定し、前記アドレス・スペースをＸ，
ＹおよびＺのアドレス要素に分割し、前記Ｘアドレス要
素を一定の数の範囲とし、前記Ｙアドレス要素をモジュ
ロ２^Nとし、（ここでＮは正の整数）、前記決定したト
ラック数と前記ブロック配列の数、モジュロ８とを加算
し、前記Ｚアドレス要素を生成し、前記決定したトラッ
ク数の結果と前記配列行を受け取る前記トラックの現在
のものとを加算し、前記Ｙアドレス要素を生成し、前記
アドレス部分を１つのアドレスとして１つの値に結合
し、所定の順序でデータのバイトを取り出し、各配列行
内で前記ブロック行を折返しシフトし、前記データのバ
イトの順次的な流れが前記所定の順序になるようにする
各ステップを含む、（９）に記載のデータ記録読取方
法。（１３）前記ブロック配列の１つへのアクセスを表す数
を増加させて、次にアクセスするブロック配列のアドレ
スとし、前記Ｚアドレス部分を作成する前記ステップに
おいて、所定のトラック数を４とした場合に、現行のト
ラック数値を倍にして４本トラックの部分合計を生成
し、それから次にアクセスされる現行のブロック配列
数、モジュロ８を前記４本トラック部分合計に加算して
前記Ｚアドレス部分を生成し、前記Ｚアドレス部分を作
成する前記ステップにおいて、所定のトラック数を８、
１６、または３２とした場合に、現行のトラック数値
を、次にアクセスされる現行のブロック配列数に加算し
て前記Ｚアドレス部分を生成し、前記Ｙアドレス部分の
ステップにおいて、さらに所定のトラック数が４、８、
１６、または３２の場合に、前記現行のトラック数に、
それぞれ８、４、または２を掛けるステップを含む、
（１２）に記載のデータ記録読取方法。（１４）データを同時に受け取る前記トラック数を３２
トラックと決め、前記生成配列を２つ生成し、前記適
用、追加、選択のステップのすべてを前記生成配列の双
方に実行し、さらに、前記生成配列の各々の所定の部分
を選択し、前記生成配列の前記所定の部分を、前記磁気
テープの長手方向に対して横方向に交替させて前記生成
配列の各々の１つの部分が前記３２トラックの各々に入
るようにし、前記１つの部分が前記磁気テープの横方向
に入る順番が前記トラックの所定数ごとに交替するよう
にし、前記検索ステップにおいては、前記部分は交替が
解除されて、前記生成配列の双方が再生成される各ステ
ップを含む、（５）に記載のデータ記録読取方法。（１５）前記生成配列をｗ２つ生成し、かつ前記誤り冗
長度のすべてを生成し、かつ前記２つの生成配列の各々
の中でそれぞれの前記配列行の行を折返しシフトし、並
行トラックを複数のグループに分けて、各グループが同
じ数の前記トラックを有するようにし、連続したグルー
プを奇数および偶数グループとして名前をつけて、奇数
グループと偶数グループがトラックの横方向で交替する
ようにし、前記配列の各々からの１つの集合をトラック
の各々に記録し、第１の生成配列からの集合を奇数グル
ープの前記トラックの最初に記録し、第２の生成配列か
らの集合を偶数グループの前記トラックの最初に記録す
る各ステップを含む、（５）に記載のデータ記録読取方
法。（１６）複数のアドレス可能トラックを有する記録媒体
と、前記記録媒体との間で交換されるデータをデータ・
バイトの行と列に記憶するアドレス可能データ・メモリ
とを有し、前記行と列がデータ・バイトのブロック配列
へグループ分けされるような記録システムの誤り検出お
よび訂正装置にして、複数の記録されるべきデータ・バ
イトを供給するための入力手段と、前記データ・バイト
を受け取るため前記入力手段に接続され、前記受け取っ
たデータ・バイトを第１のデータ・バイトのブロック配
列として記憶することによって該ブロック配列が前記デ
ータ・バイトの矩形ブロック配列になるようにしかつ該
ブロック配列が前記データ・バイトの第１の数の列と前
記データ・バイトの第２の数の行とを有するようにする
ため前記アドレス可能データ・メモリに接続された配列
組立手段と、前記アドレス可能データ・メモリと前記入
力手段に接続され、第１の誤り検出および訂正符号を前
記ブロック配列の各列の前記データ・バイトに適用し、
前記各列の前記データ・バイトのために第１の冗長バイ
トを生成し、前記生成された冗長バイトを前記アドレス
可能データ・メモリのそれぞれの列に追加することによ
って所定の数の行を前記ブロック配列に追加し、よって
前記ブロック配列の中に第３の数の前記行を生成する第
１の誤り０手段と、前記アドレス可能データ・メモリへ
接続され、所定数の連続した前記行を選択してそれらの
行を所定の複数の第１の集合に分けることによって、該
集合が前記ブロック配列の中で連続しておりかつ各集合
が前記所定の数の前記行を有するようにする集合手段
と、前記アドレス可能データ・メモリと前記集合手段に
接続され、前記データ・バイトを前記アドレス可能デー
タ・メモリから検索し、行の前記集合の各々の中でデー
タ・バイトを所定のバイト数だけ折返しシフトすること
によって、各集合が異なるバイト数だけ折返しシフトさ
れた行を有するようにするインターリーブ手段と、行の
前記シフトされた集合を受け取るため前記インターリー
ブ手段に接続され、前記記録媒体に対して記録関係に配
置され、行のシフトされた集合を前記記録媒体のそれぞ
れのアドレス可能トラックの中のそれぞれの集合へ記憶
し、各アドレス可能データ記憶域の中の前記データの最
初のバイトが、前記ブロック配列の前記列の異なるもの
から来るようにするトラック書込み手段と、前記記録媒
体に対して読取り関係に配置され、前記記録媒体から前
記記憶されたシフト済みの行の集合を検索するトラック
読取り手段と、前記検索された行の集合を受け取るため
前記トラック読取り手段に接続され、各集合内のシフト
されている行を前記所定のバイト数だけ逆シフトして、
検索されたバイト配列を生成し、検索された配列の中の
行を前記ブロック配列の中の行の複製行として配置する
インターリーブ解除手段とより成り、前記第１誤り手段
は、前記第１の誤り検出および訂正符号および前記第１
の冗長バイトを、前記検索された配列の中の前記データ
に適用し、前記検索された配列の中のデータの誤りを検
出しかつ訂正する誤り検出訂正装置。（１７）前記集合手段は、データ・バイトの複数の前記
行を選択し、前記集合の各々の配列行とし、各集合が同
じ数の前記ブロック行を有するようにする手段を有し、
前記インターリーブ手段は、集合内で各配列のブロック
行を前記異なるバイト数だけ折返しシフトし、各配列行
内の各行が各前記集合内では同じバイト数だけシフトさ
れている状態にする、（１６）に記載の誤り検出訂正装
置。（１８）前記インターリーブ手段と前記トラック書込み
手段との間に置かれて第２の誤り検出符号を各前記ブロ
ック行のデータと冗長バイトに適用し、前記各行のため
に第２の冗長バイトを生成し、前記第２の冗長バイト
が、各アドレス可能データ記憶域に記憶されている前記
行のデータ・エラーを表示するようにする第２の誤り手
段を有し、前記トラック書込み手段は、前記第２冗長バ
イトを受け取り、前記行を前記各アドレス可能トラック
に記録する前に、前記第２冗長バイトを前記行に追加す
るため、前記第２誤り手段に接続されており、前記第２
誤り手段は、前記トラック読取り手段の読取り誤り部分
を有して行の誤りを検出し、前記検出された誤りのある
行を表示するように構成された、（１６）に記載の誤り
検出訂正装置。（１９）前記配列組立手段は、複数の前記ブロック配列
を有する生成配列を生成し、各前記ブロック配列が等し
い数の前記データ・バイトと前記第１冗長バイトを有す
るようにする手段を有し、前記配列組立手段内の前記手
段は、前記ブロック配列のすべての前記行に、等しい順
序で番号を付けて、第１冗長バイトを有する前記行から
最も離れている行で始まり、第１冗長バイトの前記行の
所定の行で終わるようにし、前記ブロック配列の中の同
じ番号の行のすべてから配列行を作り、前記集合手段
は、各前記集合が同じ数の前記配列行を有するように、
各前記集合のために所定の数の前記配列行を選択し、前
記トラック読取り手段と前記インターリーブ解除手段と
は、前記ブロック配列のすべてを、データの１つの単一
体として検索するようにする、（１６）に記載の誤り検
出訂正装置。（２０）前記トラック書込み手段は、前記配列行の各々
を検査して第３の誤り冗長度を生成し、前記第３誤り冗
長度をそれぞれの配列行へ追加し、配列行とそれぞれの
第３冗長度を前記トラックの各々に記憶する第３の誤り
手段を有し、前記トラック読取り手段は、読取り配列行
および各第３冗長度を検査して各配列行の誤りを検出し
表示する第３の誤り検出手段を有する、（１９）に記載
の誤り検出訂正装置。（２１）前記インターリーブ手段は、前記データ・バイ
トを同時に受け取る前記トラックの数を決定し表示する
手段を有し、前記インターリーブ手段は、前記表示され
たトラック数に応答し、トラック数が大きいほど前記所
定の数が小さい値となるように前記所定の数を選択し、
前記所定の数が前記表示されたトラック数に対して逆比
となるようにする手段を有する、（１９）に記載の誤り
検出訂正装置。（２２）前記入力手段は、第２の所定の複数の第２デー
タ・バイトを選択し、前記配列組立手段は、前記第２の
データ・バイトからなる第２の矩形データ配列を有する
第２の生成配列を生成し、前記第２矩形ブロック配列が
前記第２データ・バイトの第２列の前記第１の数、およ
び前記第２データ・バイトの第２の行の前記第２の数を
有するようにし、前記第１誤り手段は、前記第１の誤り
検出および訂正符号を、前記第２の生成配列の各前記第
２の列の前記第２データ・バイトに適用し、前記第２ブ
ロック配列の前記第２の列の各々にある前記第２のデー
タ・バイトに第２の冗長バイトをそれぞれ生成し、前記
生成された第２の冗長バイトをそれぞれの第２の列に追
加して、前記第２の列の前記所定の数を前記第２のブロ
ック配列に追加することによって、前記第２の行の前記
第３の数を生成し、前記集合手段は、前記第２の行から
前記所定の数の隣接した行を選択して所定の複数の行の
第２の集合へ入れ、前記第２の集合が前記第２のブロッ
ク配列で連続しており、各第２の集合が前記所定の数の
前記第２の行を有するようにし、前記インターリーブ手
段は、第２の行の前記第２集合の各々にあるデータ・バ
イトを前記所定数のバイトだけ折り返しシフトして、各
々の前記第２集合が異なる数のバイトだけシフトされる
ようにし、前記トラック書込み手段は、前記インターリ
ーブ手段から前記第２の生成配列の前記データ・バイト
を受け取り、各前記シフトされた第２の行の集合を前記
記録媒体のそれぞれのアドレス可能記憶域に記憶し、各
々のアドレス可能データ記憶域の前記データの最初のバ
イトが前記列の中の異なる列から来ており、前記アドレ
ス可能データ記憶域の第１の所定の区域には、前記第１
の集合が記憶され、前記第２の集合の記憶がそれに続
き、前記アドレス可能データ記憶域の第２の所定の区域
には前記第２の集合が記憶され、前記第１の集合の記憶
がそれに続き、アドレス可能記憶域の前記第２の所定の
区域のいくつかは、前記記録記憶媒体の前記データ記憶
域の前記第１の所定の区域とともにインターリーブされ
るようにし、前記トラック読取り手段は、前記記憶され
たシフト済みの行の集合を、前記記録記憶媒体から検索
し、その集合を前記各々の所定のバイト数だけ逆にシフ
トし、第１と第２の検索されたバイト配列を生成し、か
つ第１と第２の検索された配列の行を配置して、前記生
成された第１および第２のブロック配列のそれぞれの複
製配列となるようにし、前記第１誤り手段は、前記第１
の誤り検出および訂正符号、および前記第１および第２
冗長バイトを、検索された配列の前記データに適用する
ことによって、検索された配列のデータの誤り検出およ
び訂正を行う、（１９）に記載の誤り検出訂正装置。（２３）前記配列組立手段は、前記第１および第２の生
成配列の中で複数かつ同数の前記ブロック配列を生成
し、前記配列組立手段は、前記ブロック配列のすべてに
おける前記行に、等しい順序で番号を付けて、その番号
が、第１および第２配列における第１および第２冗長バ
イトの前記行から最も離れている行から始まり、第１お
よび第２冗長バイトの前記行の所定の行で終わるように
し、前記集合手段は、前記第１および第２の生成配列の
それぞれの前記ブロック配列のすべてから等しい番号の
行を入れるように、前記第１および第２集合を生成し、
前記アドレス可能記憶域の各々が、前記第１および第２
集合の各々の前記等しい番号のデータ・バイトの行か
ら、同じ数の前記第１および第２データ・バイトを受け
取るようにし、前記第１誤り手段は、前記第１誤り検出
および訂正符号を、前記第１および第２配列の両方にあ
る、各前記ブロック配列の各前記列の前記第１および第
２データ・バイトに適用して、前記データ・ブロックの
すべての前記列の各々の前記第１および第２データ・バ
イトのために、第１および第２冗長バイトをそれぞれ生
成し、前記生成した冗長バイトを各列に追加し、所定の
数の行を前記ブロック配列に追加し、前記第１および第
２の生成配列の両方の前記ブロック配列の各々に前記行
の第３の数を生成し、前記トラック読取り手段および前
記インターリーブ解除手段は、前記検索された配列を、
前記第１および第２生成配列の複製配列である第１およ
び第２の検索された配列へそれぞれ分割して入れるよう
にする、（２２）に記載の誤り検出訂正装置。（２４）前記トラック書込み手段内に設けられ、各前記
配列行のために第３の誤り冗長度を生成し、前記記録メ
ンバへ配列行と共に記憶させるために、前記第３誤り冗
長度を各前記配列行に付加する第３誤り手段を有し、前
記トラック読取り手段は、各々の読み取られた第３冗長
度および各配列行を分析し、読み取られた配列行の誤り
をそれぞれ検出し、前記第３冗長度検出誤りを、前記読
み取られた配列行の誤りに対する各エラー・ポインタと
して表示する第３誤り検出手段を有し、前記トラック読
取り手段は、フォーマットおよびデータの誤りを検出
し、フォーマットおよびデータの誤りを指示する追加的
エラー・ポインタを生成するフォーマット手段を有し、
前記インターリーブ解除手段の中では、前記ポインタを
受け取り、前記第１誤り手段に接続されて、前記エラー
・ポインタを前記第１誤り手段に供給し、前記エラー・
ポインタを前記読み取られた第１冗長度と結合し、前記
検索された配列のデータの誤り訂正機能を拡張するエラ
ー・ポインタ手段が前記トラック読取り手段に接続され
ている、（２３）に記載の誤り検出訂正装置。（２５）前記生成配列の所定のデータ・バイトが前記デ
ータ・メモリから供給されていることを、前記インター
リーブ手段へ表示するためのカウントを提供し、制御手
段が前記バイト・カウンタおよび前記データ・メモリに
接続され、前記バイト・カウンタを作動させて、各バイ
トが前記データ・メモリから前記インターリーブ手段へ
転送されるごとに、前記カウントを増加させる、前記イ
ンターリーブ手段に接続されたバイト・カウンタを有
し、前記データ・メモリは前記生成配列を記憶するため
のアドレス空間を有し、該アドレス空間は前記バイト・
カウンタのカウント・モジュラスと等しいカウント・モ
ジュラスのアドレス範囲を有しており、前記生成配列の
前記データを同時に受け取るトラックの並行本数を示
す、前記インターリーブ手段に接続されたトラック手段
を有し、論理手段が前記インターリーブ手段の中にあ
り、該論理手段は前記アドレス空間をＸ，ＹおよびＺの
アドレス要素に分割し、Ｘ手段が前記論理手段の中にあ
り、該Ｘ手段は前記Ｘアドレス要素を一定数の範囲に
し、Ｚ手段が前記論理手段の中にあり、該Ｚ手段は、前
記Ｚアドレス要素をモジュロ２^Nとし、（ここでＮは正
の整数）、かつ前記Ｚアドレス要素を生成するため前記
並行本数と前記生成配列の前記ブロック配列の数、モジ
ュロ８とを加算する加算手段を有し、Ｙ手段が前記論理
手段の中にあり、該Ｙ手段は、前記Ｙアドレス要素を生
成するため前記配列行を受け取る前記トラックの１つの
現行の番号と前記並行本数との積を加算し、マルチプレ
クサ手段が前記論理手段の中にあり、該マルチプレクサ
手段は、前記Ｘ，Ｙ，およびＺアドレス部分をデータ・
メモリ・アドレスとして１つの値に結合し、それによっ
てデータ・バイトが所定の順序で取り出され、各配列行
内で前記ブロック行が折返しシフトされ、前記データ・
バイトの順次的な流れが前記所定の順序になるようにす
る、（２３）に記載の誤り検出訂正装置。（２６）前記Ｚ手段は、前記ブロック配列の１つへのデ
ータ・メモリ・アクセスを表す一連の増分したバイト・
カウントを前記バイト・カウンタ手段から受け取って次
にアクセスするブロック配列のアドレスとし、前記Ｚ手
段は、前記トラック手段に応答して４の並行本数を表示
する４本トラック手段を有し、それによって現在のトラ
ック数の値が倍にされ、４本トラックの部分合計が生成
され、前記部分合計が前記加算手段に与えられ、ブロッ
ク配列手段が、前記データ・メモリの中のブロック配列
が次にアクセスされるブロック配列であることを示す現
行ブロック配列番号を前記加算手段に与え、それによっ
て前記４本トラック部分合計が加算されて、前記Ｚアド
レス部分が生成され、前記論理手段の中の８本トラック
手段が、前記トラック手段に応答して８、１６、または
３２の並行本数を表示し、それによって現行トラックの
番号値が前記加算手段へ与えられ、前記加算手段は、前
記現行トラック番号値を次にアクセスされる前記現行ブ
ロック配列番号に加算して前記Ｚアドレス部分を生成
し、前記Ｙ手段は、並行本数４、８、１６、または３２
を表示する前記トラック手段にそれぞれ応答して、前記
現行トラック番号にそれぞれ８、４、または２を掛けて
前記Ｙアドレス部分を生成する、（２５）に記載の誤り
検出訂正装置。（２７）繰返し手段が前記配列組立手段と前記第１誤り
手段と前記集合手段と前記インターリーブ手段に接続さ
れ、前記繰返し手段は、前記生成配列の２つを作成し、
かつ前記誤り冗長度のすべてを生成し、前記２つの生成
配列のそれぞれにおける各前記配列行の行を折返しシフ
トし、前記繰返し手段はグループ手段を有し、該グルー
プ手段は、並行トラックを複数のグループにグループ分
けして各グループが同じ数の前記トラック含むようにし
かつ連続したグループを奇数および偶数グループとし
て、トラックの横方向で奇数グループと偶数グループが
交互に並ぶようにし、前記グループ手段は、前記配列の
各々から１つの集合をトラックの各々に記録する交替手
段を有し、前記交替手段は前記インターリーブ手段を作
動させる切替手段を有し、それによってまず生成配列の
第１のものからの集合が処理され、次に配列の第２のも
のからの集合が処理される連続処理が行われ、配列の第
１のものからの集合が奇数グループの前記トラックの最
初に記録され、配列の第２のものからの集合が偶数のグ
ループの前記トラックの最初に記録される、（１９）に
記載の誤り検出訂正装置。

【００６６】

【発明の効果】本発明の実施により、最小限の区域でデ
ータの分散を行うことができ、また、低いＳＮＲにも対
処できる誤り検出訂正（ＥＣＣ）システムが得られる。

【図面の簡単な説明】

【図１】本発明で使用される周辺データ記憶サブシステ
ムおよび磁気テープ媒体を示す概略図である。

【図２】図１で示したシステムのためのデータ・バイト
および誤り冗長度を構成する元の配列を示す概略図であ
る。

【図３】図２で示した配列の集合の中でデータ行を回転
させた効果を説明するために、図１に示した磁気テープ
媒体の一部分を示す図である。

【図４】図３で示したフォーマットを生成するためブロ
ック行の回転および配列行のインターリーブを行う回路
を示す概略図である。

【図５】図１で示したサブシステムの書込みチャネルを
示す概略図である。

【図６】図１で示したサブシステムの読出し（再生）チ
ャネルを示す概略図である。

【図７】図１で示したサブシステムの回転解除およびイ
ンターリーブ解除回路を示す概略図である。

【図８】図１で示したサブシステムのためにブロック行
の回転および配列行のインターリーブを行う回路の概略
図である。

【図９】２つの配列からの配列行を３２本トラックの上
に記録する場合のインターリーブ方式を示す簡略図であ
る。

【符号の説明】

１０ホスト・プロセッサ１１周辺制御装置１２磁気テープ装置１３磁気テープ１５ヘッド１９トラック２０ＲＡＭ（ランダム・アクセス・メモリ）２１ＥＣＣ−１２２ＥＣＣ−２２３回転およびインターリーブ回路（ＲＩ）２３−１バンク１２３−２バンク２２４トラック書込み回路２５ＥＣＣ−３回路３０トラック読取り回路３１ＥＣＣ−３誤り検出回路３２ＥＣＣ−２誤り検出回路３３回転解除およびインターリーブ解除回路（Ｄ
Ｉ）３４バンク・メモリ１３５バンク・メモリ２３６ＥＣＣ−１誤り検出回路３９他の回路４５生成配列５０トラック部分５１バイト再同期インディケータ５２トラック部分５３バイト再同期インディケータ５４トラック部分５５バイト再同期インディケータ５６トラック部分５７トラック部分５８バイト再同期インディケータ５９区域６５トラック部分６６トラック部分６７トラック部分６８トラック部分６９トラック部分７０区域７７アドレス・デコーダ８１バイト・カウンタ８２ブロック・カウンタ８３行カウンタ８４ＲＥＰカウンタ８５配列カウンタ８６サイクラ８８トラック回路８９トラック・カウンタ９０トラック読取り回路９１ＥＣＣ−３誤り検出回路（３１）９２ＥＣＣ−２誤り検出回路（３２）９３バイト・バッファ９５レディー・ラッチ９７ポインタ回路１００ゲート１０１バッファ１０２ＥＣＣ−３回路（２５）１０３媒体制御追加回路１０４ディジタル変調回路１１０アドレス・デコーダ１１１ポインタ・メモリ１１５アドレス生成回路１１６順序カウンタ１１７配列セレクタ１２０トラック・カウンタ１２１行カウンタ１２２回転カウンタ１２３ブロック・カウンタ１２４列カウンタ１３０スキャナ１４０ポインタ・スキャナ１５０アドレス・レジスタ１５１Ｙマルチプレクサ１６０ブロック・モジュロ８カウンタ１６５Ｘマルチプレクサ１７０バイト・カウンタ１７０−Ａバイト・カウンタ１７２マルチプレクサ２００アドレス回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者アーネスト・スチュワート・ゲールアメリカ合衆国85730 アリゾナ州トゥーソンイースト・ニカラガ・プレイス 9831 (72)発明者カール・アンダース・ハッセルアメリカ合衆国85710 アリゾナ州トゥーソンイースト・ローズウッド6851 (72)発明者スコット・ジェフリー・シャッファーアメリカ合衆国85715 アリゾナ州トゥーソンイースト・バーウッド・ロード 7910 (72)発明者サシャマ・マヘシュ・パランジャプアメリカ合衆国85715 アリゾナ州トゥーソンイースト・テリトリー・ロード 6000 (72)発明者ステファン・チャールス・ウエストアメリカ合衆国85749 アリゾナ州トゥーソンイースト・ビスタ・モンタナ 9760

Claims

(57)【特許請求の範囲】

【請求項１】誤り検出および訂正冗長度を有する記録媒
体へのデータ記録および読取方法であって、所定の複数の記録されるデータ・バイトを選択し、ランダム・アクセス・メモリにおいて、前記データ・バ
イトの矩形ブロック配列に第１のデータ・バイトのブロ
ック配列を生成し、前記ブロック配列は第１の数の前記
データ・バイトの列および第２の数の前記データ・バイ
トの行を有し、前記ブロック配列の各々の前記列の前記データ・バイト
に、第１の誤り検出および訂正符号を適用し、前記列の
各々の前記データ・バイトのための第１の冗長バイトを
それぞれ生成し、前記生成された冗長バイトをそれぞれの列に追加するこ
とによって前記ブロック配列に所定の数の行を追加し、
よって前記ブロック配列に第３の数の前記行を生成し、前記行の所定の数の隣り合ったものを選択して所定の複
数の第１の集合の行を作り、前記集合が前記ブロック配
列で隣接しており、かつ各集合が前記所定の数の行にな
るようにし、前記追加および選択の後、前記行の集合の各々において
所定のバイト数だけデータ・バイトを折返しシフトする
ことによって、各集合が異なるバイト数だけシフトされ
ている状態にし、前記記録媒体のそれぞれのアドレス可能データ記憶域に
前記シフトした行の集合を記憶し、それぞれのアドレス
可能データ記憶域の中の前記データの最初のバイトが前
記列の異なる列から来るようにし、前記記録媒体から前記記憶されたシフト済みの行の集合
を検索し、前記それぞれの所定数のバイトだけ前記集合
を逆にシフトして検索されたバイト配列を作り、前記検
索された配列の行を配置して前記生成された配列の行の
複製行となるようにし、前記第１の誤り検出および訂正符号および前記第１の冗
長バイトを、前記検索された配列の前記データへ適用し
て、前記検索された配列のデータの誤りを検出および訂
正する、各ステップを含むデータ記録読取方法。
【請求項２】複数の前記データ・バイトの行が前記集合
の各々に入るように選択し、複数の前記データ・バイトが前記行の各々に入るように
選択し、前記集合の各々に前記行の数を含み、前記折返しシフトのステップにおいて、前記各集合の前
記行はお互いに関して折返しシフトされるが、前記各々
の行内のデータ・バイトは前記各々の行内の他のデータ
・バイトに関してはシフトしないように、各行のすべて
のバイトを単一体としてシフトし、前記アドレス可能データ記憶域の各々に前記集合の１つ
をそれそれ記録する各ステップを含む、請求項１に記載
のデータ記録読取方法。
【請求項３】前記集合の前記データ・バイトをシフトし
た後で、第２の誤り検出符号をブロック配列の各行のデ
ータおよび冗長バイトに適用して前記行のために第２の
冗長バイトを生成し、第２の冗長バイトが各アドレス可
能データ記憶域に記憶されている前記行のデータ・エラ
ーを示すようにし、前記行が前記記録媒体に記録される前に、ブロック配列
の前記行へ前記第２の冗長バイトを追加する各ステップ
を含む、請求項１に記載のデータ記録読取方法。
【請求項４】前記記録媒体として変換アセンブリによっ
て走査される複数の長手方向に並行する信号記録トラッ
クを有するものを選択し、前記変換アセンブリを長手方
向トラックに対して横方向に配置し、データ・バイトの前記集合を受取りおよび記録するため
に、前記変換アセンブリおよび前記トラックの各々を相
対的に同時に動かし、複数の前記データ・バイトを前記行の各々に挿入し、前記折返しシフトのステップにおいて、各行の前記デー
タ・バイトを、データの単一体として、同時にそして同
様に連続してシフトし、前記行を相互に関して相対的に
折返しシフトし、前記行のどのバイトも各行内の他のバ
イトに関してシフトしないで、それにより前記生成ブロ
ック配列の前記列の違う所からの各行の記録データ・バ
イトのそれぞれのトラックへの、前記同時記録は、前記
記録媒体上で、物理的に離れていることにより、記録媒
体のそれぞれの区域からの媒体の欠陥に起因する誤りが
データ・バイトの前記行の異なるものに作用し、前記第
１の誤り検出および訂正符号の誤り訂正能力を高めるこ
とになるステップを含む、請求項１に記載のデータ記録
読取方法。
【請求項５】前記収集し、生成し、適用するステップに
おいて、複数のブロック配列を生成配列として生成する
ために、前記ブロック配列を生成し、第１の冗長バイトの前記行から一番遠く離れた行から始
まって、第１の冗長バイトの前記行の所定の行で終わる
ように、前記ブロック配列のすべての前記行に同様の順
序で番号をつけ、前記ブロック配列の各々の、すべての
等しく番号づけされた行が配列行になるようにし、所定の数の前記配列行を含んだ前記集合を生成し、前記検索ステップで、前記ブロック配列のすべてをデー
タの単一体として検索する各ステップを含む、請求項４
に記載のデータ記録読取方法。
【請求項６】前記配列行の各集合内のデータ・バイトを
記録する前に、第３の誤り検出および訂正符号を各前記
配列行の前記データ・バイトに適用して、各々の配列行
の誤りバイトを検出するために、前記トラックのそれぞ
れに第３の冗長バイトを生成し、前記検索ステップで、データ・バイトの前記行を逆にシ
フトする前に、各配列行で、誤りバイトの数まで、誤り
を検出し表示する各ステップを含む、請求項５に記載の
データ記録読取方法。
【請求項７】前記データ・バイトを受け取る前記トラッ
クの数を決定し、前記トラック数に対する逆比に値がなるように、すなわ
ち、トラック数が大きいほど前記所定の数が小さい値と
なるように前記所定の数を選択する各ステップを含む、
請求項５に記載のデータ記録読取方法。
【請求項８】第２の所定の複数の第２のデータ・バイト
を選択し、前記ランダム・アクセス・メモリにおいて、前記第２の
データ・バイトの第２の矩形のブロック配列を有する第
２の生成配列を生成し、前記第２の矩形ブロック配列
が、前記第１の数の前記第２のデータ・バイトの第２列
および前記第２の数の前記第２のデータ・バイトの第２
行を有し、前記第１の誤り検出および訂正符号を、前記第２の生成
配列の各前記第２列の前記第２のデータ・バイトに適用
し、前記第２のブロック配列の前記第２列の各々にある
前記第２のデータ・バイトのために、第２の冗長バイト
をそれぞれに生成し、前記所定の数の前記第２行を前記第２のブロック配列へ
追加して前記第２の行の前記第３の数を生成するため
に、前記生成した第２の冗長バイトを各々の第２列に追
加し、前記所定の数の隣接した前記第２行を、所定の複数の第
２の行の集合へ選択して入れることにより、前記第２の
集合は、前記第２ブロック配列で連続していて、各第２
集合は前記所定の数の前記第２の行を有するようにな
り、前記追加および選択の後で、第２の行の前記第２の集合
の各々にあるデータ・バイトを、前記所定のバイト数だ
け折返しシフトし、各前記第２の集合は異なるバイト数
だけシフトされるようにし、さらに、前記記録媒体のそれぞれのアドレス可能なデー
タ記憶域に、各前記シフトされた第２の集合の行を記憶
し、各々のアドレス可能なデータ記憶域の前記データの
最初のバイトは、前記列の異なる列からきており、前記
アドレス可能記憶域の第１の所定の区域には、前記第１
の集合が記憶され、続いて前記第２の集合が記憶され、
そして前記アドレス可能記憶域の第２の所定の区域に
は、前記第２の集合が記憶され、続いて前記第１の集合
が記憶されることにより、アドレス可能記憶域の前記第
２の所定の区域のいくつかは、前記レコード記憶媒体の
前記データ記憶域の前記第１の所定の区域とともにイン
ターリーブされるようにし、前記検索のステップで、前記記憶されたシフト済みの行
の集合を、前記記録記憶媒体から検索し、その集合を前
記各々の所定のバイト数だけ逆にシフトし、第１と第２
の検索されたバイト配列を生成し、前記生成した第１お
よび第２のブロック配列のそれぞれの複製行として、第
１と第２の検索した行を配置し、前記第１誤り検出および訂正符号、および前記第１およ
び第２冗長バイトをそれぞれ検索した配列の前記データ
に適用して、検索した配列のデータの誤り検出および訂
正を行う各ステップを含む、請求項５に記載のデータ記
録読取方法。
【請求項９】前記収集および生成ステップにおいて、前
記第１および第２生成配列の各々で、等しい複数の前記
ブロック配列を生成し、各々の第１および第２の配列の第１および第２の冗長バ
イトの前記行から一番遠く離れた行から始まって、第１
および第２の冗長バイトの前記行の所定の行で終わるよ
うに、すべての前記ブロック配列の前記行に同様の順序
で番号をつけ、前記第１および第２配列のそれぞれの前記ブロック配列
のすべてから等しい数の行が入るように、前記第１およ
び第２集合を生成し、前記アドレス可能記憶域の各々
が、前記第１および第２集合の各々の前記等しい数のデ
ータ・バイトの行から、同じ数の前記第１および第２デ
ータ・バイトを受け取るようにし、前記第１の誤り検出および訂正符号を、前記第１および
第２配列の両方にある、各前記ブロック配列の各前記列
の前記第１および第２データ・バイトに適用して、前記
データ・ブロックのすべての前記列の各々の前記第１お
よび第２データ・バイトのために、第１および第２冗長
バイトをそれぞれ生成し、前記ブロック配列のすべてにおいて、前記生成した冗長
バイトを各列に追加し、所定の数の行を前記ブロック配
列に追加し、前記第１および第２の生成配列の両方の前
記ブロック配列の各々に前記行の第３の数を生成し、前記第１および第２の生成配列の前記ブロック配列のす
べてを、第１および第２の検索した配列として前記検索
した配列に入れる各ステップを含む、請求項８に記載の
データ記録読取方法。
【請求項１０】前記記憶ステップの前でしかも前記折返
しシフトの後において、前記生成配列の両方の各前記配
列行のために、前記集合の各々に第３のＥＣＣ冗長度を
生成し、各前記第３ＥＣＣ冗長度を各前記配列行の後に
挿入し、前記記録媒体とともに記憶するステップを含
む、請求項９に記載のデータ記録読取方法。
【請求項１１】前記検索ステップ中で、しかも前記検索
ステップの逆シフト・ステップ前に、各検索した行で、
前記各行のデータ・バイトの誤りを検出し、その行への
エラー・ポインタを生成し、前記エラー・ポインタを記
憶かつ表示し、前記検索ステップにおいて、フォーマットおよびデータ
の誤りを検出し、フォーマットおよびデータの誤りを指
示する追加のエラー・ポインタを生成し、前記適用ステップにおいて、前記エラー・ポインタを、
検索した配列へ結びつけて誤り訂正機能を拡張する各ス
テップを含む、請求項９に記載のデータ記録読取方法。
【請求項１２】前記折返しシフト・ステップを実行する
場合に、そのステップの中で、転送される各バイトのア
ドレス・カウンタを所定のカウント・モジュラスまで増
加させ、前記カウント・モジュラスと前記ランダム・アクセス・
メモリのアドレス・スペースとを等しくし、前記折返しシフトのステップの後に前記データを同時に
受け取るトラック数を決定し、前記アドレス・スペースをＸ，ＹおよびＺのアドレス要
素に分割し、前記Ｘアドレス要素を一定の数の範囲とし、前記Ｙアドレス要素をモジュロ２^Nとし、（ここでＮは
正の整数）、前記決定したトラック数と前記ブロック配
列の番号、モジュロ８とを加算し、前記Ｚアドレス要素
を生成し、前記決定したトラック数の結果と前記配列行を受け取る
前記トラックの現在のものとを加算し、前記Ｙアドレス
要素を生成し、前記アドレス部分を１つのアドレスとして１つの値に結
合し、所定の順序でデータのバイトを取り出し、各配列
行内で前記ブロック行を折返しシフトし、前記データの
バイトの順次的な流れが前記所定の順序になるようにす
る各ステップを含む、請求項９に記載のデータ記録読取
方法。
【請求項１３】前記ブロック配列の１つへのアクセスを
表す数を増加させて、次にアクセスするブロック配列の
アドレスとし、前記Ｚアドレス部分を作成する前記ステップにおいて、
所定のトラック数を４とした場合に、現行のトラック数
値を倍にして４本トラックの部分合計を生成し、それか
ら次にアクセスされる現行のブロック配列番号、モジュ
ロ８を前記４本トラック部分合計に加算して前記Ｚアド
レス部分を生成し、前記Ｚアドレス部分を作成する前記ステップにおいて、
所定のトラック数を８、１６、または３２とした場合
に、現行のトラック数値を、次にアクセスされる現行の
ブロック配列番号に加算して前記Ｚアドレス部分を生成
し、前記Ｙアドレス部分のステップにおいて、さらに所定の
トラック数が４、８、１６、または３２の場合に、前記
現行のトラック数に、それぞれ８、４、または２を掛け
るステップを含む、請求項１２に記載のデータ記録読取
方法。
【請求項１４】データを同時に受け取る前記トラック数
を３２トラックと決め、前記生成配列を２つ生成し、前記適用、追加、選択のス
テップのすべてを前記生成配列の双方に実行し、さら
に、前記生成配列の各々の所定の部分を選択し、前記生
成配列の前記所定の部分を、前記磁気テープの長手方向
に対して横方向に交替させて前記生成配列の各々の１つ
の部分が前記３２トラックの各々に入るようにし、前記
１つの部分が前記磁気テープの横方向に入る順番が前記
トラックの所定数ごとに交替するようにし、前記検索ステップにおいては、前記部分は交替が解除さ
れて、前記生成配列の双方が再生成される各ステップを
含む、請求項５に記載のデータ記録読取方法。
【請求項１５】前記生成配列を２つ生成し、かつ前記誤
り冗長度のすべてを生成し、かつ前記２つの生成配列の
各々の中でそれぞれの前記配列行の行を折返しシフト
し、並行トラックを複数のグループに分けて、各グループが
同じ数の前記トラックを有するようにし、連続したグル
ープを奇数および偶数グループとして名前をつけて、奇
数グループと偶数グループがトラックの横方向で交替す
るようにし、前記配列の各々からの１つの集合をトラックの各々に記
録し、第１の生成配列からの集合を奇数グループの前記トラッ
クの最初に記録し、第２の生成配列からの集合を偶数グ
ループの前記トラックの最初に記録する各ステップを含
む、請求項５に記載のデータ記録読取方法。
【請求項１６】複数のアドレス可能トラックを有する記
録媒体と、前記記録媒体との間で交換されるデータをデ
ータ・バイトの行と列に記憶するアドレス可能データ・
メモリとを有し、前記行と列がデータ・バイトのブロッ
ク配列へグループ分けされるような記録システムの誤り
検出および訂正装置にして、複数の記録されるべきデータ・バイトを供給するための
入力手段と、前記データ・バイトを受け取るため前記入力手段に接続
され、前記受け取ったデータ・バイトを第１のデータ・
バイトのブロック配列として記憶することによって該ブ
ロック配列が前記データ・バイトの矩形ブロック配列に
なるようにしかつ該ブロック配列が前記データ・バイト
の第１の数の列と前記データ・バイトの第２の数の行と
を有するようにするため前記アドレス可能データ・メモ
リに接続された配列組立手段と、前記アドレス可能データ・メモリと前記入力手段に接続
され、第１の誤り検出および訂正符号を前記ブロック配
列の各列の前記データ・バイトに適用し、前記各列の前
記データ・バイトのために第１の冗長バイトを生成し、
前記生成された冗長バイトを前記アドレス可能データ・
メモリのそれぞれの列に追加することによって所定の数
の行を前記ブロック配列に追加し、よって前記ブロック
配列の中に第３の数の前記行を生成する第１の誤り手段
と、前記アドレス可能データ・メモリへ接続され、所定数の
連続した前記行を選択してそれらの行を所定の複数の第
１の集合に分けることによって、該集合が前記ブロック
配列の中で連続しておりかつ各集合が前記所定の数の前
記行を有するようにする集合手段と、前記アドレス可能データ・メモリと前記集合手段に接続
され、前記データ・バイトを前記アドレス可能データ・
メモリから検索し、行の前記集合の各々の中でデータ・
バイトを所定のバイト数だけ折返しシフトすることによ
って、各集合が異なるバイト数だけ折返しシフトされた
行を有するようにするインターリーブ手段と、行の前記シフトされた集合を受け取るため前記インター
リーブ手段に接続され、前記記録媒体に対して記録関係
に配置され、行のシフトされた集合を前記記録媒体のそ
れぞれのアドレス可能トラックの中のそれぞれの集合へ
記憶し、各アドレス可能データ記憶域の中の前記データ
の最初のバイトが、前記ブロック配列の前記列の異なる
ものから来るようにするトラック書込み手段と、前記記録媒体に対して読取り関係に配置され、前記記録
媒体から前記記憶されたシフト済みの行の集合を検索す
るトラック読取り手段と、前記検索された行の集合を受け取るため前記トラック読
取り手段に接続され、各集合内のシフトされている行を
前記所定のバイト数だけ逆シフトして、検索されたバイ
ト配列を生成し、検索された配列の中の行を前記ブロッ
ク配列の中の行の複製行として配置するインターリーブ
解除手段とより成り、前記第１誤り手段は、前記第１の誤り検出および訂正符
号および前記第１の冗長バイトを、前記検索された配列
の中の前記データに適用し、前記検索された配列の中の
データの誤りを検出しかつ訂正する誤り検出訂正装置。
【請求項１７】前記集合手段は、データ・バイトの複数
の前記行を選択し、前記集合の各々の配列行とし、各集
合が同じ数の前記ブロック行を有するようにする手段を
有し、前記インターリーブ手段は、集合内で各配列のブロック
行を前記異なるバイト数だけ折返しシフトし、各配列行
内の各行が各前記集合内では同じバイト数だけシフトさ
れている状態にする、請求項１６に記載の誤り検出訂正
装置。
【請求項１８】前記インターリーブ手段と前記トラック
書込み手段との間に置かれて第２の誤り検出符号を各前
記ブロック行のデータと冗長バイトに適用し、前記各行
のために第２の冗長バイトを生成し、前記第２の冗長バ
イトが、各アドレス可能データ記憶域に記憶されている
前記行のデータ・エラーを表示するようにする第２の誤
り手段を有し、前記トラック書込み手段は、前記第２冗長バイトを受け
取り、前記行を前記各アドレス可能トラックに記録する
前に、前記第２冗長バイトを前記行に追加するため、前
記第２誤り手段に接続されており、前記第２誤り手段は、前記トラック読取り手段の読取り
誤り部分を有して行の誤りを検出し、前記検出された誤
りのある行を表示するように構成された、請求項１６に
記載の誤り検出訂正装置。
【請求項１９】前記配列組立手段は、複数の前記ブロッ
ク配列を有する生成配列を生成し、各前記ブロック配列
が等しい数の前記データ・バイトと前記第１冗長バイト
を有するようにする手段を有し、前記配列組立手段内の前記手段は、前記ブロック配列の
すべての前記行に、等しい順序で番号を付けて、第１冗
長バイトを有する前記行から最も離れている行で始ま
り、第１冗長バイトの前記行の所定の行で終わるように
し、前記ブロック配列の中の同じ番号の行のすべてから
配列行を作り、前記集合手段は、各前記集合が同じ数の前記配列行を有
するように、各前記集合のために所定の数の前記配列行
を選択し、前記トラック読取り手段と前記インターリーブ解除手段
とは、前記ブロック配列のすべてを、データの１つの単
一体として検索するようにする、請求項１６に記載の誤
り検出訂正装置。
【請求項２０】前記トラック書込み手段は、前記配列行
の各々を検査して第３の誤り冗長度を生成し、前記第３
誤り冗長度をそれぞれの配列行へ追加し、配列行とそれ
ぞれの第３冗長度を前記トラックの各々に記憶する第３
の誤り手段を有し、前記トラック読取り手段は、読取り配列行および各第３
冗長度を検査して各配列行の誤りを検出し表示する第３
の誤り検出手段を有する、請求項１９に記載の誤り検出
訂正装置。
【請求項２１】前記インターリーブ手段は、前記データ
・バイトを同時に受け取る前記トラックの数を決定し表
示する手段を有し、前記インターリーブ手段は、前記表示されたトラック数
に応答し、トラック数が大きいほど前記所定の数が小さ
い値となるように前記所定の数を選択し、前記所定の数
が前記表示されたトラック数に対して逆比となるように
する手段を有する、請求項１９に記載の誤り検出訂正装
置。
【請求項２２】前記入力手段は、第２の所定の複数の第
２データ・バイトを選択し、前記配列組立手段は、前記第２のデータ・バイトからな
る第２の矩形データ配列を有する第２の生成配列を生成
し、前記第２矩形ブロック配列が前記第２データ・バイ
トの第２列の前記第１の数、および前記第２データ・バ
イトの第２の行の前記第２の数を有するようにし、前記第１誤り手段は、前記第１の誤り検出および訂正符
号を、前記第２の生成配列の各前記第２の列の前記第２
データ・バイトに適用し、前記第２ブロック配列の前記
第２の列の各々にある前記第２のデータ・バイトに第２
の冗長バイトをそれぞれ生成し、前記生成された第２の
冗長バイトをそれぞれの第２の列に追加して、前記第２
の列の前記所定の数を前記第２のブロック配列に追加す
ることによって、前記第２の行の前記第３の数を生成
し、前記集合手段は、前記第２の行から前記所定の数の隣接
した行を選択して所定の複数の行の第２の集合へ入れ、
前記第２の集合が前記第２のブロック配列で連続してお
り、各第２の集合が前記所定の数の前記第２の行を有す
るようにし、前記インターリーブ手段は、第２の行の前記第２集合の
各々にあるデータ・バイトを前記所定数のバイトだけ折
り返しシフトして、各々の前記第２集合が異なる数のバ
イトだけシフトされるようにし、前記トラック書込み手段は、前記インターリーブ手段か
ら前記第２の生成配列の前記データ・バイトを受け取
り、各前記シフトされた第２の行の集合を前記記録媒体
のそれぞれのアドレス可能記憶域に記憶し、各々のアド
レス可能データ記憶域の前記データの最初のバイトが前
記列の中の異なる列から来ており、前記アドレス可能デ
ータ記憶域の第１の所定の区域には前記第１の集合が記
憶され、前記第２の集合の記憶がそれに続き、前記アド
レス可能データ記憶域の第２の所定の区域には前記第２
の集合が記憶され、前記第１の集合の記憶がそれに続
き、アドレス可能記憶域の前記第２の所定の区域のいく
つかは、前記記録記憶媒体の前記データ記憶域の前記第
１の所定の区域とともにインターリーブされるように
し、前記トラック読取り手段は、前記記憶されたシフト済み
の行の集合を、前記記録記憶媒体から検索し、その集合
を前記各々の所定のバイト数だけ逆にシフトし、第１と
第２の検索されたバイト配列を生成し、かつ第１と第２
の検索された配列の行を配置して、前記生成された第１
および第２のブロック配列のそれぞれの複製配列となる
ようにし、前記第１誤り手段は、前記第１の誤り検出および訂正符
号、および前記第１および第２冗長バイトを、検索され
た配列の前記データに適用することによって、検索され
た配列のデータの誤り検出および訂正を行う、請求項１
９に記載の誤り検出訂正装置。
【請求項２３】前記配列組立手段は、前記第１および第
２の生成配列の中で複数かつ同数の前記ブロック配列を
生成し、前記配列組立手段は、前記ブロック配列のすべてにおけ
る前記行に、等しい順序で番号を付けて、その番号が、
第１および第２配列における第１および第２冗長バイト
の前記行から最も離れている行から始まり、第１および
第２冗長バイトの前記行の所定の行で終わるようにし、前記集合手段は、前記第１および第２の生成配列のそれ
ぞれの前記ブロック配列のすべてから等しい番号の行を
入れるように、前記第１および第２集合を生成し、前記
アドレス可能記憶域の各々が、前記第１および第２集合
の各々の前記等しい番号のデータ・バイトの行から、同
じ数の前記第１および第２データ・バイトを受け取るよ
うにし、前記第１誤り手段は、前記第１誤り検出および
訂正符号を、前記第１および第２配列の両方にある、各
前記ブロック配列の各前記列の前記第１および第２デー
タ・バイトに適用して、前記データ・ブロックのすべて
の前記列の各々の前記第１および第２データ・バイトの
ために、第１および第２冗長バイトをそれぞれ生成し、前記生成した冗長バイトを各列に追加し、所定の数の行
を前記ブロック配列に追加し、前記第１および第２の生
成配列の両方の前記ブロック配列の各々に前記行の第３
の数を生成し、前記トラック読取り手段および前記インターリーブ解除
手段は、前記検索された配列を、前記第１および第２生
成配列の複製配列である第１および第２の検索された配
列へそれぞれ分割して入れるようにする、請求項２２に
記載の誤り検出訂正装置。
【請求項２４】前記トラック書込み手段内に設けられ、
各前記配列行のために第３の誤り冗長度を生成し、前記
記録メンバへ配列行と共に記憶させるために、前記第３
誤り冗長度を各前記配列行に付加する第３誤り手段を有
し、前記トラック読取り手段は、各々の読み取られた第３冗
長度および各配列行を分析し、読み取られた配列行の誤
りをそれぞれ検出し、前記第３冗長度検出誤りを、前記
読み取られた配列行の誤りに対する各エラー・ポインタ
として表示する第３誤り検出手段を有し、前記トラック
読取り手段は、フォーマットおよびデータの誤りを検出
し、フォーマットおよびデータの誤りを指示する追加的
エラー・ポインタを生成するフォーマット手段を有し、前記インターリーブ解除手段の中では、前記ポインタを
受け取り、前記第１誤り手段に接続されて、前記エラー
・ポインタを前記第１誤り手段に供給し、前記エラー・
ポインタを前記読み取られた第１冗長度と結合し、前記
検索された配列のデータの誤り訂正機能を拡張するエラ
ー・ポインタ手段が前記トラック読取り手段に接続され
ている、請求項２３に記載の誤り検出訂正装置。
【請求項２５】前記生成配列の所定のデータ・バイトが
前記データ・メモリから供給されていることを、前記イ
ンターリーブ手段へ表示するためのカウントを提供し、
制御手段が前記バイト・カウンタおよび前記データ・メ
モリに接続され、前記バイト・カウンタを作動させて、
各バイトが前記データ・メモリから前記インターリーブ
手段へ転送されるごとに、前記カウントを増加させる、
前記インターリーブ手段に接続されたバイト・カウンタ
を有し、前記データ・メモリは前記生成配列を記憶するためのア
ドレス空間を有し、該アドレス空間は前記バイト・カウ
ンタのカウント・モジュラスと等しいカウント・モジュ
ラスのアドレス範囲を有しており、前記生成配列の前記データを同時に受け取るトラックの
並行本数を示す、前記インターリーブ手段に接続された
トラック手段を有し、論理手段が前記インターリーブ手段の中にあり、該論理
手段は前記アドレス空間をＸ，ＹおよびＺのアドレス要
素に分割し、Ｘ手段が前記論理手段の中にあり、該Ｘ手段は前記Ｘア
ドレス要素を一定数の範囲にし、Ｚ手段が前記論理手段の中にあり、該Ｚ手段は、前記Ｚ
アドレス要素をモジュロ２^Nとし、（ここでＮは正の整
数）、かつ前記Ｚアドレス要素を生成するため前記並行
本数と前記生成配列の前記ブロック配列の番号、モジュ
ロ８とを加算する加算手段を有し、Ｙ手段が前記論理手段の中にあり、該Ｙ手段は、前記Ｙ
アドレス要素を生成するため前記配列行を受け取る前記
トラックの１つの現行の番号と前記並行本数との積を加
算し、マルチプレクサ手段が前記論理手段の中にあり、該マル
チプレクサ手段は、前記Ｘ，Ｙ，およびＺアドレス部分
をデータ・メモリ・アドレスとして１つの値に結合し、
それによってデータ・バイトが所定の順序で取り出さ
れ、各配列行内で前記ブロック行が折返しシフトされ、
前記データ・バイトの順次的な流れが前記所定の順序に
なるようにする、請求項２３に記載の誤り検出訂正装
置。
【請求項２６】前記Ｚ手段は、前記ブロック配列の１つ
へのデータ・メモリ・アクセスを表す一連の増分したバ
イト・カウントを前記バイト・カウンタ手段から受け取
って次にアクセスするブロック配列のアドレスとし、前記Ｚ手段は、前記トラック手段に応答して４の並行本
数を表示する４本トラック手段を有し、それによって現
在のトラック数の値が倍にされ、４本トラックの部分合
計が生成され、前記部分合計が前記加算手段に与えら
れ、ブロック配列手段が、前記データ・メモリの中のブロッ
ク配列が次にアクセスされるブロック配列であることを
示す現行ブロック配列番号を前記加算手段に与え、それ
によって前記４本トラック部分合計が加算されて、前記
Ｚアドレス部分が生成され、前記論理手段の中の８本トラック手段が、前記トラック
手段に応答して８、１６、または３２の並行本数を表示
し、それによって現行トラックの番号値が前記加算手段
へ与えられ、前記加算手段は、前記現行トラック番号値を次にアクセ
スされる前記現行ブロック配列番号に加算して前記Ｚア
ドレス部分を生成し、前記Ｙ手段は、並行本数４、８、１６、または３２を表
示する前記トラック手段にそれぞれ応答して、前記現行
トラック番号にそれぞれ８、４、または２を掛けて前記
Ｙアドレス部分を生成する、請求項２５に記載の誤り検
出訂正装置。
【請求項２７】繰返し手段が前記配列組立手段と前記第
１誤り手段と前記集合手段と前記インターリーブ手段に
接続され、前記繰返し手段は、前記生成配列の２つを作
成し、かつ前記誤り冗長度のすべてを生成し、前記２つ
の生成配列のそれぞれにおける各前記配列行の行を折返
しシフトし、前記繰返し手段はグループ手段を有し、該
グループ手段は、並行トラックを複数のグループにグル
ープ分けして各グループが同じ数の前記トラックを含む
ようにしかつ連続したグループを奇数および偶数グルー
プとして、トラックの横方向で奇数グループと偶数グル
ープが交互に並ぶようにし、前記グループ手段は、前記配列の各々から１つの集合を
トラックの各々に記録する交替手段を有し、前記交替手段は前記インターリーブ手段を作動させる切
替手段を有し、それによってまず生成配列の第１のもの
からの集合が処理され、次に配列の第２のものからの集
合が処理される連続処理が行われ、配列の第１のものか
らの集合が奇数グループの前記トラックの最初に記録さ
れ、配列の第２のものからの集合が偶数のグループの前
記トラックの最初に記録される、請求項１９に記載の誤
り検出訂正装置。