JPS6349245B2 - - Google Patents
Info
- Publication number
- JPS6349245B2 JPS6349245B2 JP58250004A JP25000483A JPS6349245B2 JP S6349245 B2 JPS6349245 B2 JP S6349245B2 JP 58250004 A JP58250004 A JP 58250004A JP 25000483 A JP25000483 A JP 25000483A JP S6349245 B2 JPS6349245 B2 JP S6349245B2
- Authority
- JP
- Japan
- Prior art keywords
- bit
- error
- column
- bits
- vectors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000013598 vector Substances 0.000 claims description 148
- 208000011580 syndromic disease Diseases 0.000 claims description 71
- 239000011159 matrix material Substances 0.000 claims description 69
- 238000001514 detection method Methods 0.000 claims description 48
- 238000012937 correction Methods 0.000 claims description 46
- 238000010586 diagram Methods 0.000 description 20
- 238000010276 construction Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 230000008901 benefit Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000010365 information processing Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000007334 memory performance Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000017105 transposition Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
- G06F11/1028—Adjacent errors, e.g. error in n-bit (n>1) wide storage units, i.e. package error
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/19—Single error correction without using particular properties of the cyclic codes, e.g. Hamming codes, extended or generalised Hamming codes
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Error Detection And Correction (AREA)
- Detection And Correction Of Errors (AREA)
Description
(a) 発明の技術分野
本発明はデータの誤り訂正・検出装置に関り、
特に情報処理システムの記憶装置のデータにおけ
る１ビツト誤りを訂正し、２ビツト誤りを検出
し、単一４ビツトブロツク誤りを検出し、さらに
２ブロツク内の８ビツトバースト誤りを検出する
誤り訂正・検出装置に関するものである。 (b) 従来技術と問題点 情報処理システムまたは電子計算機の記憶装置
には、データインテグリテイ（integrity）の確
保と信頼向上のために、ここ数年来、誤り訂正符
号により誤り訂正・検出装置が広く用いられてい
る。 1950年に、R.W.Hamming、“Error Detecting
and Error Correcting Codes、”Bell System
Tech.J.、vol29、No.２、pp.147−160、Aprilによ
り開示されたいわゆるHamming符号が誤り訂正
符号の端緒であり、これを用いて１ビツト誤りの
訂正・２ビツト誤りの検出（Single−bit−Error
Correcting、Double−bit−Error Detecting、略
してSEC−DED）の制御を行つた。 その後、1970年にM.Y.Hsiaoは復号の高速化
と多ビツト誤り検出率の向上を目的とした改良を
行い、改良型１ビツト誤り訂正・２ビツト誤り検
出符号を提示し、以来この符号を用いた誤り訂
正・検出装置が汎用大型計算機の記憶装置では一
般的に実用されている。その技術は、“Ａ Class
of Optimal Minimum Odd−weght−column
SEC−DED Codes、”IBMJ.Res.Develop.、
vol.14、pp.395−401、July1970に開示されてい
る。 上述の装置は、記憶装置の構成要素であるLSI
メモリチツプの故障モートが１ビツト誤りである
から、記憶装置のデータインテグリテイの確保と
信頼度の向上に極めて有用であつた。メモリチツ
プ、メモリボード、またはメモリモジユールを１
ビツトの単位に構成することは、一層効果的であ
る。 しかし、メモリチツプの高集積化と実装の高密
度化が長足の進歩を遂げるに伴い、メモリ容量・
メモリの性能および実装の観点よりメモリチツ
プ、メモリボード、またはメモリモジユールを１
ビツトの単位に構成することは実際的でなくなつ
てきている。その結果、たとえば、メモリチツプ
当りで16K語×４ビツト、または8K語×８ビツ
トという４ビツトまたは８ビツトの単位に構成し
たメモリチツプが実用されつつある。（ただし、
Ｋ＝1024。） さらにまた、１ビツトまたは４ビツト構成のメ
モリチツプを複数個搭載して多ビツトを単位に構
成したメモリボードまたはメモリモジユールが記
憶装置の構成部品として実用されつつある。これ
ら多ビツト構成のメモリチツプ、メモリボード、
またはメモリモジユールを構成部品とする記憶装
置においては、該構成部品の単一故障によりデー
タのブロツク（塊り）誤りが発生する可能性があ
り、ブロツク内の一部または全部のビツトが誤る
という危険がある。 今までにも増して、このブロツク誤りについて
注目し、記憶装置のデータインテグリテイと信頼
度を確保する技術を確立することが急務である所
似は正にここにある。 ここに、ブロツクとは、上述の４ビツトまたは
８ビツトなどの多ビツトの単位の呼称であり、１
ブロツクを構成するビツト数をｂで表わせば、上
述のメモリチツプの構成においては、ｂ＝４また
はｂ＝８となる。 このような背景をふまえ、１ビツト誤りの訂正
以外に、単一ブロツク内の多ビツト誤りを検出す
る符号（Single−bit−Error Correcting、
Single−ｂ bit Block−Error Detectecting略
してSEC−SbBED）や、１ビツト誤りの訂正・
２ビツト誤りの検出以外に、単一ブロツク内の多
ビツト誤りを検出する符号（Single−bit−Error
Correcting、Double−bit−Error Detecting、
Single−ｂ bit Block Error Detecting略して
SEC−DED−SbBED）を用いた誤り訂正・検出
装置がいくつか提示されている。 前者に属するものとして、Bossen、Chang
and Chen、“Measurement and Generation of
Error Correcting Codes for Package
Failures、”IEEE Trans.Comput.、vol.C−27、
No.３、pp.201−204、March1978により開示され
た符号により誤り訂正・検出制御方式がある。こ
の符号構成論によるチエツクビツト数は、ｂ＋
「log2（ｒ＋１）」−１である。 ここに、 ｂ＝１ブロツクのビツト数 ｒ＝１符号語のブロツク数 「ｐ」＝ｐを越える最小整数 たとえば、ｂ＝４、ｒ＝18の場合はチエツクビ
ツト数は４＋「log219」−１＝８であり、従つて
（72、64）SEC−S4BED符号が構成される。 ここに、（ｎ、ｋ）は ｎ＝１符号語のビツト数 ｋ＝１符号語中の情報ビツト数 である。 後者に属するものとして、S.M.Reddy、“Ａ
Class of Linear Codes for Error Control in
Byte−per−Card Organized Didital Systems、
“IEEE Trans.Comput.、vol.C−27、No.５、
pp.455−459、May1978およびDunning and
Varanasi、“Code Construction for Error
Control in Byte Organized Memory
Systems、”IEEE Trans.Comput.vol.C−32、No.
６、pp.535−542、June1983がある。 Reddyの符号構成論においては、 (i) ２ｂ４のときには SEC−SbBED符号のためにはｂ＋「log2（ｒ
＋１）」−１ビツトのチエツクビツトが、また
SEC−DED−SbBED符号のためには、全ビツ
トに関するパリテイテエツクビツトが更に１ビ
ツト必要であり、 (ii) ５ｂのときには ｂ＋「log2（ｒ＋１）」−１ビツトのチエツクビ
ツトでSEC−DED−SbBED符号 が構成される。たとえば、ｂ＝４のときには
（73、64）SEC−DED−S4BED符号が構成され
る。 一方、Dunning and Varanasiの符号において
は、SEC−SbBED符号のためには、ｂ＋２ビツ
トのチエツクビツトが必要であり、ｂ〓７のとき
のSEC−DED−SbBED符号のためには、ｂ＋
「log2（（ｒ＋ｂ＋１）／（ｂ＋１））」＋１ビツトの
チエツクビツトが必要である。ｂ＜７で２ビツト
誤り訂正（DED）が要求されるときには、
Reddyの符号の方がチエツクビツト数が少ないこ
とが開示されている。 また特開昭58−78241（58.5.11公開）には、ｂ
＝４、情報ビツト長＝64ビツト、チエツクビツト
長＝８ビツト、符号語長＝64＋８＝72ビツトの場
合に限定された構成において、（72、64）SEC−
DED−S4BED符号のパリテイチエツクマトリク
スとその誤り訂正検出方式が開示されている。 以上がブロツク誤りの検出とその制御方式に関
する現在の技術の水準である。 (c) 発明の目的 本発明の目的は、ｂ＝４の場合に32ビツトおよ
び64ビツトの情報ビツト長に対して現用のSEC−
DED符号と同一のチエツクビツト数、即ち７ビ
ツトおよび８ビツトを用いて、 １ビツト誤りの訂正・２ビツト誤りの検出
（SEC−DED）、 単一４ビツトブロツク誤りの検出
（S4BED）、および 任意の２ブロツク内の８ビツトバースト誤り
の検出（Double−4bit−Block−Burst−Error
Detectig、略して、D4UED） を行うことが可能である誤り訂正・検出方式を提
示することにある。 本発明の他の目的は、先行技術の符号構成論に
より所要とするチエツクビツト数（即ち冗長ビツ
ト数）を増加させることなく、一層誤り検出能力
の高い誤り訂正・検出方式を提示することにあ
る。 本発明の他の目的は、先行技述の誤り訂正・検
出方式における符号化・復号化時間に変更を与え
ることなく、従来技術では得られなかつた任意の
２ブロツクにわたる８ビツトバースト誤りの検出
を可能にする誤り訂正・検出方式を提示すること
にある。 (d) 発明の構成 上記目的は、０と１を元とし、 列ベクトル
特に情報処理システムの記憶装置のデータにおけ
る１ビツト誤りを訂正し、２ビツト誤りを検出
し、単一４ビツトブロツク誤りを検出し、さらに
２ブロツク内の８ビツトバースト誤りを検出する
誤り訂正・検出装置に関するものである。 (b) 従来技術と問題点 情報処理システムまたは電子計算機の記憶装置
には、データインテグリテイ（integrity）の確
保と信頼向上のために、ここ数年来、誤り訂正符
号により誤り訂正・検出装置が広く用いられてい
る。 1950年に、R.W.Hamming、“Error Detecting
and Error Correcting Codes、”Bell System
Tech.J.、vol29、No.２、pp.147−160、Aprilによ
り開示されたいわゆるHamming符号が誤り訂正
符号の端緒であり、これを用いて１ビツト誤りの
訂正・２ビツト誤りの検出（Single−bit−Error
Correcting、Double−bit−Error Detecting、略
してSEC−DED）の制御を行つた。 その後、1970年にM.Y.Hsiaoは復号の高速化
と多ビツト誤り検出率の向上を目的とした改良を
行い、改良型１ビツト誤り訂正・２ビツト誤り検
出符号を提示し、以来この符号を用いた誤り訂
正・検出装置が汎用大型計算機の記憶装置では一
般的に実用されている。その技術は、“Ａ Class
of Optimal Minimum Odd−weght−column
SEC−DED Codes、”IBMJ.Res.Develop.、
vol.14、pp.395−401、July1970に開示されてい
る。 上述の装置は、記憶装置の構成要素であるLSI
メモリチツプの故障モートが１ビツト誤りである
から、記憶装置のデータインテグリテイの確保と
信頼度の向上に極めて有用であつた。メモリチツ
プ、メモリボード、またはメモリモジユールを１
ビツトの単位に構成することは、一層効果的であ
る。 しかし、メモリチツプの高集積化と実装の高密
度化が長足の進歩を遂げるに伴い、メモリ容量・
メモリの性能および実装の観点よりメモリチツ
プ、メモリボード、またはメモリモジユールを１
ビツトの単位に構成することは実際的でなくなつ
てきている。その結果、たとえば、メモリチツプ
当りで16K語×４ビツト、または8K語×８ビツ
トという４ビツトまたは８ビツトの単位に構成し
たメモリチツプが実用されつつある。（ただし、
Ｋ＝1024。） さらにまた、１ビツトまたは４ビツト構成のメ
モリチツプを複数個搭載して多ビツトを単位に構
成したメモリボードまたはメモリモジユールが記
憶装置の構成部品として実用されつつある。これ
ら多ビツト構成のメモリチツプ、メモリボード、
またはメモリモジユールを構成部品とする記憶装
置においては、該構成部品の単一故障によりデー
タのブロツク（塊り）誤りが発生する可能性があ
り、ブロツク内の一部または全部のビツトが誤る
という危険がある。 今までにも増して、このブロツク誤りについて
注目し、記憶装置のデータインテグリテイと信頼
度を確保する技術を確立することが急務である所
似は正にここにある。 ここに、ブロツクとは、上述の４ビツトまたは
８ビツトなどの多ビツトの単位の呼称であり、１
ブロツクを構成するビツト数をｂで表わせば、上
述のメモリチツプの構成においては、ｂ＝４また
はｂ＝８となる。 このような背景をふまえ、１ビツト誤りの訂正
以外に、単一ブロツク内の多ビツト誤りを検出す
る符号（Single−bit−Error Correcting、
Single−ｂ bit Block−Error Detectecting略
してSEC−SbBED）や、１ビツト誤りの訂正・
２ビツト誤りの検出以外に、単一ブロツク内の多
ビツト誤りを検出する符号（Single−bit−Error
Correcting、Double−bit−Error Detecting、
Single−ｂ bit Block Error Detecting略して
SEC−DED−SbBED）を用いた誤り訂正・検出
装置がいくつか提示されている。 前者に属するものとして、Bossen、Chang
and Chen、“Measurement and Generation of
Error Correcting Codes for Package
Failures、”IEEE Trans.Comput.、vol.C−27、
No.３、pp.201−204、March1978により開示され
た符号により誤り訂正・検出制御方式がある。こ
の符号構成論によるチエツクビツト数は、ｂ＋
「log2（ｒ＋１）」−１である。 ここに、 ｂ＝１ブロツクのビツト数 ｒ＝１符号語のブロツク数 「ｐ」＝ｐを越える最小整数 たとえば、ｂ＝４、ｒ＝18の場合はチエツクビ
ツト数は４＋「log219」−１＝８であり、従つて
（72、64）SEC−S4BED符号が構成される。 ここに、（ｎ、ｋ）は ｎ＝１符号語のビツト数 ｋ＝１符号語中の情報ビツト数 である。 後者に属するものとして、S.M.Reddy、“Ａ
Class of Linear Codes for Error Control in
Byte−per−Card Organized Didital Systems、
“IEEE Trans.Comput.、vol.C−27、No.５、
pp.455−459、May1978およびDunning and
Varanasi、“Code Construction for Error
Control in Byte Organized Memory
Systems、”IEEE Trans.Comput.vol.C−32、No.
６、pp.535−542、June1983がある。 Reddyの符号構成論においては、 (i) ２ｂ４のときには SEC−SbBED符号のためにはｂ＋「log2（ｒ
＋１）」−１ビツトのチエツクビツトが、また
SEC−DED−SbBED符号のためには、全ビツ
トに関するパリテイテエツクビツトが更に１ビ
ツト必要であり、 (ii) ５ｂのときには ｂ＋「log2（ｒ＋１）」−１ビツトのチエツクビ
ツトでSEC−DED−SbBED符号 が構成される。たとえば、ｂ＝４のときには
（73、64）SEC−DED−S4BED符号が構成され
る。 一方、Dunning and Varanasiの符号において
は、SEC−SbBED符号のためには、ｂ＋２ビツ
トのチエツクビツトが必要であり、ｂ〓７のとき
のSEC−DED−SbBED符号のためには、ｂ＋
「log2（（ｒ＋ｂ＋１）／（ｂ＋１））」＋１ビツトの
チエツクビツトが必要である。ｂ＜７で２ビツト
誤り訂正（DED）が要求されるときには、
Reddyの符号の方がチエツクビツト数が少ないこ
とが開示されている。 また特開昭58−78241（58.5.11公開）には、ｂ
＝４、情報ビツト長＝64ビツト、チエツクビツト
長＝８ビツト、符号語長＝64＋８＝72ビツトの場
合に限定された構成において、（72、64）SEC−
DED−S4BED符号のパリテイチエツクマトリク
スとその誤り訂正検出方式が開示されている。 以上がブロツク誤りの検出とその制御方式に関
する現在の技術の水準である。 (c) 発明の目的 本発明の目的は、ｂ＝４の場合に32ビツトおよ
び64ビツトの情報ビツト長に対して現用のSEC−
DED符号と同一のチエツクビツト数、即ち７ビ
ツトおよび８ビツトを用いて、 １ビツト誤りの訂正・２ビツト誤りの検出
（SEC−DED）、 単一４ビツトブロツク誤りの検出
（S4BED）、および 任意の２ブロツク内の８ビツトバースト誤り
の検出（Double−4bit−Block−Burst−Error
Detectig、略して、D4UED） を行うことが可能である誤り訂正・検出方式を提
示することにある。 本発明の他の目的は、先行技術の符号構成論に
より所要とするチエツクビツト数（即ち冗長ビツ
ト数）を増加させることなく、一層誤り検出能力
の高い誤り訂正・検出方式を提示することにあ
る。 本発明の他の目的は、先行技述の誤り訂正・検
出方式における符号化・復号化時間に変更を与え
ることなく、従来技術では得られなかつた任意の
２ブロツクにわたる８ビツトバースト誤りの検出
を可能にする誤り訂正・検出方式を提示すること
にある。 (d) 発明の構成 上記目的は、０と１を元とし、 列ベクトル
【式】ｉ＝１、２、…、18；
ｊ＝１、２、…、４
４個よりなるブロツクベクトル18個より構成さ
れるＨマトリクス であつて、 (i) 全零ベクトルはない、 (ii) 列ベクトルは互いに異なる、 (iii) １を１個だけ含む列ベクトル８個を含む、 (iv) 列ベクトルは１を奇数個含む列ベクトルであ
る、 (v) ブロツクｉ内の４つの列ベクトルから３つの
列ベクトルを選ぶすべての組合せについて、３
つの列ベクトルからビツト対応の２を法とする
加法により生成される１つの列ベクトルhAが式
（100）のＨマトリクスの列ベクトルと一致しな
い、 即ち、 ここで、 ｉ＝１、２、…、18；ｊ＝１、２、…、４； ｐ＝１、２、…、18 （ｋ、ｌ、ｍ）＝（２、３、４）、（１、３、
４）、（１、２、４）、（１、２、３） (vi) ブロツクｉ内の４つの列ベクトルからビツト
対応の２を法とする加法により生成される１つ
の列ベクトルhBが全零ベクトルでない、 即ち、 ここで、ｉ＝１、２、…、18 (vii) ２つのブロツクｐ、ｑからなる８個の列ベク
トルからビツト対応の２を法とする加法により
生成される１つの列ベクトルhCが全零ベクトル
でない、 即ち、 ここで、ｐ、ｑ＝１、２、…、18；ｐ≠ｑ を満たすように構成されたＨマトリクスＨに従つ
て64ビツトの情報ビツトから８ビツトの冗長ビツ
トを生成する手段と、該冗長ビツトと情報ビツト
とより成る72ビツトの符号語を記憶装置に書き込
む手段と、該記憶装置より該符号語を読み出す手
段と、該72ビツトの符号語より上記Ｈマトリクス
に従つて８ビツトのシンドロームを生成する手段
と、該シンドロームより１ビツト誤りのビツト位
置を表示する72ビツトのエラービツト信号を生成
するシンドローム解読手段と、該エラービツト信
号により上記72ビツトの符号語の１ビツト誤りを
訂正する手段と、上記エラービツト信号のすべて
の論理和と上記８ビツトのシンドロームとより２
ビツト誤り、単一４ビツトブロツク誤り、および
２ブロツク内の８ビツトバースト誤りの存在を判
別する手段を含んで成る誤り訂正・検出装置によ
つて達成される。 さらに上記目的は、０と１を元とし、 列ベクトル
れるＨマトリクス であつて、 (i) 全零ベクトルはない、 (ii) 列ベクトルは互いに異なる、 (iii) １を１個だけ含む列ベクトル８個を含む、 (iv) 列ベクトルは１を奇数個含む列ベクトルであ
る、 (v) ブロツクｉ内の４つの列ベクトルから３つの
列ベクトルを選ぶすべての組合せについて、３
つの列ベクトルからビツト対応の２を法とする
加法により生成される１つの列ベクトルhAが式
（100）のＨマトリクスの列ベクトルと一致しな
い、 即ち、 ここで、 ｉ＝１、２、…、18；ｊ＝１、２、…、４； ｐ＝１、２、…、18 （ｋ、ｌ、ｍ）＝（２、３、４）、（１、３、
４）、（１、２、４）、（１、２、３） (vi) ブロツクｉ内の４つの列ベクトルからビツト
対応の２を法とする加法により生成される１つ
の列ベクトルhBが全零ベクトルでない、 即ち、 ここで、ｉ＝１、２、…、18 (vii) ２つのブロツクｐ、ｑからなる８個の列ベク
トルからビツト対応の２を法とする加法により
生成される１つの列ベクトルhCが全零ベクトル
でない、 即ち、 ここで、ｐ、ｑ＝１、２、…、18；ｐ≠ｑ を満たすように構成されたＨマトリクスＨに従つ
て64ビツトの情報ビツトから８ビツトの冗長ビツ
トを生成する手段と、該冗長ビツトと情報ビツト
とより成る72ビツトの符号語を記憶装置に書き込
む手段と、該記憶装置より該符号語を読み出す手
段と、該72ビツトの符号語より上記Ｈマトリクス
に従つて８ビツトのシンドロームを生成する手段
と、該シンドロームより１ビツト誤りのビツト位
置を表示する72ビツトのエラービツト信号を生成
するシンドローム解読手段と、該エラービツト信
号により上記72ビツトの符号語の１ビツト誤りを
訂正する手段と、上記エラービツト信号のすべて
の論理和と上記８ビツトのシンドロームとより２
ビツト誤り、単一４ビツトブロツク誤り、および
２ブロツク内の８ビツトバースト誤りの存在を判
別する手段を含んで成る誤り訂正・検出装置によ
つて達成される。 さらに上記目的は、０と１を元とし、 列ベクトル
【式】ｉ＝１、２、…、10；
ｊ＝１、２、…、４
４個よりなるブロツクベクトル10個より構成さ
れるＨマトリクス であつて、 (i) 全零ベクトルはない、 (ii) 列ベクトルは互いに異なる、 (iii) １を１個だけ含む列ベクトル８個を含む、 (iv) 列ベクトルは１を奇数個含む列ベクトルであ
る、 (v) ブロツクｉ内の４つの列ベクトルから３つの
列ベクトルを選ぶすべての組合せについて、３
つの列ベクトルからビツト対応の２を法とする
加法により生成される１つの列ベクトルhAが式
（200）のＨマトリクスの列ベクトルと一致しな
い。 即ち、 ここで、 ｉ＝１、２、…、10；ｊ＝１、２、…、４； ｐ＝１、２、…、10 （ｋ、ｌ、ｍ）＝（２、３、４）、（１、３、
４）、（１、２、４）、（１、２、３） (vi) ブロツクｉ内の４つの列ベクトルからビツト
対応の２を法とする加法により生成される１つ
の列ベクトルhBが全零ベクトルでない、 即ち、 ここで、ｉ＝１、２、…、10 (vii) ２つのブロツクｐ、ｑからなる８個の列ベク
トルからビツト対応の２を法とする加法により
生成される１つの列ベクトルhCが全零ベクトル
でない、 即ち、 ここで、ｐ、ｑ＝１、２、…、10；ｐ≠ｑ を満たすように構成されたＨマトリクスＨに従つ
て32ビツトの情報ビツトから８ビツトの冗長ビツ
トを生成する手段と、該冗長ビツトと情報ビツト
とより成る40ビツトの符号語を記憶装置に書き込
む手段と、該記憶装置より該符号語を読み出す手
段と、該40ビツトの符号語より上記Ｈマトリクス
に従つて８ビツトのシンドロームを生成する手段
と、該シンドロームより１ビツト誤りのビツト位
置を表示する40ビツトのエラービツト信号を生成
するシンドローム解読手段と、該エラービツト信
号により上記40ビツトの符号語の１ビツト誤りを
訂正する手段と、上記エラービツト信号のすべて
の論理和と上記８ビツトのシンドロームとより２
ビツト誤り、単一４ビツトブロツク誤り、および
２ブロツク内の８ビツトバースト誤りの存在を判
別する手段を含んで成る誤り訂正・検出装置によ
つて達成される。 さらに上記目的は、０と１を元とし、 列ベクトル
れるＨマトリクス であつて、 (i) 全零ベクトルはない、 (ii) 列ベクトルは互いに異なる、 (iii) １を１個だけ含む列ベクトル８個を含む、 (iv) 列ベクトルは１を奇数個含む列ベクトルであ
る、 (v) ブロツクｉ内の４つの列ベクトルから３つの
列ベクトルを選ぶすべての組合せについて、３
つの列ベクトルからビツト対応の２を法とする
加法により生成される１つの列ベクトルhAが式
（200）のＨマトリクスの列ベクトルと一致しな
い。 即ち、 ここで、 ｉ＝１、２、…、10；ｊ＝１、２、…、４； ｐ＝１、２、…、10 （ｋ、ｌ、ｍ）＝（２、３、４）、（１、３、
４）、（１、２、４）、（１、２、３） (vi) ブロツクｉ内の４つの列ベクトルからビツト
対応の２を法とする加法により生成される１つ
の列ベクトルhBが全零ベクトルでない、 即ち、 ここで、ｉ＝１、２、…、10 (vii) ２つのブロツクｐ、ｑからなる８個の列ベク
トルからビツト対応の２を法とする加法により
生成される１つの列ベクトルhCが全零ベクトル
でない、 即ち、 ここで、ｐ、ｑ＝１、２、…、10；ｐ≠ｑ を満たすように構成されたＨマトリクスＨに従つ
て32ビツトの情報ビツトから８ビツトの冗長ビツ
トを生成する手段と、該冗長ビツトと情報ビツト
とより成る40ビツトの符号語を記憶装置に書き込
む手段と、該記憶装置より該符号語を読み出す手
段と、該40ビツトの符号語より上記Ｈマトリクス
に従つて８ビツトのシンドロームを生成する手段
と、該シンドロームより１ビツト誤りのビツト位
置を表示する40ビツトのエラービツト信号を生成
するシンドローム解読手段と、該エラービツト信
号により上記40ビツトの符号語の１ビツト誤りを
訂正する手段と、上記エラービツト信号のすべて
の論理和と上記８ビツトのシンドロームとより２
ビツト誤り、単一４ビツトブロツク誤り、および
２ブロツク内の８ビツトバースト誤りの存在を判
別する手段を含んで成る誤り訂正・検出装置によ
つて達成される。 さらに上記目的は、０と１を元とし、 列ベクトル
【式】ｉ＝１、２、…、９；
ｊ＝１、２、…、４
４個よりなるブロツクベクトル９個と
列ベクトル
【式】ｉ＝10；ｊ＝１、２、３
３個より成るブロツクベクトル１個とより構成
されるＨマトリクス であつて、 (i) 全零ベクトルはない、 (ii) 列ベクトルは互いに異なる、 (iii) １を１個だけ含む列ベクトル７個を含む、 (iv) 列ベクトルは１を奇数個含む列ベクトルであ
る、 (v) ブロツクｉ内の４つの列ベクトルから３つの
列ベクトルを選ぶすべての組合せについて、お
よび３つの列ベクトルからなる１つのブロツク
について、３つの列ベクトルからビツト対応の
２を法とする加法により生成される１つの列ベ
クトルhAが式（300）のＨマトリクスの列ベク
トルと一致しない、 即ち、 ここで、 ｉ＝１、２、…、10；ｊ＝１、２、…、４； ｐ＝１、２、…、10 （ｋ、ｌ、ｍ）＝（２、３、４）、（１、３、
４）、（１、２、４）、（１、２、３） (vi) ブロツクｉ内の４つの列ベクトルからビツト
対応の２を法とする加法により生成される１つ
の列ベクトルhBが全零ベクトルでない、 即ち、 ここで、ｉ＝１、２、…、９ (vii) ２つのブロツクｐ、ｑからなる８個の列ベク
トルからビツト対応の２を法とする加法により
生成される１つの列ベクトルhCが全零ベクトル
でない、 即ち、 ここで、ｐ、ｑ＝１、２、…、９；ｐ≠ｑ を満たすように構成されたＨマトリクスＨに従つ
て32ビツトの情報ビツトから７ビツトの冗長ビツ
トを生成する手段と、該冗長ビツトと情報ビツト
とより成る39ビツトの符号語を記憶装置に書き込
む手段と、該記憶装置より該符号語を読み出す手
段と、該39ビツトの符号語より上記Ｈマトリクス
に従つて７ビツトのシンドロームを生成する手段
と、該シンドロームより１ビツト誤りのビツト位
置を表示する39ビツトのエラービツト信号を生成
するシンドローム解読手段と、該エラービツト信
号により上記39ビツトの符号語の１ビツト誤りを
訂正する手段と、上記エラービツト信号のすべて
の論理和と上記７ビツトのシンドロームとより２
ビツト誤り、単一４ビツトブロツク誤り、および
２ブロツク内の８ビツトバースト誤りの存在を判
別する手段を含んで成る誤り訂正・検出装置によ
つて達成される。 (e) 発明の実施例 本発明による符号構成論と誤り訂正・検出装置
を順次説明する。 まず、符号のパラメータを以下の通り定義し、
符号論についての一般的説明を行なう。 ｂ＝１ブロツク内のビツト数 ｒ＝１符号語内のブロツク数 ｎ＝１符号語内のビツト数 ｃ＝１符号語内のチエツク（冗長）ビツト数 ｋ＝１符号語内の情報ビツト数 従つて、 ｎ＝br＝ｃ＋ｋ よく知られているように、線型２進誤り訂正符
号はパリテイチツクマトリクスＨにより一意に記
述することができる。パリテイチエツクマトリク
スＨは、０と１を元とするｃ行ｎ列のマトリクス で与えられる。式(1)のＨマトリクスが、冗長度を
付加する規則すなわち文法を定めるわけであり、
行数はチエツクビツト数に、列数は符号長に一致
する。 ここで、符号語をＴ＝Ｔ（t1、t2、…、to）とす
れば、 HT〓＝０ ……(2) であり、これが符号化の規則を与える式である。
なお、τは転置である。 また、被検査符号語をＲ＝Ｒ（r1、r2、…、ro）、
誤りパタン位置をＥ＝Ｅ（e1、e2、…、eo）とす
れば、 Ｒ＝ＴＥ ……(3) ＝（t1e1、…、toeo）、 シンドロームＳは、式(2)より Ｓ＝HR〓＝Ｈ（ＴＥ）〓＝HE〓 ……(4) で与えられ、Ｓ＝０なら誤りが生じないことを、
Ｓ≠０なら誤りが生じていることが検出できる。
また、式(4)を解くことによりＴ＝ＲＥより誤り
が訂正される。たとえば、１ビツトの誤りについ
ては誤りビツト位置ｉに対して、シンドロームＳ
は、式(1)に示したＨマトリクスの第ｉ列で与えら
れる。これが復号化の規制である。 さて、実施例による符号のＨマトリクスは次の
通りに構成される。 まず、実施例のＨマトリクスの列ベクトルは以
下の条件(i)〜(vii)を満たす必要がある。 条件(i) 全零ベクトルはない。 (ii) すべての列ベクトルは互いに異なる。 (iii) １を１個だけ含む列ベクトルをＣ個だけ
含む。 (iv) 各々の列ベクトルは１を奇数個含む。 (v) 任意のブロツク内の４つの列ベクトルか
ら３つの列ベクトルを選ぶすべての組合せ
について、３つの列ベクトルからビツト対
応の２を法とする加法により生成される１
つの列ベクトルがＨマトリクスの列ベクト
ルと一致しない。 (vi) 任意のブロツク内の４つの列ベクトルに
ついて、４つの列ベクトルからビツト対応
の２を法とする加法により生成される１つ
の列ベクトルが全零ベクトルでない。 (vii) 任意の２つのブロツクからなる８つの列
ベクトルについて、８つの列ベクトルから
ビツト対応の２を法とする加法により生成
される１つの列ベクトルが全零ベクトルで
ない。 条件(i)(ii)(iii)(iv)により、前述のM.Y.Hsiaoによ
つて開示された技術によつて、SEC−DED符号
が保証される。１を奇数個含む列ベクトルを奇数
個（または偶数個）２を法とする加法を施すと常
に１を奇数個（または０を含む偶数個）含む列ベ
クトルが生成されるので、条件(v)により、ブロツ
ク内の３ビツト誤りの検出が、条件(vi)により、ブ
ロツク内の４ビツト誤りの検出が可能となる。さ
らに条件(vii)により２つのブロツクにまたがる８ビ
ツトバースト誤りの検出が可能となる。 では、条件(i)〜(vii)を満たす列ベクトル群をどの
ように決定すればよいかを次に述べる。列ベクト
ルの内の１の数が奇数である列ベクトル（奇数重
み列ベクトル）の数は、 〓 〓j=1 c Cj（λ＝Ｃを越えない最大奇数） ……(5) だけ存在する。 Ｃ＝８の場合は、 8C1＝８ ……(6) 8C3＝56 ……(7) 8C5＝56 ……(8) 8C7＝８ ……(9) また、Ｃ＝７の場合は、 7C1＝７ ……(10) 7C3＝35 ……(11) 7C5＝21 ……(12) 通りの奇数重み列ベクトルが存在する。 条件(i)(ii)(iii)(iv)のためには上述の列ベクトルは
い
ずれでも採用できるが、チエツクビツト、シンド
ロームの生成のための時間、金物量、故障率の極
小化の観点より、Ｈマトリクスの１の数の最小の
もの程よい。この意味から 8C1、 8C3、 8C5の順
に72個（または、 7C1、 7C3の順に39個）の奇数
重み列ベクトルを採用していくのが実際的であ
る。 次に、上述のようにして得られたＨマトリクス
を初期Ｈマトリクスとして、条件(v)、(vi)、(vii)を満
足するか否かを検証し、満足しない場合は、他の
ブロツクおよび／または列の列ベクトルと交換
（swapping）を行なう。条件(v)、(vi)、(vii)が満足さ
れるまで列ベクトルの交換をつづける。上述の試
行プロセスは計算機によりシミユレートするのが
最も効率的である。 以上のようにして得られた実施例による符号の
Ｈマトリクスの一例を第１図、第２図、および第
３図に示す。 第１図は（72、64）SEC−DED−S4BED−
D4UED符号、第２図は（40、32）SEC−DED−
S4BED−D4UED符号、第３図は（39、32）SEC
−DED−S4BED−D4UED符号のＨマトリクス
である。 次に、第１図に示したＨマトリクスを用いた実
施例による実施例の誤り訂正・検出装置を第４図
〜第８図により説明する。 第４図は誤り訂正回路の全体構成図であり、こ
こでは本発明の本質には特に関係はないが、符号
語に訂正可能な誤りが発生した時には該誤りを訂
正した符号語を再書き込みする方式をとつてい
る。 第４図において、１は図示しない中央処理装置
（CPU）からの書込みデータ線（64ビツト）、２
はマルチプレクサ、３は記憶部への書込みデータ
線（64ビツト）、４はチエツクビツト発生回路、
５はチエツクビツトデータ線（８ビツト）、６は
書込みデータレジスタ（書込みデータ＋チエツク
ビツト＝72ビツト）、７はメモリアレイ部、８は
読出しデータレジスタ（読出しデータ＋チエツク
ビツト＝72ビツト）、９は読出しチエツクビツト
線（８ビツト）、１０はシンドローム発生回路、
１１はシンドローム線（８ビツト）、１２はシン
ドロームデコード回路、１３はエラー検出回路、
１４はエラー信号線、１５はデコード信号線、１
６はメモリ読出しデータ線、１７はデータ訂正回
路、１８は訂正済のメモリ読出しデータ線、１９
はメモリ読出／書込制御回路である。 第４図の記憶装置を使用する装置（CPU）に
より送出される書込みデータ（64ビツト）はマル
チプレクサ２を通つて後述のチエツクビツト発生
回路４に送られて、チエツクビツトC0〜C7（８ビ
ツト）が生成される。このチエツクビツトと書込
みデータを合わせることにより、72ビツトの符号
語を生成し、書込みデータレジスタ６を経由して
メモリアレイ部７に書込む。これが書込み動作で
ある。 次に読出し動作時には格納されていた符号語で
ある72ビツトが読み出されて読出しデータレジス
タ８に取り込まれる。この符号語中のデータ部、
及びチエツクビツト部は後述のシンドローム発生
回路１０に送出され、データ訂正回路１７にはデ
ータ部のみを送出すればよい。シンドローム発生
回路１０においては、書込み時チエツクビツト発
生回路４でチエツクビツトを生成した時と同様
に、データ部よりチエツクビツト（８ビツト）を
作成し、この結果と読み出したチエツクビツト
（８ビツト）との比較を行い、この結果がシンド
ロームＳ０〜Ｓ７（８ビツト）となる。比較の結
果、シンドロームの各ビツトがすべて零となれば
誤りがないことが、またいずれか１ビツト以上１
になつていれば誤りがあることが検出できる。 このシンドローム（８ビツト）はシンドローム
デコード回路１２に送出される。シンドロームデ
コード回路１２において、Ｓ０〜Ｓ７をデコーダ
に入力して１ビツト誤りであれば、このデコーダ
の出力が誤りビツト位置を示す。この出力をデー
タ訂正回路１７に送出して、先に送出されていた
読出しデータレジスタ８の出力である読出しデー
タの誤りビツトを反転させて訂正する。 訂正されたデータ部は一方はCPUへ送出され、
他方は再書込みのためにマルチプレクサ２に戻さ
れる。 一方、シンドロームデコード回路１２のデコー
ドが出来たか否かの信号とＳ０〜Ｓ７の信号は後
述のエラー検出回路１３に送出されて、誤りの訂
正可否判定を行い、この結果をCPUに送出する
と共に記憶装置では、１ビツト誤りが発生した時
には、ここでは記していない再書込み回路の制御
により訂正された符号語をメモリアレイ部７に再
書込みする。 尚、チエツクビツトの１ビツト誤りは再書込み
時に正常なデータより再度生成されるため、特に
ここでは訂正を必要としない。 次に第５図は、チエツクビツト発生回路４の一
部を示す図である。図中の各ゲートは排他オアゲ
ートである。C0ビツトの生成は、第１図のＨマ
トリクス中の第１行においてD07ビツトを除く
“１”と記した位置のデータビツト部26ビツトの
排他的論理和（２を法とする加法）をとることに
より行われる。 同様にC1は、第２行のD69ビツトを除く“１”
と記した位置のデータビツト部26ビツトの排他的
論理和をとることにより生成される。C2、…、
C7についても同様である。 次に第６図は、シンドローム発生回路１０の一
部を示す図である。図中の各ゲートは排他オアゲ
ートである。 S0ビツトの作成は、C0ビツトを作成する時に
除いたD07ビツトをも、排他的論理和の入力とし
た点を除いてC0の作成と全く同様である。これ
は読み出したデータ部より新たに生成したチエツ
クビツトと読み出したチエツクビツトの比較を意
味する。同様にしてＳ１〜Ｓ７を作成し、誤りが
なければＳ０〜Ｓ７は全零となる。 仮に第１ビツトであるD01ビツトが誤まつたと
するとその結果、Ｓ０〜Ｓ７は10100100となつて
Ｈ−マトリクスの第１列に一致する。 これはエラービツト位置を表わしていることに
なり、第７図に示したシンドロームデコード回路
１２にＳ０〜Ｓ７が入力されるとEB０１が“１”
となつて、読出しデータレジスタ８の出力である
MRD01データを反転させることにより、訂正を
行いMCRD01データを作成する。 第７図において、３０−１〜３−７２はそれぞ
れ８入力ゲート回路、３１−１〜３１−７２はそ
れぞれ排他オア回路、Ｓ０〜Ｓ７はシンドロー
ム、MRD０１〜７２はメモリからの読出しデー
タビツト、MCRD０１〜７２は訂正済のメモリ
読出しデータビツト、EB０１〜７２はエラービ
ツト、１２，１７はそれぞれ第４図と同一のもの
である。 第８図は、エラー検出回路１３の詳細図であ
り、図中、４０−１〜４０−９，４１，４２はそ
れぞれオアゲート回路、４３はアンドゲート回
路、EB０１〜EB７２はエラービツト、Ｓ０〜Ｓ
７はシンドローム、SBEは１ビツトエラー信号、
MBEは多重ビツトエラー信号である。 第７図のEB０１〜７２のエラー信号は、第８
図に示すエラー検出回路に入力されて、７２ビツ
トの論理和出力が１のとき、即ち第７図のデコー
ド回路１２よりデコード出力があつた時に第８図
のエラー検出回路により１ビツトエラーと判定で
きる。 次に、仮にＨマトリクス上でD01とD02ビツト
が同時に誤まるとＳ０〜Ｓ７は11100001となつて
偶数個の“１”を有するシンドロームとなる。 これは奇数ベクトル列より構成されるＨマトリ
クスのどの列ベクトルとも一致しないし、全零と
もならない。従つて、シンドロームデコード回路
１２によつてデコードされることがないため第８
図においてSBEが“０”となつて、かつ、
ERRORが“１”であるためMBE＝“１”となつ
て訂正不可の２ビツト誤りが検出できる。 次に、仮にＨマトリクス上で、D01、D02、
D03ビツトが同時に誤まるとＳ０〜Ｓ７は
10101011となつて奇数個の“１”を有するシンド
ロームとなるが、Ｈマトリクス上のどの列とも一
致しない。 このために、シンドロームデコード回路１２の
出力は、“０”となつて、かつMBE＝“１”とな
り、訂正不可の３ビツト誤りが検出できる。 次に、４ビツト誤りにおいてもシンドロームの
１の数が偶数となつて２ビツト誤りと同様に
MBE＝１となる。 次に、仮にD01〜04とD69〜72の２つのブロツ
クにわたる８ビツトが同時に誤ると、シンドロー
ムＳ０〜Ｓ７は01101010であり、偶数個の１を有
するシンドロームとなり全零ベクトルとはならな
い。従つてERROR＝１となり８ビツトのバース
ト誤りが検出可能となる。他の２つの任意のブロ
ツクにわたる８ビツトバースト誤りについても同
様であることが検証されている。 このようにして、１ビツト誤りの訂正、２ビツ
ト誤りの検出、４ビツトよりなる同一ブロツク内
の２、３、４ビツト誤りの検出、さらに、２ブロ
ツクにわたる８ビツトバースト誤りの検出が可能
であることが説明された。 次に、第２図に示したＨマトリクスを用いた実
施例について説明する。誤り訂正回路の全体構成
図は第４図と同一である。 ただし、CPUからの書込みデータおよびCPU
への読出しデータが32ビツトである点、チエツク
ビツト発生回路４等の具体的構成等の点で相違が
ある。 第９図は、第２図のＨマトリクスを用いたとき
のチエツクビツト発生回路４の一部を示す図であ
る。図中の各ゲートは排他オアゲートである。
C0ビツトの生成は、第２図のＨマトリクス中の
第１行においてC01ビツトを除く“１”と記した
位置のデータビツト部12ビツトの排他的論理和
（２を法とする加法）をとることにより行われる。 同様にC1は、第２行のC02ビツトを除く“１”
と記した位置のデータビツト部12ビツトの排他的
論理和をとることにより生成される。C2、…、
C7についても同様である。 次に第１０は、シンドローム発生回路１０の一
部を示す図である。図中の各ゲートは排他オアゲ
ートである。 S0ビツトの作成は、C0ビツトを作成する時に
除いたC01ビツトをも、排他的論理和の入力とし
た点を除いてC0の作成と全く同様である。これ
は読み出したデータ部より新たに生成したチエツ
クビツトと読み出したチエツクビツトの比較を意
味する。同様にしてＳ１〜Ｓ７を作成し、誤りが
無ければＳ０〜Ｓ７は全零となる。 仮に第１ビツトであるD01ビツトが誤まつたと
するとその結果、Ｓ０〜Ｓ７は00100110となつて
Ｈ−マトリクスの第１列に一致する。 これはエラービツト位置を表わしていることに
なり、第１１図に示したシンドロームデコード回
路１２にＳ０〜Ｓ７が入力されるとEB０１が
“１”となつて、読出しデータレジスタ８の出力
であるMRD01データを反転させることにより、
訂正を行いMCRD01データを作成する。 第１１図において、５０−１〜５０−４０はそ
れぞれ８入力ゲート回路、５１−１〜５１−４０
はそれぞれ排他オア回路、Ｓ０〜Ｓ７はシンドロ
ーム、MRD０１〜MRDC８はメモリからの読出
しデータビツト、MCRD０１〜MCRDC０８は
訂正済のメモリ読出しデータビツト、EB０１〜
４０はエラービツト、１２，１７はそれぞれ第４
図と同一のものである。 第１２図はエラー検出回路１３の詳細図であ
り、図中、６０−１〜６０−５，６１，６２はそ
れぞれオアゲート回路、６３はアンドゲート回
路、EB０１〜EB４０はエラービツト、Ｓ０〜Ｓ
７はシンドローム、SBEは１ビツトエラー信号、
MBEは多重ビツトエラー信号である。 第１１図のEB０１〜４０のERROR信号は、
第１２図に示すエラー検出回路に入力されて、40
ビツトの論理和出力が１のとき、即ち第１１図の
デコード回路１２よりデコード出力があつた時に
第１２図のエラー検出回路により１ビツトエラー
と判定できる。 次に、仮にＨマトリクス上でD01とD02ビツト
が同時に誤まるとＳ０〜Ｓ７は01110010となつて
偶数個の“１”を有するシンドロームとなる。 これは奇数ベクトル列より構成されるＨマトリ
クスのどの列ベクトルとも一致しないし、全零と
もならない。従つてシンドロームデコード回路１
２によつてデコードされることがないため第１２
図においてSBEが“０”となつて、かつ、
ERRORが“１”であるためMBE＝“１”となつ
て訂正不可の２ビツト誤りが検出できる。 次に、仮にＨマトリクス上でD01、D02、D03
ビツトが同時に誤まるとＳ０〜Ｓ７は、01011011
となつて奇数個の“１”を有するシンドロームと
なるが、Ｈマトリクス上のどの列とも一致しな
い。 このために、シンドロームデコード回路１２の
出力は“０”となつて、かつ、MBE＝“１”とな
り、訂正不可の３ビツト誤りが検出できる。 次に、４ビツト誤りにおいてもシンドロームの
１の数が偶数となつて２ビツト誤りと同様に
MBE＝１となる。 次に、仮にD01〜04とC05〜C08の２つのブロ
ツクにわたる８ビツトが同時に誤ると、シンドロ
ームＳ０〜Ｓ７は11011110であり、偶数個の１を
有するシンドロームとなり全零ベクトルとはなら
ない。従つてERROR＝１となり８ビツトのバー
スト誤りが検出可能となる。他の２つの任意のブ
ロツクにわたる８ビツトバースト誤りについても
同様であることが検証されている。 このようにして、１ビツト誤りの訂正、２ビツ
ト誤りの検出、４ビツトよりなるブロツク内の
２、３、４ビツト誤りの検出、さらに、２ブロツ
クにわたる８ビツトバースト誤りの検出が可能で
あることが説明された。 次に、第３図に示したＨマトリクスを用いた実
施例について説明する。誤り訂正回路の全体構成
図は第４図と同一である。 ただし、CPUからの書込みデータおよびCPU
への読出しデータが32ビツトである点、チエツク
ビツトが７ビツトである点、チエツクビツト発生
回路４等の具体的構成等の点で相違がある。 第１３図は、第３図のＨマトリクスを用いたと
きのチエツクビツト発生回路４の一部を示す図で
ある。図中の各ゲートは、排他オアゲートであ
る。C0ビツトの生成は、第３図のＨマトリクス
中の第１行においてD35ビツトを除く“１”と記
した位置のデータビツト部１４の排他的論理和
（２を法とする加法）をとることにより行われる。 同様にC1は、第２行のD11ビツトを除く“１”
と記した位置のデータビツト部15ビツトの排他的
論理和をとることにより生成される。C2、…、
C6についても同様である。 次に、第１４図はシンドローム発生回路１０の
一部を示す図である。図中の各ゲートは、排他オ
アゲートである。 S0ビツトの作成は、C0ビツトを作成する時に
除いたD35ビツトをも、排他的論理和の入力とし
た点を除いてC0の作成と全く同様である。これ
は読出したデータ部より新たに生成したチエツク
ビツトと読み出したチエツクビツトの比較を意味
する。 同様にしてＳ１〜Ｓ６を作成し、誤りが無けれ
ばＳ０〜Ｓ６は全零となる。 仮に、第１ビツトであるD01ビツトが誤まつた
とするとその結果、Ｓ０〜Ｓ６は1000011となつ
てＨ−マトリクスの第１列に一致する。 これはエラービツト位置を表わしていることに
なり、第１５図に示したシンドロームデコード回
路１２にＳ０〜Ｓ６が入力されるとEB０１が
“１”となつて、読出しデータレジスタ８の出力
であるMRD01データを反転させることにより、
訂正を行い、MCRD01データを作成する。 第１５図において、７０〜１−７０−３９はそ
れぞれ７入力ゲート回路、７１−１〜７１−３９
はそれぞれ排他オア回路、Ｓ０〜Ｓ６はシンドロ
ーム、MRD０１〜３９はメモリからの読出しデ
ータビツト、MCRD０１〜３９は訂正済のメモ
リ読出しデータビツト、EB０１〜３９はエラー
ビツト、１２，１７はそれぞれ第４図と同一のも
のである。 第１６図はエラー検出回路１３の詳細図であ
り、図中、８０−１〜８０−５，８１，８２はそ
れぞれオアゲート回路、８３はアンドゲート回
路、EB０１〜EB３９はエラービツト、Ｓ０〜Ｓ
６はシンドローム、SEBは１ビツトエラー信号、
MBEは多重ビツトエラー信号である。 第１５図のEB０１〜３９のERROR信号は、
第１６図に示すエラー検出回路に入力されて、39
ビツトの論理和出力が１のとき、即ち第１５図の
デコード回路１２よりデコード出力があつた時に
第１６図のエラー検出回路により１ビツトエラー
と判定できる。 次に、仮にＨマトリクス上でＤ０１とＤ０２ビ
ツトが同時に誤まるとＳ０〜Ｓ６は1010000とな
つて偶数個の“１”を有するシンドロームとな
る。 これは奇数ベクトル列より構成されるＨマトリ
クスのどの列ベクトルとも一致しないし、全零と
もならない。従つてシンドロームデコード回路１
２によつてデコードされることがないため第１６
図においてSBEが“０”となつて、かつ、
ERRORが“１”であるためMBE＝“１”となつ
て訂正不可の２ビツト誤りが検出できる。 次に、仮にＨマトリクス上でD01、D02、D03
ビツトが同時に誤まるとＳ０〜Ｓ６は1110110と
なつて奇数個の“１”を有するシンドロームとな
るが、Ｈマトリクス上のどの列とも一致しない。 このために、シンドロームデコード回路１２の
出力は“０”となつて、かつ、MBE＝“１”とな
り、訂正不可の３ビツト誤りが検出できる。 次に、４ビツト誤りにおいてもシンドロームの
１の数が偶数となつて２ビツト誤りと同様に
MEB＝１となる。 次に、仮にD01〜04とD33〜D36の２つのブロ
ツクにわたる８ビツトが同時に誤まると、シンド
ロームＳ０〜Ｓ６は1110111であり、偶数個の１
を有するシンドロームとなり全零ベクトルとはな
らない。従つてERROR＝１となり８ビツトのバ
ースト誤りが検出可能となる。他の２つの任意の
ブロツクにわたる８ビツトバースト誤りについて
も同様であることが検証されている。 このようにして、１ビツト誤りの訂正、２ビツ
ト誤りの検出、４ビツトよりなるブロツク内の
２、３、４ビツト誤りの検出、さらに、２ブロツ
クにわたる８ビツトバースト誤りの検出が可能で
あることが説明された。 (f) 発明の効果 本発明の誤り訂正・検出装置によれば、従来技
術に比べ冗長ビツト長を増加させることなく、従
来技術では不可能であつた２ブロツクにわたる８
ビツトバースト誤りの検出も可能となるので、誤
り検出能力をより一層高めることができる。 ４ビツト構成のメモリチツプにより構成された
記憶装置において、２チツプの故障、または２チ
ツプごとに設けられた共通回路の故障による８ビ
ツトバースト誤りの存在が検出されるので、記憶
装置のデータインテグリテイとハードウエアの信
頼度がより一層向上する。さらに、１ビツト、２
ビツト、または４ビツト構成のメモリチツプを用
い、８ビツトを単位とするメモリモジユールを記
憶装置の構成部品とする場合においても、該メモ
リモジユール内のバースト誤りや、２つの該メモ
リモジユールにわたる８ビツトバースト誤りも検
出することができるから、データのインテグリテ
イの確保と信頼度の向上に極めて有用である。 上述の本発明の誤り訂正・検出装置は、従来技
術と全く同一の金物量、符号化・復号化時間、信
頼度、コストで実現できるというすぐれた利点を
有する。さらに、既存の記憶装置を、より一層高
集積化されたメモリ素子で置換することによりコ
スト・パフオーマンスの改良を図ろうとする場
合、たとえば、64K語×１ビツト構成の64Kビツ
トメモリ素子で構成された記憶装置を256Kビツ
トのメモリ素子で置換しようとする場合に、
256K語×１ビツト構成のメモリ素子で置換える
と、SEC−DED符号による誤り訂正・検出装置
の使用は継続できるものの、記憶装置の最小容
量、増設容量の増大をまねくとともに、容量当り
のインタリーブ数の減少のため改良型記憶装置の
性能の低下となるという欠点がある。 一方、64K語×４ビツト構成のメモリ素子で置
換すると、最小容量、増設容量は既存記憶装置と
同一に保つことができるが、SEC−DED符号に
よる既存の誤り訂正・検出装置は、すでに述べた
ようにデータのインテグリテイと信頼度の確保の
観点より継続使用できない。かかる場合に、本発
明の誤り訂正・検出装置を用いれば、64K語×４
ビツト構成のメモリ素子に対しても、この改良に
伴う誤り訂正・検出装置の構成、時間仕様の手直
しなく同一の誤り訂正・検出装置により充分なデ
ータインテグリテイの保証と信頼度の確保が図れ
るという利点が享受できる。
されるＨマトリクス であつて、 (i) 全零ベクトルはない、 (ii) 列ベクトルは互いに異なる、 (iii) １を１個だけ含む列ベクトル７個を含む、 (iv) 列ベクトルは１を奇数個含む列ベクトルであ
る、 (v) ブロツクｉ内の４つの列ベクトルから３つの
列ベクトルを選ぶすべての組合せについて、お
よび３つの列ベクトルからなる１つのブロツク
について、３つの列ベクトルからビツト対応の
２を法とする加法により生成される１つの列ベ
クトルhAが式（300）のＨマトリクスの列ベク
トルと一致しない、 即ち、 ここで、 ｉ＝１、２、…、10；ｊ＝１、２、…、４； ｐ＝１、２、…、10 （ｋ、ｌ、ｍ）＝（２、３、４）、（１、３、
４）、（１、２、４）、（１、２、３） (vi) ブロツクｉ内の４つの列ベクトルからビツト
対応の２を法とする加法により生成される１つ
の列ベクトルhBが全零ベクトルでない、 即ち、 ここで、ｉ＝１、２、…、９ (vii) ２つのブロツクｐ、ｑからなる８個の列ベク
トルからビツト対応の２を法とする加法により
生成される１つの列ベクトルhCが全零ベクトル
でない、 即ち、 ここで、ｐ、ｑ＝１、２、…、９；ｐ≠ｑ を満たすように構成されたＨマトリクスＨに従つ
て32ビツトの情報ビツトから７ビツトの冗長ビツ
トを生成する手段と、該冗長ビツトと情報ビツト
とより成る39ビツトの符号語を記憶装置に書き込
む手段と、該記憶装置より該符号語を読み出す手
段と、該39ビツトの符号語より上記Ｈマトリクス
に従つて７ビツトのシンドロームを生成する手段
と、該シンドロームより１ビツト誤りのビツト位
置を表示する39ビツトのエラービツト信号を生成
するシンドローム解読手段と、該エラービツト信
号により上記39ビツトの符号語の１ビツト誤りを
訂正する手段と、上記エラービツト信号のすべて
の論理和と上記７ビツトのシンドロームとより２
ビツト誤り、単一４ビツトブロツク誤り、および
２ブロツク内の８ビツトバースト誤りの存在を判
別する手段を含んで成る誤り訂正・検出装置によ
つて達成される。 (e) 発明の実施例 本発明による符号構成論と誤り訂正・検出装置
を順次説明する。 まず、符号のパラメータを以下の通り定義し、
符号論についての一般的説明を行なう。 ｂ＝１ブロツク内のビツト数 ｒ＝１符号語内のブロツク数 ｎ＝１符号語内のビツト数 ｃ＝１符号語内のチエツク（冗長）ビツト数 ｋ＝１符号語内の情報ビツト数 従つて、 ｎ＝br＝ｃ＋ｋ よく知られているように、線型２進誤り訂正符
号はパリテイチツクマトリクスＨにより一意に記
述することができる。パリテイチエツクマトリク
スＨは、０と１を元とするｃ行ｎ列のマトリクス で与えられる。式(1)のＨマトリクスが、冗長度を
付加する規則すなわち文法を定めるわけであり、
行数はチエツクビツト数に、列数は符号長に一致
する。 ここで、符号語をＴ＝Ｔ（t1、t2、…、to）とす
れば、 HT〓＝０ ……(2) であり、これが符号化の規則を与える式である。
なお、τは転置である。 また、被検査符号語をＲ＝Ｒ（r1、r2、…、ro）、
誤りパタン位置をＥ＝Ｅ（e1、e2、…、eo）とす
れば、 Ｒ＝ＴＥ ……(3) ＝（t1e1、…、toeo）、 シンドロームＳは、式(2)より Ｓ＝HR〓＝Ｈ（ＴＥ）〓＝HE〓 ……(4) で与えられ、Ｓ＝０なら誤りが生じないことを、
Ｓ≠０なら誤りが生じていることが検出できる。
また、式(4)を解くことによりＴ＝ＲＥより誤り
が訂正される。たとえば、１ビツトの誤りについ
ては誤りビツト位置ｉに対して、シンドロームＳ
は、式(1)に示したＨマトリクスの第ｉ列で与えら
れる。これが復号化の規制である。 さて、実施例による符号のＨマトリクスは次の
通りに構成される。 まず、実施例のＨマトリクスの列ベクトルは以
下の条件(i)〜(vii)を満たす必要がある。 条件(i) 全零ベクトルはない。 (ii) すべての列ベクトルは互いに異なる。 (iii) １を１個だけ含む列ベクトルをＣ個だけ
含む。 (iv) 各々の列ベクトルは１を奇数個含む。 (v) 任意のブロツク内の４つの列ベクトルか
ら３つの列ベクトルを選ぶすべての組合せ
について、３つの列ベクトルからビツト対
応の２を法とする加法により生成される１
つの列ベクトルがＨマトリクスの列ベクト
ルと一致しない。 (vi) 任意のブロツク内の４つの列ベクトルに
ついて、４つの列ベクトルからビツト対応
の２を法とする加法により生成される１つ
の列ベクトルが全零ベクトルでない。 (vii) 任意の２つのブロツクからなる８つの列
ベクトルについて、８つの列ベクトルから
ビツト対応の２を法とする加法により生成
される１つの列ベクトルが全零ベクトルで
ない。 条件(i)(ii)(iii)(iv)により、前述のM.Y.Hsiaoによ
つて開示された技術によつて、SEC−DED符号
が保証される。１を奇数個含む列ベクトルを奇数
個（または偶数個）２を法とする加法を施すと常
に１を奇数個（または０を含む偶数個）含む列ベ
クトルが生成されるので、条件(v)により、ブロツ
ク内の３ビツト誤りの検出が、条件(vi)により、ブ
ロツク内の４ビツト誤りの検出が可能となる。さ
らに条件(vii)により２つのブロツクにまたがる８ビ
ツトバースト誤りの検出が可能となる。 では、条件(i)〜(vii)を満たす列ベクトル群をどの
ように決定すればよいかを次に述べる。列ベクト
ルの内の１の数が奇数である列ベクトル（奇数重
み列ベクトル）の数は、 〓 〓j=1 c Cj（λ＝Ｃを越えない最大奇数） ……(5) だけ存在する。 Ｃ＝８の場合は、 8C1＝８ ……(6) 8C3＝56 ……(7) 8C5＝56 ……(8) 8C7＝８ ……(9) また、Ｃ＝７の場合は、 7C1＝７ ……(10) 7C3＝35 ……(11) 7C5＝21 ……(12) 通りの奇数重み列ベクトルが存在する。 条件(i)(ii)(iii)(iv)のためには上述の列ベクトルは
い
ずれでも採用できるが、チエツクビツト、シンド
ロームの生成のための時間、金物量、故障率の極
小化の観点より、Ｈマトリクスの１の数の最小の
もの程よい。この意味から 8C1、 8C3、 8C5の順
に72個（または、 7C1、 7C3の順に39個）の奇数
重み列ベクトルを採用していくのが実際的であ
る。 次に、上述のようにして得られたＨマトリクス
を初期Ｈマトリクスとして、条件(v)、(vi)、(vii)を満
足するか否かを検証し、満足しない場合は、他の
ブロツクおよび／または列の列ベクトルと交換
（swapping）を行なう。条件(v)、(vi)、(vii)が満足さ
れるまで列ベクトルの交換をつづける。上述の試
行プロセスは計算機によりシミユレートするのが
最も効率的である。 以上のようにして得られた実施例による符号の
Ｈマトリクスの一例を第１図、第２図、および第
３図に示す。 第１図は（72、64）SEC−DED−S4BED−
D4UED符号、第２図は（40、32）SEC−DED−
S4BED−D4UED符号、第３図は（39、32）SEC
−DED−S4BED−D4UED符号のＨマトリクス
である。 次に、第１図に示したＨマトリクスを用いた実
施例による実施例の誤り訂正・検出装置を第４図
〜第８図により説明する。 第４図は誤り訂正回路の全体構成図であり、こ
こでは本発明の本質には特に関係はないが、符号
語に訂正可能な誤りが発生した時には該誤りを訂
正した符号語を再書き込みする方式をとつてい
る。 第４図において、１は図示しない中央処理装置
（CPU）からの書込みデータ線（64ビツト）、２
はマルチプレクサ、３は記憶部への書込みデータ
線（64ビツト）、４はチエツクビツト発生回路、
５はチエツクビツトデータ線（８ビツト）、６は
書込みデータレジスタ（書込みデータ＋チエツク
ビツト＝72ビツト）、７はメモリアレイ部、８は
読出しデータレジスタ（読出しデータ＋チエツク
ビツト＝72ビツト）、９は読出しチエツクビツト
線（８ビツト）、１０はシンドローム発生回路、
１１はシンドローム線（８ビツト）、１２はシン
ドロームデコード回路、１３はエラー検出回路、
１４はエラー信号線、１５はデコード信号線、１
６はメモリ読出しデータ線、１７はデータ訂正回
路、１８は訂正済のメモリ読出しデータ線、１９
はメモリ読出／書込制御回路である。 第４図の記憶装置を使用する装置（CPU）に
より送出される書込みデータ（64ビツト）はマル
チプレクサ２を通つて後述のチエツクビツト発生
回路４に送られて、チエツクビツトC0〜C7（８ビ
ツト）が生成される。このチエツクビツトと書込
みデータを合わせることにより、72ビツトの符号
語を生成し、書込みデータレジスタ６を経由して
メモリアレイ部７に書込む。これが書込み動作で
ある。 次に読出し動作時には格納されていた符号語で
ある72ビツトが読み出されて読出しデータレジス
タ８に取り込まれる。この符号語中のデータ部、
及びチエツクビツト部は後述のシンドローム発生
回路１０に送出され、データ訂正回路１７にはデ
ータ部のみを送出すればよい。シンドローム発生
回路１０においては、書込み時チエツクビツト発
生回路４でチエツクビツトを生成した時と同様
に、データ部よりチエツクビツト（８ビツト）を
作成し、この結果と読み出したチエツクビツト
（８ビツト）との比較を行い、この結果がシンド
ロームＳ０〜Ｓ７（８ビツト）となる。比較の結
果、シンドロームの各ビツトがすべて零となれば
誤りがないことが、またいずれか１ビツト以上１
になつていれば誤りがあることが検出できる。 このシンドローム（８ビツト）はシンドローム
デコード回路１２に送出される。シンドロームデ
コード回路１２において、Ｓ０〜Ｓ７をデコーダ
に入力して１ビツト誤りであれば、このデコーダ
の出力が誤りビツト位置を示す。この出力をデー
タ訂正回路１７に送出して、先に送出されていた
読出しデータレジスタ８の出力である読出しデー
タの誤りビツトを反転させて訂正する。 訂正されたデータ部は一方はCPUへ送出され、
他方は再書込みのためにマルチプレクサ２に戻さ
れる。 一方、シンドロームデコード回路１２のデコー
ドが出来たか否かの信号とＳ０〜Ｓ７の信号は後
述のエラー検出回路１３に送出されて、誤りの訂
正可否判定を行い、この結果をCPUに送出する
と共に記憶装置では、１ビツト誤りが発生した時
には、ここでは記していない再書込み回路の制御
により訂正された符号語をメモリアレイ部７に再
書込みする。 尚、チエツクビツトの１ビツト誤りは再書込み
時に正常なデータより再度生成されるため、特に
ここでは訂正を必要としない。 次に第５図は、チエツクビツト発生回路４の一
部を示す図である。図中の各ゲートは排他オアゲ
ートである。C0ビツトの生成は、第１図のＨマ
トリクス中の第１行においてD07ビツトを除く
“１”と記した位置のデータビツト部26ビツトの
排他的論理和（２を法とする加法）をとることに
より行われる。 同様にC1は、第２行のD69ビツトを除く“１”
と記した位置のデータビツト部26ビツトの排他的
論理和をとることにより生成される。C2、…、
C7についても同様である。 次に第６図は、シンドローム発生回路１０の一
部を示す図である。図中の各ゲートは排他オアゲ
ートである。 S0ビツトの作成は、C0ビツトを作成する時に
除いたD07ビツトをも、排他的論理和の入力とし
た点を除いてC0の作成と全く同様である。これ
は読み出したデータ部より新たに生成したチエツ
クビツトと読み出したチエツクビツトの比較を意
味する。同様にしてＳ１〜Ｓ７を作成し、誤りが
なければＳ０〜Ｓ７は全零となる。 仮に第１ビツトであるD01ビツトが誤まつたと
するとその結果、Ｓ０〜Ｓ７は10100100となつて
Ｈ−マトリクスの第１列に一致する。 これはエラービツト位置を表わしていることに
なり、第７図に示したシンドロームデコード回路
１２にＳ０〜Ｓ７が入力されるとEB０１が“１”
となつて、読出しデータレジスタ８の出力である
MRD01データを反転させることにより、訂正を
行いMCRD01データを作成する。 第７図において、３０−１〜３−７２はそれぞ
れ８入力ゲート回路、３１−１〜３１−７２はそ
れぞれ排他オア回路、Ｓ０〜Ｓ７はシンドロー
ム、MRD０１〜７２はメモリからの読出しデー
タビツト、MCRD０１〜７２は訂正済のメモリ
読出しデータビツト、EB０１〜７２はエラービ
ツト、１２，１７はそれぞれ第４図と同一のもの
である。 第８図は、エラー検出回路１３の詳細図であ
り、図中、４０−１〜４０−９，４１，４２はそ
れぞれオアゲート回路、４３はアンドゲート回
路、EB０１〜EB７２はエラービツト、Ｓ０〜Ｓ
７はシンドローム、SBEは１ビツトエラー信号、
MBEは多重ビツトエラー信号である。 第７図のEB０１〜７２のエラー信号は、第８
図に示すエラー検出回路に入力されて、７２ビツ
トの論理和出力が１のとき、即ち第７図のデコー
ド回路１２よりデコード出力があつた時に第８図
のエラー検出回路により１ビツトエラーと判定で
きる。 次に、仮にＨマトリクス上でD01とD02ビツト
が同時に誤まるとＳ０〜Ｓ７は11100001となつて
偶数個の“１”を有するシンドロームとなる。 これは奇数ベクトル列より構成されるＨマトリ
クスのどの列ベクトルとも一致しないし、全零と
もならない。従つて、シンドロームデコード回路
１２によつてデコードされることがないため第８
図においてSBEが“０”となつて、かつ、
ERRORが“１”であるためMBE＝“１”となつ
て訂正不可の２ビツト誤りが検出できる。 次に、仮にＨマトリクス上で、D01、D02、
D03ビツトが同時に誤まるとＳ０〜Ｓ７は
10101011となつて奇数個の“１”を有するシンド
ロームとなるが、Ｈマトリクス上のどの列とも一
致しない。 このために、シンドロームデコード回路１２の
出力は、“０”となつて、かつMBE＝“１”とな
り、訂正不可の３ビツト誤りが検出できる。 次に、４ビツト誤りにおいてもシンドロームの
１の数が偶数となつて２ビツト誤りと同様に
MBE＝１となる。 次に、仮にD01〜04とD69〜72の２つのブロツ
クにわたる８ビツトが同時に誤ると、シンドロー
ムＳ０〜Ｓ７は01101010であり、偶数個の１を有
するシンドロームとなり全零ベクトルとはならな
い。従つてERROR＝１となり８ビツトのバース
ト誤りが検出可能となる。他の２つの任意のブロ
ツクにわたる８ビツトバースト誤りについても同
様であることが検証されている。 このようにして、１ビツト誤りの訂正、２ビツ
ト誤りの検出、４ビツトよりなる同一ブロツク内
の２、３、４ビツト誤りの検出、さらに、２ブロ
ツクにわたる８ビツトバースト誤りの検出が可能
であることが説明された。 次に、第２図に示したＨマトリクスを用いた実
施例について説明する。誤り訂正回路の全体構成
図は第４図と同一である。 ただし、CPUからの書込みデータおよびCPU
への読出しデータが32ビツトである点、チエツク
ビツト発生回路４等の具体的構成等の点で相違が
ある。 第９図は、第２図のＨマトリクスを用いたとき
のチエツクビツト発生回路４の一部を示す図であ
る。図中の各ゲートは排他オアゲートである。
C0ビツトの生成は、第２図のＨマトリクス中の
第１行においてC01ビツトを除く“１”と記した
位置のデータビツト部12ビツトの排他的論理和
（２を法とする加法）をとることにより行われる。 同様にC1は、第２行のC02ビツトを除く“１”
と記した位置のデータビツト部12ビツトの排他的
論理和をとることにより生成される。C2、…、
C7についても同様である。 次に第１０は、シンドローム発生回路１０の一
部を示す図である。図中の各ゲートは排他オアゲ
ートである。 S0ビツトの作成は、C0ビツトを作成する時に
除いたC01ビツトをも、排他的論理和の入力とし
た点を除いてC0の作成と全く同様である。これ
は読み出したデータ部より新たに生成したチエツ
クビツトと読み出したチエツクビツトの比較を意
味する。同様にしてＳ１〜Ｓ７を作成し、誤りが
無ければＳ０〜Ｓ７は全零となる。 仮に第１ビツトであるD01ビツトが誤まつたと
するとその結果、Ｓ０〜Ｓ７は00100110となつて
Ｈ−マトリクスの第１列に一致する。 これはエラービツト位置を表わしていることに
なり、第１１図に示したシンドロームデコード回
路１２にＳ０〜Ｓ７が入力されるとEB０１が
“１”となつて、読出しデータレジスタ８の出力
であるMRD01データを反転させることにより、
訂正を行いMCRD01データを作成する。 第１１図において、５０−１〜５０−４０はそ
れぞれ８入力ゲート回路、５１−１〜５１−４０
はそれぞれ排他オア回路、Ｓ０〜Ｓ７はシンドロ
ーム、MRD０１〜MRDC８はメモリからの読出
しデータビツト、MCRD０１〜MCRDC０８は
訂正済のメモリ読出しデータビツト、EB０１〜
４０はエラービツト、１２，１７はそれぞれ第４
図と同一のものである。 第１２図はエラー検出回路１３の詳細図であ
り、図中、６０−１〜６０−５，６１，６２はそ
れぞれオアゲート回路、６３はアンドゲート回
路、EB０１〜EB４０はエラービツト、Ｓ０〜Ｓ
７はシンドローム、SBEは１ビツトエラー信号、
MBEは多重ビツトエラー信号である。 第１１図のEB０１〜４０のERROR信号は、
第１２図に示すエラー検出回路に入力されて、40
ビツトの論理和出力が１のとき、即ち第１１図の
デコード回路１２よりデコード出力があつた時に
第１２図のエラー検出回路により１ビツトエラー
と判定できる。 次に、仮にＨマトリクス上でD01とD02ビツト
が同時に誤まるとＳ０〜Ｓ７は01110010となつて
偶数個の“１”を有するシンドロームとなる。 これは奇数ベクトル列より構成されるＨマトリ
クスのどの列ベクトルとも一致しないし、全零と
もならない。従つてシンドロームデコード回路１
２によつてデコードされることがないため第１２
図においてSBEが“０”となつて、かつ、
ERRORが“１”であるためMBE＝“１”となつ
て訂正不可の２ビツト誤りが検出できる。 次に、仮にＨマトリクス上でD01、D02、D03
ビツトが同時に誤まるとＳ０〜Ｓ７は、01011011
となつて奇数個の“１”を有するシンドロームと
なるが、Ｈマトリクス上のどの列とも一致しな
い。 このために、シンドロームデコード回路１２の
出力は“０”となつて、かつ、MBE＝“１”とな
り、訂正不可の３ビツト誤りが検出できる。 次に、４ビツト誤りにおいてもシンドロームの
１の数が偶数となつて２ビツト誤りと同様に
MBE＝１となる。 次に、仮にD01〜04とC05〜C08の２つのブロ
ツクにわたる８ビツトが同時に誤ると、シンドロ
ームＳ０〜Ｓ７は11011110であり、偶数個の１を
有するシンドロームとなり全零ベクトルとはなら
ない。従つてERROR＝１となり８ビツトのバー
スト誤りが検出可能となる。他の２つの任意のブ
ロツクにわたる８ビツトバースト誤りについても
同様であることが検証されている。 このようにして、１ビツト誤りの訂正、２ビツ
ト誤りの検出、４ビツトよりなるブロツク内の
２、３、４ビツト誤りの検出、さらに、２ブロツ
クにわたる８ビツトバースト誤りの検出が可能で
あることが説明された。 次に、第３図に示したＨマトリクスを用いた実
施例について説明する。誤り訂正回路の全体構成
図は第４図と同一である。 ただし、CPUからの書込みデータおよびCPU
への読出しデータが32ビツトである点、チエツク
ビツトが７ビツトである点、チエツクビツト発生
回路４等の具体的構成等の点で相違がある。 第１３図は、第３図のＨマトリクスを用いたと
きのチエツクビツト発生回路４の一部を示す図で
ある。図中の各ゲートは、排他オアゲートであ
る。C0ビツトの生成は、第３図のＨマトリクス
中の第１行においてD35ビツトを除く“１”と記
した位置のデータビツト部１４の排他的論理和
（２を法とする加法）をとることにより行われる。 同様にC1は、第２行のD11ビツトを除く“１”
と記した位置のデータビツト部15ビツトの排他的
論理和をとることにより生成される。C2、…、
C6についても同様である。 次に、第１４図はシンドローム発生回路１０の
一部を示す図である。図中の各ゲートは、排他オ
アゲートである。 S0ビツトの作成は、C0ビツトを作成する時に
除いたD35ビツトをも、排他的論理和の入力とし
た点を除いてC0の作成と全く同様である。これ
は読出したデータ部より新たに生成したチエツク
ビツトと読み出したチエツクビツトの比較を意味
する。 同様にしてＳ１〜Ｓ６を作成し、誤りが無けれ
ばＳ０〜Ｓ６は全零となる。 仮に、第１ビツトであるD01ビツトが誤まつた
とするとその結果、Ｓ０〜Ｓ６は1000011となつ
てＨ−マトリクスの第１列に一致する。 これはエラービツト位置を表わしていることに
なり、第１５図に示したシンドロームデコード回
路１２にＳ０〜Ｓ６が入力されるとEB０１が
“１”となつて、読出しデータレジスタ８の出力
であるMRD01データを反転させることにより、
訂正を行い、MCRD01データを作成する。 第１５図において、７０〜１−７０−３９はそ
れぞれ７入力ゲート回路、７１−１〜７１−３９
はそれぞれ排他オア回路、Ｓ０〜Ｓ６はシンドロ
ーム、MRD０１〜３９はメモリからの読出しデ
ータビツト、MCRD０１〜３９は訂正済のメモ
リ読出しデータビツト、EB０１〜３９はエラー
ビツト、１２，１７はそれぞれ第４図と同一のも
のである。 第１６図はエラー検出回路１３の詳細図であ
り、図中、８０−１〜８０−５，８１，８２はそ
れぞれオアゲート回路、８３はアンドゲート回
路、EB０１〜EB３９はエラービツト、Ｓ０〜Ｓ
６はシンドローム、SEBは１ビツトエラー信号、
MBEは多重ビツトエラー信号である。 第１５図のEB０１〜３９のERROR信号は、
第１６図に示すエラー検出回路に入力されて、39
ビツトの論理和出力が１のとき、即ち第１５図の
デコード回路１２よりデコード出力があつた時に
第１６図のエラー検出回路により１ビツトエラー
と判定できる。 次に、仮にＨマトリクス上でＤ０１とＤ０２ビ
ツトが同時に誤まるとＳ０〜Ｓ６は1010000とな
つて偶数個の“１”を有するシンドロームとな
る。 これは奇数ベクトル列より構成されるＨマトリ
クスのどの列ベクトルとも一致しないし、全零と
もならない。従つてシンドロームデコード回路１
２によつてデコードされることがないため第１６
図においてSBEが“０”となつて、かつ、
ERRORが“１”であるためMBE＝“１”となつ
て訂正不可の２ビツト誤りが検出できる。 次に、仮にＨマトリクス上でD01、D02、D03
ビツトが同時に誤まるとＳ０〜Ｓ６は1110110と
なつて奇数個の“１”を有するシンドロームとな
るが、Ｈマトリクス上のどの列とも一致しない。 このために、シンドロームデコード回路１２の
出力は“０”となつて、かつ、MBE＝“１”とな
り、訂正不可の３ビツト誤りが検出できる。 次に、４ビツト誤りにおいてもシンドロームの
１の数が偶数となつて２ビツト誤りと同様に
MEB＝１となる。 次に、仮にD01〜04とD33〜D36の２つのブロ
ツクにわたる８ビツトが同時に誤まると、シンド
ロームＳ０〜Ｓ６は1110111であり、偶数個の１
を有するシンドロームとなり全零ベクトルとはな
らない。従つてERROR＝１となり８ビツトのバ
ースト誤りが検出可能となる。他の２つの任意の
ブロツクにわたる８ビツトバースト誤りについて
も同様であることが検証されている。 このようにして、１ビツト誤りの訂正、２ビツ
ト誤りの検出、４ビツトよりなるブロツク内の
２、３、４ビツト誤りの検出、さらに、２ブロツ
クにわたる８ビツトバースト誤りの検出が可能で
あることが説明された。 (f) 発明の効果 本発明の誤り訂正・検出装置によれば、従来技
術に比べ冗長ビツト長を増加させることなく、従
来技術では不可能であつた２ブロツクにわたる８
ビツトバースト誤りの検出も可能となるので、誤
り検出能力をより一層高めることができる。 ４ビツト構成のメモリチツプにより構成された
記憶装置において、２チツプの故障、または２チ
ツプごとに設けられた共通回路の故障による８ビ
ツトバースト誤りの存在が検出されるので、記憶
装置のデータインテグリテイとハードウエアの信
頼度がより一層向上する。さらに、１ビツト、２
ビツト、または４ビツト構成のメモリチツプを用
い、８ビツトを単位とするメモリモジユールを記
憶装置の構成部品とする場合においても、該メモ
リモジユール内のバースト誤りや、２つの該メモ
リモジユールにわたる８ビツトバースト誤りも検
出することができるから、データのインテグリテ
イの確保と信頼度の向上に極めて有用である。 上述の本発明の誤り訂正・検出装置は、従来技
術と全く同一の金物量、符号化・復号化時間、信
頼度、コストで実現できるというすぐれた利点を
有する。さらに、既存の記憶装置を、より一層高
集積化されたメモリ素子で置換することによりコ
スト・パフオーマンスの改良を図ろうとする場
合、たとえば、64K語×１ビツト構成の64Kビツ
トメモリ素子で構成された記憶装置を256Kビツ
トのメモリ素子で置換しようとする場合に、
256K語×１ビツト構成のメモリ素子で置換える
と、SEC−DED符号による誤り訂正・検出装置
の使用は継続できるものの、記憶装置の最小容
量、増設容量の増大をまねくとともに、容量当り
のインタリーブ数の減少のため改良型記憶装置の
性能の低下となるという欠点がある。 一方、64K語×４ビツト構成のメモリ素子で置
換すると、最小容量、増設容量は既存記憶装置と
同一に保つことができるが、SEC−DED符号に
よる既存の誤り訂正・検出装置は、すでに述べた
ようにデータのインテグリテイと信頼度の確保の
観点より継続使用できない。かかる場合に、本発
明の誤り訂正・検出装置を用いれば、64K語×４
ビツト構成のメモリ素子に対しても、この改良に
伴う誤り訂正・検出装置の構成、時間仕様の手直
しなく同一の誤り訂正・検出装置により充分なデ
ータインテグリテイの保証と信頼度の確保が図れ
るという利点が享受できる。
第１図〜第３図は本発明による実施例のＨマト
リクスの構成例を示す図、第４図は実施例の誤り
訂正回路の全体構成図、第５図は第１図図示のＨ
マトリクスを使用したときのチエツクビツト発生
回路の構成の一部分を示す図、第６図は第１図図
示のＨマトリクスを使用したときのシンドローム
発生回路の構成の一部分を示す図、第７図は第１
図図示のＨマトリクスを使用したときのシンドロ
ームデコード回路およびデータ訂正回路の構成の
一部分を示す図、第８図は第１図図示のＨマトリ
クスを使用したときのエラー検出回路の構成の一
部分を示す図、第９図は第２図図示のＨマトリク
スを使用したときのチエツクビツト発生回路の構
成の一部分を示す図、第１０図は第２図図示のＨ
マトリクスを使用したときのシンドローム発生回
路の構成の一部分を示す図、第１１図は第２図図
示のＨマトリクスを使用したときのシンドローム
デコード回路およびデータ訂正回路の構成の一部
分を示す図、第１２図は第２図図示のＨマトリク
スを使用したときのエラー検出回路の構成の一部
分を示す図、第１３図は第３図図示のＨマトリク
スを使用したときのチエツクビツト発生回路の構
成の一部分を示す図、第１４図は第３図図示のＨ
マトリクスを使用したときのシンドローム発生回
路の構成の一部分を示す図、第１５図は第３図図
示のＨマトリクスを使用したときのシンドローム
デコード回路およびデータ訂正回路の構成の一部
分を示す図、第１６図は第３図図示のＨマトリク
スを使用したときのエラー検出回路の構成の一部
分を示す図である。
リクスの構成例を示す図、第４図は実施例の誤り
訂正回路の全体構成図、第５図は第１図図示のＨ
マトリクスを使用したときのチエツクビツト発生
回路の構成の一部分を示す図、第６図は第１図図
示のＨマトリクスを使用したときのシンドローム
発生回路の構成の一部分を示す図、第７図は第１
図図示のＨマトリクスを使用したときのシンドロ
ームデコード回路およびデータ訂正回路の構成の
一部分を示す図、第８図は第１図図示のＨマトリ
クスを使用したときのエラー検出回路の構成の一
部分を示す図、第９図は第２図図示のＨマトリク
スを使用したときのチエツクビツト発生回路の構
成の一部分を示す図、第１０図は第２図図示のＨ
マトリクスを使用したときのシンドローム発生回
路の構成の一部分を示す図、第１１図は第２図図
示のＨマトリクスを使用したときのシンドローム
デコード回路およびデータ訂正回路の構成の一部
分を示す図、第１２図は第２図図示のＨマトリク
スを使用したときのエラー検出回路の構成の一部
分を示す図、第１３図は第３図図示のＨマトリク
スを使用したときのチエツクビツト発生回路の構
成の一部分を示す図、第１４図は第３図図示のＨ
マトリクスを使用したときのシンドローム発生回
路の構成の一部分を示す図、第１５図は第３図図
示のＨマトリクスを使用したときのシンドローム
デコード回路およびデータ訂正回路の構成の一部
分を示す図、第１６図は第３図図示のＨマトリク
スを使用したときのエラー検出回路の構成の一部
分を示す図である。
Claims (1)
- 【特許請求の範囲】 １ ０と１を元とし、 列ベクトル【式】ｉ＝１、２、…、18； ｊ＝１、２、…、４ ４個よりなるブロツクベクトル18個より構成さ
れるＨマトリクス であつて、 (i) 全零ベクトルはない、 (ii) 列ベクトルは互いに異なる、 (iii) １を１個だけ含む列ベクトル８個を含む、 (iv) 列ベクトルは１を奇数個含む列ベクトルであ
る、 (v) ブロツクｉ内の４つの列ベクトルから３つの
列ベクトルを選ぶすべての組合せについて、３
つの列ベクトルからビツト対応の２を法とする
加法により生成される１つの列ベクトルhAが式
（100）のＨマトリクスの列ベクトルと一致しな
い、 即ち、 ここで、 ｉ＝１、２、…、18；ｊ＝１、２、…、４； ｐ＝１、２、…、18 （ｋ、ｌ、ｍ）＝（２、３、４）、（１、３、
４）、（１、２、４）、（１、２、３） (vi) ブロツクｉ内の４つの列ベクトルからビツト
対応の２を法とする加法により生成される１つ
の列ベクトルhBが全零ベクトルでない、 即ち、 ここで、ｉ＝１、２、…、18 (vii) ２つのブロツクｐ、ｑからなる８個の列ベク
トルからビツト対応の２を法とする加法により
生成される１つの列ベクトルhCが、全零ベクト
ルでない、 即ち、 ここで、ｐ、ｑ＝１、２、…、18；ｐ≠ｑ を満たすように構成されたＨマトリクスＨに従つ
て64ビツトの情報ビツトから８ビツトの冗長ビツ
トを生成する手段と、該冗長ビツトと情報ビツト
とより成る72ビツトの符号語を記憶装置に書き込
む手段と、該記憶装置より該符号語を読み出す手
段と、該72ビツトの符号語より上記Ｈマトリクス
に従つて８ビツトのシンドロームを生成する手段
と、該シンドロームより１ビツト誤りのビツト位
置を表示する72ビツトのエラービツト信号を生成
するシンドローム解読手段と、該エラービツト信
号により上記72ビツトの符号語の１ビツト誤りを
訂正する手段と、上記エラービツト信号のすべて
の論理和と上記８ビツトのシンドロームとより２
ビツト誤り、単一４ビツトブロツク誤り、および
２ブロツク内の８ビツトバースト誤りの存在を判
別する手段を含んで成る誤り訂正・検出装置。 ２ ０と１を元とし、 列ベクトル【式】ｉ＝１、２、…、10；ｊ ＝１、２、…、４ ４個より成るブロツクベクトル10個より構成さ
れるＨマトリクス であつて、 (i) 全零ベクトルはない、 (ii) 列ベクトルは互いに異なる、 (iii) １を１個だけ含む列ベクトル８個を含む、 (iv) 列ベクトルは１を奇数個含む列ベクトルであ
る、 (v) ブロツクｉ内の４つの列ベクトルから３つの
列ベクトルを選ぶすべての組合せについて、３
つの列ベクトルからビツト対応の２を法とする
加法により生成される１つの列ベクトルhAが式
（200）のＨマトリクスの列ベクトルと一致しな
い。 即ち、 ここで、 ｉ＝１、２、…、10；ｊ＝１、２、…、４； ｐ＝１、２、…、10 （ｋ、ｌ、ｍ）＝（２、３、４）、（１、３、
４）、（１、２、４）、（１、２、３） (vi) ブロツクｉ内の４つの列ベクトルからビツト
対応の２を法とする加法により生成される１つ
の列ベクトルhBが全零ベクトルでない、 即ち、 ここで、ｉ＝１、２、…、10 (vii) ２つのブロツクｐ、ｑからなる８個の列ベク
トルからビツト対応の２を法とする加法により
生成される１つの列ベクトルhCが全零ベクトル
でない、 即ち、 ここで、ｐ、ｑ＝１、２、…、10；ｐ≠ｑ を満たすように構成されたＨマトリクスＨに従つ
て32ビツトの情報ビツトから８ビツトの冗長ビツ
トを生成する手段と、該冗長ビツトと情報ビツト
とより成る40ビツトの符号語を記憶装置に書き込
む手段と、該記憶装置より該符号語を読み出す手
段と、該40ビツトの符号語より上記Ｈマトリクス
に従つて８ビツトのシンドロームを生成する手段
と、該シンドロームより１ビツト誤りのビツト位
置を表示する40ビツトのエラービツト信号を生成
するシンドローム解読手段と、該エラービツト信
号により上記40ビツトの符号語の１ビツト誤りを
訂正する手段と、上記エラービツト信号のすべて
の論理和と上記８ビツトのシンドロームとより２
ビツト誤り、単一４ビツトブロツク誤り、および
２ブロツク内の８ビツトバースト誤りの存在を判
別する手段を含んで成る誤り訂正・検出装置。 ３ ０と１を元とし、 列ベクトル【式】ｉ＝１、２、…、９； ｊ＝１、２、…、４ ４個より成るブロツクベクトル９個と、 列ベクトル【式】ｉ＝10；ｊ＝１、２、 ３ ３個より成るブロツクベクトル１個とより構成
されるＨマトリクス であつて、 (i) 全零ベクトルはない、 (ii) 列ベクトルは互いに異なる、 (iii) １を１個だけ含む列ベクトル７個を含む、 (iv) 列ベクトルは１を奇数個含む列ベクトルであ
る、 (v) ブロツクｉ内の４つの列ベクトルから３つの
列ベクトルを選ぶすべての組合せについて、お
よび３つの列ベクトルからなる１つのブロツク
について、３つの列ベクトルからビツト対応の
２を法とする加法により生成される１つの列ベ
クトルhAが式（300）のＨマトリクスの列ベク
トルと一致しない、 即ち、 ここで、 ｉ＝１、２、…、10；ｊ＝１、２、…、４ ｐ＝１、２、…、10 （ｋ、ｌ、ｍ）＝（２、３、４）、（１、３、
４）、（１、２、４）、（１、２、３） (vi) ブロツクｉ内の４つの列ベクトルからビツト
対応の２を法とする加法により生成される１つ
の列ベクトルhBが全零ベクトルでない、 即ち、 ここで、ｉ＝１、２、…、９ (vii) ２つのブロツクｐ、ｑからなる８個の列ベク
トルからビツト対応の２を法とする加法により
生成される１つの列ベクトルhCが全零ベクトル
でない、 即ち、 ここで、ｐ、ｑ＝１、２、…、９；ｐ≠ｑ を満たすように構成されたＨマトリクスＨに従つ
て32ビツトの情報ビツトから７ビツトの冗長ビツ
トを生成する手段と、該冗長ビツトと情報ビツト
とより成る39ビツトの符号語を記憶装置に書き込
む手段と、該記憶装置より該符号語を読み出す手
段と、該39ビツトの符号語より上記Ｈマトリクス
に従つて７ビツトのシンドロームを生成する手段
と、該シンドロームより１ビツト誤りのビツト位
置を表示する39ビツトのエラービツト信号を生成
するシンドローム解読手段と、該エラービツト信
号により上記39ビツトの符号語の１ビツト誤りを
訂正する手段と、上記エラービツト信号のすべて
の論理和と上記７ビツトのシンドロームとより２
ビツト誤り、単一４ビツトブロツク誤り、および
２ブロツク内の８ビツトバースト誤りの存在を判
別する手段を含んで成る誤り訂正・検出装置。
Priority Applications (11)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58250004A JPS60142430A (ja) | 1983-12-28 | 1983-12-28 | 誤り訂正・検出装置 |
| CA000471002A CA1226368A (en) | 1983-12-28 | 1984-12-24 | Error correcting and detecting system |
| AU37138/84A AU550471B2 (en) | 1983-12-28 | 1984-12-27 | Error correction system |
| US06/686,815 US4631725A (en) | 1983-12-28 | 1984-12-27 | Error correcting and detecting system |
| KR1019840008616A KR900001228B1 (ko) | 1983-12-28 | 1984-12-28 | 에러정정 및 검출장치 |
| DE8484402758T DE3483310D1 (de) | 1983-12-28 | 1984-12-28 | Fehlerkorrektur- und detektionssystem. |
| BR8406792A BR8406792A (pt) | 1983-12-28 | 1984-12-28 | Sistema de deteccao e correcao de erros |
| EP84402758A EP0147336B1 (en) | 1983-12-28 | 1984-12-28 | Error correcting and detecting system |
| ES539201A ES8701395A1 (es) | 1983-12-28 | 1984-12-28 | Sistema de deteccion y correccion de errores de una unidad de memoria de procesado de datos. |
| ES550916A ES8706271A1 (es) | 1983-12-28 | 1986-01-15 | Sistema de correccion y deteccion de errores de una unidad de memoria de procesado de datos |
| ES550915A ES8706270A1 (es) | 1983-12-28 | 1986-01-15 | Sistema de correccion y deteccion de errores de una unidad de memoria de proceso de datos |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58250004A JPS60142430A (ja) | 1983-12-28 | 1983-12-28 | 誤り訂正・検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60142430A JPS60142430A (ja) | 1985-07-27 |
| JPS6349245B2 true JPS6349245B2 (ja) | 1988-10-04 |
Family
ID=17201412
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58250004A Granted JPS60142430A (ja) | 1983-12-28 | 1983-12-28 | 誤り訂正・検出装置 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US4631725A (ja) |
| EP (1) | EP0147336B1 (ja) |
| JP (1) | JPS60142430A (ja) |
| KR (1) | KR900001228B1 (ja) |
| AU (1) | AU550471B2 (ja) |
| BR (1) | BR8406792A (ja) |
| CA (1) | CA1226368A (ja) |
| DE (1) | DE3483310D1 (ja) |
| ES (3) | ES8701395A1 (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0697542B2 (ja) * | 1985-05-14 | 1994-11-30 | 松下電器産業株式会社 | インタ−リ−ブ回路 |
| JPS6246357A (ja) * | 1985-08-23 | 1987-02-28 | Hitachi Vlsi Eng Corp | 半導体記憶装置 |
| JPS6250943A (ja) * | 1985-08-30 | 1987-03-05 | Hitachi Ltd | 記憶装置 |
| JPS63236416A (ja) * | 1987-03-25 | 1988-10-03 | Mitsubishi Electric Corp | 符号化復号化方法 |
| US4868829A (en) * | 1987-09-29 | 1989-09-19 | Hewlett-Packard Company | Apparatus useful for correction of single bit errors in the transmission of data |
| US4961192A (en) * | 1988-07-29 | 1990-10-02 | International Business Machines Corporation | Data error detection and correction |
| US5491702A (en) * | 1992-07-22 | 1996-02-13 | Silicon Graphics, Inc. | Apparatus for detecting any single bit error, detecting any two bit error, and detecting any three or four bit error in a group of four bits for a 25- or 64-bit data word |
| US5517511A (en) * | 1992-11-30 | 1996-05-14 | Digital Voice Systems, Inc. | Digital transmission of acoustic signals over a noisy communication channel |
| US5751744A (en) * | 1993-02-01 | 1998-05-12 | Advanced Micro Devices, Inc. | Error detection and correction circuit |
| DE69317766T2 (de) * | 1993-06-10 | 1998-07-30 | Bull Hn Information Syst | Fehlerkorrekturgerät für digitale Daten zur Korrektur von Einfachfehlern (sec), von Doppelfehlern (ded) und Vielfacheinzelbytefehlern (sbd) und zur Korrektur von Einzelbytefehlern ungerader Anzahl (odd sbc) |
| US5657331A (en) * | 1995-03-13 | 1997-08-12 | Samsung Electronics Co., Ltd. | Method and apparatus for the generation of simple burst error correcting cyclic codes for use in burst error trapping decoders |
| JP3234130B2 (ja) * | 1995-05-30 | 2001-12-04 | 三菱電機株式会社 | 誤り訂正符号復号化方法およびこの方法を用いる回路 |
| US6463563B1 (en) | 1999-11-30 | 2002-10-08 | International Business Machines Corporation | Single symbol correction double symbol detection code employing a modular H-matrix |
| KR20010057145A (ko) * | 1999-12-18 | 2001-07-04 | 윤종용 | Ｘｏｒ 코드, 이를 이용한 직렬 연접 부호기 및 복호기 |
| US6675344B1 (en) * | 2000-05-01 | 2004-01-06 | Hewlett-Packard Development Company, L.P. | Multiple ECC schemes to improve bandwidth |
| KR100429528B1 (ko) * | 2002-01-23 | 2004-05-03 | 삼성전자주식회사 | 디지털 통신 방법 및 장치 |
| US7596743B2 (en) | 2005-09-28 | 2009-09-29 | Ati Technologies Inc. | Method and apparatus for error management |
| US8069377B2 (en) * | 2006-06-26 | 2011-11-29 | Micron Technology, Inc. | Integrated circuit having memory array including ECC and column redundancy and method of operating the same |
| US8010864B2 (en) * | 2006-10-26 | 2011-08-30 | Analog Devices, Inc. | Parameter setting with error correction for analog circuits |
| KR101497545B1 (ko) * | 2008-09-12 | 2015-03-03 | 삼성전자주식회사 | 프리 페이지 검출 방법 및 장치와 이를 이용한 에러 정정 코드 디코딩 방법 및 장치 |
| CN112216333B (zh) * | 2020-09-30 | 2024-02-06 | 深圳市宏旺微电子有限公司 | 芯片测试方法及装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3958220A (en) * | 1975-05-30 | 1976-05-18 | International Business Machines Corporation | Enhanced error correction |
| US4107650A (en) * | 1976-08-13 | 1978-08-15 | The Johns Hopkins University | Error correction encoder and decoder |
| JPS5848939B2 (ja) * | 1977-12-23 | 1983-11-01 | 富士通株式会社 | エラ−訂正処理装置 |
| US4168486A (en) * | 1978-06-30 | 1979-09-18 | Burroughs Corporation | Segmented error-correction system |
| CA1161565A (en) * | 1980-06-20 | 1984-01-31 | Yoichiro Sako | Method of error correction |
| JPS58198935A (ja) * | 1982-05-15 | 1983-11-19 | Sony Corp | デ−タ伝送方法 |
| US4569050A (en) * | 1983-01-14 | 1986-02-04 | Honeywell Inc. | Data communication system with fixed weight error correction and detection code |
-
1983
- 1983-12-28 JP JP58250004A patent/JPS60142430A/ja active Granted
-
1984
- 1984-12-24 CA CA000471002A patent/CA1226368A/en not_active Expired
- 1984-12-27 US US06/686,815 patent/US4631725A/en not_active Expired - Lifetime
- 1984-12-27 AU AU37138/84A patent/AU550471B2/en not_active Ceased
- 1984-12-28 KR KR1019840008616A patent/KR900001228B1/ko not_active IP Right Cessation
- 1984-12-28 EP EP84402758A patent/EP0147336B1/en not_active Expired - Lifetime
- 1984-12-28 BR BR8406792A patent/BR8406792A/pt not_active IP Right Cessation
- 1984-12-28 ES ES539201A patent/ES8701395A1/es not_active Expired
- 1984-12-28 DE DE8484402758T patent/DE3483310D1/de not_active Expired - Fee Related
-
1986
- 1986-01-15 ES ES550915A patent/ES8706270A1/es not_active Expired
- 1986-01-15 ES ES550916A patent/ES8706271A1/es not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| ES8706270A1 (es) | 1987-05-16 |
| JPS60142430A (ja) | 1985-07-27 |
| EP0147336B1 (en) | 1990-09-26 |
| KR850004675A (ko) | 1985-07-25 |
| ES8706271A1 (es) | 1987-05-16 |
| ES550916A0 (es) | 1987-05-16 |
| CA1226368A (en) | 1987-09-01 |
| EP0147336A2 (en) | 1985-07-03 |
| ES539201A0 (es) | 1986-11-16 |
| KR900001228B1 (ko) | 1990-03-05 |
| DE3483310D1 (de) | 1990-10-31 |
| US4631725A (en) | 1986-12-23 |
| ES550915A0 (es) | 1987-05-16 |
| EP0147336A3 (en) | 1987-08-26 |
| BR8406792A (pt) | 1985-10-29 |
| AU550471B2 (en) | 1986-03-20 |
| ES8701395A1 (es) | 1986-11-16 |
| AU3713884A (en) | 1985-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6453440B1 (en) | System and method for detecting double-bit errors and for correcting errors due to component failures | |
| US4402045A (en) | Multi-processor computer system | |
| US6018817A (en) | Error correcting code retrofit method and apparatus for multiple memory configurations | |
| JPS6349245B2 (ja) | ||
| US7278085B1 (en) | Simple error-correction codes for data buffers | |
| US6751769B2 (en) | (146,130) error correction code utilizing address information | |
| JP3325914B2 (ja) | データ用誤り訂正検出方法及びコンピュータ・メモリ用 誤り検出回路 | |
| US4817095A (en) | Byte write error code method and apparatus | |
| US4569052A (en) | Coset code generator for computer memory protection | |
| US5768294A (en) | Memory implemented error detection and correction code capable of detecting errors in fetching data from a wrong address | |
| US5856987A (en) | Encoder and decoder for an SEC-DED-S4ED rotational code | |
| JPS5960654A (ja) | エラ−訂正システム | |
| JP2005202957A (ja) | エラー訂正のためのデータの分割 | |
| US20030061558A1 (en) | Double error correcting code system | |
| US5751745A (en) | Memory implemented error detection and correction code with address parity bits | |
| US6393597B1 (en) | Mechanism for decoding linearly-shifted codes to facilitate correction of bit errors due to component failures | |
| US5761221A (en) | Memory implemented error detection and correction code using memory modules | |
| US5535227A (en) | Digital information error correcting apparatus for single error correcting (SEC), double error detecting (DED), single byte error detecting (SBED), and odd numbered single byte error correcting (OSBEC) | |
| US5491702A (en) | Apparatus for detecting any single bit error, detecting any two bit error, and detecting any three or four bit error in a group of four bits for a 25- or 64-bit data word | |
| RU2637426C1 (ru) | Устройство хранения и передачи данных с обнаружением ошибок | |
| RU2297030C2 (ru) | Самокорректирующееся устройство хранения информации | |
| RU2297032C2 (ru) | Самокорректирующееся запоминающее устройство | |
| RU2297034C2 (ru) | Отказоустойчивое устройство хранения информации | |
| RU2297035C2 (ru) | Отказоустойчивое запоминающее устройство | |
| RU175054U1 (ru) | Устройство хранения и передачи данных с обнаружением одиночных и двойных ошибок |