JPS61338U - 復号装置 - Google Patents
復号装置Info
- Publication number
- JPS61338U JPS61338U JP8414184U JP8414184U JPS61338U JP S61338 U JPS61338 U JP S61338U JP 8414184 U JP8414184 U JP 8414184U JP 8414184 U JP8414184 U JP 8414184U JP S61338 U JPS61338 U JP S61338U
- Authority
- JP
- Japan
- Prior art keywords
- amount
- error
- decoding device
- switching
- correction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Error Detection And Correction (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第1図は本考案による復号装置の中で使用されるデコー
ダ部の構成を示すブロック図、第2図は第1図に示すデ
コーダ部におけるアルゴリズムを示すフロー・チャート
、第3図は復号装置の構成を示すブロック図、第4図は
第3図の示す復号装置の中で使用されるデコーダ部の構
成を示すブロック図、第5図は第4図に示すデコーダ部
におけるアルゴリズムを示すフロー・チャート、第6図
はデコーダ部の中のデータRAMの配皺図、第7図はデ
ータRAM中の誤りの分布を示す図である。 1・・・再生デイジタル信号入力、2・・・デコーダ部
、3・・・入出力部、4・・・スピーカ、5・・・1デ
ータRAM, 6・・・検出回路、7. 7A, 7B
・・・訂正回路、8・・・補間回路、9・・・カウンタ
、10・・・切換え回路、11・・・情報シンボル、1
2・・・列のパリティーシンボル、13・・・行のパリ
ティーシンボル。
ダ部の構成を示すブロック図、第2図は第1図に示すデ
コーダ部におけるアルゴリズムを示すフロー・チャート
、第3図は復号装置の構成を示すブロック図、第4図は
第3図の示す復号装置の中で使用されるデコーダ部の構
成を示すブロック図、第5図は第4図に示すデコーダ部
におけるアルゴリズムを示すフロー・チャート、第6図
はデコーダ部の中のデータRAMの配皺図、第7図はデ
ータRAM中の誤りの分布を示す図である。 1・・・再生デイジタル信号入力、2・・・デコーダ部
、3・・・入出力部、4・・・スピーカ、5・・・1デ
ータRAM, 6・・・検出回路、7. 7A, 7B
・・・訂正回路、8・・・補間回路、9・・・カウンタ
、10・・・切換え回路、11・・・情報シンボル、1
2・・・列のパリティーシンボル、13・・・行のパリ
ティーシンボル。
Claims (1)
- 誤り量を検出する検出回路と、その誤り量を把握するカ
ウンタと、能力が異なる少なくとも二つの訂正回路と、
検出された誤り量に応じて上記訂正回路を切り換える切
換え手段とを含み、誤り量に応じて訂正能力に応じた回
路に切り換えることを特徴とする復号装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8414184U JPS61338U (ja) | 1984-06-06 | 1984-06-06 | 復号装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8414184U JPS61338U (ja) | 1984-06-06 | 1984-06-06 | 復号装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61338U true JPS61338U (ja) | 1986-01-06 |
Family
ID=30633389
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8414184U Pending JPS61338U (ja) | 1984-06-06 | 1984-06-06 | 復号装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61338U (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6386162A (ja) * | 1986-09-30 | 1988-04-16 | Canon Inc | フラグ・ストラテジ−設定回路 |
JPS63275225A (ja) * | 1987-05-06 | 1988-11-11 | Seiko Epson Corp | 誤り訂正装置 |
WO1995001008A1 (fr) * | 1993-06-21 | 1995-01-05 | Oki Electric Industry Co., Ltd. | Methode de comptage des erreurs sur les bits et compteur |
JP2008052743A (ja) * | 2006-08-25 | 2008-03-06 | Samsung Electronics Co Ltd | エラー訂正回路、その方法及び前記回路を備える半導体メモリ装置 |
JP2008508632A (ja) * | 2004-08-02 | 2008-03-21 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | データ記憶及び再生装置 |
JP2009537055A (ja) * | 2006-05-12 | 2009-10-22 | アノビット テクノロジーズ リミテッド | 適応能力を有するメモリ素子 |
JP2010092574A (ja) * | 2008-10-12 | 2010-04-22 | Kyoto Software Research Inc | フラッシュファイルシステムの誤り訂正機能 |
JP2010518523A (ja) * | 2007-03-08 | 2010-05-27 | インテル・コーポレーション | 動的ecc符号化率調節方法、装置、およびシステム |
JP2011514609A (ja) * | 2008-02-19 | 2011-05-06 | サムスン エレクトロニクス カンパニー リミテッド | メモリ装置およびメモリデータ読み出し方法 |
JP2011515784A (ja) * | 2008-03-18 | 2011-05-19 | サムスン エレクトロニクス カンパニー リミテッド | 符号化および/または復号化メモリ装置および方法 |
-
1984
- 1984-06-06 JP JP8414184U patent/JPS61338U/ja active Pending
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6386162A (ja) * | 1986-09-30 | 1988-04-16 | Canon Inc | フラグ・ストラテジ−設定回路 |
JPS63275225A (ja) * | 1987-05-06 | 1988-11-11 | Seiko Epson Corp | 誤り訂正装置 |
WO1995001008A1 (fr) * | 1993-06-21 | 1995-01-05 | Oki Electric Industry Co., Ltd. | Methode de comptage des erreurs sur les bits et compteur |
JP2008508632A (ja) * | 2004-08-02 | 2008-03-21 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | データ記憶及び再生装置 |
JP2009537055A (ja) * | 2006-05-12 | 2009-10-22 | アノビット テクノロジーズ リミテッド | 適応能力を有するメモリ素子 |
JP2008052743A (ja) * | 2006-08-25 | 2008-03-06 | Samsung Electronics Co Ltd | エラー訂正回路、その方法及び前記回路を備える半導体メモリ装置 |
JP2010518523A (ja) * | 2007-03-08 | 2010-05-27 | インテル・コーポレーション | 動的ecc符号化率調節方法、装置、およびシステム |
JP2011514609A (ja) * | 2008-02-19 | 2011-05-06 | サムスン エレクトロニクス カンパニー リミテッド | メモリ装置およびメモリデータ読み出し方法 |
JP2011515784A (ja) * | 2008-03-18 | 2011-05-19 | サムスン エレクトロニクス カンパニー リミテッド | 符号化および/または復号化メモリ装置および方法 |
JP2010092574A (ja) * | 2008-10-12 | 2010-04-22 | Kyoto Software Research Inc | フラッシュファイルシステムの誤り訂正機能 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS59145726U (ja) | 情報読取装置におけるサ−ボ装置 | |
JPS61338U (ja) | 復号装置 | |
JPS58131413U (ja) | テ−プデツキ | |
JPS6121057U (ja) | 情報記録装置 | |
JPS59180577U (ja) | 時間軸補正装置 | |
JPS5936017U (ja) | デジタル信号再生装置 | |
JPS58123650U (ja) | 回線走査方式通信制御装置 | |
JPS6133517U (ja) | ミユ−テイング回路 | |
JPS6128154U (ja) | 情報記録再生装置 | |
JPS5869323U (ja) | 誤り訂正装置 | |
JPS62121647U (ja) | ||
JPS5847937U (ja) | 操作キ−の検出装置 | |
JPS6281253U (ja) | ||
JPS6116656U (ja) | 状態変化入力デ−タの収集回路 | |
JPS5940940U (ja) | レジスタのチエツク回路 | |
JPS6031734U (ja) | テ−プレコ−ダの曲間 | |
JPS59118161U (ja) | デイスクレコ−ド再生装置 | |
JPS6114571U (ja) | 画情報読取装置 | |
JPS6085704U (ja) | テ−プレコ−ダ | |
JPS5839723U (ja) | 信号切換回路 | |
JPS5890588U (ja) | 曲間検出装置を備えたテ−プレコ−ダ | |
JPH02119746U (ja) | ||
JPS6370732U (ja) | ||
JPS60159599U (ja) | 記録情報再生装置 | |
JPS59190384U (ja) | 区分装置 |