JP2009537055A - 適応能力を有するメモリ素子 - Google Patents
適応能力を有するメモリ素子 Download PDFInfo
- Publication number
- JP2009537055A JP2009537055A JP2009508668A JP2009508668A JP2009537055A JP 2009537055 A JP2009537055 A JP 2009537055A JP 2009508668 A JP2009508668 A JP 2009508668A JP 2009508668 A JP2009508668 A JP 2009508668A JP 2009537055 A JP2009537055 A JP 2009537055A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- memory cell
- msp
- storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003044 adaptive effect Effects 0.000 title description 7
- 230000015654 memory Effects 0.000 claims abstract description 683
- 238000003860 storage Methods 0.000 claims abstract description 301
- 238000000034 method Methods 0.000 claims abstract description 193
- 230000004044 response Effects 0.000 claims abstract description 37
- 230000008569 process Effects 0.000 claims description 30
- 230000006870 function Effects 0.000 claims description 24
- 238000013500 data storage Methods 0.000 claims description 19
- 238000012937 correction Methods 0.000 claims description 15
- 230000014759 maintenance of location Effects 0.000 claims description 15
- 230000008859 change Effects 0.000 claims description 9
- 238000012795 verification Methods 0.000 claims description 9
- 230000005055 memory storage Effects 0.000 claims description 6
- 230000006835 compression Effects 0.000 claims description 5
- 238000007906 compression Methods 0.000 claims description 5
- 150000004767 nitrides Chemical class 0.000 claims description 3
- 230000008672 reprogramming Effects 0.000 claims description 3
- 238000012546 transfer Methods 0.000 claims description 2
- 238000007726 management method Methods 0.000 description 23
- 238000009826 distribution Methods 0.000 description 12
- 230000007246 mechanism Effects 0.000 description 10
- 239000012634 fragment Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 8
- 238000009499 grossing Methods 0.000 description 6
- 238000012545 processing Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 238000003491 array Methods 0.000 description 4
- 238000007667 floating Methods 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 238000006880 cross-coupling reaction Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 230000003278 mimic effect Effects 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- 238000000638 solvent extraction Methods 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 230000003139 buffering effect Effects 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000013507 mapping Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000005192 partition Methods 0.000 description 2
- 230000009897 systematic effect Effects 0.000 description 2
- LZIAMMQBHJIZAG-UHFFFAOYSA-N 2-[di(propan-2-yl)amino]ethyl carbamimidothioate Chemical compound CC(C)N(C(C)C)CCSC(N)=N LZIAMMQBHJIZAG-UHFFFAOYSA-N 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- 230000003679 aging effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 230000001351 cycling effect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 229920005994 diacetyl cellulose Polymers 0.000 description 1
- 238000004193 electrokinetic chromatography Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 230000001550 time effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5657—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using ferroelectric storage elements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Read Only Memory (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
Abstract
【選択図】 図1
Description
本発明は、米国特許仮出願60/747,106号(2006年5月12日出願)、米国特許仮出願60/822,236号(2006年8月13日出願)、米国特許仮出願60/825,913号(2006年9月17日出願)、米国特許仮出願60/866,071号(2006年11月16日出願)、米国特許仮出願60/866,860号(2006年11月22日出願)、米国特許仮出願60/867,399号(2006年11月28日出願)、米国特許仮出願60/871,838号(2006年12月26日出願)、米国特許仮出願60/882,240号(2006年12月28日出願)、米国特許仮出願60/883,071号(2007年1月2日出願)、米国特許仮出願60/885,987号(2007年1月22日出願)および米国特許仮出願60/889,277号(2007年2月11日出願)の利点を主張し、その開示は本明細書中に参照される。
一般に、単一レベルセル(SLC)素子と称されるメモリ素子では、各メモリセル中に1ビットの情報を記憶する。通常、セルの可能な閾値電圧の領域は、2つの領域に分けられる。2つのうちの1つの領域の電圧値は、「0」ビット値を示し、第2の領域に属する電圧は、「1」ビット値を示す。しばしば、マルチレベルセル(MLC)素子と称される、より密度の高い素子では、メモリセル毎に2つ以上のビットを記憶する。マルチレベルセルでは、閾値電圧の範囲は、2つを上回る領域に分けられ、各領域が1ビットを上回るビットを示す。
図1は、本発明の1実施形態によるメモリシステムを概略的に図示したブロック図である。
図2は、本発明の1実施形態によるメモリセルアレイを概略的に図示した図である。
図3は、本発明の1実施形態によるマルチレベルメモリセルアレイ中の、電圧分布を示したグラフである。
図4は、本発明の1実施形態によるメモリセルアレイ中のセル能力分布を示したグラフである。
図5は、本発明の1実施形態によるメモリセルアレイ中のブロックおよびページ構造を示した図である。
図6〜11は、本発明の実施形態によるメモリ素子の記憶密度を適応的に修正する方法を概略的に示したフローチャートである。
図12は、本発明の1実施形態による、可変能力のメモリ素子中にデータを記憶する方法を概略的に示したフローチャートである。
図13は、本発明の1実施形態による、可変能力のメモリ素子からデータを消去する方法を概略的に示したフローチャートである。
図14〜17は、本発明の1実施形態による、可変能力のメモリ素子中に、固定サイズのデータブロックを記憶する方法を概略的に示した図である。
フラッシュメモリなどのアナログメモリセルアレイの達成可能な記憶能力は、経時変化する。多くの場合、メモリセルアレイの達成可能な能力は、プログラミングおよび消去動作を繰り返すことにより、経時及びその他の効果により、時間の経過に応じて低減する。この能力の変化は、アレイ中のセル毎に異なる。一方、通常、メモリ素子は特定の信頼性レベルで特定の能力を提供する仕様が定められ、かつ特定のデータ保持期間の間、この仕様に合うように定められている。
システム記述
メモリアレイ構造および歪みのメカニズム
歪みと能力とのトレードオフ
メモリセルアレイに渡るセル能力の変化
適応密度割り当て方法
P&Vにより支援された密度割り当て
決定に向けた密度割り当て
プログラムされたデータの信頼性に基づいて、密度を適応させる
記憶構成の有限セット
通常、管理ユニット76中の記憶構成テーブルは、予設定されたセットから選ばれたあるデフォルトの記憶構成により初期化される。あるページを書き込む際に、MSP52は、このページの記憶構成により特定されたECCおよびレベルの数を用いて、データを符号化し、マッピングする(ページプログラミング工程214)。
上述したように、特定のメモリセル32中の歪みレベルは、セルが経験したプログラミングおよび消去動作の履歴に依存しうる。したがって、MSP52は、通常、より古いセルに対して、より低い記憶密度を有する記憶構成を割り当て、逆も行う。
MSP52は、特定のページ中の漏れ電流を推定する(漏れ推定工程234)。MSPは、記録されたプログラミングおよび消去時間に基づいて、漏れ電流を推定するために、様々な推定器および基準を用いることができる。例えば、漏れ電流は、以下の関数により推定されうる。
MSPは、上の工程234で行った漏れ電流推定を、上の工程238で行った歪み推定と組み合わせ、そのページの能力を推定する(能力推定工程242)。例えば、能力は、以下の関数を用いて推定可能である。
分数のセル毎ビット値を用いた密度の割り当て
可変能力メモリ素子中に、データを記憶および消去する。
可変能力メモリ素子中でのデータ記憶管理
磨耗平滑化の考慮
22 メモリコントローラ
24 メモリ素子
28 メモリ
32 アナログメモリセル
52 メモリ信号プロセッサ
60 信号処理ユニット
76 メモリ管理ユニット
Claims (117)
- 複数のアナログメモリセルを有するメモリ中に、データを記憶させる方法であって、前記方法が、
アナログメモリセルの各達成可能な記憶能力を推定する工程と、
前記推定された達成可能な能力に基づいて、メモリセル中に記憶されるべきデータ量を定義する各記憶構成を、メモリセルに割り当てる工程と、
割り当てられた各記憶構成に基づいて、メモリセル中にデータを記憶する工程と、
メモリがホストシステムに組み込まれ、前記ホストシステム中にデータを記憶させるために用いられた後に、アナログメモリセルの各達成可能な記憶構成を再推定する工程と、
前記再推定された達成可能な能力に応答して、前記記憶構成を修正する工程と
を含む方法。 - データを記憶する工程は、誤り訂正符号(ECC)を用いてデータを符号化する工程と、符号化されたデータを、公称アナログ値セットから選択されたアナログ値に変換する工程と、前記アナログ値を各メモリセルに書き込む工程とを含み、ここで、各記憶構成は、データを記憶するために用いられる、各ECC符号レートおよび公称アナログ値セットのサイズを特定する請求項1に記載の方法。
- データを記憶する工程は、各アナログメモリセル用に、データを公称アナログ値セットから選択されたアナログ値に変換する工程と、前記アナログ値をメモリセルに書き込む工程とを含み、ここで、各記憶構成は、前記アナログメモリセルにデータを記憶するために用いられる、公称アナログ値を特定する請求項1に記載の方法。
- データを記憶する工程は、データをアナログ値に変換する工程と、前記アナログ値を各メモリセルに書き込む工程とを含み、ここで、達成可能な記憶能力を推定する工程は、メモリセル中に書き込まれるアナログ値に影響を与える各歪みレベルを推定する工程と、前記歪みレベルに応答して達成可能な記憶能力を決定する工程とを含む請求項1に記載の方法。
- 歪みレベルを推定する工程は、メモリセルからのアナログ値を読み取る工程と、メモリセルから読み取られたアナログ値に基づいて歪みレベルを推定する工程とを含む請求項1〜4のいずれかに記載の方法。
- 歪みレベルを推定する工程は、メモリセルから読み取られたアナログ値からデータを再構築する工程と、再構築されたデータに基づいて歪みレベルを演算する工程とを含む請求項5に記載の方法。
- 歪みレベルを演算する工程は、メモリセルから読み取られたアナログ値のスカラー関数を合計する工程を含む請求項5に記載の方法。
- スカラー関数を合計する工程は、メモリセルから読み取られたアナログ値と、データに応答してメモリセル中に記憶されたデータの各予測値との差の二乗を合計する工程を含む請求項7に記載の方法。
- 歪みレベルを演算する工程は、メモリセルから読み取られたアナログ値と、データに応答してメモリセル中に記憶されたデータの各予測値との差が所定の値を超えるメモリセルの数を勘定する工程を含む請求項6に記載の方法。
- データを記憶する工程は、メモリセル内にアナログ値を書き込む工程と、反復プログラミングおよび検証(P&V)プロセスを用いて、書き込まれたアナログ値を検証する工程とを含み、ここで、歪みレベルを推定する工程は、P&Vプロセスにより検証されたアナログ値に基づいて、歪みレベルを演算する工程を含む請求項4に記載の方法。
- データを記憶する工程は、メモリセル内にアナログ値を書き込む工程と、プログラミング工程によりアナログ値を反復的に増分する反復プログラミングおよび検証(P&V)プロセスを用いて、書き込まれたアナログ値を検証する工程とを含み、ここで、記憶構成は、反復P&Vプロセスにより用いられるプログラミング工程のサイズを規定する請求項4に記載の方法。
- データを記憶する工程は、誤り訂正符号(ECC)を用いて、メモリセル群中で記憶されるべきデータを符号化する工程と、符号化されたデータを、前記メモリセル群の各アナログメモリセル中で記憶するためにアナログ値に変換する工程とを含み、達成可能な記憶能力を推定する工程は、前記メモリセル群中のメモリセルからアナログ値を読み取る工程と、読み取られたアナログ値と、前記アナログ値に最も近い有効なECCの符号語との間の距離メトリックを求める工程とを含み、前記記憶構成を修正する工程は、前記メモリセル群の記憶構成を、求められた距離メトリックに応答して適応させる工程を含む請求項1〜4のいずれかに記載の方法。
- 達成可能な記憶構成を再推定する工程は、メモリセル内に記憶されたデータを読み取る工程を含み、記憶構成を修正する工程は、読み取られたデータ中のエラーの検出に応答して、記憶構成を適応させる工程を含む請求項1〜4のいずれかに記載の方法。
- データを記憶する工程は、誤り訂正符号(ECC)を用いてデータを符号化する工程を含み、記憶構成を適応させる工程は、ECCの符号レートを修正する工程を含む請求項13に記載の方法。
- メモリセルの達成可能な能力を推定する工程は、各メモリセルに対して行われた過去のプログラミングおよび消去動作を追跡する工程と、追跡された過去のプログラミングおよび消去動作に応答して、達成可能な能力を推定する工程とを含む請求項1〜4のいずれかに記載の方法。
- 達成可能な能力を推定する工程は、過去のプログラミングおよび消去動作以来経過した時間の長さに応答して、達成可能な能力を演算する工程を含む請求項15に記載の方法。
- データを記憶する工程は、データの冒頭の部分をアナログ値に変換する工程と、前記アナログ値を各メモリセル中に書き込む工程と、これに続いて、セルを消去することなく、メモリセル中に書き込まれたアナログ値を大きくすることにより、データのさらなる部分をメモリセルの少なくともいくつかに記憶する工程とを含む請求項1〜4のいずれかに記載の方法。
- データを記憶する工程は、データに冗長ビットを加える誤り訂正符号(ECC)を用いてデータを符号化する工程と、前記冗長ビットを、いくつかのアナログメモリセル中に記憶する工程とを含み、ここで、記憶構成を修正する工程は、セルを消去することなく、ECCにより加えられた冗長ビットの数を修正する工程を含む請求項1〜4のいずれかに記載の方法。
- 冗長ビットを記憶する工程は、データとは別に冗長ビットを記憶する工程を含む請求項18に記載の方法。
- 記憶構成を割り当てる工程は、可能な記憶構成セットを予め規定する工程を含み、記憶構成を修正する工程は、前記所定のセットから更新された記憶構成を選択する工程を含む請求項1〜4のいずれかに記載の方法。
- 少なくとも1つの記憶構成で規定されるデータの量は、セル毎の非整数のビット数を特定している請求項1〜4のいずれかに記載の方法。
- データを記憶する工程は、メモリセルにデータを書き込む前にデータを圧縮する工程を含み、ここで記憶構成は、データが圧縮されるべき個々の圧縮レートを規定する請求項1〜4のいずれかに記載の方法。
- 記憶構成を割り当てる工程は、各メモリセル群に対して記憶構成を規定する工程を含む請求項1〜4のいずれかに記載の方法。
- メモリセル中にデータを記憶する工程は、メモリ中に記憶するためにデータ項目を受け取る工程と、割り当てられた記憶構成に応答して、データ項目を記憶するべきメモリセルサブセットを選択する工程と、前記選択されたメモリセルサブセット中にデータ項目を記憶する工程とを含む請求項1〜4のいずれかに記載の方法。
- 達成可能な記憶能力を再推定する工程は、データが記憶されず、かつ読み取られないアイドル期間中に行われる請求項1〜4のいずれかに記載の方法。
- 記憶構成を割り当て、かつ修正する工程は、構成テーブルに記憶構成を記憶する工程を含む請求項1〜4のいずれかに記載の方法。
- メモリがホストシステムに組み込まれる前に、構成テーブルに記憶構成の初期値を記憶させる工程を含む請求項26に記載の方法。
- 記憶構成を割り当て、かつ修正する工程は、メモリセル中に記憶されたデータの量と、各推定された達成可能な能力との間の所定の余裕を維持する工程を含む請求項1〜4のいずれかに記載の方法。
- 前記歪みの少なくともいくらかは、アナログメモリセル中の漏れ電流により引き起こされ、歪みを推定する工程は、漏れ電流を推定する工程を含む請求項1〜4のいずれかに記載の方法。
- 複数のアナログメモリセルを有するメモリ中に、データを記憶させる方法であって、前記方法が、
各アナログメモリセルの歪みレベルを推定する工程と、
推定された歪みレベルに基づいて、アナログメモリセルの各達成可能な記憶能力を推定する工程と、
前記推定された達成可能な能力に基づいて、メモリセル中に記憶されるべきデータ量を定義する各記憶構成を、メモリセルに割り当てる工程と、
割り当てられた各記憶構成に基づいて、メモリセル中にデータを記憶する工程と
を含む方法。 - 複数のアナログメモリセルを有するメモリ中に、データを記憶させる方法であって、前記方法が、
メモリがホストシステムで用いられている間に、アナログメモリセルの各達成可能な記憶能力を追跡する工程と、
メモリで記憶するためにデータを受け取る工程と、
追跡された達成可能な記憶能力に基づいて、データを記憶するためのメモリセルのサブセットを選択する工程と、
前記サブセットのメモリセル中にデータを記憶する工程と
を含む方法。 - サブセットを選択する工程は、達成可能な能力の総計が、受け取られたデータのサイズに最もよく合うメモリセルを選択する工程を含む請求項31に記載の方法。
- データを受け取る工程は、要求された、データを記憶するための信頼性レベルを受け取る工程を含み、サブセットを選択する工程は、要求された信頼性レベルに応答してメモリセルを選択する工程を含む請求項31に記載の方法。
- データを受け取る工程は、要求された、データを記憶するための保持期間を受け取る工程を含み、サブセットを選択する工程は、要求された保持期間に応答してメモリセルを選択する工程を含む請求項31に記載の方法。
- サブセットを選択する工程は、他のメモリセルよりも低い歪みレベルを有するメモリセルを選択する工程を含む請求項31に記載の方法。
- 達成可能な記憶能力を追跡する工程は、メモリセルに対して行われた過去のプログラミングおよび消去動作を追跡する工程を含み、サブセットを選択する工程は、過去のプログラミングおよび消去動作に応答して、メモリセルを選択する工程を含む請求項31に記載の方法。
- サブセットを選択する工程は、他のメモリセルよりも過去のプログラミングおよび消去動作の数が少ないメモリセルを選択することによって、メモリ中のメモリセルに渡って、均等にプログラミングおよび消去動作の数を配分する工程を含む請求項36に記載の方法。
- プログラミングおよび消去動作の数を配分する工程は、所定の最近の期間の間において、他のメモリセルよりも過去のプログラミングおよび消去動作の数が少ないメモリセルを選択する工程を含む請求項37に記載の方法。
- 達成可能な記憶能力を追跡する工程は、データを記憶するために利用可能なメモリセルの達成可能な能力を合計することによって、利用可能なメモリスペースのサイズを演算し、かつホストシステムに報告する工程を含む請求項31に記載の方法。
- メモリは複数の消去ブロックに分割され、各消去ブロックは、1回の消去動作により消去されるメモリセル群を含み、かつ前記方法は、
データ項目が記憶されている消去ブロックを1つまたは複数特定する工程と、
データ項目が記憶されている消去ブロックが、他のデータ項目のデータを記憶して含む際に、追跡されたメモリセルの達成可能な能力と、それ以外のデータ項目のサイズとに基づいて、データ項目が記憶されている消去ブロック外の代替となるメモリセルを特定する工程と、
前記それ以外のデータ項目のデータを、前記代替となるメモリセルに複写する工程と
データ項目が記憶されている消去ブロックを消去する工程と
により、メモリからデータを消去する工程を含む請求項31に記載の方法。 - 記憶するためにデータを受け取る工程は、データをホストシステムから固定能力ブロック中に受け取る工程と、可変能力メモリセル群中に、可変サイズ群の追跡された達成可能な能力に基づいて、データを記憶する工程とを含む請求項31に記載の方法。
- 可変能力群中にデータを記憶する工程は、固定能力ブロックの能力よりも小さい能力を有する可変能力群を2つ以上特定する工程を含み、1つまたは複数の固定能力ブロックで受け取られたデータを、特定された2つ以上の可変能力群に記憶する工程を含む請求項41に記載の方法。
- 可変能力群中にデータを記憶する工程は、余剰メモリ記憶領域として機能する1つ以上の可変能力群を割り当てる工程と、固定能力ブロック中に受け取られたデータを、各可変能力群中に記憶する工程と、可変能力群の達成可能な能力が固定能力ブロックの能力よりも小さい場合に、各固定能力ブロック中で受け取られたデータのいくらかを、前記割り当てられた余剰メモリ記憶領域中に記憶する工程とを含む請求項41に記載の方法。
- 可変能力群中にデータを記憶する工程は、固定能力ブロック中に受け取られたデータを、可変能力群間の境界に関わらず、メモリセル中に順次記憶する工程を含む請求項41に記載の方法。
- データを記憶する工程は、各固定能力ブロック中で受け取られたデータを、始めに各可変能力群中に記憶する工程と、続いて、始めに記憶されたデータを、可変能力群間の境界にかかわらず、順次再プログラムする工程とを含む請求項44に記載の方法。
- 可変サイズ群からデータを取り出す工程と、固定サイズブロックを再構築する工程と、固定サイズブロックを用いてデータをホストシステムに出力する工程とを含む請求項41に記載の方法。
- 少なくともデータの幾分かをキャッシュに入れることにより、メモリに対して行われるメモリアクセス動作の数を減らす請求項31に記載の方法。
- 少なくともデータの幾分かをキャッシュに入れる工程は、即時記憶事象を検出するとすぐに、キャッシュに入れられたデータをメモリに転送する工程を含む請求項47に記載の方法。
- 即時記憶事象とは、電源異常に近づいていることと、時間切れと、ホストシステムによるEnd Of File(EOF)コマンドの受け取りとからなる事象群から選択された少なくとも1つの事象を含む請求項48に記載の方法。
- データ記憶装置であって、
複数のアナログメモリセルを有するメモリと交信するように配されているインタフェースと、
メモリセルの各達成可能な記憶能力を推定し、前記推定された達成可能な能力に基づいて、メモリセル中に記憶されるべきデータ量を定義する各記憶構成をメモリセルに割り当て、割り当てられた各記憶構成に基づいて、メモリセル中にデータを記憶し、メモリがホストシステムに組み込まれ前記ホストシステム中にデータを記憶させるために用いられた後に、アナログメモリセルの各達成可能な記憶構成を再推定し、前記再推定された達成可能な能力に応答して前記記憶構成を修正するように配されたメモリ信号プロセッサ(MSP)と
を有するデータ記憶装置。 - 前記MSPは、誤り訂正符号(ECC)を用いてデータを符号化し、符号化されたデータを公称アナログ値セットから選択されたアナログ値に変換し、前記アナログ値を各メモリセルに書き込むように配され、ここで、各記憶構成は、データを記憶するために用いられる各ECC符号レートおよび公称アナログ値セットのサイズを特定する請求項50に記載の装置。
- 各アナログメモリセル用に、前記MSPは、データを公称アナログ値セットから選択されたアナログ値に変換し、前記アナログ値をメモリセルに書き込むことによりデータを記憶するように配され、ここで、各記憶構成は、前記アナログメモリセルにデータを記憶するために用いられる、公称アナログ値を特定する請求項50に記載の装置。
- 前記MSPは、データをアナログ値に変換し、前記アナログ値を各メモリセルに書き込み、メモリセル中に書き込まれるアナログ値に影響を与える各歪みレベルを推定し、前記歪みレベルに応答して達成可能な記憶能力を決定するよう配されている請求項50に記載の装置。
- 前記MSPは、メモリセルからのアナログ値を読み取り、メモリセルから読み取られたアナログ値に基づいて歪みレベルを推定するように配されている請求項50〜53のいずれかに記載の装置。
- 前記MSPは、メモリセルから読み取られたアナログ値からデータを再構築し、再構築されたデータに基づいて歪みレベルを演算するように配されている請求項54に記載の装置。
- 前記MSPは、メモリセルから読み取られたアナログ値のスカラー関数を合計することにより、歪みレベルを演算するように配されている請求項55に記載の装置。
- 前記MSPは、メモリセルから読み取られたアナログ値と、データに応答してメモリセル中に記憶されたデータの各予測値との差の二乗を合計するように配されている請求項56に記載の装置。
- 前記MSPは、メモリセルから読み取られたアナログ値と、データに応答してメモリセル中に記憶されたデータの各予測値との差が所定の値を超えるメモリセルの数を勘定することにより、歪みレベルを演算するように配されている請求項56に記載の装置。
- 前記MSPは、メモリセル内にアナログ値を書き込み、反復プログラミングおよび検証(P&V)プロセスを用いて、書き込まれたアナログ値を検証し、P&Vプロセスにより検証されたアナログ値に基づいて、歪みレベルを演算するように配されている請求項53に記載の装置。
- 前記MSPは、メモリセル内にアナログ値を書き込み、プログラミング工程によりアナログ値を反復的に増分する反復プログラミングおよび検証(P&V)プロセスを用いて、書き込まれたアナログ値を検証するように配され、ここで、記憶構成は、反復P&Vプロセスにより用いられるプログラミング工程のサイズを規定する請求項53に記載の装置。
- 前記MSPは、誤り訂正符号(ECC)を用いて、メモリセル群中で記憶されるべきデータを符号化し、符号化されたデータを、前記メモリセル群の各アナログメモリセル中で記憶するためにアナログ値に変換し、前記メモリセル群中のメモリセルからアナログ値を読み取り、読み取られたアナログ値と、前記アナログ値に最も近い有効なECCの符号語との間の距離メトリックを求め、前記メモリセル群の記憶構成を、求められた距離メトリックに応答して適応させるように配されている請求項50〜53のいずれかに記載の装置。
- 前記MSPは、メモリセル内に記憶されたデータを読み取り、読み取られたデータ中のエラーの検出に応答して、記憶構成を修正させるように配されている請求項50〜53のいずれかに記載の装置。
- 前記MSPは、誤り訂正符号(ECC)を用いてデータを符号化し、ECCの符号レートを修正することにより、記憶構成を修正するように配されている請求項62に記載の装置。
- 前記MSPは、各メモリセルに対して行われた過去のプログラミングおよび消去動作を追跡し、追跡された過去のプログラミングおよび消去動作に応答して、各達成可能な能力を推定するように配されている請求項50〜53のいずれかに記載の装置。
- 前記MSPは、過去のプログラミングおよび消去動作以来経過した時間の長さに応答して、達成可能な能力を演算するように配されている請求項64に記載の装置。
- 前記MSPは、データの冒頭の部分をアナログ値に変換し、前記アナログ値を各メモリセル中に書き込み、これに続いて、セルを消去することなく、少なくともいくつかのメモリセル中に書き込まれたアナログ値を大きくすることにより、データのさらなる部分をメモリセルに記憶するように配されている請求項50〜53のいずれかに記載の装置。
- 前記MSPは、データに冗長ビットを加える誤り訂正符号(ECC)を用いてデータを符号化し、前記冗長ビットを、いくつかのアナログメモリセル中に記憶し、ここで、セルを消去することなく、ECCにより加えられた冗長ビットの数を修正することによって、記憶構成を修正するように配されている請求項50〜53のいずれかに記載の装置。
- 前記MSPは、データとは別に冗長ビットを記憶するように配されている請求項67に記載の装置。
- 前記MSPは、予め規定された所定の記憶構成セットから更新された記憶構成を選択することにより、記憶構成を修正するように配されている請求項50〜53のいずれかに記載の装置。
- 少なくとも1つの記憶構成で規定されるデータの量は、セル毎の非整数のビット数を特定している請求項50〜53のいずれかに記載の装置。
- 前記MSPは、メモリセルにデータを書き込む前にデータを圧縮し、ここで記憶構成は、データが圧縮されるべき個々の圧縮レートを規定するように配されている請求項50〜53のいずれかに記載の装置。
- 前記MSPは、各メモリセル群に対して記憶構成を規定するように配されている請求項50〜53のいずれかに記載の装置。
- 前記MSPは、メモリ中に記憶するためにデータ項目を受け取り、割り当てられた記憶構成に応答して、データ項目を記憶するべきメモリセルサブセットを選択し、前記選択されたメモリセルサブセット中にデータ項目を記憶するように配されている請求項50〜53のいずれかに記載の装置。
- 前記MSPは、データが記憶されず、かつ読み取られないアイドル期間中に、達成可能な記憶能力を再推定するように配されている請求項50〜53のいずれかに記載の装置。
- 前記MSPは、構成テーブルに記憶構成を記憶するように配されている請求項50〜53のいずれかに記載の装置。
- 前記MSPは、メモリセル中に記憶されたデータの量と、各推定された達成可能な能力との間の所定の余裕を維持するように配されている請求項50〜53のいずれかに記載の装置。
- 前記歪みの少なくともいくらかは、アナログメモリセル中の漏れ電流により引き起こされ、前記MSPは、漏れ電流を推定するように配されている請求項50〜53のいずれかに記載の装置。
- データ記憶装置であって、
複数のアナログメモリセルを有するメモリと交信するように配されているインタフェースと、
各アナログメモリセルの歪みレベルを推定し、推定された歪みレベルに基づいて、アナログメモリセルの各達成可能な記憶能力を推定し、前記推定された達成可能な能力に基づいて、メモリセル中に記憶されるべきデータ量を定義する各記憶構成を、メモリセルに割り当て、割り当てられた各記憶構成に基づいて、メモリセル中にデータを記憶するように配されたメモリ信号プロセッサ(MSP)と
を有するデータ記憶装置。 - データ記憶装置であって、
複数のアナログメモリセルを有するメモリと交信するように配されているインタフェースと、
メモリがホストシステムで用いられている間に、メモリセルの各達成可能な記憶能力を追跡し、メモリで記憶するためにデータを受け取り、追跡された達成可能な記憶能力に基づいて、データを記憶するためのメモリセルのサブセットを選択し、前記サブセットのメモリセル中にデータを記憶するように配されたメモリ信号プロセッサ(MSP)と
を有するデータ記憶装置。 - 前記MSPは、達成可能な能力の総計が、受け取られたデータのサイズに最もよく合うメモリセルを選択するように配されている請求項79に記載の装置。
- 前記MSPは、要求された、データを記憶するための信頼性レベルを受け取り、要求された信頼性レベルに応答してメモリセルを選択するように配されている請求項79に記載の装置。
- 前記MSPは、要求された、データを記憶するための保持期間を受け取り、要求された保持期間に応答してメモリセルを選択するように配されている請求項79に記載の装置。
- 前記MSPは、他のメモリセルよりも低い歪みレベルを有するメモリセルを選択するように配されている請求項79に記載の装置。
- 前記MSPは、メモリセルに対して行われた過去のプログラミングおよび消去動作を追跡し、過去のプログラミングおよび消去動作に応答して、メモリセルを選択するように配されている請求項79に記載の装置。
- 前記MSPは、他のメモリセルよりも過去のプログラミングおよび消去動作の数が少ないメモリセルを選択することによって、メモリ中のメモリセルに渡って、均等にプログラミングおよび消去動作の数を配分するように配されている請求項84に記載の装置。
- 前記MSPは、所定の最近の期間の間において、他のメモリセルよりも過去のプログラミングおよび消去動作の数が少ないメモリセルを選択するように配されている請求項85に記載の装置。
- 前記MSPは、データを記憶するために利用可能なメモリセルの達成可能な能力を合計することによって、利用可能なメモリスペースのサイズを演算し、かつホストシステムに報告するように配されている請求項79に記載の装置。
- メモリは複数の消去ブロックに分割され、各消去ブロックは、1回の消去動作により消去されるメモリセル群を含み、
前記MSPは、データ項目が記憶されている消去ブロックを1つまたは複数特定し、
データ項目が記憶されている消去ブロックが、他のデータ項目のデータを記憶して含む際に、追跡されたメモリセルの達成可能な能力と、それ以外のデータ項目のサイズとに基づいて、データ項目が記憶されている消去ブロック外の代替となるメモリセルを特定し、前記それ以外のデータ項目のデータを、前記代替となるメモリセルに複写し、かつ、データ項目が記憶されている消去ブロックを消去することにより、メモリからデータを消去するように配されている請求項79に記載の装置。 - 前記MSPは、データをホストシステムから固定能力ブロック中に受け取り、可変能力メモリセル群中に、可変サイズ群の追跡された達成可能な能力に基づいて、データを記憶するように配されている請求項79に記載の装置。
- 前記MSPは、固定能力ブロックの能力よりも小さい能力を有する可変能力群を2つ以上特定し、1つまたは複数の固定能力ブロックで受け取られたデータを、特定された2つ以上の可変能力群に記憶するように配されている請求項89に記載の装置。
- 前記MSPは、余剰メモリ記憶領域として機能する1つ以上の可変能力群を割り当て、固定能力ブロック中に受け取られたデータを、各可変能力群中に記憶し、可変能力群の達成可能な能力が固定能力ブロックの能力よりも小さい場合に、各固定能力ブロック中で受け取られたデータのいくらかを、前記割り当てられた余剰メモリ記憶領域中に記憶するように配されている請求項89に記載の装置。
- 前記MSPは、固定能力ブロック中に受け取られたデータを、可変能力群間の境界に関わらず、メモリセル中に順次記憶するように配されている請求項89に記載の装置。
- 前記MSPは、各固定能力ブロック中で受け取られたデータを、始めに各可変能力群中に記憶し、続いて、始めに記憶されたデータを、可変能力群間の境界にかかわらず、順次再プログラムするように配されている請求項92に記載の装置。
- 前記MSPは、可変サイズ群からデータを取り出し、固定サイズブロックを再構築し、固定サイズブロックを用いてデータをホストシステムに出力するように配されている請求項89に記載の装置。
- 前記MSPは、少なくともデータの幾分かをキャッシュに入れることにより、メモリに対して行われるメモリアクセス動作の数を減らすように配されている請求項79に記載の装置。
- 前記MSPは、即時記憶事象を検出するとすぐに、キャッシュに入れられたデータをメモリに転送するように配されている請求項95に記載の装置。
- 即時記憶事象とは、電源異常に近づいていることと、時間切れと、ホストシステムによるEnd Of File(EOF)コマンドの受け取りとからなる事象群から選択された少なくとも1つの事象を含む請求項96に記載の装置。
- 複数のアナログメモリセルを有するメモリと、
前記メモリに結合され、かつ、メモリセルの各達成可能な記憶能力を推定し、前記推定された達成可能な能力に基づいて、メモリセル中に記憶されるべきデータ量を定義する各記憶構成をメモリセルに割り当て、割り当てられた各記憶構成に基づいて、メモリセル中にデータを記憶し、メモリがホストシステムに組み込まれ前記ホストシステム中にデータを記憶させるために用いられた後に、アナログメモリセルの各達成可能な記憶構成を再推定し、前記再推定された達成可能な能力に応答して前記記憶構成を修正するように配されたメモリ信号プロセッサ(MSP)と
を有するデータ記憶装置。 - 前記メモリは、第1集積回路(IC)中にあり、前記MSPは、第1ICとは異なる第2IC中にある請求項98に記載の装置。
- 前記メモリと前記MSPとは、1つの素子中に集積されている請求項98に記載の装置。
- 前記MSPは、ホストシステムのプロセッサ中で実施されている請求項98に記載の装置。
- 前記メモリセルは、フラッシュメモリセルを有する請求項98に記載の装置。
- 前記メモリセルは、ダイナミック・ランダム・アクセスメモリ(DRAM)セルを有する請求項98に記載の装置。
- 前記メモリセルは、相変化メモリ(PCM)セルを有する請求項98に記載の装置。
- 前記メモリセルは、窒化読み出し専用メモリ(NROM)セルを有する請求項98に記載の装置。
- 前記メモリセルは、磁性ランダム・アクセスメモリ(MRAM)セルを有する請求項98に記載の装置。
- 前記メモリセルは、強誘電性ランダム・アクセスメモリ(FRAM)セルを有する請求項98に記載の装置。
- 複数のアナログメモリセルを有するメモリと、
前記メモリに結合され、かつ、メモリがホストシステムで用いられている間に、アナログメモリセルの各達成可能な記憶能力を追跡し、メモリで記憶するためにデータを受け取り、追跡された達成可能な記憶能力に基づいて、データを記憶するためのメモリセルのサブセットを選択し、前記サブセットのメモリセル中にデータを記憶するように配されているメモリ信号プロセッサ(MSP)と
を有するデータ記憶装置。 - 前記メモリは、第1集積回路(IC)中にあり、前記MSPは、第1ICとは異なる第2IC中にある請求項108に記載の装置。
- 前記メモリと前記MSPとは、1つの素子中に集積されている請求項108に記載の装置。
- 前記MSPは、ホストシステムのプロセッサ中で実施されている請求項108に記載の装置。
- 前記メモリセルは、フラッシュメモリセルを有する請求項108に記載の装置。
- 前記メモリセルは、ダイナミック・ランダム・アクセスメモリ(DRAM)セルを有する請求項108に記載の装置。
- 前記メモリセルは、相変化メモリ(PCM)セルを有する請求項108に記載の装置。
- 前記メモリセルは、窒化読み出し専用メモリ(NROM)セルを有する請求項108に記載の装置。
- 前記メモリセルは、磁性ランダム・アクセスメモリ(MRAM)セルを有する請求項108に記載の装置。
- 前記メモリセルは、強誘電性ランダム・アクセスメモリ(FRAM)セルを有する請求項108に記載の装置。
Applications Claiming Priority (21)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US74710606P | 2006-05-12 | 2006-05-12 | |
US60/747,106 | 2006-05-12 | ||
US82223606P | 2006-08-13 | 2006-08-13 | |
US60/822,236 | 2006-08-13 | ||
US82591306P | 2006-09-17 | 2006-09-17 | |
US60/825,913 | 2006-09-17 | ||
US86607106P | 2006-11-16 | 2006-11-16 | |
US60/866,071 | 2006-11-16 | ||
US86686006P | 2006-11-22 | 2006-11-22 | |
US60/866,860 | 2006-11-22 | ||
US86739906P | 2006-11-28 | 2006-11-28 | |
US60/867,399 | 2006-11-28 | ||
US87183806P | 2006-12-26 | 2006-12-26 | |
US60/871,838 | 2006-12-26 | ||
US88224006P | 2006-12-28 | 2006-12-28 | |
US60/882,240 | 2006-12-28 | ||
US88307107P | 2007-01-02 | 2007-01-02 | |
US60/883,071 | 2007-01-02 | ||
US88598707P | 2007-01-22 | 2007-01-22 | |
US60/885,987 | 2007-01-22 | ||
PCT/IL2007/000579 WO2007132456A2 (en) | 2006-05-12 | 2007-05-10 | Memory device with adaptive capacity |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2009537055A true JP2009537055A (ja) | 2009-10-22 |
JP2009537055A5 JP2009537055A5 (ja) | 2010-06-03 |
JP5183625B2 JP5183625B2 (ja) | 2013-04-17 |
Family
ID=40759967
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009508668A Active JP5183625B2 (ja) | 2006-05-12 | 2007-05-10 | 適応能力を有するメモリ素子 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP5183625B2 (ja) |
KR (2) | KR101274950B1 (ja) |
CN (1) | CN102394101B (ja) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009537056A (ja) * | 2006-05-12 | 2009-10-22 | アノビット テクノロジーズ リミテッド | メモリ素子用の歪み推定と誤り訂正符号化の組み合せ |
JP2009537935A (ja) * | 2006-05-15 | 2009-10-29 | アップル インコーポレイテッド | 多値データ記憶セルの保守動作 |
JP2011519107A (ja) * | 2008-03-12 | 2011-06-30 | サムスン エレクトロニクス カンパニー リミテッド | メモリデータのハイブリッド検出のための装置および方法 |
US8355284B2 (en) | 2006-05-15 | 2013-01-15 | Apple Inc. | Analog interface for a flash memory die |
JP2013050779A (ja) * | 2011-08-30 | 2013-03-14 | Sony Corp | 情報処理装置および方法、並びに記録媒体 |
JP2015170374A (ja) * | 2014-03-06 | 2015-09-28 | ウィンボンド エレクトロニクス コーポレーション | 半導体記憶装置 |
WO2015151261A1 (ja) * | 2014-04-03 | 2015-10-08 | 株式会社日立製作所 | 不揮発メモリシステム及び情報処理システム |
WO2015155860A1 (ja) * | 2014-04-09 | 2015-10-15 | 株式会社日立製作所 | 情報記憶装置及び情報記憶装置の制御方法 |
JP2016146219A (ja) * | 2016-05-16 | 2016-08-12 | ソニー株式会社 | 情報処理装置および方法、並びに記録媒体 |
US10275165B2 (en) | 2016-09-12 | 2019-04-30 | Toshiba Memory Corporation | Memory controller |
JP2022505073A (ja) * | 2018-10-16 | 2022-01-14 | シリコン ストーリッジ テクノロージー インコーポレイテッド | 深層学習人工ニューラルネットワークにおけるアナログニューラルメモリのプログラミングのための精密な調整 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8788743B2 (en) * | 2012-04-11 | 2014-07-22 | Micron Technology, Inc. | Mapping between program states and data patterns |
KR101949987B1 (ko) * | 2012-12-18 | 2019-02-20 | 에스케이하이닉스 주식회사 | 데이터 저장 장치 및 그것의 동작 방법 |
KR102468992B1 (ko) * | 2015-11-06 | 2022-11-22 | 에스케이하이닉스 주식회사 | 메모리 장치 및 이의 동작 방법 |
JP2018160018A (ja) * | 2017-03-22 | 2018-10-11 | 株式会社ジェイテクト | データ処理装置 |
KR102032878B1 (ko) * | 2017-12-22 | 2019-10-16 | 한국외국어대학교 연구산학협력단 | 플래시 메모리 컨트롤러의 에러 정정 방법 |
CN110795037B (zh) * | 2019-10-22 | 2021-06-22 | 广东高云半导体科技股份有限公司 | 存储器的单元连接方法、处理器 |
CN117953936A (zh) * | 2022-10-27 | 2024-04-30 | 华为技术有限公司 | 一种存储设备、数据查找方法及系统 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61338U (ja) * | 1984-06-06 | 1986-01-06 | クラリオン株式会社 | 復号装置 |
JPH06309890A (ja) * | 1993-04-26 | 1994-11-04 | Nippon Steel Corp | 不揮発性半導体記憶装置 |
JPH09288896A (ja) * | 1996-04-19 | 1997-11-04 | Toshiba Corp | 記憶システム |
JP2001357683A (ja) * | 2001-05-07 | 2001-12-26 | Toshiba Corp | 記憶システム |
JP2003131954A (ja) * | 2001-08-16 | 2003-05-09 | Hewlett Packard Co <Hp> | 動的可変長誤り訂正符号 |
JP2005216301A (ja) * | 2004-01-29 | 2005-08-11 | Hewlett-Packard Development Co Lp | 誤り訂正符号を有する固体記憶装置を構成するシステムおよび方法 |
WO2006013529A1 (en) * | 2004-08-02 | 2006-02-09 | Koninklijke Philips Electronics N.V. | Data storage and replay apparatus |
JP2008123330A (ja) * | 2006-11-14 | 2008-05-29 | Toshiba Corp | 不揮発性半導体記憶装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7301807B2 (en) | 2003-10-23 | 2007-11-27 | Sandisk Corporation | Writable tracking cells |
-
2007
- 2007-05-10 KR KR1020127012041A patent/KR101274950B1/ko active IP Right Grant
- 2007-05-10 JP JP2009508668A patent/JP5183625B2/ja active Active
- 2007-05-10 KR KR1020087028919A patent/KR101208312B1/ko active IP Right Grant
- 2007-05-10 CN CN201110294868.3A patent/CN102394101B/zh active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61338U (ja) * | 1984-06-06 | 1986-01-06 | クラリオン株式会社 | 復号装置 |
JPH06309890A (ja) * | 1993-04-26 | 1994-11-04 | Nippon Steel Corp | 不揮発性半導体記憶装置 |
JPH09288896A (ja) * | 1996-04-19 | 1997-11-04 | Toshiba Corp | 記憶システム |
JP2001357683A (ja) * | 2001-05-07 | 2001-12-26 | Toshiba Corp | 記憶システム |
JP2003131954A (ja) * | 2001-08-16 | 2003-05-09 | Hewlett Packard Co <Hp> | 動的可変長誤り訂正符号 |
JP2005216301A (ja) * | 2004-01-29 | 2005-08-11 | Hewlett-Packard Development Co Lp | 誤り訂正符号を有する固体記憶装置を構成するシステムおよび方法 |
WO2006013529A1 (en) * | 2004-08-02 | 2006-02-09 | Koninklijke Philips Electronics N.V. | Data storage and replay apparatus |
JP2008508632A (ja) * | 2004-08-02 | 2008-03-21 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | データ記憶及び再生装置 |
JP2008123330A (ja) * | 2006-11-14 | 2008-05-29 | Toshiba Corp | 不揮発性半導体記憶装置 |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009537056A (ja) * | 2006-05-12 | 2009-10-22 | アノビット テクノロジーズ リミテッド | メモリ素子用の歪み推定と誤り訂正符号化の組み合せ |
JP2009537935A (ja) * | 2006-05-15 | 2009-10-29 | アップル インコーポレイテッド | 多値データ記憶セルの保守動作 |
US8355284B2 (en) | 2006-05-15 | 2013-01-15 | Apple Inc. | Analog interface for a flash memory die |
JP2011519107A (ja) * | 2008-03-12 | 2011-06-30 | サムスン エレクトロニクス カンパニー リミテッド | メモリデータのハイブリッド検出のための装置および方法 |
US9471424B2 (en) | 2011-08-30 | 2016-10-18 | Sony Corporation | Information processing device and method, and recording medium |
JP2013050779A (ja) * | 2011-08-30 | 2013-03-14 | Sony Corp | 情報処理装置および方法、並びに記録媒体 |
JP2015170374A (ja) * | 2014-03-06 | 2015-09-28 | ウィンボンド エレクトロニクス コーポレーション | 半導体記憶装置 |
WO2015151261A1 (ja) * | 2014-04-03 | 2015-10-08 | 株式会社日立製作所 | 不揮発メモリシステム及び情報処理システム |
WO2015155860A1 (ja) * | 2014-04-09 | 2015-10-15 | 株式会社日立製作所 | 情報記憶装置及び情報記憶装置の制御方法 |
JP2016146219A (ja) * | 2016-05-16 | 2016-08-12 | ソニー株式会社 | 情報処理装置および方法、並びに記録媒体 |
US10275165B2 (en) | 2016-09-12 | 2019-04-30 | Toshiba Memory Corporation | Memory controller |
JP2022505073A (ja) * | 2018-10-16 | 2022-01-14 | シリコン ストーリッジ テクノロージー インコーポレイテッド | 深層学習人工ニューラルネットワークにおけるアナログニューラルメモリのプログラミングのための精密な調整 |
JP7385657B2 (ja) | 2018-10-16 | 2023-11-22 | シリコン ストーリッジ テクノロージー インコーポレイテッド | 深層学習人工ニューラルネットワークにおけるアナログニューラルメモリのプログラミングのための精密な調整 |
Also Published As
Publication number | Publication date |
---|---|
KR20090033835A (ko) | 2009-04-06 |
KR20120090084A (ko) | 2012-08-16 |
CN102394101B (zh) | 2014-12-31 |
CN102394101A (zh) | 2012-03-28 |
JP5183625B2 (ja) | 2013-04-17 |
KR101208312B1 (ko) | 2012-12-05 |
KR101274950B1 (ko) | 2013-06-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5183625B2 (ja) | 適応能力を有するメモリ素子 | |
US8694859B2 (en) | Memory device with adaptive capacity | |
US10056135B2 (en) | Programming schemes for multi-level analog memory cells | |
US7697326B2 (en) | Reducing programming error in memory devices | |
US8234545B2 (en) | Data storage with incremental redundancy | |
US8151163B2 (en) | Automatic defect management in memory devices | |
CN101501779B (zh) | 具有自适应容量的存储设备 | |
US8762800B1 (en) | Systems and methods for handling immediate data errors in flash memory | |
US7593263B2 (en) | Memory device with reduced reading latency | |
US7900102B2 (en) | High-speed programming of memory devices | |
US8341335B2 (en) | Flash memory apparatus with a heating system for temporarily retired memory portions | |
US8464135B2 (en) | Adaptive flash interface | |
US9983808B2 (en) | NAND flash reliability with rank modulation | |
WO2013070367A2 (en) | Adaptive read comparison signal generation for memory systems | |
JP2015043253A (ja) | Mビットメモリセル用のm+nビットプログラミングおよびm+lビット読出し |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100419 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100419 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120418 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120718 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20120718 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120823 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121017 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121214 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130115 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5183625 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160125 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |