TW200419573A

TW200419573A - Information memory device and information processing system

Info

Publication number: TW200419573A
Application number: TW092132172A
Authority: TW
Inventors: Shigemasa Shiota; Hiroyuki Goto; Hirofumi Shibuya; Fumio Hara; Kinji Mitani
Original assignee: Renesas Tech Corp
Priority date: 2003-03-17
Filing date: 2003-11-17
Publication date: 2004-10-01
Also published as: CN101303659A; CN1530836A; CN101303659B; US20040187052A1; JP4299558B2; US7231580B2; US20070214395A1; KR20040082022A; CN100409193C; JP2004280556A; US7752526B2

Description

200419573 (1) 玖、發明說明【發明所屬之技術領域】本發明係有關於提升資訊記憶裝置的信賴性’尤其有關於適用在使用非揮發性半導體記憶體所構成的資訊記億裝置中的資料保護上之有效技術。 [先前技術】

個人電腦或多功能終端機等的外部記憶媒體，公知的有例如 CF( Compact Flash)卡、Smart Media、記憶拇指碟或多媒體卡等資訊記憶裝置。此種資訊記憶裝置中，例如藉由主機側進行錯誤位置及錯誤訂正資料的算出，使得讀取/寫入資料的信賴性得以提升。又’也有藉由在資訊記憶裝置內設置錯誤訂正電路以使讀取/寫入資料的信賴性得以提升。此情況下，在讀取 /寫入處理中，針對需要高度信賴性的資料則通過錯誤訂正電路，不需要高度信賴性的資料則不通過錯誤訂正電路 (例如日本特開平4 - 9 5 2 9 9號公報），或是藉由依照存取速度而可改變訂正能力，以進行最佳錯誤訂正（例如日本特開平6- 1 6 1 906號公報）【發明內容】【發明所欲解決之課題】但是’上記的資訊記憶裝置之讀取/寫入處理中的錯 -5- (2) (2)200419573 誤訂正技術中，發明人看出以下的問題點。例如，在主機側上進行錯誤位置、錯誤訂正資料之算出之情形，由於這些處理是藉由軟體執行，而會導致該主機的性能大幅下降之問題。此外，在資訊記憶裝置內設置錯誤訂正電路之情形，若對所有的錯誤資料進行資料訂正，則錯誤訂正電路會變成大規模化，導致資訊記憶裝置大型化，成本也會變高之

本發明的目的，在於提供資訊記憶裝置及資訊處理系統，藉由只有小規模的錯誤訂正是在資訊記憶裝置執行，而大規模的錯誤訂正是在資訊處理裝置上執行，使得資訊處理系統的處理性能不會下降，並抑制成本上升在最小限度內，且不必增大電路規模就可大幅提升資料信賴性。本發明之前記目的及其他目的與新增特徵，將由本說明書的描述及添附圖面而可明瞭。【用以解決課題之手段】本案中所開示的發明中，若以最具代表性之物來簡單槪要說明，則如下所示。 (1 )本發明之資訊記憶裝置，係具備：一個以上之半導體記憶體；及根據動作程式而將存放在前記一個以上之半導體記憶體的資料讀出，並進行所定的處理或資料寫入動作指示等之資訊處理部；及若從前記半導體記憶體讀出之讀取資料中含有的錯誤是在所定數以下的小規模錯誤 -6- 200419573 時，則料中含誤就傳此決於錯所謂的例如爲無特別此 (2)2 記憶體體記憶指示等取資料而若前錯誤就 ( 體記憶之半導入動作資訊記徵爲：讀出之誤時，訂正前記小規模錯誤再進行傳送，而若前記讀取資有較所定數爲多的錯誤時，則不訂正前記大規模錯送至外部之傳送處理部。處，關於是小規模錯誤還是大規模錯誤，雖然是取誤訂正電路的電路規模及錯誤的發生頻率，但這裡小規模錯誤是指所定數以下（雖無特別限定，但可 1處）之錯誤，而大規模錯誤是指所定數以上（雖限定，但可例如爲2處以上）之錯誤。外，將本案其他發明的槪要簡單地描述。二發明之資訊記憶裝置，具備：一個以上之半導體 ;及根據動作程式而將存放在前記一個以上之半導體的資料讀出，並進行所定的處理或資料寫入動作之資訊處理部；及若從前記半導體記憶體讀出之讀中含有1處錯誤時，則訂正前記錯誤再進行傳送，記讀取資料中含有2處以上錯誤時，則不訂正前記傳送至外部之傳送處理部。 3 ) —種資訊處理系統，係屬於由一個以上之半導體；及具有根據動作程式而將存放在前記一個以上體記憶體的資料讀出，並進行所定的處理或資料寫指示等之資訊處理部的資訊記憶裝置；及管理前記憶裝置之資訊處理裝置所成之資訊處理系統，其特前記資訊記憶裝置係具備：若從前記半導體記憶體讀取資料中含有的錯誤是在所定數以下的小規模錯則訂正前記小規模錯誤再進行傳送，而若前記讀取

(4) 200419573 資料中含有較所定數爲多的錯誤時，則不訂正前記大規模錯誤就傳送至外部之傳送處理部；前記資訊處理裝置係具備：將前記資訊記憶裝置所傳送來的大規模錯誤讀取資料予以訂正之第2資料訂正算出部。【實施方式】以下，將根據圖面，詳細說明本發明的實施形態。

圖1是本實施形態所論資訊處理系統的方塊圖，圖2 是圖1之資訊處理系統中，不可E C C訂正時的讀出傳送處理的流程圖’圖3是圖1之資訊處理系統中，使用者資料的寫入傳送處理之流程圖，圖4是圖1之資訊處理系統中，可E C C訂正時的讀出傳送處理之一例的流程圖，圖5 是圖1之資訊處理系統中，可E C C訂正時的讀出傳送處理之另例的流程圖，圖6是圖1之資訊處理系統中，不訂正使用者資料之E C C時的讀取傳送處理流程圖，圖7是被裝設於圖1之資訊處理系統的資訊記憶裝置中，使用者資料的寫入傳送時的內部處理流程圖，圖.8是被裝設於圖 1之資訊處理系統的資訊記憶裝置中，使用者資料的讀取傳送時的內部處理流程圖，圖9是被裝設於圖1之資訊處理系統的資訊記億裝置中，使用者資料的讀取傳送時的內部處理之另例之流程圖。本實施形態中，資訊處理系統1，如圖1所示，是由資訊處理裝置2、資訊記憶裝置3所構成。資訊處理裝置 2是主機，是由個人電腦或多功能終端機等所成。該資訊 (5) 200419573 處理裝置2中，設有Y處錯誤位置及訂正資料算出電路 (第2資料訂正算出部）2 a。Υ處錯誤位置及訂正資料算出電路2a，係將由資訊記憶裝置3傳送而來的使用者資料的Y處錯誤位置與訂正用資料予以算出。資訊記憶裝置3，係被用作資訊處理裝置2的外部記億媒體。該資訊記憶裝置3，係例如，使用快閃記憶體等所構成的記億卡所成。

資訊S2憶裝置3 ’是由控制電路（資訊處理部）4、輸出入電路（傳送處理部）5、錯誤偵測電路（傳送處理部、錯誤偵測部）6、Y處訂正用ECC碼產生電路（傳送處理部、管理資料產生部）7、X處錯誤位置及訂正資料算出電路（傳送處理部、第1資料訂正算出部）8、以及資訊記憶電路（半導體記憶體）9等所構成。此處雖然資訊記憶電路9只設置一個而構成，但該資訊記億電路亦可爲複數個。

控制電路4中，輸出入電路5、錯誤偵測電路6、Y 處訂正用ECC碼產生電路7、X處錯誤位置及訂正資料算出電路8以及資訊記憶電路9，是透過內部匯流排而彼此連接。控制電路4，係根據動作程式而將存放在資訊記憶電路9的程式或資料等讀出，並進行所定的處理或資料寫入動作指示等。輸出入電路5，係進行資訊記憶電路9與資訊處理裝置2之間之資料交換的控制。錯誤偵測電路6，係偵測經 (6) 200419573 過讀取處理之資料中是否有錯誤。 Y處訂正用ECC碼產生電路7，係產生Y處訂正用 ECC ( Error Correcting Code，錯誤訂正碼）資訊。X 處錯誤位置及訂正資料算出電路8，則是算出X處的錯誤位置與訂正用資料。

又，錯的偵測，並非只以E C C爲之，例如亦可爲 CRC ( Cyclic Redundancy Check，循環冗長檢查）或同位元檢查（P a r i t y C h e c k )等簡單的偵測功能。此處，錯誤偵測中所謂的X處和Y處，係呈X處< γ 處之關係。此處以半導體記憶體所用的記憶卡中之X、γ ，與訂正長度之關係的具體例子來表示。假設使用者資料爲5 12位元組（byte)，X處爲1處，最多爲2處，Υ爲 X+ 1或X + 2處之程度。X處及Y處之單位係訂正長的長度，若訂正長爲1位元組時，則該1位元組就視爲1處。

X、Y的値越大，甚至訂正長越長，資訊處理系統1 的資料信賴性越高。但是，其反面效果爲增大電路及程式規模以及管理領域，這些都牽涉到成本。因此，人們期望能同時考慮資訊記憶電路9的特性以及所要求之資訊處理系統1的信賴性，以求最佳化。資訊記憶電路9，係例如快閃記憶體等非揮發性半導體記憶體所構成。又，資訊記憶電路9中，存放有使用者資料（0 )〜（N )，以及對應於該使用者資料的管理資料（0 )〜（N )。管理資料（〇 )〜（N )，係含有進行資料訂正之際所使用的ECC資訊。 -10- (7) 200419573 此外，資訊記憶電路9，除了快閃記憶體以外，亦可爲 S R A M ( S t a t i c R a n d 〇 m A c c e s s M e m 〇 r y ) 、DRAM ( Dynamic RAM) 、MRAM ( Magnetroresistive RAM)、 EPROM ( Erasable and Programmable Read Only Memory )等之可記憶資料的記憶體。本發明的實施形態中，雖然控制器與記憶體爲分離，但亦可將兩者及周邊零件混載於一個半導體中。

接著，資訊處理裝置2與輸出入電路5，係透過資訊處理裝置匯流排PCB而連接。該資訊處理裝置僅流排 P C B，係有機械上的結合手段，可爲以導電連接之接觸型，或是以電波等藉由資訊傳送媒體而將資訊傳達的非接觸 '式之任一者 ° 該資訊處理裝置2中，具備Y處錯誤位置及訂正資料算出電路2a。Y處錯誤位置及訂正資料算出電路2a，係將Y處資料錯誤位置與訂正資料予以算出。

接著’說明本實施形態中的資訊處理系統〗的作用。首先，以圖2的流程圖，說明資訊處理系統1中不可 ECC訂正時的讀出傳送處理。首先’資訊處理裝置2 ’係對資訊記憶裝置3要求使用者貝料（0 )的讀取傳送（步驟S 1 〇 1 )。此時，若使用者資料（〇 )中若含有多於χ處之錯誤時，則資訊記憶裝置3 ’會將該資訊記憶裝置3無法訂正使用者資料（〇 ) 之事件’對資訊處理裝置2進行通知（步驟s】〇2 )。然後’資訊記憶裝置3，係對資訊處理裝置2，傳送 -11 - (8) 200419573 對應於使用者資料（〇 )之管理資料（0 )(步驟S 1 0 3 ) ，之後，傳送使用者資料（0 )的讀取資料（步驟S 1 04 ) 資訊處理裝置2，若有需要訂正則以γ處錯誤位置及訂正資料算出電路2a將傳送來的讀取資料予以訂正，若不須訂正則不予以訂正而進行所定之處理。

又，使用圖3的流程圖，說明使用者資料（〇 )的寫入處理。一旦有從資訊處理裝置2往資訊記憶裝置3之使用者資料（0 )的寫入傳送要求（步驟S20 1 )，則該資訊記億裝置3會對資訊處理裝置2進行使用者資料（〇 )的寫入資料傳送通知（步驟S202 )。之後，使用者資料（〇 )的寫入資料，會從資訊處理裝置2往資訊記憶裝置3逐次傳送（步驟S203 )。

然後，資訊記憶裝置3，一旦使用者資料（〇 )的寫入處理結束，則對資訊處理裝置2通知寫入處理結束（步驟 S204 ) 〇接著，使用圖4的流程圖，說明可ECC訂正的使用者資料的讀取處理。首先，資訊處理裝置2對資訊記憶裝置3，要求使用者資料（〇 )的讀取傳送（步驟S 3 01 )。當使用者資料（〇 )中有X處以下的錯誤時，資訊記憶裝置3會向資訊處理裝置2通知「可訂正」（步驟S 3 0 2 )。之後，資訊記億裝置3，會在訂正使用者資料（〇 )錯誤處之後，將經 -12- 200419573 Ο) 過訂正的使用者資料（0 )傳送至資訊處理裝置2 (步驟 S 3 0 3 ) 〇因此，圖4中，ECC訂正過之使用者資料（〇 )，只會被傳送至資訊處理裝置2，不會寫回資訊記憶裝置3的使用者資料（0 )而結束處理。

又，使用圖5的流程圖，說明可ECC訂正的使用者資料的讀取處理的其他例。該圖5中，記載著除了將ECC 訂正後的使用者資料（〇 )傳送至資訊處理裝置2，還將經過ECC訂正之使用者資料（0 )寫回資訊記億裝置3內的使用者資料（〇 )之處理。首先，資訊處理裝置2對資訊記億裝置3，要求使用者資料（〇 )的讀取傳送（步驟S401 )。當使用者資料（〇 )中有X處以下的錯誤時，資訊記億裝置3會向資訊處理裝置2通知「可訂正」（步驟S402 )。

然後，資訊記憶裝置3，會在訂正使用者資料（0 ) 錯誤處之後，將經過訂正的使用者資料（〇 )傳送至資訊處理裝置2 (步驟S403 )。之後，資訊處理裝置2會對資訊記憶裝置3要求ECC訂正後之使用者資料（0 )的寫回 (步驟S404 )，該資訊記憶裝置3就將訂正過的使用者資料（0 )寫回使用者資料（〇 )。圖5的流程圖中’雖然在使用者資料傳送後才進行寫回要求，但本發明亦可實現先進行寫回要求後再進行使用者資料傳送。接著，使用圖6的流程圖，說明不訂正使用者資料之 -13- 200419573

E C C時的讀取傳送處理。首先，資訊處理裝置2對資訊記憶裝置3要求使用者資料（0 )的讀取傳送（步驟S 5 01 )。收到該要求的資訊記憶裝置3 ’向資訊處理裝置2通知「可傳送使用者資料（0 )」（步驟S 5 0 2 )。之後，將使用者資料（〇 )傳送至資訊處理裝置2 (步驟S 5 0 3 )。

此外，使用圖7的流程圖來說明，在圖3中所示使用者資料的寫入傳送處理中，資訊記憶裝置3中使用者資料的寫入傳送處理。首先，一旦有來自資訊處理裝置2的使甩者資料（m )的寫入處理要求（步驟S 6 0 1 )，則控制電路4會判斷資訊記·憶電路9內是否有該當區域存在（步驟S6〇2 )。當該當區域爲不存在時，控制電路4，會將「該當區域不存在」之事件通知至資訊處理裝置2 (步驟S 603)。又’當該當區域爲存在時，控制電路4會將由資訊處理裝

置2傳送來的使用者資料（m )記憶至資訊記憶電路9 ( 步驟S 6 0 4 )。之後，Y處訂正用ECC碼產生電路7會產生從使用者資料（m)中算出的複數訂正用ECC碼，並存放至資訊記憶電路9作爲管理資料（m )(步驟S 60 5 )。然後，控制電路4，會對資訊處理裝置2進行寫入資料的傳送通知 (步驟S606 )，然後結束處理。藉此，資訊處理裝置2亦可不產生ECC碼，而可減小處理負荷。此處，雖然記載了藉由資訊記憶裝置3產生 -14- (11) 200419573 E C C碼之情形，但亦可將資訊處理裝置2內的γ處訂正用ECC碼產生電路另外設置，而產生]gcc碼再存放至至資訊記億電路9作爲管理資料（m )。接著，使用圖8的流程圖’來說明資訊記憶裝置3中的使用者資料的讀取傳送處理之一例。

首先，一旦有來自資訊處理裝置2向資訊記憶裝置3 要求使用者資料（m )的讀取傳送處理要求，則控制電路 4，會將該使用者資料（m )以及管理資料（η )，傳送至錯誤偵測電路6 (步驟S70 1 )。然後，錯誤偵測電路6會檢查使用者資料（m )中是否有錯誤（步驟S 7 0 2 )。當使用者資料沒有錯誤時，控制電路4，會將「使用者資料（m )可以傳送」之事件通知予資訊處理裝置2 (步驟S 7 0 3 )。

接著，控制電路4，將使用者資料（m )透過輸出入電路5傳送至資訊處理裝置2 (步驟S 7 0 4 )，就結束處理。又’（步驟S 702的處理中，當使用者資料（m )中有錯誤時，控制電路4，會將使用者資料（m )以及管理資料（m )，傳送至X處錯誤位置及訂正資料算出電路8 (步驟 S 7 0 5 )。 X處錯誤位置及訂正資料算出電路8，係算出使用者資料（m )之訂正位置以及訂正資料（步驟S 706 )，並判斷該訂正處是否可訂正（步驟S707 )。

然後，當訂正處爲無法訂正時，亦即，訂正處多於X -15- (12) 200419573 處時’則對資訊處理裝置2通知「使用者資料（m )爲不可訂正」之事實（步驟S708)。然後，控制電路4，會將使用者資料（m )、管理資料（m ) ’透過輸出入電路5 ’傳送至資訊處理裝置2 ( 步驟S709 )，然後結束處理。

資訊處理裝置2，係將使用者資料（nl )與管理資料 (m )予以接受，若有必要，則藉由γ處錯誤位置及訂正資料算出電路2 a ’將使用者資料的訂正處予以訂正。例如，要求爲即使含有少許的錯誤資料（例如，聲音之瞬斷或影像的雜訊等）也必須連續而不中斷地傳送該資料之聲音或影像資料等就不進行錯誤訂正，而若是系統資料等重要資料時就進·行使用者資料（m )。’

又，步驟S 707的處理中，若訂正處爲訂正可能，亦即，訂正處爲X處以下時，則控制電路4會對資訊處理裝置2，通知「有錯誤處但該錯誤處是可訂正」之事實（步驟S 7 1 0 )。接著，將訂正前的使用者資料（m )從資訊記憶電路 9讀取送至輸出入電路5，在X處錯誤位置及訂正資料算出電路8所算出的訂正處上，置換以訂正資料後傳送至資訊處理裝置2 (步驟S 7 1 1 )而結束處理。又，步驟S 7 1 1的處理中，當X處錯誤位置及訂正資料算出電路8所算出的訂正處上至換了訂正資料而傳送至資訊處理裝置2之際，亦可將存放在資訊記憶電路9的使用者資料（m )，覆寫上訂正資料置換後的使用者資料（ -16- (13) 200419573 此時’藉由以資訊處理裝置2來將指令或控制旗標等予以設定，可使經過訂正的使用者資料（m )自動地進行覆寫處理。接著，使用圖9的流程圖，來說明資訊記憶裝置3中使用者資料的讀取傳送處理的其他例子。

首先，一旦有從資訊處理裝置2對資訊記億裝置3之使用者資料（m )的讀取傳送要求，則控制電路4會將使用者資料C m )以及管理資料（m )傳送至錯誤偵測電路 6 (步驟 S 8 0 1 )。

錯誤偵測電路6，會檢查使用者資料（m )中是否有錯誤ΐ (步驟S802)，若當該使用者資料沒有錯誤時，控制電路4會向資訊處理裝置2通知「使用者資料（m)爲可以傳送」之事實（步驟S 803 )。然後，控制電路4，會透過輸出入電路5將使用者資料（m)傳送至資訊處理裝置2 (步驟S 8 0 4 )，然後結束處理。又’步驟S802之處理中，當使用者資料（m)中有錯誤時，則控制電路4，會將使用者資料（m )以及管理資料（m ) ’傳送至X處錯誤位置及訂正資料算出電路8 (步驟 S 8 0 5 )。接著，X處錯誤位置及訂正資料算出電路8，係算出使用者資料（m )之訂正位置以及訂正資料（步驟S 806 ) ，並判斷該訂正處是否可訂正（步驟S 807 )。當訂正處爲無法訂正時，亦即，訂正處多於X處時 -17- (14) 200419573 ’則封資訊處理裝置2通知「使用者資料（m )爲不可訂正」之事實（步驟S808)。然後，控制電路4，會將使用者資料（m )、管理資料（m )，透過輸出入電路5，傳送至資訊處理裝置2 (

步驟S 8 09 )，然後結束處理。資訊處理裝置2，係將使用者資料（m )與管理資料（m )予以接受，若有必要，則藉由Y處錯誤位置及訂正資料算出電路2 a，將使用者資料的訂正處予以訂正。又，步驟S 807的處理中，若訂正處爲訂正可能，亦即’訂正處爲X處以下時，則控制電路4會對資訊處理裝置2 ’通知「有錯誤處但該錯誤處是可訂正」之事實（步驟S810)。

接著’控制電路4，會判斷是否有來自資訊處理裝置 2的傳送開始之要求（步驟s 8 1 1 )。一旦開始傳送，則將訂正前的使用者資料（m )從資訊記億電路9讀取送至輸出入電路5，在X處錯誤位置及訂正資料算出電路8所算出的訂正處上，置換以訂正資料後傳送至資訊處理裝置 2(步驟 S812)。然後’在步驟S 8 1 1的處理中，當沒有來自資訊處理裝置2的傳送開始要求時，或當步驟S 8丨2的處理已經結束之際，則控制電路4，會判斷是否有來自資訊處理裝置 2的使用者資料的訂正要求（步驟s 8 1 3 )。當有來自資訊處理裝置2的使用者資料之訂正要求時 ’將訂正前的使用者資料（m )從資訊記憶電路9讀出送 -18- (15) 200419573 至輸出入電路5，並將X處錯誤位置及訂正資料算出電路 8所算出的訂正處覆寫成訂正資料後存放至資訊記億電路 9 (步驟 S 8 1 4 )。步驟S 8 1 4的處理完畢，或沒有來自資訊處理裝置2 的使用者資料之訂正要求時，則結束處理。

藉此，若根據本實施形態，則發生機率高的小規模錯誤訂正由資訊記憶裝置3進行，發生機率低的大規模錯誤訂正則由資訊處理裝置2進行，故可減輕該資訊處理裝置 2的處理負擔。又，藉由將小規模的錯誤訂正以資訊記憶裝置3進行，可使該資訊記憶裝置3的電路規模得以縮小。甚至，因爲可藉由資訊處理裝置2，而任意選擇是否進行大規模錯誤訂正再加以實行，故可構築隨著資料不同而有最佳信賴度的資訊處理系統1。

以上，雖然根據本發明人所發明之實施形態來具體說明本發明，但本發明並非侷限於前記實施形態，只要不脫離其要旨範圍內，可有各種變更。【發明的效果】本案所開示的發明中，藉由代表之發明物所獲得的效果，若簡單說明，則如以下所述。發生機率高的小規模錯誤係由資訊記憶裝置訂正，而發生機率低的大規模錯誤則由資訊處理裝置訂正，藉此可減輕資訊處理裝置的處理負擔。 -19- (16) 200419573 又，藉由僅將小規模的錯誤訂正由資訊記憶裝置進行，可使該資訊記憶裝置小型化’且可降低成本。因爲可藉由資訊處理裝置，而任意選擇是否進行大規模錯誤訂正再加以實行，故可構築隨著資料不同而有最佳信賴度的資訊處理系統。藉由上述（1 )〜（3 )，可大幅提升資訊處理系統的性能以及信賴度。

【圖式簡單說明】【圖1】本實施形態所論資訊處理系統的方塊圖。【圖2】圖1之資訊處理系統中，不可E C C訂正時的讀出傳送處理的流程圖。【圖3】圖1之資訊處理系統中，使用者資料的寫入傳送處理之流程圖。

【圖4】圖1之資訊處理系統中，可E C C訂正時的讀出傳送處理之一例的流程圖。【圖5】圖1之資訊處理系統中，可e C C訂正時的讀出傳送處理之另例的流程圖。【圖6】圖1之資訊處理系統中，不訂正使用者資料之ECC時的讀取傳送處理流程圖。【圖7】被裝設於圖1之資訊處理系統的資訊記億裝置中’使用者資料的寫入傳送時的內部處理流程圖。【圖8】被裝設於圖1之資訊處理系統的資訊記億裝置中，使用者資料的讀取傳送時的內部處理流程圖。 -20- (17) 200419573 【圖9】被裝設於圖1之資訊處理系統的資訊記憶裝置中，使用者資料的讀取傳送時的內部處理之另例之流程圖。【符號說明】 1 資訊處理系統 2 資訊處理裝置

2a Y處錯誤位置及訂正資料算出電路 (第2資料訂正算出部） 3 資訊記憶裝置 4 控制電路（資訊處理部） 5 輸出入電路（傳送處理部） 6 錯誤偵測電路（傳送處理部、錯誤偵測部） 7 Y處訂正用ECC碼產生電路 (傳送處理部、管理資訊產生部）

8 X處錯誤位置及訂正資料算出電路 (傳送處理部、第1資料訂正算出部） 9 資訊記憶電路（半導體記憶體） -21 -

Claims

(1) 200419573 拾、申請專利範圍 1 · 一種資訊記億裝置，其特徵爲具備：一個以上之半導體記憶體；及根據動作程式而將存放在前記一個以上之半導體記憶體的資料讀出，並進行所定的處理或資料寫入動作指示等之資訊處理部；及

若從前記半導體記億體讀出之讀取資料中含有的錯誤是在所定數以下的小規模錯誤時，則訂正前記小規模錯誤再進行傳送，而若前記讀取資料中含有較所定數爲多的錯誤時，則不訂正前記大規模錯誤就傳送至外部之傳送處理部。 2 ·如申請專利範圍第1項之資訊記憶裝置，其中前記傳送處理部，係具備：從外部傳送來的寫入資料，產生出用於進行資料訂正時之管理資料的管理資料產生部；及

根據前記讀取資料與管理資料產生部所產生之管理資料，偵測前記讀取資料中是否有錯誤處的錯誤偵測部；及當前記錯誤偵測部偵測到錯誤之際，算出前記讀取資料的錯誤處，以及訂正資料，並判斷前記讀取資料是屬於大規模錯誤還是小規模錯誤的第1資料訂正算出部；前記資訊處理部，係當前記第1資料訂正算出部判斷爲小規模錯誤時，則將前記第1資料訂正算出部所算出的前記錯誤資料的訂正處覆寫上訂正資料後傳送至外部；當前記第1資料訂正算出部判斷爲大規模錯誤時，則不訂正 -22· (2) (2)200419573 前記大規模錯誤就傳送至外部。 3 .如申請專利範圍第2項之資訊記憶裝置，其中前記第1資料訂正算出部，係若前記讀取資料中有N 處以下錯誤時則判斷爲小規模錯誤；若前記讀取資料中有 N+ 1處以上錯誤時則判斷爲大規模錯誤。 4 · 一種資訊記憶裝置，其特徵爲具備：一個以上之半導體記憶體·，及根據動作程式而將存放在前記一個以上之半導體記憶體的資料讀出，並進行所定的處理或資料寫入動作指示等之資訊處理部；及若從前記半導體記憶體讀出之讀取資料中含有1處錯誤時，則訂正前記錯誤再進行傳送，，而若前記讀取資料中含有2處以上錯誤時，則不訂正前記錯誤就傳送至外部之傳送處理部。 5 ·如申請專利範圍第4項之資訊記憶裝置，其中前記傳送處理部，係具備：從外部傳送來的寫入資料，產生出用於進行資料訂正時之管理資料的管理資料產生部；及根據前記讀取資料與管理資料產生部所產生之管理資料’偵測前記讀取資料中是否有錯誤處的錯誤偵測部；及當前記錯誤偵測部偵測到錯誤之際，算出前記讀取資料的錯誤處，以及訂正資料，並判斷前記讀取資料內所存在之錯誤爲2處以上錯誤或是1處錯誤的第1資料訂正算出部； -23- (3) 200419573 前記資訊處理部，係當前記第1資料訂正算出部判斷爲1處錯誤時，則將前記第1資料訂正算出部所算出的前記錯誤資料的訂正處覆寫上訂正資料後傳送至外部；當前記第1資料訂正算出部判斷爲2處以上錯誤時，則不訂正前記大規模錯誤就傳送至外部。

6 · —種資訊處理系統，係屬於由一個以上之半導體記憶體；及具有根據動作程式而將存放在前記一個以上之半導體記憶體的資料讀出，並進行所定的處理或資料寫入動作指示等之資訊處理部的資訊記憶裝置；及管理前記資訊記億裝置之資訊處理裝置所成之資訊處理系統，其特徵爲

前記資訊記憶裝置係具備：若從前記半導體記憶體讀出之讀取資料中含有的錯誤是在所定數以下的小規模錯誤時，則訂正前記小規模錯誤再進行傳送，而若前記讀取資料中含有較所定數爲多的錯誤時，則不訂正前記大規模錯誤就傳送至外部之傳送處理部；前記資訊處理裝置係具備：將前記資訊記億裝置所傳送來的大規模錯誤讀取資料予以訂正之第2資料訂正算出部。 7·如申請專利範圍第6項之資訊處理系統，其中前記傳送處理部，係具備：從外部傳送來的寫入資料，產生出用於進行資料訂正時之管理資料的管理資料產生部；及根據前記讀取資料與管理資料產生部所產生之管理資 -24- 200419573

料’偵測前記讀取資料中是否有錯誤處的錯誤偵測部；及當則記錯誤偵測部偵測到錯誤之際，算出前記讀取資料的錯誤處’以及訂正資料，並判斷前記讀取資料是屬於大規模錯誤還是小規模錯誤的第1資料訂正算出部；

前記資訊處理部，係當前記第1資料訂正算出部判斷爲小規模錯誤時，則將前記第1資料訂正算出部所算出的前記錯誤資料的訂正處覆寫上訂正資料後傳送至外部；當前記第1資料訂正算出部判斷爲大規模錯誤時，則不訂正前記大規模錯誤就傳送至外部。 8 ·如申請專利範圍第7項之資訊處理系統，其中前記第1資料訂正算出部，係若前記讀取資料中有N 處$以下錯.誤時則判斷爲小規模錯誤；若前記讀取資料中有 N+ 1處以上錯誤時則判斷爲大規模錯誤。

9.一種資訊處理系統，係屬於由一個以上之半導體記憶體；及具有根據動作程式而將存放在前記一個以上之半導體記憶體的資料讀出，並進行所定的處理或資料寫入動作指示等之資訊處理部的資訊記憶裝置；及管理前記資訊記憶裝置之資訊處理裝置所成之資訊處理系統，其特徵爲前記資訊記憶裝置係具備：若從前記半導體記憶體讀出之讀取資料中含有1處錯誤時’則訂正前記誤再進行傳送，而若前記讀取資料中含有2處以上錯誤時，則不訂正前記錯誤就傳送至外部之傳送處理部；前記資訊處理裝置係具備：將前記資訊記憶裝置所傳 -25- (5) (5)200419573 送來的讀取資料中之2處以上錯誤予以訂正之第2資料訂正算出部。 1 0.如申請專利範圍第9項之資訊處理系統，其中前記傳送處理部，係具備：從外部傳送來的寫入資料，產生出用於進行資料訂正時之管理資料的管理資料產生部；及根據前記讀取資料與管理資料產生部所產生之管理資料’偵測前記讀取資料中是否有錯誤處的錯誤偵測部；及當前記錯誤偵測部偵測到錯誤之際，算出前記讀取資料的錯誤處，以及訂正資料，並判斷前記讀取資料中有2 處以上錯誤還是1處錯誤的第1資料訂正算出部； '則資訊處理部，係當前記第1資料訂正算出部判斷爲1處誤時，則將前記第丨資料訂正算出部所算出的前記2誤=料的訂正處覆寫上訂正資料後傳送至外部；當前 j弟1貝料訂正算出部判斷爲2處以上錯誤時，則不訂正前記大規模錯誤就傳送至外部。 -26 -