CN101131857B - 硅储存装置及其控制器与运作方法 - Google Patents

Abstract

本发明提供了一种硅储存装置及其控制器与运作方法。所述硅储存装置应用于一处理器基础系统，且包括：多个储存介质接口及一控制器。其中所述储存介质接口分别用以容纳并连接一储存介质，而该控制器电性连接所述储存介质接口，进而根据一检测信号以提供该插入的储存介质所需的数据传输信道，并且当产生另一检测信号时，该控制器便输出一指示信息给该处理器基础系统，以进行错误状态处理。本发明的硅储存装置以达到缩减硅储存装置及其控制器的体积的目的。

Description

硅储存装置及其控制器与运作方法

技术领域

本发明涉及一种硅储存装置，特别是涉及一种共享储存介质数据脚位的硅储存装置及其控制器与运作方法。

背景技术

近几年来，由于各类型记忆卡(硅储存介质)的快速发展，使得硅储存装置的开发也越来越成熟。现今市面上所流行的硅储存装置大致可分为内接式与外接式两种，但随着各种应用系统在体积上的缩小及结构上的简化，不论是内接式的硅储存装置还是外接式的硅储存装置，整体的体积尺寸也逐渐成为设计开发时的重点项目之一，以符合使用者携带方便、不占使用空间以及节省成本的考虑。

而以目前公知技术的硅储存装置而言，请参考图1，图1为公知技术硅储存装置的结构方块图，在硅储存装置1’中包括：一控制器10’、一传输接口20’及至少一储存介质接口30’。其中储存介质接口30’用以容纳并连接一储存介质3，而控制器10’通过传输接口20’来与一处理器基础系统2连接。而在公知的设计中，由于控制器10’必须分别提供足够的控制信号(如检测信号101’等)及数据信号102’的脚位给所支持的储存介质3使用，因此若生产者欲设计硅储存装置1’以支持多种储存介质3时，该控制器10’就必须选用脚位较多且所占面积较大的芯片，方可实现支持多种储存介质3的功能。而由于使用了较大芯片的控制器10’，也就导致无法进一步简化整个硅储存装置1’的体积。

另一方面，相对于控制器10’的脚位变多，在整个印刷电路板的布线上也就繁杂许多，同时若再考虑到各个储存介质接口30’的摆设位置及相关预防电磁波干扰的设计，整个硅储存装置1’的开发工作便更加困难且开发时间过程也会增加变量，进而不符合整体的经济效益。

发明内容

有鉴于此，本发明所要解决的技术问题在于提供一种硅储存装置及其控制器与运作方法，其通过整合并共享各种储存介质所需的数据及控制总线，而根据连接不同的储存介质以进行切换使用，以减少因各种储存介质的数据脚位不同而占用的空间，同时还具有避免硅储存装置在与一储存介质进行读写数据时因插入另一储存介质而导致数据损毁或储存介质毁坏的功能。

为解决上述问题，根据本发明所提出的一种方案，提供一种硅储存装置，应用于一处理器基础系统，其特征在于，包括：多个储存介质接口及一控制器。其中所述储存介质接口分别用以容纳并连接一储存介质，而该控制器电连接所述储存介质接口，进而根据所述储存介质之一插入时所产生的一检测信号以提供该插入的储存介质所需的数据传输信道，且经由相对的储存介质接口来进行传递数据信号，并且当产生另一检测信号时，该控制器便输出一指示信息给该处理器基础系统，以进行错误状态处理。

为了解决上述问题，根据本发明所提供的另一种方案，提供一种硅储存装置的控制器，电连接一处理器基础系统与多个储存介质接口，而所述储存介质接口分别容纳并连接一储存介质，其特征在于，该控制器包括：一储存介质连接单元及一微处理单元。其中该储存介质连接单元提供一控制总线以与所述储存介质接口连接，并且进一步包含一数据脚位切换单元用以提供该储存介质运作时所需的数据总线，而微处理单元则依据所述储存介质之一插入相对的储存介质接口后所产生的一检测信号，进而控制该数据脚位切换单元将数据总线切换给该储存介质，此外，当有另一检测信号产生时，该微处理单元便输出一指示信号给该处理器基础系统。

为了解决上述问题，根据本发明所提出的另一种方案，提供一种硅储存装置的运作方法，该硅储存装置应用于一处理器基础系统，其特征在于，该运作方法步骤包括：首先，连接一储存介质，并切换数据传输信道给该储存介质，进而再判断该储存介质是否处于一读写状态，若判断该读写状态的结果为是，则进行检测是否有另一储存介质连接至该硅储存装置，而若检测该另一储存介质的结果为是，则停止该读写状态，并且输出一指示信号给该处理器基础系统。

以上所述与接下来的详细说明及附图，均是为了能进一步说明本发明为实现预定目的所采取的方式、手段及功能。而有关本发明的其它目的及优点，将在后续的说明及附图中加以阐述。

附图说明

图1为公知技术硅储存装置的结构方块图；

图2为本发明硅储存装置的实施例的结构方块图；

图3为本发明硅储存装置的控制器的实施例的方块图；及

图4为本发明硅储存装置的运作方法的流程图。

其中，附图标记说明如下：

硅储存装置1’    控制器10’         处理器基础系统2

传输接口20’     储存介质3          储存介质接口30’

硅储存装置1      控制器10           微处理单元100

检测信号101      数据信号102        处理器基础系统2

传输接口20       储存介质连接单元200

数据脚位切换单元210                 储存介质3

储存介质接口30   系统接口300        记忆单元400

数据暂存区410    软件程序区420

具体实施方式

请参考图2，其为本发明硅储存装置的实施例结构方块图，如图所示，本发明提供了一种硅储存装置1，其应用于一处理器基础系统2，包括：一控制器10及多个储存介质接口30。其中该控制器10电连接所述储存介质接口30，并且通过储存介质接口30来分别容纳及连接一储存介质3，而储存介质接口30可例如为市面上各种记忆卡的插槽连接器(Socket)或多合一插槽连接器，并且可根据硅储存装置1所欲支持的储存介质3的不同种类而搭配不同的插槽连接器。

当有任一储存介质3插入储存介质接口30时，便会产生一检测信号101，以辨识有储存介质3的存在，此时控制器10便依据该检测信号101而切换该插入的储存介质3所需用到的数据传输信道至相对应的储存介质接口30，以进行传递数据信号102。而控制器10会辨识不同的储存介质3所产生的不同检测信号101，而自动切换为储存介质3所需的数据传输信道给相对应的储存介质接口30。而若处理器基础系统2已与一储存介质3进行数据传输时，控制器10又检测到有另一储存介质3因连接至储存介质接口30而产生的另一检测信号101，此时控制器10便输出一指示信号给处理器基础系统2，其中处理器基础系统2可因内建有一应用程序(图未示)，以根据该指示信号而显示一错误信息而告知使用者。

而上述的硅储存装置1中，还可进一步包含一传输接口20，其电连接控制器10，以作为硅储存装置1与处理器基础系统2之间数据传输的接口。而在实际运用上，传输接口20可例如为通用串行总线接口(USB)、计算机卡接口(PC Card)、外围零件连接接口(PCI)、高速外围零件连接接口(PCI-e)、IEEE1394接口、以太网络(Ethernet)接口、整合式驱动电子(IDE)接口、串行高级技术配件(SATA)接口、小型计算机系统接口(SCSI)、蓝牙接口或红外线接口等。

请参考图3，其为本发明硅储存装置的控制器的实施例方块图，如图3所示，本发明提供了一种硅储存装置1的控制器10，其电连接于一处理器基础系统2与多个储存介质接口30之间，而储存介质接口30分别容纳并连接一储存介质3，本发明的控制器10包括：一微处理单元100及一储存介质连接单元200。其中微处理单元100通过储存介质连接单元200所提供的控制总线来连接储存介质接口30，并且还进一步包含一数据脚位切换单元210，其用以提供对不同储存介质3进行数据传输时所需用到的数据总线，此外，该数据脚位切换单元210整合所有储存介质3所需用到的数据总线以进行切换共享。

而微处理单元100依据储存介质连接单元200所传递的一检测信号101来判断是为何种类型的储存介质3，以控制数据脚位切换单元210将其中的数据总线切换至该储存介质3相对应的储存介质接口30，进而得以传输数据信号102。此外，若微处理单元100已经辨识到一储存介质3，并且进行数据传输后，此时再检测到有另一储存介质3插入而产生的另一检测信号101时，该微处理单元100便输出一指示信号以通知处理器基础系统2。

另外，控制器10还包括有一系统接口300及一记忆单元400。其中系统接口300电连接于该记忆单元400与处理器基础系统2之间，用以处理串行数据转换，而记忆单元400还进一步包含一数据暂存区410及一软件程序区420，数据暂存区410可例如为随机存取内存(RAM)，用以暂存处理器基础系统2与储存介质3之间所传输的数据；而软件程序区420则可例如为只读存储器(ROM)，用以储存微处理单元100运作时的一并行软件程序。

请参考图4，其为本发明硅储存装置的运作方法的流程图，如图4所示，本发明提供了一种硅储存装置1的运作方法，其步骤包括：首先硅储存装置1通过储存介质接口30连接一储存介质3(步骤S401)，并且依据该储存介质3所产生的检测信号101来切换数据传输信道给该储存介质3，接着判断该储存介质3是否处于读写状态(步骤S403)，若判断该读写状态的结果为是，则继续检测硅储存装置1是否连接另一储存介质3(步骤S405)，否则若步骤S403的判断结果为否，则持续执行步骤S403。而若步骤S405的检测结果为是时，则表示有另一储存介质3插入硅储存装置1，此时便停止与原本储存介质3的读写状态，并产生一错误状态(步骤S407)；反之，若步骤S405的检测结果为否，则表示仅有一储存介质3连接在硅储存装置1，便可持续进行原本的读写状态(步骤S409)并且同时也不断执行步骤S405直至完成与处理器基础系统2之间的数据传输。

再者，在步骤S407之后，控制器10会判断处理器基础系统2是否进行检查该读写状态(步骤S411)，若判断结果为是，则进行回报一指示信号给处理器基础系统2(步骤S413)，随后，处理器基础系统2会进行确认该指示信号，并且通过应用程序以显示出一错误信息(步骤S415)以提醒使用者相关的错误信息，例如：告知使用者在目前的硅储存装置1上插有两张或两张以上储存介质3，并且要求使用者进行拔除至仅剩一张储存介质3方可继续进行使用。在此同时，控制器10会持续进行判断是否解除该错误状态(步骤S417)，直到判断硅储存装置1上仅剩一储存介质3时，便解除该错误状态，进而便再执行步骤S401以进行相关步骤程序；相反的若步骤S417的判断结果为否，表示持续有错误状态产生时，便通过处理器基础系统2持续显示该错误信息。此外，若在步骤S411的判断结果为否，则表示处理器基础系统2尚未进行检查对该储存介质3的读写动作，此时便执行步骤S407以继续停止原本的读写状态。

综上所述，本发明不仅能有效缩减硅储存装置1的整体体积，以达到携带方便且使用上较不占空间的目的，还可大幅缩小控制器10本身芯片的大小，以节省更多封装成本并拥有较佳的市场竞争力，此外对整个硅储存装置1的开发设计、日后维护或维修上能更加简易。

然而以上所述的仅为本发明的具体实施例的详细说明及附图而已，并非用以限制本发明，本发明的所有保护范围应以下述的权利要求书为准，任何本领域技术人员在本发明的技术领域内，可轻易想到的变化或修饰均可涵盖在以下本申请所界定的专利范围内。

Claims (18)

1.一种硅储存装置，应用于一处理器基础系统，其特征在于，所述硅储存装置包括：

多个储存介质接口，分别用以容纳并连接一储存介质；及

一控制器，包括：

一储存介质连接单元，提供一控制总线以与所述储存介质接口连接，且该储存介质连接单元进一步地包括：一数据脚位切换单元，该数据脚位切换单元整合所有储存介质的数据总线，以提供不同储存介质运作时所需的数据总线；及

一微处理单元，连接该储存介质连接单元，并根据一检测信号来控制该数据脚位切换单元将数据总线切换给代表该检测信号的储存介质，并且当有另一检测信号产生时，该微处理单元便输出一指示信号给该处理器基础系统。

2.如权利要求1所述的硅储存装置，其特征在于，所述储存介质接口为各种记忆卡的插槽连接器或多合一插槽连接器。

3.如权利要求1所述的硅储存装置，其特征在于，所述检测信号在所述储存介质插入相对应的储存介质接口时产生。

4.如权利要求1所述的硅储存装置，其特征在于，所述硅储存装置还包括一传输接口，所述传输接口电连接该控制器，且通过该传输接口来与该处理器基础系统进行数据传输。

5.如权利要求4所述的硅储存装置，其特征在于，所述的传输接口为通用串行总线、计算机卡接口、外围零件连接接口、高速外围零件连接接口、IEEE 1394接口、以太网络接口、整合式驱动电子接口、串行高级技术配件接口、小型计算机系统接口、蓝牙接口或红外线接口。

6.如权利要求1所述的硅储存装置，其特征在于，所述的处理器基础系统还可内建一应用程序，以针对该指示信号而显示一错误信息。

7.一种硅储存装置的控制器，电连接于一处理器基础系统与多个储存介质接口，所述储存介质接口分别容纳并连接一储存介质，其特征在于，该硅储存装置的控制器包括：

一储存介质连接单元，提供一控制总线以与所述储存介质接口连接，且进一步包含：一数据脚位切换单元，所述数据脚位切换单元提供该储存介质运作时所需的数据总线；及

一微处理单元，根据一检测信号以控制该数据脚位切换单元将数据总线切换给代表该检测信号的储存介质，并且当有另一检测信号产生时，该微处理单元便输出一指示信号给该处理器基础系统。

8.如权利要求7所述的控制器，其特征在于，所述的储存介质接口为各种记忆卡的插槽连接器或多合一插槽连接器。

9.如权利要求7所述的控制器，其特征在于，所述检测信号在所述储存介质插入相对应的储存介质接口后产生。

10.如权利要求7所述的控制器，其特征在于，所述硅储存装置的控制器还包括：

一记忆单元；及

一系统接口，电连接该记忆单元，用以处理与该处理器基础系统间的串行数据转换。

11.如权利要求10所述的控制器，其特征在于，所述的记忆单元还包含：

一数据暂存区，用以暂存该处理器基础系统与该储存介质之间所传输的数据；及

一软件程序区，用以储存该微处理单元操作的一并行软件程序。

12.如权利要求11所述的控制器，其特征在于，所述的数据暂存区为一随机存取内存，而该软件程序区为一只读存储器。

13.一种硅储存装置的运作方法，该硅储存装置应用于一处理器基础系统，其特征在于，该硅储存装置的运作方法包括步骤：

连接一储存介质，并切换数据传输信道给该储存介质；

判断该储存介质是否处于一读写状态；

若判断该读写状态的结果为是，则检测是否有另一储存介质连接至该硅储存装置；

若检测该另一储存介质的结果为是，则停止该读写状态；及

输出一指示信号给该处理器基础系统。

14.如权利要求13所述的硅储存装置的运作方法，其特征在于，所述储存介质接口为各种记忆卡的插槽连接器或多合一插槽连接器。

15.如权利要求13所述的硅储存装置的运作方法，其特征在于，若检测该另一储存介质的结果为否，则持续进行该读写状态，并且同时也进行检测是否连接另一储存介质的动作。

16.如权利要求13所述的硅储存装置的运作方法，其特征在于，在该停止读写动作之后，会产生一错误状态，并进而判断该处理器基础系统是否检查该读写动作，若是则继续执行该输出指示信号的步骤。

17.如权利要求16所述的硅储存装置的运作方法，其特征在于，所述方法还包括步骤：

判断是否解除该错误状态，以决定该硅储存装置与所述储存介质的运作。

18.如权利要求13所述的硅储存装置的运作方法，其特征在于，所述处理器基础系统确认该指示信号后，以通过一应用程序显示一错误信息。

Images