CN101303659A - 非易失性存储器装置和数据处理系统 - Google Patents

非易失性存储器装置和数据处理系统 Download PDF

Info

Publication number
CN101303659A
CN101303659A CNA2008101094388A CN200810109438A CN101303659A CN 101303659 A CN101303659 A CN 101303659A CN A2008101094388 A CNA2008101094388 A CN A2008101094388A CN 200810109438 A CN200810109438 A CN 200810109438A CN 101303659 A CN101303659 A CN 101303659A
Authority
CN
China
Prior art keywords
data
reading
user data
correct
correction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008101094388A
Other languages
English (en)
Other versions
CN101303659B (zh
Inventor
盐田茂雅
后藤启之
涩谷洋文
原郁夫
三谷欣史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Publication of CN101303659A publication Critical patent/CN101303659A/zh
Application granted granted Critical
Publication of CN101303659B publication Critical patent/CN101303659B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K17/00—Methods or arrangements for effecting co-operative working between equipments covered by two or more of main groups G06K1/00 - G06K15/00, e.g. automatic card files incorporating conveying and reading operations
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07F—COIN-FREED OR LIKE APPARATUS
    • G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
    • G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
    • G07F7/0806—Details of the card
    • G07F7/0833—Card having specific functional components
    • G07F7/084—Additional components relating to data transfer and storing, e.g. error detection, self-diagnosis
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1044—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices with specific ECC/EDC distribution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q20/00—Payment architectures, schemes or protocols
    • G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
    • G06Q20/34—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
    • G06Q20/341—Active cards, i.e. cards including their own processing means, e.g. including an IC or chip
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07F—COIN-FREED OR LIKE APPARATUS
    • G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
    • G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
    • G07F7/10—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means together with a coded signal, e.g. in the form of personal identification information, like personal identification number [PIN] or biometric data
    • G07F7/1008—Active credit-cards provided with means to personalise their use, e.g. with PIN-introduction/comparison system

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Business, Economics & Management (AREA)
  • Accounting & Taxation (AREA)
  • Strategic Management (AREA)
  • General Business, Economics & Management (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

本发明提供一种非易失性存储器装置和数据处理系统。当从信息处理设备发出用于读取的传送用户数据的请求时，控制电路传送用户数据和管理数据到错误检测电路，由它检查用户数据的错误。如果用户数据不包含错误，则控制电路向信息处理设备通知能够传送用户数据，并且把它传送到信息处理设备。如果用户数据包含错误，则X计数错误位置和校正数据计算电路使用用户数据和管理数据来计算校正单元和校正数据，并且判断校正单元是否是可校正的。如果不可校正(有比X个单元更多的校正单元)，则控制电路向信息处理设备通知用户数据是不可校正的，然后把用户数据和管理数据传送到信息处理设备。

Description

非易失性存储器装置和数据处理系统
本申请为同一申请人于2004年1月6日递交的、申请号为200410001330.9、发明名称为“非易失性存储器装置和数据处理系统”的中国发明专利申请的分案申请。
技术领域
本发明涉及用于增加一个信息处理系统中的可靠性的技术，并且尤其涉及有效地进行在使用非易失性半导体存储器配置的信息存储设备中的数据保护的技术。
背景技术
作为个人计算机、多功能终端等的外部存储介质，诸如CF(压缩闪存)卡、智能介质、存储条(memory sticks)、和多媒体卡之类的信息存储设备是众所周知的。
在这些信息存储设备中的某些设备中，通过计算在主机设备中的错误位置和错误校正数据而增加了读/写数据的可靠性。
此外，某些信息存储设备通过提供一个错误检测电路来增加读/写数据的可靠性。在这种情况下，在数据的读/写过程中，要求具有高可靠性的数据以校正方式经过一个错误检测电路，而不要求具有高可靠性的数据则不经过该错误检测电路(例如，专利公开1)。某些信息存储设备通过依据存取速度改变校正性能来执行最佳的错误校正(例如，专利公开2)。
[专利公开1]
日本未审专利公开平4(1992)-95299
[专利公开2]
日本未审专利公开平6(1994)-161906
发明内容
发明者已经发现，在以上描述的信息存储设备的读/写处理过程中的错误检测技术具有如下所述的问题。
例如，存在由于主机设备通过软件计算错误位置和校正数据，从而显著降低了主机设备的性能的问题。
此外，在信息存储设备具有一错误检测电路的情况下，如果为所有错误数据执行数据校正，则错误校正电路的尺寸增加，使得信息存储设备尺寸增加，从而导致成本增加。
本发明的一个目的是提供一个信息存储设备和一个信息处理系统，其仅仅在信息存储设备内执行较少数据校正，而在信息处理系统中执行较多错误校正，由此能够使成本的增加最小化而不降低信息处理系统的处理性能，并且能够显著地增加数据的可靠性而不增加电路尺寸。
本发明的上述及其它目的、和新颖特征通过这个说明书和附图将会是显而易见的。
在本申请中公开的本发明的典型例子将简要地描述如下。
(1)本发明中的信息存储设备包含：一个或多个半导体存储器；一个信息处理部分，其依据操作程序，读取保存在一个或多个半导体存储器中的数据，并且指导预定的处理、数据写入、及其它操作；以及一个传送处理部分，如果从半导体存储器中读出的读取数据包含较少错误，则校正这些较少的错误并且传送读取数据，如果读取数据包含较多错误，则传送读取数据而不校正这些较多的错误。
尽管在较少错误和较多错误之间的差别应当根据错误检测电路的尺寸和错误出现的频率而定，但是较少错误是指其数目等于或者小于一预定数目(例如，为1，尽管并非特别限制)的错误，而较多错误是指其数目大于该预定数目(例如，2或更多，尽管未明确地定义)。
本发明的其它例子将简要地描述如下。
(2)本发明中的信息存储设备包含：一个或多个半导体存储器；一个信息处理部分，其依据操作程序，读取保存在一个或多个半导体存储器中的数据，并且指导预定的处理、数据写入、及其它操作；以及一个传送处理部分，如果从半导体存储器中读出的读取数据包含一个错误，则校正该错误并且传送该读取数据，并且如果读取数据包含两个或更多错误，则传送该读取数据到外部而不校正错误。
(3)一个信息处理系统包含：一个信息存储设备，其包含一个或多个半导体存储器，和一个信息处理部分，其中该信息处理部分依据操作程序，读取保存在一个或多个半导体存储器中的数据、并且指导预定处理、数据写入、及其它操作；以及一个用于管理该信息存储设备的信息处理设备，其中，信息存储设备包含一个传送处理部分，如果从半导体存储器中读出的读取数据包含较少错误，则校正该较少错误并且传送读取数据，而如果读取数据包含较多错误，则传送该数据而不校正该较多错误，信息处理设备包含第二数据校正和计算部分，其校正包含从信息存储设备传送的较多错误的读取数据。
附图说明
图1是显示了依据本发明一个实施例的信息处理系统的方框图；
图2是在图1的信息处理系统中在ECC校正不可能时的读传送处理的流程图；
图3是在图1的信息处理系统中用于用户数据的写传送处理的流程图；
图4是显示了在图1的信息处理系统中、对可能对其进行ECC校正的用户数据的读传送处理的一个例子的流程图；
图5是显示了在图1的信息处理系统中、对可能对其进行ECC校正的用户数据的读传送处理的另一个例子的流程图；
图6是在图1的信息处理系统中不对用户数据进行ECC校正时的读传送处理的流程图；
图7是在图1的信息处理系统中提供的信息存储设备中、在用户数据的写传送期间的内部处理的流程图；
图8是显示了在图1的信息处理系统中提供的信息存储设备中、在用户数据的读传送处理期间的内部处理的一个例子的流程图；以及
图9是显示了在图1的信息处理系统中提供的信息存储设备中、在用户数据的读传送处理期间的内部处理的另一个例子的流程图。
具体实施方式
在下文中，本发明的最佳实施例将通过参考附图加以详细描述。
图1是显示了依据本发明一个实施例的信息处理系统的方框图。图2是在图1的信息处理系统中在ECC校正不可能时的读传送处理的流程图。图3是在图1的信息处理系统中用于用户数据的写传送处理的流程图。图4是显示了在图1的信息处理系统中、对可能对其进行ECC校正的用户数据的读传送处理的一个例子的流程图。图5是显示了在图1的信息处理系统中、对可能对其进行ECC校正的用户数据的读传送处理的另一个例子的流程图。图6是在图1的信息处理系统中在用户数据不进行ECC校正时的读传送处理的流程图。图7是在图1的信息处理系统中提供的信息存储设备中、在用户数据的写传送期间的内部处理的流程图。图8是显示了在图1的信息处理系统中提供的信息存储设备中、在用户数据的读传送处理期间的内部处理的一个例子的流程图。图9是显示了在图1的信息处理系统中提供的信息存储设备中、在用户数据的读传送处理期间的内部处理的另一个例子的流程图。
在这个实施例中，信息处理系统1包含信息处理设备2和信息存储设备3，如图1所示。信息处理设备2是由个人计算机、多功能终端等构成的主机设备。信息处理设备2具有一个Y计数错误位置和校正数据计算电路(第二数据校正和计算部分)2a。Y计数错误位置和校正数据计算电路2a计算从信息存储设备3中传送的用户数据的Y个单元(locations)的错误位置和校正数据。
信息存储设备3被用作信息处理设备2的外部存储介质。信息存储设备3由使用例如闪速存储器等配置的存储卡构成。
信息存储设备3包含：控制电路(信息处理部分)4；输入-输出电路(传送处理部分)5；错误检测电路(传送处理部分、错误检测部分)6；用于Y个单元校正的ECC代码生成电路(传送处理部分、管理数据生成部分)7；X计数错误位置和校正数据计算电路(传送处理部分、第一数据校正和计算部分)8；信息存储电路(半导体存储器)9；等等。尽管，在这个实施例中，提供了一个信息存储电路9，但是也可以提供一个以上的信息存储电路。
下列组件经由内部总线连接到控制电路4：输入-输出电路5；错误检测电路6；用于Y个单元校正的ECC代码生成电路7；X计数错误位置和校正数据计算电路8；和信息存储电路9。
依据操作程序，控制电路4读取保存在信息存储电路9中的程序和数据，并且指令预定的处理、数据写入、及其它操作。
输入-输出电路5控制与信息存储电路9和信息处理设备2的数据互换。错误检测电路6检测在已经过读取处理的数据中是否存在错误。
用于Y个单元校正的ECC代码生成电路7生成用于Y个单元校正的ECC(Error Correcting Code，纠错码)信息。X计数错误位置和校正数据计算电路8计算X个错误位置和校正数据。
不仅可以通过使用ECC检测错误，而且可以通过使用诸如CRC(Cyclic Redundancy Check，循环冗余校验)和奇偶校验之类的简单的检测功能(function)来检测错误。
在错误检测中的X个单元和Y个单元具有X个单元＜Y个单元的关系。下面显示了在使用半导体存储器的存储卡中的X、Y、和校正长度的具体例子。如果用户数据为512个字节，则X个单元的数目为一或者最多为二，并且Y个单元的数目为X+1或者X+2。X个单元和Y个单元以校正长度的长度为单位，并且如果校正长度为一个字节，则该一个字节被计数为一个单元。
X和Y的值越大，并且校正长度越长，则信息处理系统1的数据可靠性越高。相反地，电路和程序的大小和管理范围越大，导致成本越高。因此，最好考虑到信息存储电路9的特性和信息处理系统1的期望可靠性以实现最优化。
信息存储电路9包含一个诸如闪速存储器之类的非易失性半导体存储器。信息存储电路9存储用户数据(0)到(N)、以及对应于该用户数据的管理数据(0)到(N)。管理数据(0)到(N)包含用于数据校正的ECC信息。
信息存储电路9不局限于闪速存储器，也可以是能够存储数据的任意存储器，诸如SRAM(Static Random Access Memory，静态随机存取存储器)、DRAM(Dynamic RAM，动态RAM)、MRAM(Magnetroresistive RAM，抗磁控RAM)、和EPROM(Erasable and Programmable Read Only Memory，可擦可编程只读存储器)。尽管在这个实施例中控制器和存储器是彼此分离的，但是可以使用集成了这两个部件和外围电路的混合半导体。
信息处理设备2和输入-输出电路5通过一条信息处理设备总线PCB连接。具有机械耦合装置的信息处理设备总线PCB可以是电连接接触型或者通过信息传输介质诸如无线电波传输信息的非接触型。
信息处理设备2具有Y计数错误位置和校正数据计算电路2a。Y计数错误位置和校正数据计算电路2a计算Y个单元的数据错误位置和校正数据。
接下来，将描述在这个实施例中的信息处理系统1的操作。
首先，利用图2中的流程图来描述在信息处理系统1中当ECC校正是不可能时的读传送处理。
信息处理设备2请求信息存储设备3传送用于读取的用户数据(0)(步骤S101)。如果用户数据(0)包含比X个单元更多的错误，则信息存储设备3向信息处理设备2通知它不能校正用户数据(0)(步骤S102)。
信息存储设备3向信息处理设备2传送对应于用户数据(0)的管理数据(0)(步骤S103)，然后传送该用户数据(0)的读取数据(步骤S104)。
如果必要的话，信息处理设备2通过Y计数错误位置和校正数据计算电路2a校正所传送的读取数据，并且如果不需要的话，信息处理设备2执行预定的处理而不执行错误校正。
下面利用图3中的流程图来描述对用户数据(0)的写传送处理。
当从信息处理设备2向信息存储设备3发出传送用于写入的用户数据(0)的请求时(步骤S201)，信息存储设备3向信息处理设备2通知传送用户数据(0)的写入数据(步骤S202)。尔后，用户数据(0)的写入数据被连续地从信息处理设备2传送到信息存储设备3(步骤S203)。
一旦用户数据(0)的写入处理终止，信息存储设备3向信息处理设备2通知完成了写入处理(步骤S204)。
接下来，利用图4中的流程图来描述可能对其进行ECC校正的读传送处理。
信息处理设备2请求信息存储设备3传送用于读取的用户数据(0)(步骤S301)。如果用户数据(0)不包含比X个单元更多的错误，则信息存储设备3向信息处理设备2通知能够校正用户数据(0)(步骤S302)。尔后，信息存储设备3校正用户数据(0)的错误单元，然后传送已校正的数据到信息处理设备2(步骤S303)。
在图4中，只有已经过ECC校正的用户数据(0)才被传送到信息处理设备2，而且在信息存储设备3内的用户数据(0)不被回写，并且处理终止。
下面使用图5中的流程图来描述对可能对其进行ECC校正的数据的读传送处理的另一个例子。在图5中，已经过ECC校正的用户数据(0)被传送到信息处理设备2，并且在信息存储设备3内的用户数据(0)也被回写为已经过ECC校正的用户数据(0)。
信息处理设备2请求信息存储设备3传送用于读取的用户数据(0)(步骤S401)。如果用户数据(0)不包含比X个单元更多的错误，则信息存储设备3向信息处理设备2通知能够校正用户数据(0)(步骤S402)。
在校正用户数据(0)的错误单元之后，信息存储设备3传送已校正的用户数据(0)到信息处理设备2(步骤S403)。尔后，信息处理设备2请求信息存储设备3回写已经过ECC校正的用户数据(0)(步骤S404)，并且信息存储设备3把用户数据(0)回写为已校正的用户数据。
尽管，在图5的流程图中，在传送用户数据之后提出回写请求，但也可以更早提出回写请求，然后传送用户数据。
接下来，使用图6中的流程图来描述在用户数据不进行ECC校正时的读传送处理。
信息处理设备2请求信息存储设备3传送用于读取的用户数据(0)(步骤S501)。在接收该请求后，信息存储设备3向信息处理设备2通知能够传送用户数据(0)(步骤S502)，然后传送读取的用户数据(0)到信息处理设备2(步骤S503)。
下面使用图7中的流程图来描述在信息存储设备3中如图3所示的对用户数据的写传送处理。
当从信息处理设备2发出写用户数据(m)的请求(步骤S601)时，控制电路4确定在信息存储电路9中是否存在一个指定的区域(步骤S602)。
如果没有找到指定的区域，则控制电路4向信息处理设备2通知没有找到指定的区域(步骤S603)，并且终止处理。如果找到了指定的区域，则控制电路4在信息存储电路9中存储从信息处理设备2传送的用户数据(m)(步骤S604)。
尔后，用于Y个单元校正的ECC代码生成电路7生成从用户数据(m)中计算出的多个校正ECC代码，并且把它们作为管理数据(m)存储在信息存储电路9中(步骤S605)。控制电路4向信息处理设备2通知传送写入数据(步骤S606)，并且终止处理。
通过这种方案，信息处理设备2不需要生成ECC代码，并且能够减小处理负荷。尽管，在这个实施例中，ECC代码是由信息存储设备3生成的，但是ECC代码也可以在具体位于信息处理设备2中的Y计数错误位置和校正数据计算电路中生成，并作为管理数据(m)被保存在信息存储电路9中。
接下来，使用图8中的流程图来描述在信息存储设备3中的用户数据的读传送处理的一个例子。
当信息处理设备2向信息存储设备3发出一个传送用于读取的用户数据(m)的请求时，控制电路4传送用户数据(m)和管理数据(m)到错误检测电路6(步骤S701)。
错误检测电路6检查用户数据(m)的错误(步骤S702)。如果用户数据(m)不包含错误，则控制电路4向信息处理设备2通知能够传送该用户数据(m)(步骤S703)。
然后，控制电路4经由输入-输出电路5把用户数据(m)传送到信息处理设备2(步骤S704)，并且终止处理。
在步骤S702的处理中，如果用户数据(m)包含错误，则控制电路4把用户数据(m)和管理数据(m)传送到X计数错误位置和校正数据计算电路8(步骤S705)。
X计数错误位置和校正数据计算电路8计算用户数据(m)的校正单元和校正数据(步骤S706)，并且判断该校正单元是否是可校正的(步骤S707)。
如果校正单元是不可校正的、即有比X个单元更多的校正单元，则控制电路4向信息处理设备2通知用户数据(m)是不可校正的(步骤S708)。
尔后，控制电路4经由输入-输出电路5把用户数据(m)和管理数据(m)传送到信息处理设备2(步骤S709)，并且终止处理。
信息处理设备2接收用户数据(m)和管理数据(m)，并且如果必要的话，则由Y计数错误位置和校正数据计算电路2a校正用户数据(m)的校正单元。
例如，即使声音数据和图像数据中包含多个错误数据(例如，声音中的间断、图像中的噪音等)，也不对这些必须被连续而不间断地传送的声音数据和图像数据执行错误校正，而在用户数据是系统数据等重要数据的情况下，则对用户数据(m)进行校正。
在步骤S707的处理中，如果校正单元是可校正的、即没有比X个单元更多的校正单元，则控制电路4向信息处理设备2通知错误单元存在但能够被校正(步骤S710)。
然后，控制电路4把预校正用户数据(m)从信息存储电路9读到输入-输出电路5中，在由X计数错误位置和校正数据计算电路8计算出的校正单元中以校正数据代替预校正用户数据(m)，并把已校正的数据传送到信息处理设备2(步骤S711)，终止处理。
在步骤S711的处理中，当在由X计数错误位置和校正数据计算电路8计算的校正单元中替换校正数据、并将已校正的数据传送到信息处理设备2时，保存在信息存储电路9中的有错误的用户数据(m)可以被重写为由该校正数据代替的用户数据(m)。
在这种情况下，通过由信息处理设备2设置命令、控制标记等，将保存在信息存储电路9中的有错误的用户数据(m)重写为自动校正的用户数据(m)。
接下来，使用图9中的流程图来描述在信息存储设备3中的用户数据的读传送处理的另一个例子。
当从信息处理设备2向信息存储设备3发出传送用于读取的用户数据(m)的请求时，控制电路4把用户数据(m)和管理数据(m)传送到错误检测电路6(步骤S801)。
错误检测电路6检查用户数据(m)的错误(步骤S802)。如果用户数据(m)不包含错误，则控制电路4向信息处理设备2通知能够传送用户数据(m)(步骤S803)。控制电路4经由输入-输出电路5把用户数据(m)传送到信息处理设备2(步骤S804)，并且终止处理。
在步骤S802的处理中，如果用户数据(m)包含错误，则控制电路4把用户数据(m)和管理数据(m)传送到X计数错误位置和校正数据计算电路8(步骤S805)。
然后，X计数错误位置和校正数据计算电路8计算用户数据(m)的校正单元和校正数据(步骤S806)，并且判断这些校正单元是否是可校正的(步骤S807)。
如果校正单元是不可校正的、即有比X个单元更多的校正单元，则控制电路4向信息处理设备2通知用户数据(m)是不可校正的(步骤S808)。
控制电路4经由输入-输出电路5把用户数据(m)和管理数据(m)传送到信息处理设备2(步骤S809)，并且终止处理。信息处理设备2接收用户数据(m)和管理数据(m)，并且如果必要的话，则由Y计数错误位置和校正数据计算电路2a校正用户数据(m)的这些校正单元。
在步骤S807的处理中，如果校正单元是可校正的、即没有比X个单元更多的校正单元，则控制电路4向信息处理设备2通知错误单元存在但能够被校正(步骤S810)。
然后，控制电路4判断是否从信息处理设备2发出了传送开始请求(步骤S811)。当开始传送时，控制电路4从信息存储电路9读取预校正用户数据(m)到输入-输出电路5中，在由X计数错误位置和校正数据计算电路8计算出的校正单元中以校正数据代替预校正用户数据(m)，并且把已校正的数据传送到信息处理设备2(步骤S812)。
在步骤S811的处理中，如果没有从信息处理设备2发出传送开始请求，或者如果步骤S812的处理终止了，则控制电路4判断是否从信息处理设备2发出了校正用户数据的请求(步骤S813)。
如果从信息处理设备2发出了校正用户数据的请求，则控制电路4从信息存储电路9读取预校正用户数据(m)到输入-输出电路5中，在由X计数错误位置和校正数据计算电路8计算出的校正单元中以校正数据代替预校正用户数据(m)，并且在信息存储电路9中存储已校正的数据(步骤S814)。
在步骤S814的处理之后，或者当没有从信息处理设备2发出校正用户数据的请求时，终止处理。
依据这个实施例，在信息存储设备3中执行具有高出现概率的少数错误校正，在信息处理设备2中执行具有低出现概率的多数错误校正，所以能够降低信息处理设备2的系统开销。
由于仅仅在信息存储设备3中执行少数错误校正，所以能够减小信息存储设备3的电路尺寸。
此外，由于能够由信息处理设备2选择是否执行多数错误校正，所以能够构造具有依数据而定的最佳可靠性的信息处理系统1。
尽管已经基于本发明的一个实施例详细描述了由发明者做出的发明，但是很明显本发明不局限于该实施例，并且可以以多种方式进行修改而不背离本发明的精神和范围。
将简要地描述由在这个申请中公开的本发明的典型实例获得的效果。
(1)在信息存储设备中执行具有高出现概率的少数错误校正，在信息处理设备中执行具有低出现概率的多数错误校正，所以能够降低信息处理设备的系统开销。
(2)由于仅仅在信息存储设备中执行少数错误校正，所以能够减小信息存储设备的电路尺寸。
(3)由于能够由信息处理设备选择是否执行多数错误校正，所以能够构造依将被处理的数据而定的最佳信息处理系统。
(4)由于以上的(1)到(3)，所以能够显著地增加信息处理系统的性能和可靠性。

Claims (1)

1.一种信息存储设备，包含：
一个或多个半导体存储器；
一个信息处理部分，其依据操作程序，读取保存在该一个或多个半导体存储器中的数据，写入数据到该一个或多个半导体存储器中；以及
一个传送处理部分，其如果从所述半导体存储器中读出的读取数据包含其计数等于或者小于一预定计数的少数错误，则校正这些少数错误并传送所述数据，而如果读取数据包含其计数大于所述预定计数的多数错误，则传送该数据而不校正这些多数错误，
其中所述传送处理部分包含：
一个管理数据生成部分，其根据从外部传送的写入数据生成用于数据校正的管理数据；
一个错误检测部分，其根据所述读取数据和由所述管理数据生成部分生成的管理数据，检测所述读取数据是否包含错误单元；以及
第一数据校正和计算部分，其在所述错误检测部分检测到错误时，计算所述读取数据的校正单元和校正数据，并判断所述读取数据包含较多错误还是较少错误，以及
其中所述信息处理部分在所述第一数据校正和计算部分判断出读取数据包含较少错误时，在由所述第一数据校正和计算部分计算出的校正单元中以所述校正数据替换所述读取数据，并传送该已校正的数据到外部，而在所述第一数据校正和计算部分断定所述读取数据包含较多错误时，传送所述读取数据到外部而不校正所述读取数据。
CN2008101094388A 2003-03-17 2004-01-06 非易失性存储器装置和数据处理系统 Expired - Fee Related CN101303659B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP072130/2003 2003-03-17
JP2003072130A JP4299558B2 (ja) 2003-03-17 2003-03-17 情報記憶装置および情報処理システム

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100013309A Division CN100409193C (zh) 2003-03-17 2004-01-06 非易失性存储器装置和数据处理系统

Publications (2)

Publication Number Publication Date
CN101303659A true CN101303659A (zh) 2008-11-12
CN101303659B CN101303659B (zh) 2010-12-08

Family

ID=32984701

Family Applications (2)

Application Number Title Priority Date Filing Date
CNB2004100013309A Expired - Fee Related CN100409193C (zh) 2003-03-17 2004-01-06 非易失性存储器装置和数据处理系统
CN2008101094388A Expired - Fee Related CN101303659B (zh) 2003-03-17 2004-01-06 非易失性存储器装置和数据处理系统

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CNB2004100013309A Expired - Fee Related CN100409193C (zh) 2003-03-17 2004-01-06 非易失性存储器装置和数据处理系统

Country Status (5)

Country Link
US (2) US7231580B2 (zh)
JP (1) JP4299558B2 (zh)
KR (1) KR20040082022A (zh)
CN (2) CN100409193C (zh)
TW (1) TW200419573A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111666175A (zh) * 2019-03-05 2020-09-15 东芝存储器株式会社 存储装置及数据读取方法
CN113345477A (zh) * 2020-03-02 2021-09-03 株式会社东芝 磁盘装置

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2875352B1 (fr) * 2004-09-10 2007-05-11 St Microelectronics Sa Procede de detection et de correction d'erreurs pour une memoire et circuit integre correspondant
JP4720152B2 (ja) * 2004-11-17 2011-07-13 パナソニック株式会社 不揮発性メモリシステム
JP4695385B2 (ja) 2004-11-30 2011-06-08 株式会社東芝 メモリカードおよびカードコントローラ
US7424648B2 (en) * 2005-03-10 2008-09-09 Matsushita Electric Industrial Co., Ltd. Nonvolatile memory system, nonvolatile memory device, data read method, and data read program
US7831882B2 (en) 2005-06-03 2010-11-09 Rambus Inc. Memory system with error detection and retry modes of operation
US9459960B2 (en) 2005-06-03 2016-10-04 Rambus Inc. Controller device for use with electrically erasable programmable memory chip with error detection and retry modes of operation
US7512864B2 (en) * 2005-09-30 2009-03-31 Josef Zeevi System and method of accessing non-volatile computer memory
US7562285B2 (en) 2006-01-11 2009-07-14 Rambus Inc. Unidirectional error code transfer for a bidirectional data link
KR101050853B1 (ko) * 2006-04-07 2011-07-21 한양대학교 산학협력단 무선 인식 태그의 인식 오류를 보정하는 방법
US8352805B2 (en) 2006-05-18 2013-01-08 Rambus Inc. Memory error detection
US20070271495A1 (en) * 2006-05-18 2007-11-22 Ian Shaeffer System to detect and identify errors in control information, read data and/or write data
CN101131857B (zh) * 2006-08-25 2010-10-06 安国国际科技股份有限公司 硅储存装置及其控制器与运作方法
KR100833600B1 (ko) * 2006-08-25 2008-05-30 삼성전자주식회사 에러 정정 회로, 그 방법 및 상기 회로를 구비하는 반도체메모리 장치
US7805663B2 (en) * 2006-09-28 2010-09-28 Sandisk Corporation Methods of adapting operation of nonvolatile memory
US20080092015A1 (en) * 2006-09-28 2008-04-17 Yigal Brandman Nonvolatile memory with adaptive operation
US7818653B2 (en) 2006-09-28 2010-10-19 Sandisk Corporation Methods of soft-input soft-output decoding for nonvolatile memory
US7904783B2 (en) * 2006-09-28 2011-03-08 Sandisk Corporation Soft-input soft-output decoder for nonvolatile memory
JP5283845B2 (ja) * 2007-02-07 2013-09-04 株式会社メガチップス ビットエラーの予防方法、情報処理装置
KR100888695B1 (ko) 2007-02-27 2009-03-16 삼성전자주식회사 과표본화 읽기 동작을 수행하는 플래시 메모리 장치 및그것의 데이터 독출 방법
JP5265883B2 (ja) * 2007-05-24 2013-08-14 株式会社メガチップス メモリアクセスシステム
US7765426B2 (en) 2007-06-07 2010-07-27 Micron Technology, Inc. Emerging bad block detection
US20090070655A1 (en) * 2007-09-11 2009-03-12 Silicon Motion, Inc. Method for Generating an ECC Code for a Memory Device
KR101413736B1 (ko) * 2007-09-13 2014-07-02 삼성전자주식회사 향상된 신뢰성을 갖는 메모리 시스템 및 그것의웨어-레벨링 기법
JP5166074B2 (ja) 2008-02-29 2013-03-21 株式会社東芝 半導体記憶装置、その制御方法、および誤り訂正システム
JP4672743B2 (ja) 2008-03-01 2011-04-20 株式会社東芝 誤り訂正装置および誤り訂正方法
US20090228762A1 (en) * 2008-03-07 2009-09-10 Kabushiki Kaisha Toshiba Inforamtion Precessing Apparatus and Non-Volatile Semiconductor Memory Drive
WO2009110144A1 (en) * 2008-03-07 2009-09-11 Kabushiki Kaisha Toshiba Information processing apparatus and non-volatile semiconductor memory drive
US9092649B2 (en) * 2009-03-02 2015-07-28 Macronix International Co., Ltd. Data protecting method capable of effectively recording protection information and memory using thereof
US8640005B2 (en) * 2010-05-21 2014-01-28 Intel Corporation Method and apparatus for using cache memory in a system that supports a low power state
JP2013029882A (ja) * 2011-07-26 2013-02-07 Toshiba Corp メモリコントローラ、半導体記憶装置および復号方法
CN102881334B (zh) * 2012-09-14 2015-02-04 东南大学 核探测机器人控制系统中数据存储的纠错方法
KR102025340B1 (ko) 2012-11-27 2019-09-25 삼성전자 주식회사 불휘발성 메모리를 포함하는 반도체 메모리 장치, 이를 포함하는 캐쉬 메모리 및 컴퓨터 시스템
TWI509624B (zh) * 2013-07-01 2015-11-21 Asolid Technology Co Ltd 快閃記憶體裝置、記憶體控制器及快閃記憶體的控制方法
CN103761195B (zh) * 2014-01-09 2017-05-10 浪潮电子信息产业股份有限公司 一种利用分布式数据编码的存储方法
US9653185B2 (en) * 2014-10-14 2017-05-16 International Business Machines Corporation Reducing error correction latency in a data storage system having lossy storage media
CN109144983A (zh) * 2017-06-23 2019-01-04 阿里巴巴集团控股有限公司 一种数据容错的方法及设备
WO2019190866A1 (en) 2018-03-26 2019-10-03 Rambus Inc. Command/address channel error detection

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58182762A (ja) 1982-04-20 1983-10-25 Nec Corp 誤り訂正方式
US4891811A (en) * 1987-02-13 1990-01-02 International Business Machines Corporation Efficient address test for large memories
JP2696212B2 (ja) 1987-05-06 1998-01-14 セイコーエプソン株式会社 誤り訂正装置
CA2002361C (en) * 1989-03-10 1993-12-21 Robert M. Blake Fault tolerant computer memory systems and components employing dual level error correction and detection with disablement feature
JPH0495299A (ja) 1990-08-09 1992-03-27 Nec Corp 半導体記憶装置
US5463644A (en) * 1992-11-13 1995-10-31 Unisys Corporation Resilient storage system
JPH06161906A (ja) 1992-11-19 1994-06-10 Toshiba Corp 半導体メモリー回路
KR970008064A (ko) * 1995-07-25 1997-02-24 김광호 컴팩트 디스크 플레이어의 흠집부분 재생방지방법
JP2000173289A (ja) * 1998-12-10 2000-06-23 Toshiba Corp エラー訂正可能なフラッシュメモリシステム
US7171594B2 (en) * 2002-03-06 2007-01-30 Hewlett-Packard Development Company, L.P. Pausing a transfer of data
US6895464B2 (en) * 2002-06-03 2005-05-17 Honeywell International Inc. Flash memory management system and method utilizing multiple block list windows

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111666175A (zh) * 2019-03-05 2020-09-15 东芝存储器株式会社 存储装置及数据读取方法
CN111666175B (zh) * 2019-03-05 2023-11-03 铠侠股份有限公司 存储装置及数据读取方法
CN113345477A (zh) * 2020-03-02 2021-09-03 株式会社东芝 磁盘装置
CN113345477B (zh) * 2020-03-02 2023-02-17 株式会社东芝 磁盘装置

Also Published As

Publication number Publication date
CN100409193C (zh) 2008-08-06
US20040187052A1 (en) 2004-09-23
US7231580B2 (en) 2007-06-12
JP2004280556A (ja) 2004-10-07
CN101303659B (zh) 2010-12-08
US7752526B2 (en) 2010-07-06
CN1530836A (zh) 2004-09-22
KR20040082022A (ko) 2004-09-23
JP4299558B2 (ja) 2009-07-22
TW200419573A (en) 2004-10-01
US20070214395A1 (en) 2007-09-13

Similar Documents

Publication Publication Date Title
CN101303659B (zh) 非易失性存储器装置和数据处理系统
US8522114B2 (en) Memory controller and memory system
US6772383B1 (en) Combined tag and data ECC for enhanced soft error recovery from cache tag errors
US7673216B2 (en) Cache memory device, semiconductor integrated circuit, and cache control method
US5701313A (en) Method and apparatus for removing soft errors from a memory
US20060239086A1 (en) Nonvolatile memory system
EP0989681A2 (en) Technique for correcting single-bit errors and detecting paired double-bit errors
JP2001249854A (ja) メモリ設計のための共有式誤り訂正
US20210350870A1 (en) Memory system with error detection
KR20180031572A (ko) 메모리 장치의 동작 방법, 이를 이용한 메모리 장치 및 그 장치를 포함하는 메모리 시스템
KR20190129653A (ko) 메모리 장치, 이를 포함하는 메모리 시스템 및 메모리 시스템의 동작 방법
KR20150135311A (ko) 에러 정정 로직을 갖는 메모리 디바이스
KR102440705B1 (ko) 점진적 길이 에러 제어 코드
KR20180086816A (ko) 사전-검사된 에러율에 따른 적응형 에러정정을 수행하는 메모리장치 및 전자장치와, 메모리장치의 동작방법
KR102688423B1 (ko) 메모리 장치, 이를 포함하는 메모리 시스템 및 메모리 시스템의 동작 방법
CN101901169A (zh) 扫描装置及方法
CN101901170A (zh) 数据处理装置和用于误差检测与误差校正的方法
US20040098654A1 (en) FIFO memory with ECC function
CN111625481B (zh) 一种防止闪存比特错误放大的方法和装置以及设备
KR102688433B1 (ko) 메모리 장치, 이를 포함하는 메모리 시스템 및 메모리 시스템의 동작 방법
CN109840158B (zh) 一种操作存储器的方法
CN108762975B (zh) 一种ecc数据存储方法、系统及存储介质
US12051480B2 (en) Semiconductor storage device
CN116483614A (zh) 用于计算快速链路(cxl)装置中的存储器系统的循环冗余校验(crc)重试
JPS6041374B2 (ja) １ビツト誤り訂正・２ビツト誤り検出方式

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: NEC CORP

Free format text: FORMER OWNER: RENESAS TECHNOLOGY CO., LTD

Effective date: 20100712

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: TOKYO, JAPAN TO: JAPAN KANAGAWA

TA01 Transfer of patent application right

Effective date of registration: 20100712

Address after: Kanagawa, Japan

Applicant after: NEC Corp.

Address before: Tokyo, Japan

Applicant before: Renesas Technology Corp.

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101208

Termination date: 20170106

CF01 Termination of patent right due to non-payment of annual fee