JP2008198330A

JP2008198330A - バイトマスキング動作のための半導体メモリ装置及びパリティデータ生成方法

Info

Publication number: JP2008198330A
Application number: JP2007340268A
Authority: JP
Inventors: Bok-Gue Park; 福奎朴; Uk-Song Kang; 郁成姜; Sang-Jae Rhee; 祥載李
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2007-02-13
Filing date: 2007-12-28
Publication date: 2008-08-28
Also published as: TW200845021A; KR20080075750A; KR100855979B1; CN101246748A; US20080195919A1; US8132086B2

Abstract

【課題】バイトマスキング動作のための半導体メモリ装置及びパリティデータ生成方法を提供する。
【解決手段】メモリセルアレイ３１０はノーマルデータ及びパリティデータを保存する。ＥＣＣエンジン３５０は、マスキング動作を行うマスキングモード中に、アップデートされる第１領域及び前記マスキング動作によって保存される第２領域を含むノーマルデータを利用して前記パリティデータを計算する。
【選択図】図３

Description

本発明は半導体メモリ装置に係り、特にバイトマスキング動作のための半導体メモリ装置及びパリティデータ生成方法に関する。

半導体メモリ装置のメモリ容量が増加するにつれて、欠陥メモリセルのエラーを復旧または軽減させるオン・チップエラー復旧回路を使用することが必要になってきた。通常のエラー復旧回路としては、ＥＣＣ（ＥｒｒｏｒＣｏｒｒｅｃｔｉｏｎＣｏｄｅ）方式がある。

前記ＥＣＣ方式のエラー復旧回路を持つ半導体メモリ装置は、データビットを保存するデータセル及びパリティビットを保存するパリティセルを持つ。パリティセルのビット数は、必要なエラーチェック及び訂正動作に依存して選択される。メモリ装置からデータがリードされる時、ＥＣＣロジックはＥＣＣ演算を行って結果をチェックする。ＥＣＣ演算の結果が所定値以外の値になれば、ＥＣＣロジックは欠陥データを訂正し、訂正されたデータを出力する。前記ＥＣＣ方式のエラー復旧回路のエラー訂正能力は、データビット数とパリティビット数との割合で決定される。すなわち、エラー訂正のためにパリティビットを多く使用するほど訂正できるエラーの数は増加するが、セルオーバーヘッドが大きくなるという問題がある。

図１は、データビットとパリティビットとの関係を示す図面である。

図１は、１ビットのエラーを訂正できるハミングコードを使用した場合を示す。図１を参照すれば、８個のデータビットで１ビットのエラーを訂正するために必要なパリティビットの数は４個である。すなわち、例えば、１ＧＢ（ｇｉｇａｂｙｔｅ）のメモリにデータを保存するためには、実際に１．５ＧＢのメモリが必要になる。ここで、１ＧＢはデータが保存され、０．５ＧＢはパリティデータが保存される。したがって、図１から分かるように、１６ビット以上の単位でＥＣＣコーディングを行う場合、セルオーバーヘッドは減少する。

図２は、ノーマルデータ２２０とパリティデータ２３０とをビット単位で区分した図面である。

図２を参照すれば、ノーマルデータ２２０は、１６個のデータビットＤ０、Ｄ１、…、Ｄ１５を持ち、パリティデータ２３０は、５個のデータビットＰ０、Ｐ１、Ｐ２、Ｐ３、Ｐ４を持つ。前述したように、この場合、８ビット単位でＥＣＣコーディングを行う場合に比べてセルオーバーヘッドは減少する。しかし、この場合には、８ビット、すなわち、バイト単位でマスキングできないという問題点が生じる。マスキングとは、一定の範囲のデータ処理を制限することを意味する。すなわち、マスキング動作を制御する信号がイネーブルされれば、ライト命令がイネーブルされたとしても該当するデータをライトすることができない。このようなマスキングは、一般的にバイト単位で行われる。例えば、バイト単位のマスキング動作を行ってノーマルデータ２２０の第１領域Ｄ０、Ｄ１、…、Ｄ７がマスキングされると仮定しよう。この場合、第１領域Ｄ０、Ｄ１、…、Ｄ７は、マスキングされて従来のデータが保存されており、第２領域Ｄ８、Ｄ９、…、Ｄ１５は、新たなデータが保存される。この場合、従来パリティデータＰ０、Ｐ１、Ｐ２、Ｐ３、Ｐ４が新たなデータと従来のデータとによってアップデートされる方法がなかった。したがって、１６ビット以上の単位でＥＣＣコーディングを行う場合、前記バイト単位のマスキングが不可能であるという問題がある。

すなわち、従来技術の場合、バイト単位のマスキングを行うためには、８ビット単位のＥＣＣコーディングを行わねばならないので、セルオーバーヘッドが増加するという問題点がある。また、セルオーバーヘッドを減少させるために１６ビット以上の単位でＥＣＣコーディングを行う場合には前記バイト単位のマスキングを行えないという問題点がある。
米国特許第６,２１６,２４７号明細書

本発明が解決しようとする技術的課題は、１６ビット以上の単位でＥＣＣコーディングを行いつつバイト単位のマスキング動作を行うことができる半導体メモリ装置を提供するところにある。

本発明が解決しようとする他の技術的課題は、前記半導体メモリ装置でパリティデータを生成する方法を提供するところにある。

前記技術的課題を達成するための本発明の実施形態による半導体メモリ装置は、メモリセルアレイ及びＥＣＣエンジンを備える。前記メモリセルアレイは、ノーマルデータ及びパリティデータを保存する。前記ＥＣＣエンジンは、マスキング動作を行うマスキングモード中に、アップデートされる第１領域及び前記マスキング動作によって保存される第２領域を含むノーマルデータを利用して前記パリティデータを計算する。

前記ＥＣＣエンジンは、前記ノーマルデータの第１領域をアップデートする前に前記ノーマルデータの第２領域をリードすることが望ましい。

前記半導体メモリ装置は、前記ノーマルデータの第１領域をアップデートするための第１カラム選択ラインと、前記第１カラム選択ラインがイネーブルされる前にイネーブルされ、前記ノーマルデータの第２領域をリードするための第２カラム選択ラインと、を備えることが望ましい。

前記ＥＣＣエンジンは、前記計算されたパリティデータを前記メモリセルアレイに伝送することが望ましい。

前記半導体メモリ装置は、モード選択信号に応答して前記マスキングモード及びノーマルモードのうち一つを選択するモード選択部をさらに備えることが望ましい。

前記ＥＣＣエンジンは、前記マスキングモードを選択する前記モード選択信号がイネーブルされるとき、前記ノーマルデータの第２領域をリードすることが望ましい。

前記ＥＣＣエンジンは、ノーマルモード中に前記アップデートされるノーマルデータを利用して前記パリティデータを計算することが望ましく、ハミングコードを使用することが望ましい。

前記他の技術的課題を達成するための本発明の実施形態によるパリティデータ生成方法は、ノーマルデータ及びパリティデータを保存するメモリセルアレイを備える半導体メモリ装置のパリティデータ生成方法において、マスキング動作を行うマスキングモード中に、前記ノーマルデータをアップデートされる第１領域及び前記マスキング動作によって保存される第２領域に区分するステップと、前記ノーマルデータの第１領域及び第２領域を利用して前記パリティデータを計算するステップと、を含む。

前記パリティデータ生成方法は、前記ノーマルデータの第１領域をアップデートする前に前記ノーマルデータの第２領域をリードするステップをさらに含むことが望ましい。

前記パリティデータ生成方法は、前記ノーマルデータの第１領域をアップデートするための第１カラム選択ラインがイネーブルされる前に、前記ノーマルデータの第２領域をリードするための第２カラム選択ラインがイネーブルされるステップをさらに含むことが望ましい。

前記パリティデータ生成方法は、前記計算されたパリティデータを前記メモリセルアレイに伝送するステップをさらに含むことが望ましい。

前記パリティデータ生成方法は、モード選択信号に応答して前記マスキングモード及びノーマルモードのうち一つを選択するステップをさらに含むことが望ましい。

前記パリティデータ生成方法は、前記マスキングモードを選択する前記モード選択信号がイネーブルされる時、前記ノーマルデータの第２領域をリードするステップをさらに含むことが望ましい。

前記パリティデータ生成方法は、ノーマルモード中に、前記アップデートされるノーマルデータを利用して前記パリティデータを計算するステップをさらに含むことが望ましい。

本発明と本発明の動作上の利点及び本発明の実施によって達成される目的を十分に理解するためには、本発明の望ましい実施形態を例示する添付図面及び図面に記載された内容を参照せねばならない。

本発明による半導体メモリ装置及びパリティデータ生成方法は、新たなノーマルデータをアップデートする前に既存の保存されたノーマルデータのうちマスキング動作が行われるノーマルデータをリードし、前記アップデートするデータ及び前記リードしたデータを利用してパリティデータを計算することによって、１６ビット以上の単位でＥＣＣコーディングを行いつつバイト単位でマスキング動作を行えるという長所がある。また記録待ち時間を最小化することもできる。

以下、添付した図面を参照して本発明の望ましい実施形態を詳細に説明する。なお、各図面に提示された同じ参照符号は同じ部材を示す。

図３は、本発明の実施形態による半導体メモリ装置３００のブロック図である。

図３を参照すれば、半導体メモリ装置３００は、メモリセルアレイ３１０、ＥＣＣエンジン３５０及びモード選択部３７０を備える。

メモリセルアレイ３１０は、ノーマルデータ及びパリティデータを保存する。すなわち、前記ノーマルデータは、メモリセルアレイ３１０のノーマルデータ領域３２０＿１、３２０＿２、…、３２０＿ｎに保存され、前記パリティデータは、メモリセルアレイ３１０のパリティデータ領域３３０＿１、３３０＿２、…、３３０＿ｎに保存される。

ＥＣＣエンジン３５０は、前記ノーマルデータを利用して前記パリティデータを計算する。マスキング動作が行われるマスキングモード中に、ＥＣＣエンジン３５０は、アップデートされる第１領域及び前記マスキング動作によって保存される第２領域を含むノーマルデータを利用して前記パリティデータを計算する。そして、前記マスキング動作を行わないノーマルモード中に、アップデートされるノーマルデータを利用して前記パリティデータを計算する。ＥＣＣエンジン３５０は、前記計算されたパリティデータをメモリセルアレイ３１０のパリティデータ領域３３０＿１、３３０＿２、…、３３０＿ｎに伝送する。ＥＣＣエンジン３５０の具体的動作については、以下の図４ないし図６でさらに詳細に説明する。ＥＣＣエンジン３５０は、１ビットのエラーを訂正できるハミングコードを使用することが望ましい。

モード選択部３７０は、モード選択信号Ｍ＿ＳＥＬに応答して前記マスキングモード及びノーマルモードのうち一つを選択する。すなわち、モード選択部３７０の選択結果によってＥＣＣエンジン３５０の動作が変わる。モード選択信号Ｍ＿ＳＥＬは、前記半導体メモリ装置の余分のカラムアドレスを使用した信号であるか、または前記半導体メモリ装置のコントロールピンを通じて印加される信号であることが望ましい。ただし、これは本発明の一実施形態であるだけで、前記マスキングモードまたはノーマルモードのうち一つを選択できる信号であれば、他の手段を利用して生成または印加される信号であっても、本発明と同じ効果を得られるということは当業者に自明な事項である。

図４は、前記マスキングモードにおける図３のＥＣＣエンジン３５０の動作を説明するためのブロック図である。

図３及び図４を参照してＥＣＣエンジン３５０の動作を説明する。以下では、ノーマルデータ領域３２０＿１に１６ビットのノーマルデータＤ０、Ｄ１、…、Ｄ１５が既存に保存されている状態で、新たなノーマルデータＤｉｎＤ０’、Ｄ１’、…、Ｄ１５’を保存しつつ８ビット単位でバイトマスキング動作を行うと仮定しよう。

前記マスキングモードの場合、ＥＣＣエンジン３５０は、第１領域Ａ及び第２領域Ｂを含むノーマルデータを利用してアップデートされたパリティデータＰ０’、Ｐ１’、Ｐ２’、Ｐ３’、Ｐ４’を計算する。新たなノーマルデータＤｉｎＤ０’、Ｄ１’、…、Ｄ１５’のうち、マスキング動作に影響されずにアップデートされるノーマルデータＤ８’、Ｄ９’、…、Ｄ１５’を第１領域Ａと定義する。また、既存のノーマルデータＤ０、Ｄ１、…、Ｄ１５のうち、マスキング動作によって新たなノーマルデータＤｉｎでアップデートされないノーマルデータＤ０、Ｄ１、…、Ｄ７を第２領域Ｂと定義する。

すなわち、ＥＣＣエンジン３５０は、既存に保存されているノーマルデータの第２領域ＢＤ０、Ｄ１、…、Ｄ７及びアップデートされるノーマルデータＤｉｎの第１領域ＡＤ８’、Ｄ９’、…、Ｄ１５’を利用して、変更されたパリティデータＰ０’、Ｐ１’、Ｐ２’、Ｐ３’、Ｐ４’を計算する。パリティデータＰ０’、Ｐ１’、Ｐ２’、Ｐ３’、Ｐ４’を計算するために、ＥＣＣエンジン３５０は、新たなノーマルデータＤｉｎの第１領域ＡＤ８’、Ｄ９’、…、Ｄ１５’をノーマルデータ領域３２０＿１に保存する前に、既存に保存されているノーマルデータの第２領域ＢＤ０、Ｄ１、…、Ｄ７をリードする。したがって、ＥＣＣエンジン３５０は、あらかじめリードした既存のノーマルデータの第２領域ＢＤ０、Ｄ１、…、Ｄ７と、アップデートされるノーマルデータＤｉｎの第１領域ＡＤ８、Ｄ９、…、Ｄ１５とを利用して、変更されたパリティデータＰ０’、Ｐ１’、Ｐ２’、Ｐ３’、Ｐ４’を計算し、前記第１領域Ａ及びパリティ領域３３０＿１は、新たなノーマルデータＤ８’、Ｄ９’、…、Ｄ１５’及び計算されたパリティデータＰ０’、Ｐ１’、Ｐ２’、Ｐ３’、Ｐ４’にアップデートされる。

図５Ａは、前記ノーマルモードにおける図３の半導体メモリ装置３００のデータフローを示す図面である。

図５Ａを参照すれば、１６ビット単位の新たなノーマルデータＤｉｎが入力され、かつノーマルモードである場合、１６ビットのノーマルデータＤｉｎがいずれもノーマルデータ領域３２０＿１に保存される。すなわち、前記ノーマルデータがいずれもアップデートされるので、ＥＣＣエンジン３５０は、入力されるノーマルデータＤｉｎ全てを利用して５ビットのパリティデータＰ０’、Ｐ１’、Ｐ２’、Ｐ３’、Ｐ４’を計算してパリティデータ領域３３０＿１に伝送する。

図５Ｂは、前記マスキングモードにおける図３の半導体メモリ装置３００のデータフローを示す図面である。

図４及び図５Ｂを参照すれば、１６ビット単位の新たなノーマルデータＤｉｎが入力され、かつマスキングモードである場合、１６ビットの新たなノーマルデータＤｉｎのうち８ビットの第１領域ＡＤ８’、Ｄ９’、…、Ｄ１５’がノーマルデータ領域３２０＿１に保存される。ただし、ＥＣＣエンジン３５０は、新たなノーマルデータＤｉｎの第１領域ＡＤ８’、Ｄ９’、…、Ｄ１５’がノーマルデータ領域３２０＿１に保存される前に、既存に保存されていたノーマルデータのうち、８ビットの第２領域ＢＤ０、Ｄ１、…、Ｄ７をリードする。前記リードしたノーマルデータＤ０、Ｄ１、…、Ｄ７及び前記アップデートするノーマルデータＤ８’、Ｄ９’、…、Ｄ１５’を利用して、５ビットのパリティデータＰ０’、Ｐ１’、Ｐ２’、Ｐ３’、Ｐ４’を計算してパリティデータ領域３３０＿１に伝送する。

図６は、マスキングモードにおける図３の半導体メモリ装置３００の動作を説明するための信号波形図である。

図３ないし図６を参照すれば、第１カラム選択ラインＣＳＬ１がイネーブルされれば、新たなノーマルデータＤｉｎの第１領域ＡＤ８’、Ｄ９’、…、Ｄ１５’がノーマルデータ領域３２０＿１に保存され、アップデートされたパリティデータＰ０’、Ｐ１’、Ｐ２’、Ｐ３’、Ｐ４’がパリティデータ領域３３０＿１に保存される。また、第２カラム選択ラインＣＳＬ２がイネーブルされれば、既存に保存されているノーマルデータの第２領域ＢＤ０、Ｄ１、…、Ｄ７をリードする。半導体メモリ装置３００は、モード選択信号Ｍ＿ＳＥＬがイネーブルされれば、第１カラム選択ラインＣＳＬ１がイネーブルされる前に第２カラム選択ラインＣＳＬ２をイネーブルさせる。したがって、モード選択信号Ｍ＿ＳＥＬがイネーブルされれば、第２カラム選択ラインＣＳＬ２がイネーブルされてノーマルデータの第２領域Ｂをリードする。前記リードしたノーマルデータＤｏｕｔＤ０、Ｄ１、…、Ｄ７及びアップデートするノーマルデータＤ８’、Ｄ９’、…、Ｄ１５’を利用して、パリティデータＰ０’、Ｐ１’、Ｐ２’、Ｐ３’、Ｐ４’を計算する。以後、第１カラム選択ラインＣＳＬ１がイネーブルされれば、アップデートするノーマルデータＤ８’、Ｄ９’、…、Ｄ１５’及びパリティデータＰ０’、Ｐ１’、Ｐ２’、Ｐ３’、Ｐ４’は、ノーマルデータ領域３２０＿１及びパリティデータ領域３３０＿１に保存される。従来の場合には、マスキング信号ＤＭ１がイネーブルされれば、ノーマルデータの該当領域にマスキング動作が行われるが、この場合、新たなデータを保存する前に既存のデータをリードできずパリティデータをアップデートできなかった。しかし、本発明では、マスキング信号ＤＭ１がイネーブルされる前にモード選択信号Ｍ＿ＳＥＬを先ずイネーブルさせて、マスキングモードに進入することをあらかじめ知らせることで、新たなデータを保存する前に既存のデータをリードできる。

図７は、本発明の実施形態によるパリティデータ生成方法のフローチャートである。

図３、図４及び図７を参照すれば、モード選択部３７０は、モード選択信号Ｍ＿ＳＥＬに応答してマスキングモード及びノーマルモードのうち一つを選択する（Ｓ７１０ステップ）。ノーマルモードの場合、ＥＣＣエンジン３５０は、アップデートされるノーマルデータＤｉｎを利用してパリティデータを計算する（Ｓ７２０ステップ）。マスキングモードの場合、ＥＣＣエンジン３５０は、ノーマルデータをアップデートされる第１領域Ａ及び保存される第２領域Ｂに区分する（Ｓ７３０ステップ）。すなわち、ＥＣＣエンジン３５０は、新たなノーマルデータＤｉｎのうちマスキング動作に影響されずにアップデートされる第１領域ＡＤ８’、Ｄ９’、…、Ｄ１５’及び、既存のノーマルデータのうちマスキング動作に影響されて新たなノーマルデータＤｉｎにアップデートされない第２領域ＢＤ０、Ｄ１、…、Ｄ７に区分する。ＥＣＣエンジン３５０は、第１領域Ａをアップデートする前に第２領域Ｂをリードする（Ｓ７４０ステップ）。ＥＣＣエンジン３５０は、アップデートする第１領域Ａ及びリードした第２領域Ｂを利用してアップデートするパリティデータＰ０’、Ｐ１’、Ｐ２’、Ｐ３’、Ｐ４’を計算する（Ｓ７５０ステップ）。ＥＣＣエンジン３５０は、前記計算されたパリティデータＰ０’、Ｐ１’、Ｐ２’、Ｐ３’、Ｐ４’をパリティデータ領域３３０＿１に伝送する（Ｓ７６０ステップ）。

以上では、前記１６ビットノーマルデータの第１領域Ａまたは第２領域Ｂが８ビット単位で構成されると説明したが、これは本発明の一実施形態に過ぎず、他のビット術単位で領域を区分しても本発明と同じ効果を得ることができるということは自明な事項である。また、１６ビットノーマルデータだけでなく３２ビットまたは６４ビットノーマルデータの場合にも、同じ方法によってバイトマスキングを行えるということはやはり当業者に自明である。

以上のように図面及び明細書で最適の実施形態が開示された。ここで特定の用語が使われたが、これは単に本発明を説明するための目的で使われたものであり、意味の限定や特許請求の範囲に記載された本発明の範囲を制限するために使われたものではない。したがって、当業者ならば、これより多様な変形及び均等な他の実施形態が可能であるという点を理解できるであろう。したがって、本発明の真の技術的保護範囲は特許請求の範囲の技術的思想により決められなければならない。

本発明は、半導体メモリ装置関連の技術分野に好適に用いられる。

データビットとパリティビットとの関係を示す図面である。ノーマルデータとパリティデータとをビット単位で区分した図面である。本発明の実施形態による半導体メモリ装置のブロック図である。マスキングモードにおける図３のＥＣＣエンジンの動作を説明するためのブロック図である。ノーマルモードにおける図３の半導体メモリ装置のデータフローを示す図面である。マスキングモードにおける図３の半導体メモリ装置のデータフローを示す図面である。マスキングモードにおける図３の半導体メモリ装置の動作を説明するための信号波形図である。本発明の実施形態によるパリティデータ生成方法のフローチャートである。

符号の説明

３００半導体メモリ装置、
３１０メモリセルアレイ、
３２０＿１，３２０＿２，…，３２０＿ｎノーマルデータ領域、
３３０＿１，３３０＿２，…，３３０＿ｎパリティデータ領域、
３５０ＥＣＣエンジン、
３７０モード選択部。

Claims

ノーマルデータ及びパリティデータを保存するメモリセルアレイと、
前記ノーマルデータを利用して前記パリティデータを計算するＥＣＣエンジンを備え、
前記ＥＣＣエンジンは、
マスキング動作を行うマスキングモード中に、アップデートされる第１領域及び前記マスキング動作によって保存される第２領域を含むノーマルデータを利用して前記パリティデータを計算することを特徴とする半導体メモリ装置。
前記ＥＣＣエンジンは、
前記ノーマルデータの第１領域をアップデートする前に前記ノーマルデータの第２領域をリードすることを特徴とする請求項１に記載の半導体メモリ装置。
前記半導体メモリ装置は、
前記ノーマルデータの第１領域をアップデートするための第１カラム選択ラインと、
前記第１カラム選択ラインがイネーブルされる前にイネーブルされ、前記ノーマルデータの第２領域をリードするための第２カラム選択ラインと、を備えることを特徴とする請求項１または２に記載の半導体メモリ装置。
前記ＥＣＣエンジンは、
前記計算されたパリティデータを前記メモリセルアレイに伝送することを特徴とする請求項１または２に記載の半導体メモリ装置。
前記半導体メモリ装置は、
モード選択信号に応答して前記マスキングモード及びノーマルモードのうち一つを選択するモード選択部をさらに備えることを特徴とする請求項１から４のいずれかに記載の半導体メモリ装置。
前記マスキングモードを選択する前記モード選択信号がイネーブルされるとき、前記ＥＣＣエンジンは、前記ノーマルデータの第２領域をリードすることを特徴とする請求項５に記載の半導体メモリ装置。
前記モード選択信号は、
前記半導体メモリ装置の余分のカラムアドレスを使用した信号であることを特徴とする請求項５に記載の半導体メモリ装置。
前記モード選択信号は、
前記半導体メモリ装置のコントロールピンを通じて印加される信号であることを特徴とする請求項５に記載の半導体メモリ装置。
前記マスキングモードは、
８ビット単位でマスキング動作を行うモードであることを特徴とする請求項１、５または６のいずれかに記載の半導体メモリ装置。
前記ノーマルデータは、
１６ビットであることを特徴とする請求項１、２、３または６のいずれかに記載の半導体メモリ装置。
前記ノーマルデータの第１領域または第２領域は、
８ビットであることを特徴とする請求項１から３のいずれかに記載の半導体メモリ装置。
前記第１領域は、
前記ノーマルデータの上位８ビットであり、
前記第２領域は、
前記ノーマルデータの下位８ビットであることを特徴とする請求項１から３のいずれかに記載の半導体メモリ装置。
前記第１領域は、
前記ノーマルデータの下位８ビットであり、
前記第２領域は、
前記ノーマルデータの上位８ビットであることを特徴とする請求項１から３のいずれかに記載の半導体メモリ装置。
前記ＥＣＣエンジンは、
ノーマルモード中に前記アップデートされるノーマルデータを利用して前記パリティデータを計算することを特徴とする請求項１に記載の半導体メモリ装置。
前記ＥＣＣエンジンは、
ハミングコードを使用することを特徴とする請求項１に記載の半導体メモリ装置。
ノーマルデータ及びパリティデータを保存するメモリセルアレイを備える半導体メモリ装置のパリティデータ生成方法において、
マスキング動作を行うマスキングモード中に、前記ノーマルデータをアップデートされる第１領域及び前記マスキング動作によって保存される第２領域に区分するステップと、
前記ノーマルデータの第１領域及び第２領域を利用して前記パリティデータを計算するステップと、
を含むことを特徴とするパリティデータ生成方法。
前記パリティデータ生成方法は、
前記ノーマルデータの第１領域をアップデートする前に前記ノーマルデータの第２領域をリードするステップをさらに含むことを特徴とする請求項１６に記載のパリティデータ生成方法。
前記パリティデータ生成方法は、
前記ノーマルデータの第１領域をアップデートするための第１カラム選択ラインがイネーブルされる前に、前記ノーマルデータの第２領域をリードするための第２カラム選択ラインがイネーブルされるステップをさらに含むことを特徴とする請求項１６に記載のパリティデータ生成方法。
前記パリティデータ生成方法は、
前記計算されたパリティデータを前記メモリセルアレイに伝送するステップをさらに含むことを特徴とする請求項１６に記載のパリティデータ生成方法。
前記パリティデータ生成方法は、
モード選択信号に応答して前記マスキングモード及びノーマルモードのうち一つを選択するステップをさらに含むことを特徴とする請求項１６に記載のパリティデータ生成方法。
前記パリティデータ生成方法は、
前記マスキングモードを選択する前記モード選択信号がイネーブルされる時、前記ノーマルデータの第２領域をリードするステップをさらに含むことを特徴とする請求項２０に記載のパリティデータ生成方法。
前記モード選択信号は、
前記半導体メモリ装置の余分のカラムアドレスを使用した信号であることを特徴とする請求項２０に記載のパリティデータ生成方法。
前記モード選択信号は、
前記半導体メモリ装置のコントロールピンを通じて印加される信号であることを特徴とする請求項２０に記載のパリティデータ生成方法。
前記マスキングモードは、
８ビット単位でマスキング動作を行うモードであることを特徴とする請求項１６に記載のパリティデータ生成方法。
前記パリティデータ生成方法は、
ノーマルモード中に、前記アップデートされるノーマルデータを利用して前記パリティデータを計算するステップをさらに含むことを特徴とする請求項１６に記載のパリティデータ生成方法。