JPH02213965A - メモリ素子およびメモリ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、メモリ装置の誤り検出に係シ、特にビットマ
ツプメモリの構成に好適な演算機能を内蔵した多機能メ
モリ素子に関する。

〔従来の技術〕

従来、ビットマツプメモリを用いた表示装置においては
、ビットマツプメモリ上に既に描かれている図形を表わ
すデータと、ビットマツプメモリに新たに書き込゛もう
とする図形ヶ表わすデータとの間で論理的表演算処理を
行って新しい表示図形データを形成する、いわゆるラス
ク演算が多用されている・ このようなラスク演算に好適なメモリ素子として、従来
、日立製Ｈｕ５３４６２のように、メモリの書き込みに
際して、メモリ素子内に記憶されているデータを読み出
し、これと外部よシ書き込もうとするデータとを組み合
せ論理回路に入力し、組み合せ論理回路から得られる演
算結果を新たなメモリ記憶データとするメモリ素子があ
る◇また、複雑な演算操作ではなく、単ＪＩｆｌＫ外部
より与える嘗き込みデータと、メモリ素子内に既に記憶
されているデータとを組み合せ論理回路によって選択し
、あるビットは外部より与えた書き込みデータ、他のビ
ットは既にメモリ素子に記憶されていたデータとして、
新しい記憶データとする、いわゆるライトマスク機能の
みを内蔵した、１Ｍ５５４６１のようなメモリ素子もあ
るＯなお、メモリ書き込み時に演算処理を行うメモリ装
置の一例としては特公昭６＋−２６４４２５号が挙げら
れる。

〔発明が解決しようとする課題〕

上記従来技術では、メモリ素子の故障や、何らかの原因
により記憶データが変質する、いわゆるン７トエラーが
発生した場合に、これを検出することができないという
問題があった。

演算機能やライトマスク機能を内蔵しないメモリ素子を
用いてメモリ装置を構成する場合には、従来、メモリ装
置内に冗長ビットを記憶するだめの余分のメモリ素子を
設けておき、メモリ装置の書き込みを行う時に、メモリ
に書き込もうとするデータから検査ビットを生成し、こ
の検査ビットをメモリ装置の冗長ビット部に記憶してお
き、メモリ装置から読み出しを行う時に、冗長ビット部
から読み出した検査ビットと、メモリに書き込んであっ
たデータビットを合せて検査を行い、記憶データの変質
を検出する方法がとられている。このような方法として
、パリティ検査方式やＥｉＣＣ方式が知られている°。

ところが、上記した演算機能やライトマスク機能を内蔵
したメモリ素子でメモリ装置を構成する場合には、メモ
リ装置Ｋ誉き込むデータから検査ビットを生成すること
ができない０ すなわち、ライトマスク機能を使用する場合であれば、
書き込もうとするデータから検査ビットを生成しても、
書き込もうとするデータの一部のビットはライトマスク
機能によって実際にはメそす装置に書き込まれないので
、メモリ装置に記憶されるデータと検査ビットとは正し
く対応しない。

また、論理演算機能を用いる場合であれば、演算処理に
よシ、書き込もうとするデータとは異なるデータがメモ
リ装置に記憶されるため、誉き込みデータから生成した
検査ビットは意味を失う０このような理由から、ライト
マスク機能、論理演算機能を内蔵したメモリ素子に対し
ては、従来のパリティ検査・１ｉｉＣＣなどのエラー検
出技法が適用できないという問題があった。

本発明は、演算機能内蔵メモリの誤り検査を可能Ｋした
メモリ素子およびこのメモリ素子を使用したメモリ装置
を提供することにある。

〔課題を解決するための手段〕

上記目的を達成するために、本発明によるメモリ素子は
、複数ビットからなる１語のデータを単位として読み書
きを行うメモリ素子において、データ書込みの際に、書
込み対象となるメモリアドレスから読みだされた１語と
、外部から書き込もうとする１語との間の論理的な演算
処理を行い、該演算処理結果をメモリへの実際の書込み
データとして出力する第１の論理回路と、該第１の論理
回路が出力する書込みデータを受けて、該書込みデータ
に対応する検査符号を生成する第２の論理回路とを内蔵
したものである。

本発明によるメモリ装置は、このメモリ素子を並列に複
数個使用して１語の語長を増加させたメモリ装置であっ
て、上記複数個のメモリ素子へのデータ書込みの際に１
上記第２の論理回路の出力を受けて、書込みデータの１
語単位に検査符号を生成する検査符号生成手段と、該検
査データ生成手段の出力を上記書込みデータの６語に対
応して記憶する記憶手段と、上記複数個のメモリ素子か
らのデータ読出しの際に、読出されたデータについて、
該読出しデータに対応する上記記憶手段の記憶内容に照
らして誤り検査を行う検査手段とを備えたものである。

また、本発明による他のメモリ素子は、上記メモリ素子
において、データ書込みの際に、上記第２の論理回路が
生成する検査符号を、実際に書き込まれるデータに対応
して記憶する冗長記憶容量と、データ読出しの際に、該
読みだされたデータについて、上記冗長記憶容量に記憶
された対応する検査符号に照らして誤り検査を行う検査
回路と金さらに内蔵させたものである。

〔作用〕

本発明では、メモリ素子内部にパリティ検査などに必要
となる検査符号を生成する論理回路を内蔵させ、この検
査符号の生成は、メモリ素子に外部よシ与える書き込み
データからではなく、外部からの書き込みデータと、メ
そり素子内の誉を込み対象アドレスから読みとった既に
記憶されているデータとを基に、メモリ素子内部のライ
トマスク処理部、あるいは論理演算処理部が生成し、実
際にメモリ素子内のメモリセルに書き込まれるデータか
ら行うようにし九〇 これによシ、検査ビットの生成は常にメモリ素子が実際
に記憶するデータをもとにして行われることになシ、従
って、ライトマスク処理、論理演算処理の作用に関わシ
なく、常にメモリ素子が記憶するデータに対応した検査
ビットを生成できる。

具体的には、ライトマスク機能、論理演算機能を内蔵す
るメモリ素子は、メモリの書き込み動作を行うとき、ま
ずはじめに書き込み対象となるアトｉ、ｚ、＜ｇ、ｚゝ
す記憶内容０読み取りを行う・書き込み動作では、メ七
りから読み取ったデータをメモリ素子外部には出力しな
いので、読み書き制御部によシ出力データバッファは閉
じたままとし、メモリから読み取られたデータはライト
マスク処理、あるいは論理演算処理を行う組み合せ論理
回路に入力される。組み合せ論理回路には外部からの書
き込みデータも並列して入力されている。

ライトマスク処理であれば外部からの書き込みデータの
メモリセルへの伝達を阻止し、当該データビットの書き
換えを抑止する。論理演算処理であれば、外部からの書
き込みデータとメモリから読み取ったデータとから組み
合せ論理回路によシ演算処理を行い、演算結果をメモリ
セルの書き込みデータとする□ 組み合せ論理回路の出力は、メモリセルに対する書き込
みデータとして入力されるのと同時に、検査符号を生成
するための別の組み合せ論理回路の入力となる。このた
め、検査符号を生成する組み合せ論理回路には、メモリ
の書き込み動作に伴い、メモリセルに記憶されるのと同
一内容のデータが入力され、従って、メモリ素子の記憶
データに対応した検査符号を生成することができる〇〔
実施例〕 以下、本発明の一実施例を図面によシ説明する。

第１図は本発明の検査符号生成回路を内蔵したメモリ素
子の構成を示すブロック図である。

第１図において、１は実際にメモリのデータを記憶する
メモリセル、２は指定されたアドレスＡ１に対応するメ
モリセルを選択するアドレスデコーダ、５はメモリ素子
の読み出し・書き込み動作を制御する読み書き制御部、
４はメモリの読み出し動作時にメモリセル１から読み出
したデータをデータ入出力端子（Ｄｏ　””−０３）を
通じてメモリ素子外部に出力するための出力バッファ、
５はメモリセルフに実際に書き込まれるメモリ曹き込み
データから検査符号を生成するための組み合せ論理回路
％　１０〜１３はメモリセル１から読み出したデータと
外部からデータ入出力端子（Ｄ０〜Ｄ３　）を介して与
えられる外部書き込みデータとを入力とじて演算処理を
行ってメモリセルＩＶｃ対するメ七リ書き込みデータを
生成するための組み合せ論理回路である。（なお、第１
図実施例を含め、以下の説明では、メモリ素子の１語を
成すデータのビット幅を４ビツトとしているが、他の値
、例えば８ビツト幅とした場合にも同様の議論が成立す
る。）第１図実施例において、メモリ素子からの読み出
しを行うと、アドレスデコーダ２によシ選択されたメモ
リセル１中の単一のセルから既に記憶されているデータ
が読み出される。読み書き制御部３は出力バッ７ア４を
開き、この結果メモリセル１から読み出されたデータは
入出力端子り。−Ｄ。

を介して外部に出力される・この動作は通常のメモリに
おける読み出し動作と同一である。

次に、書き込み動作を行うと、アドレスデコーダ２によ
シフモリセル１中の書き込み対象となるアドレスに対応
する単一のメモリセルが選択される。メモリセルは選択
されたことによシ既に記憶しているデータを出力する◇
読み書き制御部３は書き込み動作中は出力バッ７ア４を
閉じたままに保ち、入出力端子Ｄ０〜Ｄ３には外部から
の書き込みデータが与えられている。この結果、組み合
せ論理回路１０〜１３にはメモリセル１から読み出され
た既にメモリに記憶されているデータと、入出力端子Ｄ
０〜Ｄ、に与えられている外部からの書き込みデータと
が入力される。

ここで組み合せ論理回路１０〜１３は第２図、あるいは
第３図のように構成することができる。

第２図はライトマスク機能を実現するための一例を示す
◎この図の論理図はもつとも簡単なセレクタを示してお
シ、書き込み制御信号が論理値＠１″を示すときには外
部からの書き込みデータを選択し、１０”を示すときに
はメモリセル１から読み出したデータを選択する＠第５
図は２ビツトの入力に対して定義される１６種類の論理
演算の内、任意の演算を行うことができる演算回路の論
理を示す。第３図演算回路において、演算の種類をｆ。

。 ｆ１＋　ｆ２ｔ　ｆ５　　の４ビツトで指定し、メモリ
セル１から読み出したデータをＡ１外部からの書き込み
データをＢ１演算結果をＣと表わすと、１６＠の論理演
算は Ｃ＝ｆ、ｅＡ醗Ｂ＋ｆ、＊Ａ、−Ｂ＋ｆ２ｅＡｍＢ＋ｆ
、ｓ−Ｂ で与えられる◎ ここで再び第１図を参照する。組み合せ論理回路１０〜
１５の出力はメモリセルＩＫ対する書き込みデータとな
シ、読み書き制御部５の制御によりメモリセル１に書き
込まれる。この結果、第２図のセレクタを使用すれば、
メモリセル１から読み出したデータをそのまま書き込む
か、外蔀逅らメモリセルＩＫ１Ｆき込もうとするデータ
を書き込むかを選択することによシライトマスク機能を
実現することができる。また、第５図の演算回路を使用
すれば１６種の論理演算の結果をメモリセル１に書き込
むことができる。

組み合せ論理回路１０〜１３の出力はメモリセル１に対
する書き込みデータとなるのと同時に検査符号生成の丸
めの組み合せ論理回路５０入力となる。従って、組み合
せ論理５が生成する検査符号はメモリセル１に記憶され
るデータに対するも号はメモリセル１１１Ｃ記憶される
データに対するものであシ、入出力端子Ｄｏ−’−Ｄｓ
に与える書き込みデータから生成した検査符号のような
不都合、すなわち外部からの書き込みデータとメモリセ
ル１に記憶されるデータとが同一でなｉことに起因する
検査符号の誤りは発生しない。第４図は検査符号として
、最も多く使われているパリティ検査符号を生成するた
めの組み合せ論理回路５の構成を示す論理図である。

第５図は第１実施例に示した本発明の検査符号生成回路
を内蔵したメモリ素子を用いてメモリ装置を構成する場
合の１構成例を示す回路図である。

第５において、２１．２２は第１図実施例に示したのと
同一内容を持つ本発明のメモリ素子、２５はメモリ素子
２１．２２が出力する検査符号（ここではパリティ符号
とする）からメモリ素子２１゜２２０成す１語８ビツト
に対する１ビツトのパリティ符号を生成する１！ＸＯＲ
ゲート、２４はパリティ符号ビットを記憶する１ビツト
メモリ素子、２５はメモリ装置からのデータ読み出しく
際してパリティ符号検査を行うパリティ検査回路である
〇第５図において、メモリに対する書き込みを行うと、
メモリ素子２１．２２はそれぞれが書き込み動作によシ
記憶するデータに対応するノ祷すテイ符号を出力する。

メモリ素子２１．２２の出力するパリティ符号はＦｔＸ
ＯＲゲート２５によシ、メモリ装置の語長８ビツトに対
し１ビツトのノくリティ符号に計算し直されて１ビツト
メモリ２４に書き込まれる０次に、読み出しを行うと、
メモリ素子２１．２２及び１ビツトメモリ２４から合計
９ビツトのデータが読み出され、データビット８ビツト
が外部に読み出されると同時に、パリティ検査回路２５
によってバリデイチエツクが行われる。

このように、本発明のメモリ素子を用いることによシ、
第５図実施例に示すような回路構成で、従来の多機能メ
モリでは適用できなかった検査符号によるメモリ装置の
不要・エラーチエツクが可能になる。

第６図は本発明の他の実施例を示すメモリ素子の構成を
表すブロック図である。第６図において第１図門主第４
図に示したのと同〜の回路部分には同一番号を付しであ
る。

第６図において％　６はメモリの読み出し動作時に読み
出したデータのパリティ検査を行い、パリティ符号の適
否を判定するパリティ検査回路である。第６図実施例で
はパリティ生成用の組み合せ論理回路５が出力するパリ
ティ符号は、メモリセル１内部にパリティ符号の記憶用
に拡張したパリティ符号記憶用メモリに記憶される。こ
の結果、メモリの読み出しを行うときに、メモリ素子１
内部でパリティ検査回路６によシメモリ素子１内でパリ
ティ検査を行うことが可能となシ、メモリ読み出しと同
時にパリティ検査結果を得ることができる。

第７図は第６図実施例のメモリ素子を用いて構成したメ
モリ装置を示す回路図でちる。第７図において、２６．
２７はともに第６図実施例に示したのと同一の構成を持
つメモリ素子である。

第７図のメモリ装置では、第５図に示したメモリ装置で
外部に付加されていたパリティ符号記憶用の１ピントメ
モリ、バリデイ検査回路がメモリ素子２６．２７に既に
内蔵されているため不要とな夛、非常に簡単な構成でラ
イトマスク機能、論理演算機能内蔵のメモリ装置にパリ
ティ検査機能を持たせることができる。メモリ素子２６
．２７の出力するパリティ検査結果は、外部論理回路で
論理和をとることによってバリティ不適合の判定を報知
することもできるが、いわゆるワイアド・オア結線２８
を行うことによって、外付は回路を無くすことも簡単に
できる。また、第５図の場合に比べ、パリティ検査回路
にデータ出力を接続する必要がないので、大量のメモリ
素子を使用するメモリ装置では、データ入出力端子の入
・出力負荷を軽減できるという利点もある。

〔発明の効果〕

以上に説明したよう（（、本発明によれば、ライトマス
ク機能、論理演算機能の内蔵によシ従来は外部回路＆Ｃ
よって検査符号を生成するのが不可能であった多機能メ
モリ素子の内部データによシ検査符号を生成するので、
通常のメモリ素子を用いた場合と略同様の構成で多機能
メモリ素子を使用したメモリ装置に検査符号を適用する
ことができる。このために必要な多機能メモリ素子の修
正は極めて少なく、本発明は実用化に適している。

また、多機能メモリ素子に検査符号の生成回路に加え、
検査符号を記憶するためのメモリ、メモリ素子からの読
み出し時に読出しデータの適否を判定する検査回路をも
内蔵するようにすれば、メモリ装置の構成時に符号検査
を行うために必要としていた外付は回路を不要とするこ
とができ、メモリ装置の構成を極めて簡単にすることが
できる。

【図面の簡単な説明】

Claims (1)

1. 【特許請求の範囲】 １、複数ビットからなる１語のデータを単位として読み
   書きを行うメモリ素子において、データ書込みの際に、
   書込み対象となるメモリアドレスから読みだされた１語
   と、外部から書き込もうとする１語との間の論理的な演
   算処理を行い、該演算処理結果をメモリへの実際の書込
   みデータとして出力する第１の論理回路と、該第１の論
   理回路が出力する書込みデータを受けて、該書込みデー
   タに対応する検査符号を生成する第２の論理回路と を内蔵したことを特徴とするメモリ素子。 ２、請求項１記載のメモリ素子を並列に複数個使用して
   １語の語長を増加させたメモリ装置であって、 上記複数個のメモリ素子へのデータ書込みの際に、上記
   第２の論理回路の出力を受けて、書込みデータの１語単
   位に検査符号を生成する検査符号生成手段と、 該検査データ生成手段の出力を上記書込みデータの各語
   に対応して記憶する記憶手段と、上記複数個のメモリ素
   子からのデータ読出しの際に、読出されたデータについ
   て、該読出しデータに対応する上記記憶手段の記憶内容
   に照らして誤り検査を行う検査手段と を備えたことを特徴とするメモリ装置。 ３、請求項１記載のメモリ素子において、 データ書込みの際に、上記第２の論理回路が生成する検
   査符号を、実際に書き込まれるデータに対応して記憶す
   る冗長記憶容量と、 データ読出しの際に、該読みだされたデータについて、
   上記冗長記憶容量に記憶された対応する検査符号に照ら
   して誤り検査を行う検査回路と をさらに内蔵したことを特徴とするメモリ素子。