JP3255681B2 - 符号化／復号化回路 - Google Patents

符号化／復号化回路

Info

Publication number
JP3255681B2
JP3255681B2 JP02294592A JP2294592A JP3255681B2 JP 3255681 B2 JP3255681 B2 JP 3255681B2 JP 02294592 A JP02294592 A JP 02294592A JP 2294592 A JP2294592 A JP 2294592A JP 3255681 B2 JP3255681 B2 JP 3255681B2
Authority
JP
Japan
Prior art keywords
circuit
sub
data
user
code
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP02294592A
Other languages
English (en)
Other versions
JPH04320114A (ja
Inventor
ヨハネス マリア デニッセン アドリアヌス
アントニウス マリア ツワーンス ベルナルダス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips NV
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips NV, Koninklijke Philips Electronics NV filed Critical Koninklijke Philips NV
Publication of JPH04320114A publication Critical patent/JPH04320114A/ja
Application granted granted Critical
Publication of JP3255681B2 publication Critical patent/JP3255681B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/79—Processing of colour television signals in connection with recording
    • H04N9/87—Regeneration of colour television signals
    • H04N9/88—Signal drop-out compensation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/79—Processing of colour television signals in connection with recording
    • H04N9/80—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
    • H04N9/804—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback involving pulse code modulation of the colour picture signal components
    • H04N9/806—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback involving pulse code modulation of the colour picture signal components with processing of the sound signal
    • H04N9/8063—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback involving pulse code modulation of the colour picture signal components with processing of the sound signal using time division multiplex of the PCM audio and PCM video signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1806—Pulse code modulation systems for audio signals
    • G11B20/1813—Pulse code modulation systems for audio signals by adding special bits or symbols to the coded information
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
    • G11B27/36—Monitoring, i.e. supervising the progress of recording or reproducing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/91—Television signal processing therefor
    • H04N5/92—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
    • H04N5/926—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback by pulse code modulation
    • H04N5/9261—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback by pulse code modulation involving data reduction
    • H04N5/9264—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback by pulse code modulation involving data reduction using transform coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/91—Television signal processing therefor
    • H04N5/93—Regeneration of the television signal or of selected parts thereof
    • H04N5/94—Signal drop-out compensation
    • H04N5/945—Signal drop-out compensation for signals recorded by pulse code modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/79—Processing of colour television signals in connection with recording
    • H04N9/80—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
    • H04N9/804—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback involving pulse code modulation of the colour picture signal components
    • H04N9/8042—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback involving pulse code modulation of the colour picture signal components involving data reduction
    • H04N9/8047—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback involving pulse code modulation of the colour picture signal components involving data reduction using transform coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/78—Television signal recording using magnetic recording
    • H04N5/782—Television signal recording using magnetic recording on tape
    • H04N5/783—Adaptations for reproducing at a rate different from the recording rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Algebra (AREA)
  • Pure & Applied Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Color Television Systems (AREA)
  • Reduction Or Emphasis Of Bandwidth Of Signals (AREA)
  • Television Signal Processing For Recording (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はデジタルデータを誤り訂
正符号により符号化および復号化する回路、特に、ユー
ザチャネルおよびシステムチャネル間の双方向接続回路
に関するものである。
【０００２】
【従来の技術】この種の符号化／復号化回路において
は、デジタルデータワードはデジタルデータの流れ中に
形成され、各データワードは所定の誤り訂正符号に従っ
て符号化され（即ち、いわゆるパリティシンボルを設け
る）、その後これら符号を（記録時）記憶媒体に符号ワ
ードとして記憶する。（再生時）記憶媒体から再生され
た後任意の種類の妨害または損傷により符号ワードがも
はや元の符号ワードに完全に一致しなくなるものとする
と、パリティシンボルの冗長情報によって復号時に誤り
訂正を行うようにする。この場合、２種類の誤り訂正符
号を組合わせて用いるのが有利である。
【０００３】
【発明が解決しようとする課題】この目的のため、（バ
イトのような）デジタルデータシンボルを例えば長方形
ブロックに配列してデータワードが水平方向および垂直
方向に形成されるようにする。従って水平データワード
および垂直データワードは２種類の可能には異なる符号
によって保護することができる。これら符号は湊合する
と積符号と称されることもある。符号化および復号化を
行う場合にはデジタルデータを一時的にブロック状とし
て余分のフレームメモリに記憶する必要がある。かかる
余分なフレームメモリに読出しおよび書込みを簡単且つ
迅速に行うためには、およびこれに付随して電力消費を
低くし且つ配線の使用が制限されるために、１つの標準
的なメモリで事足りるようにするのが有利である。
【０００４】本発明の目的は小型の外部フレームメモリ
を必要とする符号化／復号化回路、特に、ユーザチャネ
ルおよびシステムチャネル間の双方向接続回路を提供せ
んとするにある。
【０００５】
【課題を解決するための手段】本発明は、ユーザデータ
シンボルを積符号によって誤り保護システムシンボルに
符号化するとともに、誤り補正演算を実行しながら、か
かる誤り保護システムシンボルをユーザデータシンボル
に復号化する、ユーザチャネルおよびシステムチャネル
間の双方向接続回路であって、該回路は；前記システム
チャネルに接続され、一方では中間誤り保護データを発
生しながら、プレゼンテーション用積符号の第１レイヤ
ーワードをローカル読み−書きメモリにおいて復号化す
る第１サブ回路と、前記読み−書きメモリにおいてアク
セスされ、前記中間誤り保護データに基づいて前記積符
号の第２レイヤーワードを復号化する第２サブ回路と、
プレゼンテーション用復号化ユーザシンボルを前記ユー
ザチャネルにアクセスする第３サブ回路とを有し、前記
第３サブ回路は前記プレゼンテーション用ユーザチャネ
ルからのユーザシンボルを前記ローカル読み−書きメモ
リに受信するように配列し、前記第２サブ回路は前記ロ
ーカル読み−書きメモリのユーザシンボルをアクセスし
てプレゼンテーション用の追加の冗長シンボルによって
前記読み−書きメモリに第２レイヤー符号ワードを構成
するように配列し、前記第１サブ回路は前記ローカル読
み−書きメモリの前記第２レイヤー符号ワードをアクセ
スし、これからプレゼンテーション用の他の追加の冗長
シンボルによって第１レイヤー符号ワードを前記システ
ムチャネルに構成し、更に前記第１、第２および第３サ
ブ回路の最大アクセス周波数の和に少なくとも等しい均
一の制御周波数で、これら第１、第２および第３サブ回
路間で前記ローカル読み−書きメモリへの相互排他的ア
クセスサイクルを制御する制御手段を具えることを特徴
とする。
【０００６】
【作用】本発明によれば、例えばサブ回路のシステムク
ロックの周波数の和に少なくとも等しい周波数で制御さ
れるマルチプレクサのような迅速なスイッチング手段を
用いるため、全部で３つのサブ回路をこれが単一の外部
メモリと並列に配置されているかのように相互通信する
ことができる。これがため、全てのサブ回路により充分
長期に亘ってメモリにアクセスし得る高い周波数で１つ
のサブ回路を毎回外部メモリに周期的に接続することが
できる。従って１サイクルはシステムクロックの周波数
によって決めることができる。これがため、サブ回路は
メモリに必ずしも交互に接続する必要はない。前記シス
テムクロックは同一の周波数を有するとともにこの周波
数を相互に位相推移する場合にはこれらクロックは３倍
高い周波数を有するクロック信号から簡単に取出すこと
ができる。
【０００７】本発明の好適な例では、前記最大アクセス
周波数は前記第１、第２および第３サブ回路間で等しく
する。本発明の他の好適な例では、前記アクセスサイク
ルは前記第１、第２および第３サブ回路に対して符号化
時に第１次数に、復号化時に第２次数に周期的に割当て
るようにする。本発明のさらに他の好適な例では、前記
第１サブ回路は前記第２サブ回路による次のアクセスの
ために、局所メモリに前記中間誤り保護データを存在さ
せるようにする。
【０００８】本発明回路の１例では、前記サブ回路のデ
ータ転送端子への接続は記録および再生中逆の順序で行
うようにする。これがため初期化の問題を回避すること
ができる。
【０００９】本発明回路の他の例では前記アウター符号
は（８８，８１，８）リードソロモン符号（７パリティ
シンボル）とし、前記インナー符号は（１３６，１２
８，９）リードソロモン符号（８パリティシンボル）と
し、双方のリードソロモン符号は共にＧＦ（256)に亘っ
てまたは原始多項式Ｘ８ ＋Ｘ４ ＋Ｘ３ ＋Ｘ２ ＋１か
ら取出した符号とし得るようにする。この積符号は容易
に達成することができ、従って好適な結果を得ることが
できる。
【００１０】本発明回路の他の例では前記インナー符号
の８パリティシンボルのうちの多くとも６パリティシン
ボルは誤り／消去訂正に用い、残りのパリティシンボル
は追加の検出マージンとして用い、前記アウター符号の
７パリティシンボルのうちの多くとも７パリティシンボ
ルは誤り／消去訂正に用い、任意の残りのパリティシン
ボルは追加の検出マージンとして用いるようにする。誤
り訂正戦略のこの選択によってビームデータの好適な結
果を得ることができる。
【００１１】本発明回路の更に他の例では前記インナー
符号の８パリティシンボルのうちの多くとも６パリティ
シンボルは誤り／消去訂正に用い、残りのパリティシン
ボルは追加の検出マージンとして用い、前記アウター符
号の７パリティシンボルのうちの多くとも６パリティシ
ンボルは誤り／消去訂正に用い、任意の残りのパリティ
シンボルは追加の検出マージンとして用いるようにす
る。この戦略によればアウター符号は追加の検出マージ
ンを有するようになる。
【００１２】本発明回路の更に他の例では前記インナー
符号の８パリティシンボルのうちの多くとも６パリティ
シンボルは誤り訂正に用い、残りのパリティシンボルは
追加の検出マージンとして用い、前記アウター符号の７
パリティシンボルのうちの多くとも７パリティシンボル
は消去訂正に用い、任意の残りのパリティシンボルは追
加の検出マージンとして用いるようにする。この選択に
よって簡単で迅速な復号化回路を用いることができる。
【００１３】本発明回路の好適な他の例では前記インナ
ー符号の８パリティシンボルのうちの多くとも６パリテ
ィシンボルは誤り訂正に用い、残りのパリティシンボル
は追加の検出マージンとして用い、前記アウター符号の
７パリティシンボルのうちの多くとも２パリティシンボ
ルは誤り訂正に用い、任意の残りのパリティシンボルは
追加の検出マージンとして用いるようにする。これがた
め、インナー符号により３つの誤りを補正し、アウター
符号により１つの誤り（第１復号器による可能な補正誤
り）を補正し、残りの符号により消去を補正する回路で
実行される誤り補正戦略によって実際に好適な結果が得
られるようにする。
【００１４】本発明回路の更に他の例では再生モード中
前記第１サブ回路によって前記第１誤り訂正符号により
訂正し得るデータワードのみを前記データ転送端子に供
給し得るようにする。従って、これは、実行すべき動作
に関する節約のほかに、いわゆるトリックモード（クイ
ックサーチ、スローモーション等）を実行するための、
（本発明回路からの復号化データを受ける）可変長さの
符号化／復号化回路に対し有利である。
【００１５】本発明回路の更に他の例では前記インナー
符号および前記アウター符号に対しデータワード当たり
の訂正情報を記憶する内部メモリをさらに具えるように
する。これがため、外部ＳＲＡＭの記憶スペースを節約
することができる。
【００１６】本発明回路の更に他の例では前記制御回路
によって単位当たりの信頼し得ないデータシンボルの数
が所定スレシホルド値以上となる際に警報信号を発生し
得るようにする。ビデオヘッドまたは使用するテープの
摩耗を極めて迅速に識別することができる。
【００１７】本発明回路の更に他の例では前記符号化／
復号化回路を完全に集積化し得るようにする。これがた
め、標準ＳＲＡＭと組合わせて簡単に使用し得る簡潔な
回路を達成することができる。
【００１８】
【実施例】図面につき本発明の実施例を説明する。図１
は本発明ユーザチャネルおよびシステムチャネル間の双
方向接続回路に用いる符号化／復号化回路に使用するに
好適なデジタルビデオ装置を示す。デジタル撮像ユニッ
ト１．１を各々がほぼ４２００００画素を有し、２５フ
レーム（５０フィールド）／秒を発生するＣＣＤカメラ
とし、これによってデジタルビデオデータをビデオプロ
セッサ１．５に供給する。このビデオプロセッサでは毎
回供給される２フィールドを合成してメモリ１．７、例
えば５−ビットＤＲＡＭに記憶する１フレームを形成し
得るようにする。画素当たりのビデオデータは輝度情報
（２５６のグレイ値を表わし得る）およびクロミナンス
情報の８ビットを含む。一般に、クロミナンス情報のラ
スタは、輝度情報のラスタよりも例えば２×２画素のブ
ロック当たり２種類の８ビット値で決まる１クロミナン
ス値だけ粗い。ビデオプロセッサ１．５では、８×８画
素のブロック、いわゆるＤＣＴブロックが形成され、こ
れは輝度ＤＣＴブロックおよびクロミナンスＤＣＴブロ
ックとして識別することができる。４つの輝度ＤＣＴブ
ロックおよびこれに対応する２つのクロミナンスＤＣＴ
ブロックの組合わせによっていわゆるＤＣＴユニットを
形成する。シャッフルによりビデオプロセッサ１．５に
得られた５つのＤＣＴブロック毎にいわゆるセグメント
を構成する。シャッフル（混合）には平均化効果があ
り、これは次に実行すべきデータの低減に有利である。
各ＤＣＴブロックを既知の離散余弦変換（および反転Ｄ
ＣＴ）回路１．９で変換する。次いで、既知の可変長さ
符号化／復号化回路１．１０でセグメント（３０ＤＣＴ
ブロック）当たり１データの低減を行う。この可変長さ
符号化／復号化回路では、量子化兼可変長さ符号化のよ
うな既知の技術を用いて３０＊６４＊８＝１５，３６０
ビットを３０７２ビットに減少する。所望に応じて、こ
の量子化は種々の手段で並列に実施することができ、そ
の都度最も好適な手段を選択する。
【００１９】１つ以上のマイクロフォン１．３によって
アナログ−デジタル変換器１．１６を経て例えば２５６
−ＫビットＳＲＡＭのようなメモリ１．８に接続された
オーディオデータプロセッサ１．６にデジタルオーディ
オデータを供給する。一般的に言えば、オーディオデー
タの量をビデオデータの量よりも充分に少なくしてオー
ディオデータを減少する必要のないようにする。前記ブ
ロックをも構成するオーディオデータプロセッサ１．６
のオーディオデータおよび可変長さ符号化／復号化回路
１．１０の減少したビデオデータを誤り訂正符号化／復
号化回路１．１１に供給し、ここでデータに既知の誤り
訂正符号、例えばリードソロモン積符号を設けるように
する。この種の符号は米国特許第４，８０２，１７３号
に記載されている。誤り訂正符号により保護すべき多数
のバイト（または他のデータシンボル）を長方形アレイ
に配列し、その後いわゆるパリティシンボルを冗長符号
の規則に従って各水平行および各垂直列（即ち、各水平
および垂直データワード）に追加し得るようにする。こ
の追加パリティシンボルを有するデータワードは符号ワ
ードと称される。これらパリティシンボルによって、こ
れらが存在する冗長情報を用いて、データの転送中また
は記憶媒体の損傷により生じるバイトの配列の誤り訂正
を行うことができる。この点に関してはリチャード イ
ー ブラフトの著書“誤り制御符号の理論および実
際”、１９８３年発行、ウエズレイ社、またはエヌ グ
ローバ およびティーダドレイの著書“技術者用誤り訂
正の実際的な設計”、１９８２年発行、データシステム
テクノロジー社、コロラド、ブルームフィールドを参照
されたい。
【００２０】フレーム当たりの輝度ＤＣＴブロックの数
は７２０／８＊５７６／８＝９０＊７２＝６４８０であ
る。フレーム当たりでは３６０／８＊２８８／８＊２＝
３２４０輝度ＤＣＴブロックが存在する。これがため、
１６２０ＤＣＴユニット／フレーム、または３２４セグ
メント／フレームが存在する。５０Ｈｚのフィールド周
波数の場合には、１フレームを１２のいわゆるトラック
に分割する（６０Ｈｚのフィールド周波数の場合には、
１フレームを１０トラックに分割する）。かかるトラッ
クにはデータシンボルおよびパリティシンボルのほか
に、特に識別および同期情報が含まれる。１トラックの
データシンボルおよびパリティシンボルを以下ＲＳビデ
オブロックと称する。これがため、ビデオブロック当た
りでは２７セグメントが存在する。３０７２ビット（＝
３８４バイト）の各セグメントによってＲＳビデオブロ
ックに１２８バイトの３ラインを構成する。これには１
バイトの補助データＡＵＸ／ライン、例えば経過時間ま
たはフレーム数に関連するデータが含まれる。これがた
め、ＲＳビデオブロックは、８１水平データワードおよ
び１２８垂直データワードを構成する１２８バイトの８
１ラインを具える。次いで、誤り訂正符号化／復号化回
路１．１１では、構成成分データシンボルはリードソロ
モン積符号に従って各ＲＳビデオブロックに対して決め
るとともに加算する。例えば、まず最初、アウター符号
を垂直データワードに供給し、次いでインナー符号を水
平データワードに供給する。かかるリードソロモン符号
に対する標準式はＲＳ（ｋ＋ｐ，ｋ，ｐ＋１）であり、
ここにｋは保護すべき符号のデータシンボルの数および
ｐはパリティシンボルの数である。アウター符号に対し
ては、ＲＳ（８８，８１，８）、即ち、ＧＦ（２５６）
全体に亘って、原始多項式ｘ８ ｘ４ ＋ｘ３ ＋ｘ２ ＋
１から導出した符号を用いることができる。インナー符
号に対しては、ＲＳ（１３６，１２８，９）、即ち、Ｇ
Ｆ（２５６）全体に亘って、原始多項式ｘ８ ＋ｘ４ ＋
ｘ３ ＋ｘ２ ＋１から導出した符号を用いることができ
る。
【００２１】この目的のため、誤り訂正符号化／復号化
回路１．１１をメモリ１．１２、例えば１ＭビットＳＲ
ＡＭに接続する。かくして、記録モードで符号化された
データ（符号ワード）を既知の変調／復調回路１．１３
に供給し、これにより２つの読取り／書込みヘッド１．
１４および１．１５に供給するためのデータを変調し例
えば磁気テープにデータを記録する。
【００２２】ビデオおよびオーディオ信号の再生に対し
ては、２つの読取り／書込みヘッド１．１４および１．
１５によって磁気テープに記録された符号ワードを読取
り、且つこれらワードを変調／復調回路１．１３に供給
し、その後リードソロモン積符号を基にして加算された
パリティシンボルによって復調されたデータを誤り訂正
符号化／復号化回路１．１１で訂正する。これがため、
まず最初、水平ビデオおよびオーディオ符号ワードに供
給されたインナー符号を復号し、その後訂正されたデー
タを、オーディオプロセッサ１．６に供給されるオーデ
ィオデータおよび後にアウター符号に従って復号される
ビデオデータに分離し、その後このデータを可変長さ符
号化／復号化回路１．１０に供給する。オーディオプロ
セッサ１．６によってオーディオデータをデジタル−ア
ナログ変換器１．１７を経てオーディオ出力側１．４に
供給する。次いで、可変長さ符号化／復号化回路１．１
０によって可変長さの符号を復号し、これによって得ら
れたデータビットの数を１５，３６０に追加する。次い
で、このデータをＤＣＴ回路１．９に供給し、ここで逆
離散余弦変換を行う。かくして発生したデータをビデオ
プロセッサ１．５に供給し、これによってデータを好適
とするとともにこれをビデオ出力側１．２に供給する。
【００２３】図２は本発明による誤り訂正符号化／復号
化回路１．１１を詳細に示す。この誤り訂正符号化／復
号化回路は、記録モードで第１誤り訂正符号に従ってデ
ータを符号化する第１符号化回路２．２、再生モードで
第１誤り訂正符号に従って符号化されたデータを復号化
する第１復号化回路２．３および第１アドレスカウンタ
２．４を有する第１サブ回路２．１と；記録モードで第
２誤り訂正符号に従ってデータを符号化する第２符号化
回路２．６、再生モードで第２誤り訂正符号に従って符
号化されたデータを復号化する第２復号化回路２．７お
よび第２アドレスカウンタ２．８を有する第２サブ回路
２．１と；記録モードで符号化されていないデータを供
給するとともに再生モードで復号化されたデータを出力
するインターフェース回路２．１０および第３アドレス
カウンタ２．１１を有する第３サブ回路２．９とを具え
る。誤り訂正符号化／復号化回路１．１１は、外部メモ
リ１．１２をできるだけ小さくし得るとともにこのメモ
リへの必要なアクセスを最小限とし得るように構成す
る。かかる構成を達成するために、誤り訂正符号化／復
号化回路にスイッチング手段２．１２および２．１３を
さらに具え、これにより制御回路２．１５の制御のもと
でこれらサブ回路を外部メモリ１．１２に接続し得るよ
うにする。スイッチング手段２．１２によってアドレス
カウンタ２．４，２．８および２．１１をメモリ１．１
２のアドレス入力および出力ＡＤに接続するとともにス
イッチング手段２．１３によって第１符号化回路２．
２、復号化回路２．３、第２符号化回路２．６、第２復
号化回路２．７およびインターフェース回路２．１０を
メッセージ１．１２のデータ入力および出力Ｉ／Ｏに接
続する。各サブ回路はそれ自体のシステムクロックによ
って制御する。これらシステムクロックは例えば１３．
５ＭＨｚの外部クロック信号から取出し、各システムク
ロックは４．５ＭＨｚとするとともに互いに例えば０
度、１２０度および２４０度位相推移する。これがた
め、これらシステムクロックの全部によって使用する１
３．５ＭＨｚの周波数を決めて制御回路２．１５により
スイッチング手段および外部メモリを制御し、この制御
回路は外部クロック信号を受け、システムクロックおよ
びデータ流を発生し、アドレスカウンタ２．４，２．８
および２．１１と相俟って誤り訂正符号化／復号化回路
１．１１および外部メモリ１．１２において正しいアド
レス指定を行い得るようにする。
【００２４】記録モードでは、データ流を制御回路２．
１５により次に示すように制御する。可変長さ符号化／
復号化回路１．１０によって加えるべき誤り訂正符号に
関し符号化されなかったデータをインターフェース回路
２．１０に供給し、このデータを第３サブ回路の４．５
ＭＨｚのシステムクロックの背のもとでスイッチング手
段を経て外部ＳＲＡＭ１．１２に低レベルで書込むよう
にする。次いで、制御回路２．１５の制御のもとで、ア
ドレスカウンタ２．１１を外部メモリのポインタとして
用いる。また任意の補助データＡＵＸをインターフェー
ス回路２．１０を経て外部メモリに供給することもでき
る。上述したように、データシンボルはＲＳビデオブロ
ック当たりバイトの８１行および１２８列に配列するた
め、ＲＳビデオブロック当たり１２８バイトの８１水平
データワードおよび８１バイトの１２８垂直データワー
ドが形成されるようになる。第２サブ回路の４．５ＭＨ
ｚシステムクロックの制御のもとで、垂直データワード
を外部ＳＲＡＭから読取り、次いでこのデータワードを
第２誤り（外部）訂正符号に従って第２符号化回路２．
６で符号化し（即ち、関連するパリティシンボルを決
め）、その後第２誤り訂正符号に関連する計算された
（垂直）パリティシンボルを外部ＳＲＡＭに書込むた
め、対応するデータワードに関連する符号ワード全体を
ＳＲＡＭに記憶し得るようにする。従って制御回路２．
１５の制御のもとで、アドレスカウンタ２．８は外部メ
モリの他のポインタとして作動する。第１サブ回路の
４．５ＭＨｚシステムブロックの制御のもとで、水平デ
ータワードを外部ＳＲＡＭから読取り、次いでこのデー
タワードを第１符号化回路２．２の第１（インナー）誤
り訂正符号に従って符号化し、このデータワードを第１
誤り訂正符号に関連する計算された（水平）パリティシ
ンボル（即ち、水平符号ワード）を記憶しないで、変調
／復調回路１．１３に直接供給する。従って制御回路
２．１５の制御のもとで、アドレスカウンタ２．４は外
部メモリも他のポインタとして作動する。また、第２
（外部）誤り訂正符号の前に決められた垂直パリティシ
ンボルも水平データワードを形成し、従ってこの水平デ
ータワードは第１符号化回路２．２で処理されるように
なる。この第１符号化回路２．２のビデオデータの処理
の代わりに、オーディオデータをも（例えば、多重態様
で）処理する。即ち、オーディオプロセッサ１．６によ
ってオーディオデータを第１符号化回路２．２に供給
し、この回路によりこのデータを第１誤り訂正符号と共
に供給し、その後このデータを関連する計算されたパリ
ティシンボルと共に変調／復調回路１．１３に供給す
る。
【００２５】再生モードにおけるデータ流は次の通りで
ある。変調／復調回路１．１３によってデータ第１符号
化回路２．３に供給し、これにより変調／復調回路１．
１３に発生しこれにより急送される識別情報に基づき符
号化された水平データワード（即ち、水平符号ワード）
がオーディオデータに関連するかまたはビデオデータに
関連するかを決めるようにする。オーディオデータは第
１（インナー）誤り訂正符号に従って復号されるととも
にオーディオプロセッサ１．６に供給する。即ち、ビデ
オデータを第１（インナー）誤り訂正符号に従って復号
するとともに訂正し得る場合には第１サブ回路の４．５
ＭＨｚシステムクロックの制御のもとで、復号されたデ
ータを外部メモリ１．１２に書込むようにする。従っ
て、制御回路２．１５の制御のもとで、アドレスカウン
タ２．４は外部メモリのポインタとして作動する。デー
タをメモリに記憶するアドレス指定は変調／復調回路
１．１３に発生した識別情報に含まれる。第２サブ回路
の４．５ＭＨｚシステムクロックの制御のもとで、第２
符号化回路２．７によって、垂直符号化データワード
（垂直ビデオ復調ワード）を外部ＳＲＡＭから読取り、
これらワードを第２誤り訂正符号に従って復号化し、且
つ各対応データワードのこれらデータシンボルのみを復
号化により訂正された外部メモリに書込む。従って、制
御回路２．１５の制御のもとで、外部メモリにおける更
に他のポインタとして作動する。第３サブ回路の４．５
ＭＨｚシステムクロックの制御のもとで、復号化データ
をガメモリ１．１２から読取り、且つ可変長さ符号化／
復号化回路１．１０に供給するか、または補助データＡ
ＵＸとして出力する。従ってアドレスカウンタ２．１１
は制御回路２．１５の制御のもとで、外部メモリにおけ
る更に他のポインタとして作動する。
【００２６】外部メモリに完全なフレームを記憶するた
めには１２８＊８１＊１２＊８＝９９５３２８ビット
（♯バイト／ライン回数♯ライン／ＲＳビデオブロック
回数♯ＲＳブロック／フレーム♯ビット／バイト）を必
要とする。１−ＭビットＳＲＡＭは標準メモリとして用
いる。即ち、これをほぼ１０４９Ｋビットとする。残り
の５３ビットは対応フレームの６ＲＳビットブロックの
他のパリティシンボルの記憶に用いる（図３参照）。各
サブ回路に関連するアドレスカウンタまたはポインタＡ
１，Ａ２およびＡ３によって外部メモリを周期的に且つ
同時に走査し、制御回路２．１５によってポインタが互
いに追い越しを行わず、従ってこれらシステムクロック
のリズムで進行し得るようにする。制御回路２．１５の
制御のもとで、外部メモリのかかる同時且つ周期的な走
査は記憶モードおよび再生モード中逆の順序となるよう
にする。更に、６ＲＳビデオブロックの垂直パリティシ
ンボルは適宜な記憶スペースＶＰ１／７−ＶＰ６／１２
に周期的に記憶する。例えば記憶スペースＶＰ１／７に
はアドレスカウンタのサイクルで位相に依存しＲＳビデ
オブロック１のパリティシンボルまたはＲＳビデオブロ
ック７のパリティシンボルが含まれる。制御回路２．１
５によって、記憶モードにおいてアドレスカウンタＡ２
により対応垂直パリティシンボルをこれらがアドレスカ
ウンタＡ１により読取られた後にのみ消去するとともに
再生モードにおいてアドレスカウンタＡ１により対応垂
直パリティシンボルをこれらがアドレスカウンタＡ２に
より読取られた後にのみ消去し得るようにする。使用す
べき１ＭビットＳＲＡＭの詳細は１２８Ｋビット＊８，
周波数１３．５ＭＨｚ．双方向８−ビットバスである。
【００２７】上述したように、使用するリードソロモン
積符号は垂直データワードに作動するアウター符号およ
び水平データワードに作動するインナー符号を用いる。
このインナー符号は８パリティシンボルを有し、アウタ
ー符号は７パリティシンボルを有する。誤り訂正戦略は
次の通りである。インナー符号によって単一ビット誤り
（付随的な誤り）を訂正するとともにバースト誤り（ビ
ーム誤りの一群）を検出する。アウター符号によって水
平検出誤り（消去）を訂正するとともに水平復号器によ
る任意の訂正誤りを訂正し得るようにする。この目的の
ため、インナー符号の８パリティシンボルのうちの６パ
リティシンボルを用いて３つの誤りを訂正する。従って
残りの２パリティシンボルは追加の検出マージンとして
作動する。これがため、訂正計算の結果（６つの未知数
を有する６つの式）をこれら目的をチェックする残りの
７番目および８番目の式に挿入して追加の確実性が計算
された訂正の正しさに関して得られるようにする。従っ
て訂正誤りの確率は水平復号器に対しほぼ３＊１０−７
程度となる（例えば、ＩＥＥＥ トランザクションズ
オン インフォーメイション、１９８６年Ｔｈ．ＩＴ−
３２，５，第７０１−７０３頁にアール ジェーマクエ
リースおよびエル スワンソンにより発表された論文
“復号器誤りに関するリードソロモン符号の確率”参
照）。３以上の誤りが水平データワードで検出される場
合には、バースト誤りが関連することは明らかである。
この場合には後述するように、データワード全体はＳＲ
ＡＭに書込まないで訂正ビットによって全体を消去す
る。従って前のフレームからの関連する先行データワー
ドはメモリ内に留まったままである。或は又インナー符
号の８パリティシンボルのうちの４パリティシンボルを
用いて多くとも２つの誤りの訂正に用いることができ
る。この場合には残りの４パリティシンボルを追加の検
出マージンとして用いる。アウター符号の７パリティシ
ンボルはその全部を用いて多くとも７つの検出された消
去の訂正に用いることができる。或は又２つのパリティ
シンボルを１つの誤りの訂正に用い、残りの５つのパリ
ティシンボルを検出された消去の訂正に用いることもで
きる。これがため任意の訂正誤りをも訂正することがで
きる。また、１つのパリティシンボルを追加の検出マー
ジンとして用いることもできる。
【００２８】これがため、インナー符号およびアウター
符号は共働して作動する。即ち、インナー符号によって
僅かなランダム誤りを訂正するとともにバースト誤りを
検出してアウター符号が既に訂正された消去の位置を確
認しているようにする。インナー復号器およびアウター
復号器間をかように共働させるために、誤り訂正符号化
／復号化回路１．１１は第１および第２サブ回路のアド
レスカウンタ２．４および２．８、符号化回路２．２お
よび２．６並びに復号化回路２．３および２．７に接続
された埋設ＳＲＡＭ２．１４を具える（図２参照）。再
生モードでは、復号化回路２．３における第１（インナ
ー）誤り訂正符号に従ってビデオデータを復号化した後
および訂正可能な（訂正されたまたは誤りのない）水平
データワードのみをメモリ１．１２に書込んだ後、いわ
ゆる訂正ビット各水平データワードに対しメモリ２．１
４に記憶し得るようにする。この訂正ビットは（訂正さ
れたまたは誤りの無い、従って正しい）インナー符号に
よって対応するデータワードが訂正されたか否かを示
す。この場合には発生確率が極めて少ない任意の訂正誤
りは無視する。データワードが正しい場合には訂正ビッ
トは論理値１を有し、正しくない場合には論理値０を有
する。これがため論理値０を有する各訂正ビットは消去
よりなる水平データワードに関連するようになる。第２
復号回路２．７が再生モードにおいて外部メモリからの
垂直データワードを読取る場合には水平データワードに
関連する訂正ビットもメモリ２．１４から読取るように
する。これがためアウター復号回路によって訂正すべき
消去が位置する箇所を知ることができる。メモリ２．１
４においては、垂直データワードに対しこれらが正しい
か否かをも記憶することができる。データワードが正し
い場合には訂正ビットは論理値１を有し、正しくない場
合には論理値０を有する。これがため制御回路によって
各バイトに対する信頼し得る表示を行うことができる。
即ち、対応すバイトを含む水平データワードまたは垂直
データワードが正しい場合には（即ち、バイトに関する
２つの訂正ビットの少なくとも１つが論理値１を有する
場合には）バイトは信頼し得るようになる。この信頼し
得る情報はインターフェース回路２．１０を経て可変長
さ符号化／復号化回路１．１０に供給することができ
る。さらに、信頼し得ないバイトの数に関する所定のス
レシホルド値を越える場合には表示信号を発生させてテ
ープまたはヘッドの品質が不充分であることを示すこと
ができる。
【００２９】再生モードでは第２（アウター）復号化回
路２．７によって垂直符号ワードの復号中時間を次のよ
うに節約することができる。使用するリードソロモン復
号回路により消去の訂正中正しい値と正しくない値との
間に相違値を発生する（位置が知られている正しくない
バイトの正しい値の計算）場合には論理値“０”を復号
回路に導入するのが有利である。その理由はこの回路に
よって、外部メモリに単に書込む必要のある正しい値を
直接発生するからである。
【００３０】１３．５ＭＨｚのような高いクロック周波
数で作動し得ない外部ＳＲＡＭ１．１２を用いる場合に
は８−ビデータバス構体の代わりに１６−ビットデータ
バス構体を用いることができ、従って周波数を半分とす
ることができる。この場合には例えば同一のアドレス指
定を用いる２つの標準１Ｍビットメモリを並列に使用す
ることができ、従ってサブ回路により存在する８ビット
を１６ビットとしてバッファ処理することができ、これ
ら１６ビットはその都度スイッチング手段２．１３によ
って８−ビット部分に分割し、これら分割部分を１／２
周波数で２つのメモリの各データ入力および出力Ｉ／Ｏ
に供給する。また逆に、２つのメモリにより１／２周波
数供給される８−ビット部分をスイッチング手段により
合成してその都度その８−ビット部分を元の周波数でサ
ブ回路に供給することができる。
【図面の簡単な説明】
【図１】 本発明による符号化／復号化回路に用いるに
好適なデジタルビデオ装置の回路を示すブロック図であ
る。
【図２】 本発明による符号化／復号化回路の構成を示
すブロック図である。
【図３】 外部フレームメモリを用いる場合の態様を示
す説明図である。
【符号の説明】
1.1 デジタル撮像ユニット 1.2 1.3 マイクロフォン 1.4 オーディオ出力 1.5 ビームプロセッサ 1.6 オーディオデータプロセッサ 1.7 メモリ 1.8 メモリ 1.9 離散余弦変換回路 1.10 可変長さ符号化／復号化回路 1.11 誤り訂正符号化／復号化回路 1.12 メモリ 1.13 変調／復調回路 1.14 読取り／書込みヘッド 1.15 読取り／書込みヘッド 1.16 デジタル−アナログ変換器 1.17 デジタルーアナログ変換器 2.1 第１サブ回路 2.2 第１符号化回路 2.3 第１復号化回路 2.4 第１アドレスカウンタ 2.5 第２サブ回路 2.6 第２符号化回路 2.7 第２復号化回路 2.8 第２アドレスカウンタ 2.9 第３サブ回路 2.10 インターフェース回路 2.11 第３アドレスカウンタ 2.12 スイッチング手段 2.13 スイッチング手段 2.14 ＳＲＡＭ 2.15 制御回路
───────────────────────────────────────────────────── フロントページの続き (73)特許権者 590000248 Ｇｒｏｅｎｅｗｏｕｄｓｅｗｅｇ １, 5621 ＢＡ Ｅｉｎｄｈｏｖｅｎ， Ｔ ｈｅ Ｎｅｔｈｅｒｌａｎｄｓ (72)発明者 ベルナルダス アントニウス マリア ツワーンス オランダ国 5621 ベーアー アインド ーフェン フルーネバウツウェッハ１ (56)参考文献 特開 昭58−147257（ＪＰ，Ａ) 特開 平１−245624（ＪＰ，Ａ) 特開 平１−295546（ＪＰ，Ａ) 特開 平１−295547（ＪＰ，Ａ) 特開 平２−218071（ＪＰ，Ａ) 欧州特許498501（ＥＰ，Ｂ１) (58)調査した分野(Int.Cl.7，ＤＢ名) H03M 13/00 G11B 20/00 H04N 7/00

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】 ユーザデータシンボルを積符号によって
    誤り保護システムシンボルに符号化するとともに、誤り
    補正演算を実行しながら、かかる誤り保護システムシン
    ボルをユーザデータシンボルに復号化する、ユーザチャ
    ネル（1.10）およびシステムチャネル（1.13）間の双方
    向接続回路であって、該回路は； 前記システムチャネル（1.13）に接続され、一方では中
    間誤り保護データを発生しながら、プレゼンテーション
    用積符号の第１レイヤーワードをローカル読み−書きメ
    モリ（1.12）において復号化する第１サブ回路（2.1）
    と、 前記読み−書きメモリ（1.12）においてアクセスされ、
    前記中間誤り保護データに基づいて前記積符号の第２レ
    イヤーワードを復号化する第２サブ回路（2.5）と、 プレゼンテーション用復号化ユーザシンボルを前記ユー
    ザチャネルにアクセスする第３サブ回路（2.9）とを有
    し、前記第３サブ回路（2.9）は前記プレゼンテーショ
    ン用ユーザチャネルからのユーザシンボルを前記ローカ
    ル読み−書きメモリ（1.12）に受信するように配列し、
    前記第２サブ回路（2.51）は前記ローカル読み−書きメ
    モリ（1.12）のユーザシンボルをアクセスしてプレゼン
    テーション用の追加の冗長シンボルによって前記読み−
    書きメモリ（1.12）に第２レイヤー符号ワードを構成す
    るように配列し、前記第１サブ回路（2.1）は前記ロー
    カル読み−書きメモリ（1.12）の前記第２レイヤー符号
    ワードをアクセスし、これからプレゼンテーション用の
    他の追加の冗長シンボルによって第１レイヤー符号ワー
    ドを前記システムチャネルに構成し、更に前記第１、第
    ２および第３サブ回路の最大アクセス周波数の和に少な
    くとも等しい均一の制御周波数で、これら第１、第２お
    よび第３サブ回路間で前記ローカル読み−書きメモリ
    （1.12）への相互排他的アクセスサイクルを制御する制
    御手段（1.15）を具えることを特徴とするユーザチャネ
    ルおよびシステムチャネル間の双方向接続回路。
  2. 【請求項２】 前記最大アクセス周波数は前記第１、第
    ２および第３サブ回路間で等しくすることを特徴とする
    請求項１に記載のユーザチャネルおよびシステムチャネ
    ル間の双方向接続回路。
  3. 【請求項３】 前記アクセスサイクルは前記第１、第２
    および第３サブ回路に対して符号化時に第１次数に、復
    号化時に第２次数に周期的に割当てるようにしたことを
    特徴とする請求項２に記載のユーザチャネルおよびシス
    テムチャネル間の双方向接続回路。
  4. 【請求項４】 前記第１サブ回路（2.1）は前記第２サ
    ブ回路（2.5）による次のアクセスのために、局所メモ
    リ（2.14）に前記中間誤り保護データを存在させるよう
    にしたことを特徴とする請求項１、２前に記載のユーザ
    チャネルおよびシステムチャネル間の双方向接続回路。
JP02294592A 1991-02-07 1992-02-07 符号化／復号化回路 Expired - Fee Related JP3255681B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL9100218A NL9100218A (nl) 1991-02-07 1991-02-07 Encodeer/decodeer-schakeling, alsmede digitaal video-systeem voorzien van de schakeling.
NL9100218 1991-02-07

Publications (2)

Publication Number Publication Date
JPH04320114A JPH04320114A (ja) 1992-11-10
JP3255681B2 true JP3255681B2 (ja) 2002-02-12

Family

ID=19858846

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02294592A Expired - Fee Related JP3255681B2 (ja) 1991-02-07 1992-02-07 符号化／復号化回路

Country Status (7)

Country Link
US (1) US5469448A (ja)
EP (1) EP0498501B1 (ja)
JP (1) JP3255681B2 (ja)
KR (1) KR100250590B1 (ja)
AT (1) ATE151191T1 (ja)
DE (1) DE69218648T2 (ja)
NL (1) NL9100218A (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100269748B1 (ko) * 1993-01-30 2000-10-16 윤종용 디지탈 vtr의 영상데이타처리방법 및 그 장치
KR100285109B1 (ko) * 1993-04-27 2001-03-15 윤종용 디지탈 영상데이타 처리방법
KR100330291B1 (ko) * 1993-09-29 2002-03-27 이데이 노부유끼 데이타 재생 방법 및 데이타 재생 장치
US5583562A (en) * 1993-12-03 1996-12-10 Scientific-Atlanta, Inc. System and method for transmitting a plurality of digital services including imaging services
DE69430293D1 (de) * 1993-12-16 2002-05-08 Koninkl Philips Electronics Nv Vorrichtung zur Kodierung und Dekodierung mit einem in Seiten organisierten Speicher (paged memory)
US5638227A (en) * 1993-12-17 1997-06-10 Matsushita Electric Industrial Co., Ltd. Digital data recording and reproducing apparatus
US6330644B1 (en) 1994-10-27 2001-12-11 Canon Kabushiki Kaisha Signal processor with a plurality of kinds of processors and a shared memory accessed through a versatile control means
EP0791249B1 (en) * 1995-09-08 2002-07-03 Koninklijke Philips Electronics N.V. Transmitter and receiver apparatus, method for transmitting and method for receiving and record carrier obtained by the method or the transmitter apparatus
JPH10512697A (ja) * 1995-11-10 1998-12-02 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ プログラマブルメモリのエラー保護方法及び装置
US6052415A (en) * 1997-08-26 2000-04-18 International Business Machines Corporation Early error detection within an MPEG decoder
JP3256517B2 (ja) * 1999-04-06 2002-02-12 インターナショナル・ビジネス・マシーンズ・コーポレーション 符号化回路、回路、パリティ生成方法及び記憶媒体
US6651214B1 (en) * 2000-01-06 2003-11-18 Maxtor Corporation Bi-directional decodable Reed-Solomon codes
KR100566911B1 (ko) * 2001-06-25 2006-04-03 주식회사 삼양사 약물 전달체용 음이온기-함유 양친성 블록 공중합체 및 그의 양이온성 약물과의 복합체
US8055979B2 (en) * 2006-01-20 2011-11-08 Marvell World Trade Ltd. Flash memory with coding and signal processing
US7844879B2 (en) * 2006-01-20 2010-11-30 Marvell World Trade Ltd. Method and system for error correction in flash memory
US7962827B2 (en) 2006-03-08 2011-06-14 Marvell World Trade Ltd. Systems and methods for achieving higher coding rate using parity interleaving
US8583981B2 (en) * 2006-12-29 2013-11-12 Marvell World Trade Ltd. Concatenated codes for holographic storage
EP2201772A2 (en) 2007-10-15 2010-06-30 Thomson Licensing Apparatus and method for communicating burst mode activity
JP2009100222A (ja) * 2007-10-16 2009-05-07 Toshiba Corp 低密度パリティ検査符号の復号装置およびその方法
US9195675B2 (en) * 2011-02-24 2015-11-24 A9.Com, Inc. Decoding of variable-length data with group formats
US8615698B1 (en) * 2011-09-28 2013-12-24 Google Inc. Skewed orthogonal coding techniques
KR101741346B1 (ko) 2013-01-11 2017-06-15 엠파이어 테크놀로지 디벨롭먼트 엘엘씨 플래시 메모리들에 대한 페이지 할당
WO2014133490A1 (en) 2013-02-27 2014-09-04 Empire Technology Development Llc Linear programming based decoding for memory devices
US9859925B2 (en) * 2013-12-13 2018-01-02 Empire Technology Development Llc Low-complexity flash memory data-encoding techniques using simplified belief propagation

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3831143A (en) * 1971-11-26 1974-08-20 Computer Science Corp Concatenated burst-trapping codes
US4276646A (en) * 1979-11-05 1981-06-30 Texas Instruments Incorporated Method and apparatus for detecting errors in a data set
WO1985002707A1 (en) * 1983-12-16 1985-06-20 Sony Corporation Disk reproducing apparatus
ATE78383T1 (de) * 1985-05-21 1992-08-15 Sony Corp Anordnung zur dekodierung eines fehler korrigierenden codes.
NL8601446A (nl) * 1986-06-05 1988-01-04 Philips Nv Werkwijze en inrichting voor het dekoderen van een blok kodesymbolen dat op twee manieren verdeeld is over kodewoorden die elk door een minimum-afstandssepareerbare kode beschermd zijn.
JPS63274222A (ja) * 1987-05-01 1988-11-11 Matsushita Electric Ind Co Ltd インタ−リ−ブ方法
US4998252A (en) * 1987-08-06 1991-03-05 Sony Corporation Method and apparatus for transmitting digital data
US4943964A (en) * 1987-08-12 1990-07-24 Hitachi, Ltd. PCM signal reproducing device
JPS6462027A (en) * 1987-09-01 1989-03-08 Nippon Conlux Co Ltd Error correcting circuit
JP2692096B2 (ja) * 1987-12-24 1997-12-17 日本電気株式会社 符号誤り訂正回路
US5220568A (en) * 1988-05-31 1993-06-15 Eastman Kodak Company Shift correcting code for channel encoded data
DE3838234A1 (de) * 1988-11-11 1990-05-17 Broadcast Television Syst Verfahren und schaltungsanordnung zur detektion und korrektur von fehlern in datenworten
DE69030525T2 (de) * 1989-05-16 1997-10-02 Canon Kk Vorrichtung zur Verarbeitung eines übertragenen digitalen Videosignals
US5247523A (en) * 1989-07-12 1993-09-21 Hitachi, Ltd. Code error correction apparatus
JP2870843B2 (ja) * 1989-08-31 1999-03-17 ソニー株式会社 情報伝送装置
US5140596A (en) * 1990-02-20 1992-08-18 Eastman Kodak Company High speed encoder for non-systematic codes

Also Published As

Publication number Publication date
US5469448A (en) 1995-11-21
JPH04320114A (ja) 1992-11-10
DE69218648D1 (de) 1997-05-07
KR920017378A (ko) 1992-09-26
DE69218648T2 (de) 1997-10-02
EP0498501B1 (en) 1997-04-02
NL9100218A (nl) 1992-09-01
EP0498501A1 (en) 1992-08-12
KR100250590B1 (ko) 2000-04-01
ATE151191T1 (de) 1997-04-15

Similar Documents

Publication Publication Date Title
JP3255681B2 (ja) 符号化／復号化回路
JP3332240B2 (ja) エラー訂正装置及びその方法
KR100264505B1 (ko) 디지탈 데이타 처리장치
JPH0264970A (ja) 再生装置
US5396504A (en) Error correction system of digital data
JP3293842B2 (ja) エラー訂正符号化のための方法および装置
US5740187A (en) Data processing using interpolation of first and second information based on different criteria
KR19990012450A (ko) 3차원 에러정정방법 및 그 장치
US6047398A (en) Reproducing method, reproducing apparatus and recording and reproducing apparatus using the same reproducing method, and recording medium having the same method recorded therein
US20070043996A1 (en) Error correction coding and decoding apparatuses
JP3809719B2 (ja) ディジタルビデオ信号処理装置および方法、ディジタルビデオ信号再生装置、復号装置および方法、ならびに、再生装置および方法
JPH04243386A (ja) データ処理装置
US5819001A (en) Error correcting method for multispeed play of digital video cassette recorder
KR100223821B1 (ko) 디지탈 비데오 디스크 시스템의 에러정정 회로 및 방법
JPH06291682A (ja) エラー訂正装置
JPH0448473A (ja) ディジタルビデオ信号再生装置
JP3323879B2 (ja) ディジタル記録再生装置
JP2002111514A (ja) 誤り訂正符号化／復号方法、および誤り訂正符号化／復号装置
JP2000057711A (ja) 誤り訂正復号装置
JP3063675B2 (ja) 映像信号の再生装置
JPH07176149A (ja) データ記録方法
JPH06189284A (ja) 画像復号化装置
JP2002325223A (ja) 磁気記録再生装置
JPH06284396A (ja) 画像再生装置
JPH09246996A (ja) エラー訂正装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees