JP3323879B2 - ディジタル記録再生装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、映像信号、音声信
号をディジタル化したディジタルデータを記録媒体上に
記録再生を行うディジタル記録再生装置に関するもので
あり、具体的製品としてはディジタルビデオカメラに関
するものである。

【０００２】

【従来の技術】従来の技術としては、特開平６−２０９
４５５号に示されているようなディジタル記録再生装置
がある。

【０００３】以下、従来のディジタル記録再生装置につ
いて、図面を参照しながら説明する。

【０００４】図５において、１は再生ヘッド、２は再生
処理回路、３は記録時に付加されたインナー訂正用パリ
ティにもとづいて誤り訂正を行うインナー訂正復号化回
路、４は記録時に記録ブロック（シンクブロック）単位
に付加された識別情報（ＩＤ）を検出するＩＤ検出器、
５はインナー訂正復号化回路３で検出された訂正不可能
なシンクブロックの場所を記憶するためのインナーフラ
グメモリ、６はインナーフラグメモリ５に対してアドレ
ス及び制御信号を供給するインナーフラグメモリ制御回
路、７は記録時に付加されたアウター訂正用パリティに
もとづいて誤り訂正を行うアウター訂正復号化回路、３
０はアウター訂正復号化回路７で検出された訂正不可能
なエラーフラグの有無を記憶するためのアウターフラグ
メモリ、３１はアウターフラグメモリ３０を制御するア
ウターフラグメモリ制御回路、１０はアウター訂正用の
並び替えを行うためのメモリ、１１はメモリ１０に対し
てアドレス及び制御信号を供給するメモリ制御回路、３
２は修整フラグメモリ３３に対してアドレス及び制御信
号を供給する修整フラグメモリ制御回路、３３はインナ
ーフラグメモリ５及びアウターフラグメモリ３０にもと
づいて修整を行ったブロックの場所を記憶するための修
整フラグメモリ、３４は修整フラグメモリ制御回路３２
で検出された修整を行ったブロックの数を数えるカウン
ター、３５はカウンター３４がある所定値になるとデコ
ードするデコーダー回路、１６は高能率復号化回路、１
７は再生データの出力端子である。

【０００５】以上のように構成された従来のディジタル
記録再生装置の再生処理について以下、再生時の動作を
説明する。

【０００６】まず、再生ヘッド１から再生された信号に
対して、再生処理回路２で再生処理を行った後、再生デ
ータはシンクブロック単位でインナー訂正復号化回路３
に入力され、インナー訂正用パリティにもとづいて誤り
訂正処理が行われる。 次に、インナー訂正処理が行わ
れたシンクブロックはＩＤ検出器４に入力され、ＩＤ検
出器４では再生されたシンクブロックのＩＤからメモリ
へのアドレス情報を出力し、メモリ制御回路１１ではア
ドレス情報にもとづいてシンクブロック単位でデータを
メモリ１０に書き込む。

【０００７】この時、訂正不可能なシンクブロックに対
しては、インナーフラグメモリ制御回路６で検出し、ア
ドレス情報を出力し、インナーフラグメモリ５に該シン
クにはエラーがある旨、エラーフラグ信号を書き込む。

【０００８】シンクブロックとは、記録媒体上に記録を
行う場合の最小単位であり、再生信号は同期パターン
（ＳＹＮＣ）、ＩＤ、データ、及び誤り訂正用パリティ
で構成される。次にメモリ１０では、シンクブロック単
位で書き込まれたデータをアウター訂正復号化回路７で
アウター方向の誤り訂正を行う。ここで、アウター訂正
復号化回路７による誤り訂正は、所定の個数のデータに
対して、アウター方向に付加された訂正用パリティを用
いて実行される。アウターフラグメモリ制御回路３１で
は、アウター方向のブロックにおいて、訂正不可能なブ
ロックを１つでも検出すると、アウターフラグメモリ３
０に該ブロックにはエラーがある旨、エラーフラグ信号
を書き込む。

【０００９】次にインナーフラグメモリ５及びアウター
フラグメモリ３０にもとづいて修整を行い、修整フラグ
メモリ３３では修整を行ったブロックを修整フラグメモ
リ制御回路３２にて指定したアドレスに書き込む。

【００１０】最後に修整フラグメモリ３３の情報にもと
づいてメモリ１０から読み出されたデータを高能率復号
化回路１６により復号化し、出力端子１７からデータを
出力する。

【００１１】ところが、再生時にディジタルデータの誤
りが沢山あり、訂正不可能なシンクブロックが数多く存
在する場合、多くのシンクブロックが修整されることと
なり画像がいちじるしく劣化する。このため修整フラグ
メモリ制御回路３１において、インナーフラグメモリ
５、アウターフラグメモリ３０よりメモリデータを読み
出し、共にエラーフラグが立っている場合にはそのブロ
ックは訂正不可能なデータが存在するブロックであるた
め、修整フラグメモリ３３に修整を行った情報を書き込
むと同時に、カウンター３４の値をカウントアップさせ
る。 また、インナーフラグメモリ５にはエラーフラグ
が立ち、アウターフラグメモリ３０にてエラーが立って
いない場合には、アウター訂正復号化回路７により訂正
処理が行われているため、データは正常になっておりこ
の場合は修整処理を行う必要がないため、修整フラグメ
モリ３３には修整情報が書き込まれず、カウンター３４
もホールド状態となる。

【００１２】そして、所定時間内にてカウンター３４の
値がある値以上になると、それをデコーダ回路３５で検
出し、フラグを立てる動作を行う。該フラグが立つと画
像を特定の画像に切り換える。

【００１３】すなわち、訂正不可能なシンクブロックが
数多く存在する場合には、画像を特定の画像に置き換え
て、画質劣化の防止を行っていた。

【００１４】

【発明が解決しようとする課題】しかしながら、上述の
ような構成では、以下に示す課題を有している。

【００１５】従来回路においては、インナー訂正、アウ
ター訂正、修整処理各々において訂正不可能なシンクブ
ロック及び修整処理を記憶しておくためのフラグメモリ
が３個必要となり、データ格納メモリにおいても修整処
理をデータ格納メモリからの読み出しだけで行うため、
大容量のメモリを必要としていた。また修整フラグを出
力するためのメモリ制御回路においては、インナーフラ
グ、アウターフラグ読みだしのためのタイミング同期を
とるための複雑な制御機能が必要となるため、従来回路
実現のためには使用部品点数が多く大規模な回路構成と
なってしまっていた。

【００１６】また、訂正不可能なシンクブロックが数多
く存在する場合には、特定の画像に置き換えるため、画
像の連続性が阻害されるという課題があった。

【００１７】本発明は、前記課題を解決し、小規模な回
路構成でかつ画像切り換え単位の変更を容易に行うこと
が可能なディジタル記録再生装置を提供することを目的
とする。

【００１８】

【課題を解決するための手段】前記課題を解決するため
に本発明に係るディジタル記録再生装置は以下のような
構成を有している。すなわち、映像信号、音声信号をデ
ィジタル化したディジタルデータを記録媒体上に記録再
生を行うディジタル記録再生装置において、再生時にデ
ィジタルデータの誤りを訂正する訂正手段と、前記誤り
訂正処理後のデータより検出した、前記訂正手段にて訂
正できなかった部分の修整を行う修整手段と、前記修整
手段にて修整を行った数を検出する修整数検出手段、及
び前記修整数検出手段によって検出された修整数を事前
に設定された修整閾値と比較し、修整数が該閾値を超え
た場合再生画面において任意のブロック単位にて前画面
を保持させる手段を備え、前画面を保持させるブロック
単位をフレーム単位またはトラック単位とすることが可
能であり、かつ修整閾値が外部より任意に設定できるこ
とにより前記課題を解決せしめるものである。

【００１９】

【発明の実施の形態】以下、本発明の一実施例について
図１を参照しながら説明する。

【００２０】図１は本発明の一実施例におけるディジタ
ル記録再生装置の再生処理の構成図である。本実施例に
おいて、従来の装置と同一機能のブロックは同一番号を
付して説明は省略する。図１において、１は再生ヘッ
ド、２は再生処理回路、３は記録時に付加されたインナ
ー訂正用パリティにもとづいて誤り訂正を行うインナー
訂正復号化回路、４は記録時に記録ブロック（シンクブ
ロック）単位に付加された識別情報（ＩＤ）を検出する
ＩＤ検出器、５は前記インナー訂正復号化回路３で検出
された訂正不可能なシンクブロックの場所を記憶するた
めのインナーフラグメモリ、６は前記インナーフラグメ
モリ５に対してアドレス及び制御信号を供給するインナ
ーフラグメモリ制御回路である。

【００２１】７はインナー訂正において訂正不可能なシ
ンクブロック数と記録時に付加されたアウター訂正用パ
リティにもとづいて誤り訂正を行うアウター訂正復号化
回路、８はインナー訂正復号化回路３にて検出された訂
正不可能なシンクブロックの場所を記憶したインナーフ
ラグメモリ５より、アウター方向に該フラグを読み出す
ためのインナーフラグメモリのアウター方向への読み出
し制御回路、９は８の制御回路によりインナーフラグメ
モリ５からアウター方向に読み出されたインナーフラグ
の数を検出する回路、１０は各処理後のデータ格納のた
めのメモリ、１１は各処理ごとにデータ格納メモリを制
御するメモリ制御回路である。

【００２２】１２はインナー訂正、アウター訂正処理後
のデータをメモリ１０より読み出してインナー方向のシ
ンクブロック単位でデータに誤りが残っているかをチェ
ックするためのシンドロームチェック、１３はシンドロ
ームチェック１２により発生した修整フラグの検出、１
４は修整フラグ検出１３により検出された修整フラグに
もとづいて、修整すべきシンクブロック単位で、１フレ
ーム前の同シンクブロックのデータをメモリ１０より読
み出した後ＦＩＦＯ１５への書き込み、またデータメモ
リ１０に該１フレーム前のデータをＦＩＦＯ１５より書
き込みを行うためのＦＩＦＯ制御回路、１５は前記した
ＦＩＦＯ、１６は修整処理まで終了後のデータを元の映
像データに復号しモニター出力するための高能率復号化
回路である。

【００２３】１８はシンクブロック単位で修整フラグが
検出されるごとにカウントアップし修整フラグ数をカウ
ントするカウンター、１９はカウンター１８の出力、す
なわち修整フラグ数と任意に設定された閾値を比較する
ための閾値比較器、２０は閾値比較器１９の出力を任意
のブロック単位の同期信号により、高能率復号化回路１
６に使用するメモリ２２への書き込み制御信号を出力す
るための同期出力回路、２１は同期出力回路２０より出
力されるメモリ書き込み制御信号、２２は高能率復号化
回路１６にてデータ処理に使用されるメモリである。

【００２４】以上のように構成された本実施例に係るデ
ィジタル記録再生装置について、以下その動作について
説明する。

【００２５】再生ヘッド１から再生された信号は、再生
処理回路２で再生処理を行った後再生データはシンクブ
ロック単位でインナー訂正回路３に入力され、インナー
訂正用パリティにもとづいて誤り訂正処理が行われる。
インナー訂正処理されたデータは、ＩＤ検出器４にて検
出されたＩＤ情報にもとづいて、メモリ制御回路１１に
よりアドレス情報を出力し、シンクブロック単位でデー
タをメモリ１０に書き込む。この時、訂正不可能なシン
クブロックに対しては、インナーフラグメモリ制御回路
６で検出し、アドレス情報を出力し、インナーフラグメ
モリ５に該シンクにはエラーがある旨エラーフラグメモ
リ５にエラーフラグ信号を書き込む。

【００２６】次に、メモリ１０ではシンクブロック単位
で書き込まれたデータをアウター方向に読み出すのと同
時に、インナーフラグのアウター方向読み出し制御回路
８により、インナー訂正処理において訂正不可能なシン
クブロックに付けられたエラーフラグ信号をインナーフ
ラグメモリ５によりアウター方向に読み出しを行い、イ
ンナーフラグ数検出回路９によりエラーフラグ数を検出
する。

【００２７】アウター訂正復号化回路７では、前記のメ
モリ１０により読み込まれたデータに対して、アウター
方向に付加された訂正用パリティと、インナー訂正処理
にてインナー方向にシンクブロック単位で訂正不可能な
シンクに付けられたエラーフラグ数にもとづいて訂正処
理を行うのと同時に、訂正データをメモリ１０に書き込
むのに必要なアドレス制御情報をメモリ制御回路１１に
出力し、該メモリ制御回路１１によりアドレス情報を出
力し、アウター訂正されたデータのみメモリ１０に書き
込む。

【００２８】次に、インナー訂正処理とアウター訂正処
理を施した後、メモリ１０に書き込まれているデータ
を、インナー方向に再び読み出し、インナー訂正とアウ
ター訂正処理の両処理においても訂正できなかったデー
タが含まれていないかどうかをシンドロームチェック１
２により、シンクブロック単位で処理した後、修整フラ
グ検出回路１３に出力し、該修整フラグ検出回路１３に
おいて、エラーのあったシンクブロック単位で修整フラ
グを立てる処理を行う。

【００２９】修整フラグ検出１３において修整フラグが
立った場合、該フラグ信号はメモリ制御回路１１に入力
され、該メモリ制御回路１１では、修整する必要がある
シンクブロックに対して、１フレーム前のシンクブロッ
クの読み出しアドレス情報をメモリ１１へ出力する。同
時に、該修整フラグはＦＩＦＯ制御回路１４へ入力さ
れ、メモリ１１より読み出された前記１フレーム前のシ
ンクブロック単位のデータをＦＩＦＯ１５に書き込むた
めのシンクブロック単位周期のリセット信号を生成し、
該ＦＩＦＯ１５に入力され、該リセット信号により、Ｆ
ＩＦＯ１５に前記所定のデータを書き込む処理を行う。

【００３０】そして、ＦＩＦＯ１５に書き込まれたデー
タは、ＦＩＦＯ制御回路１４にてシンクブロック単位に
て生成される次のリセット信号により、ＦＩＦＯ１５よ
りシンクブロック単位のディレイにて出力される。同時
にメモリ制御回路１１は、修整対象シンクブロックへ訂
正不可能なデータに変わって、該ＦＩＦＯ１５から出力
される１フレーム前のデータを書き込むためのアドレス
情報をメモリ１０へ出力し、前記ＦＩＦＯ１５からの出
力データがシンクブロック単位でメモリ１０に書き込ま
れる。

【００３１】そして、修整処理後のデータをメモリ１０
より高能率復号化回路１６へ読み出し後、該高能率復号
化回路１６とメモリ２２により所定の処理を行い、出力
端子１７より映像データが出力される。

【００３２】また、前記修整フラグ検出回路１３にて検
出された修整フラグ信号は、カウンター１８へも入力さ
れる。該カウンター１８は、任意のブロック単位にて初
期設定され、図１においては１フレームごとにフレーム
パルスによりカウンターがリセットされる、つまりカウ
ンターの値が”０”になる機能を有している。フレーム
パルスによりリセットされた前記カウンター１８は、前
記修整フラグ検出回路１３により検出された、シンクブ
ロック単位の修整フラグ信号が立つごとに、カウント数
が１つずつカウントアップされ、修整されたシンク数を
カウントする。そして、該カウンター１８のカウント値
は閾値比較器１９へ入力され、マイコン等の外部からの
信号により任意に設定された閾値Ｎと比較処理を行い、
カウント数が閾値Ｎを上回れば閾値超過の信号を発生す
る。

【００３３】該閾値比較器１９にて発生された閾値超過
の信号は、同期出力回路２０へ入力され、任意ブロック
単位の同期信号、図１では１フレーム単位を示すフレー
ムパルスにより該閾値超過信号２１を出力し、該信号を
高能率復号化回路１６に使用されるメモリ２２へのデー
タ書き込み禁止信号として使用し、現フレームのデータ
書き込みを禁止することにより、画面全体を１フレーム
前のデータで置き換えて出力端子１７より出力する。

【００３４】つまり、１フレーム内で訂正不可能データ
が、任意閾値以上になった場合は、シンクブロック単位
で１フレーム前のデータに置き換えるのではなく、画面
全体を１フレーム前のデータで置き換える、すなわち１
フレーム前の画像を画面全体で保持させることにより、
画質劣化を防止することができる。

【００３５】このように、訂正不可能なシンクブロック
が数多く存在する場合に、単に特定の画像に置き換える
のではなく、１フレーム前の画像と置き換えることによ
り、大きな違和感がなく、画像の連続性を確保すること
ができる。勿論、閾値を超えた状態が長時間続く場合
は、ブルーバック信号などの特定の信号に置き換えても
よい。

【００３６】なお、本実施例で使用したメモリ２２は、
高能率符号化のためのＤＣＴブロックを構成し並び換え
を行う、いわゆるブロックシャフリング処理に必要なメ
モリと兼用できるため、著しい回路規模の増加とはなら
ない。

【００３７】また、以下に本発明を別の形態で実施する
方法について、図２乃至図４を参照して説明する。

【００３８】図２は、メモリ２２を高能率復号化回路１
６で使用するのではなく、誤り訂正処理回路部と高能率
復号化回路との間で使用した場合の本発明の実施例であ
り、本実施例では、閾値超過信号２１を高能率復号化処
理の前に配置されたメモリ２２に供給することにより、
訂正不可能なシンクブロックが数多く存在する場合に、
フレーム単位で１フレーム前の符号化データに置き換え
る。このようにして置き換えた符号化データを高能率復
号化回路１６にて復号することで１フレーム前の画像を
画面全体で保持したのと同等の効果が得られる。

【００３９】なお、本実施例では、説明の都合上、メモ
リ２２をメモリ１０と別々に記載したが、１つのメモリ
で共用することも可能である。

【００４０】図３は、図２におけるフレームパルスのか
わりに、トラックスタートパルスを使用することで、符
号化データの置き換えをトラック単位とした例である。
このようにして置き換えた符号化データを、高能率復
号化回路１６にて復号化することで、１フレーム前の画
像をトラック単位で保持することが可能である。このよ
うに、カウンター１８に入力する基準パルスにより、任
意のブロック単位で画像を保持させることは容易であ
る。

【００４１】また、図４は、カウンター１８はフレーム
パルスにてリセットし、同期出力回路２０の同期信号に
トラックスタートパルスを使用することにより、画面全
体を１フレーム前の画面に保持させる機能の高速化をは
かった実施例を示しており、システム構成によりこれら
の使い分けが容易であることは明白である。

【００４２】

【発明の効果】前記のように、本発明回路はアウター訂
正復号化回路においてインナーフラグの値を参照しなが
ら訂正処理を行い、また修整においては、インナー訂正
処理とアウター訂正処理を行った後のデータから修整シ
ンクを検出することにより、従来回路と比較して使用す
るメモリの個数を低減できる。

【００４３】修整処理においても、データ格納メモリ上
で、訂正不可能なデータを１フレーム前のデータに書き
換えることにより、データ格納メモリの容量を削減する
ことができ、また修整フラグ検出のためのインナーフラ
グメモリ、アウターフラグメモリ読み出しのための複雑
なアドレス発生回路が不要でＦＩＦＯのリセット信号だ
けを生成するだけでよく、回路規模の削減を図ることが
できシステム全体の低コスト化が達成可能となる。

【００４４】また、訂正不可能なシンクブロックが数多
く存在する場合に、単に特定の画像に置き換えるのでは
なく、前画面の画像に置き換えることにより、大きな違
和感がなく、画像の連続性を確保することができる。

【００４５】さらに、前画面に置き換えるブロック単位
をフレーム単位、あるいはトラック単位で設定すること
によって、明確な単位にて前画面へ置き換えることによ
り画質劣化がさらに防止され、さらに、修整閾値を外部
より任意に設定する機能を有することにより、使用者が
自分の好みで、任意に画質調整を行うことができる。

【図面の簡単な説明】

【図１】本発明の一実施例に係るディジタル記録再生装
置の再生処理を示す構成図である。

【図２】本発明の第２の実施例に係るディジタル記録再
生装置の再生処理を示す構成図である。

【図３】本発明の第３の実施例に係るディジタル記録再
生装置の再生処理を示す構成図である。

【図４】本発明の第４の実施例に係るディジタル記録再
生装置の再生処理を示す構成図である。

【図５】従来のディジタル記録再生装置の再生処理を示
す構成図である。

【符号の説明】

１ 再生ヘッド ２ 再生処理回路 ３ インナー訂正復号化回路 ４ ＩＤ検出器 ５ インナーフラグメモリ ６ インナーフラグメモリ制御回路 ７ アウター訂正復号化回路 ８ インナーフラグアウター方向読み出し制御回路 ９ インナーフラグ数検出 １０ メモリ １１ メモリ制御回路 １２ シンドロームチェック １３ 修整フラグ検出 １４ ＦＩＦＯ制御 １５ ＦＩＦＯ １６ 高能率復号化回路 １７ 出力端子 １８ カウンター １９ 閾値比較器 ２０ 同期出力回路 ２１ メモリ書き込み制御信号 ２２ メモリ ３０ アウターフラグメモリ ３１ アウターフラグメモリ制御回路 ３２ 修整フラグメモリ制御回路 ３３ 修整フラグメモリ ３４ カウンター ３５ デコーダー

───────────────────────────────────────────────────── フロントページの続き (72)発明者 杉野 道幸 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (56)参考文献 特開 平６−209455（ＪＰ，Ａ) 特開 平７−320421（ＪＰ，Ａ) 特開 平７−95538（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04N 5/91 - 5/956 G11B 20/18

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】 映像信号、音声信号をディジタル化した
   ディジタルデータを記録媒体上に記録再生を行うディジ
   タル記録再生装置において、再生時にディジタルデータ
   の誤りを訂正する誤り訂正手段と、前記誤り訂正処理後
   のデータより検出した、前記誤り訂正手段で訂正できな
   かった部分の修整を行う修整手段と、前記修整手段にて
   修整を行った数を検出する修整数検出手段とを備え、前
   記修整数検出手段によって検出された修整数を事前に設
   定された修整閾値と比較し、修整数が該閾値を超えた場
   合、再生画面において、任意のブロック単位にて前画面
   を保持させる手段と、 を備え、前記誤り訂正手段は、インナー訂正手段と、該
   インナー訂正手段での訂正情報をアウター方向に読み出
   し、訂正情報数を検出するアウター方向読み出し制御手
   段と、アウター訂正手段と、からなり、前記アウター方
   向読み出し制御手段で検出した訂正情報数と該アウター
   訂正手段により訂正処理を行う ことを特徴とするディジ
   タル記録再生装置。
2. 【請求項２】 請求項１において、前画面を保持させる
   任意のブロック単位がフレーム単位であることを特徴と
   するディジタル記録再生装置。
3. 【請求項３】 請求項１において、前画面を保持させる
   任意のブロック単位がトラック単位であることを特徴と
   するディジタル記録再生装置。
4. 【請求項４】 請求項１において、修整閾値を外部より
   任意に設定できる機能を有することを特徴とするディジ
   タル記録再生装置。