JPH10188471A

JPH10188471A - データ再生装置及びデータ再生方法

Info

Publication number: JPH10188471A
Application number: JP34424096A
Authority: JP
Inventors: Takahiro Ichikawa; 高廣市川
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1996-12-24
Filing date: 1996-12-24
Publication date: 1998-07-21
Anticipated expiration: 2016-12-24
Also published as: JP3564910B2

Abstract

(57)【要約】【課題】回路規模を増大させたり、クロックの速度を
速めることなく、ディスクの読み出しから復号データの
出力までの時間を短縮できるようにしたデータ再生装置
及びデータ再生方法を提供する。【解決手段】記録媒体１から再生手段２，３，１３に
より再生された再生データを１フレーム分蓄積する第１
のバッファメモリ５Ａを介してエラー訂正回路７とリン
グバッファメモリ６に送り、上記エラー訂正回路７によ
りエラー訂正された再生データを１フレーム分蓄積する
第２のバッファメモリ５Ｂを介して上記リングバッファ
メモリ５Ｂに送り、上記エラー訂正回路７によりエラー
訂正された再生データを上記リングバッファメモリ６を
介して可変レートで出力する。上記再生手段１３及びリ
ングバッファメモリ６の動作を制御するコントローラ１
０，１１で制御する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、例えば、ＤＶＤ
（Digital Video Disc）で可変レート再生を行うのに用
いて好適なデータ再生装置及びデータ再生方法に関す
る。

【０００２】

【従来の技術】波長の短いレーザ光を使用するとともに
開口数の大きい対物レンズを使用することにより大量の
データ記録を可能とした光ディスク（ＤＶＤ）が開発さ
れている。ＤＶＤには、例えばＭＰＥＧ（Moving Pictu
re Experts Group）２の規格で圧縮されたディジタルビ
デオ信号を記録するのに用いられる。また、ＤＶＤは、
大容量のデータを記録するデータ記録媒体としても期待
されている。

【０００３】ＤＶＤの記録データを再生する再生装置に
おいて、可変レート対応とされたものが提案されてい
る。このような可変レート対応の再生装置では、リング
バッファメモリが設けられている。リングバッファメモ
リは、基本的に、図１６に示すように構成されている。

【０００４】図１６に示すように、リングバッファメモ
リは、終端アドレスまで進むと先頭アドレスに戻るよう
なアドレス構成とされている。すなわち、図１６のよう
に、アドレスが「０」から「１１」の場合には、アドレ
ス「０」，「１」，「２」，・・・と進められ、アドレ
ス「１１」に達すると、次にアドレス「０」に戻り、再
び、「１」，「２」，・・・と進められていく。このよ
うなリングバッファメモリは、具体的には、ＦＩＦＯで
構成されている。

【０００５】書き込みポインタＷＰは、書き込みが終了
したアドレスを示すものである。ＥＣＣ終了ポインタ
は、エラー訂正処理が完了したアドレスを示すものであ
る。読み出しポインタＲＰは、読み出しが終了したアド
レスを示すものである。図示の場合、書き込みポインタ
ＷＰがアドレス「１１」の位置にあるので、アドレス
「１１」のところまで、データが書き込まれている。Ｅ
ＣＣ終了ポインタＥＰがアドレス「９」の位置にあるの
で、アドレス「９」のところまでエラー訂正処理が終了
している。読み出しポインタＲＰがアドレス「２」の位
置にあるので、アドレス「２」のところまで書き込みが
終了している。したがって、アドレス「３」〜「９」に
エラー訂正処理が終了し、読み出し可能なデータが位置
され、アドレス「０」〜「２」に、既に読み出されて不
要となったデータが位置され、アドレス「１０」，「１
１」に新しく書かれたデータが位置される。

【０００６】上述のリングバッファメモリでは、読み出
しポインタＲＰがＥＣＣ終了ポインタＥＰを追い越さな
いようにする必要がある。また、ＥＣＣ終了ポインタＥ
Ｐが書き込みポインタＷＰを追い越さないようにする必
要がある。なお、書き込みポインタＷＰが読み出しポイ
ンタＲＰに追いついたときには、復調データの書き込み
が一時停止される（オーバーフロー制御）。

【０００７】このようなリングバッファメモリが設けら
れ、可変レート対応とされたデータ再生装置の構成とし
ては、図１７〜図１９に示すようなものが考えられる。

【０００８】図１７において、復調回路１０１からは、
光ディスクの再生信号の復調データが出力される。この
復調データは、先ず、リングバッファメモリ１０２に蓄
えられる（アクセスｅ）。リングバッファメモリ１０２
に１ＥＣＣブロック分のデータが蓄えられたら、図１８
に示すように、リングバッファメモリ１０２に蓄えられ
たデータは、エラー訂正処理回路１０３に転送され、エ
ラー訂正処理が行われる。エラー訂正処理は、先ず、Ｐ
Ｉ系列の処理が行われ（アクセスｆ１）、Ｐ０系列の処
理が行われ（アクセスｆ２）、再度のＰＩ系列の処理が
行われる（アクセスｆ３）。ＰＩ系列、ＰＯ系列、再度
のＰＩ系列のエラー訂正処理が終了したら、データの転
送が可能になる。出力のリクエストに応じて、図１９に
示すように、エラー訂正処理の終了したデータがリング
バッファメモリ１０２から読み出され、この読み出され
たデータは、デスクランブル及びエラー検出回路１０４
でデスクランブルされ、インターフェース１０６を介し
て、外部のホストコンピュータ１０５に転送される（ア
クセスｇ）。

【０００９】

【発明が解決しようとする課題】可変レート対応のディ
スク再生装置において、ホストコンピュータとの間を例
えばＡＴＡＰＩインターフェースで結び、ＡＴＡＰＩイ
ンターフェースの転送レート（１６．６ＭＢ／ｓ）でデ
ータを転送することが考えられている。更に、ディスク
の読み出しを、通常の２倍速で読み出すことが考えられ
ている。

【００１０】ところが、上述の従来のデータ再生装置で
は、リングバッファメモリ１０２が可変レート制御と、
エラー訂正符号化処理とに用いられているため、リング
バッファメモリ１０２に対するアクセスが多く発生し、
このような要求に応えることが困難である。

【００１１】すなわち、上述の構成では、リングバッフ
ァメモリ１０２に対して、復調回路１０１のデータを書
き込むためのアクセス（アクセスｅ）と、ＰＩ系列のエ
ラー訂正処理のためのアクセス（アクセスｆ１）と、Ｐ
Ｏ系列のエラー訂正処理のためのアクセス（アクセスｆ
２）と、再度のＰＩ系列のエラー訂正処理のためのアク
セス（アクセスｆ３）と、出力のリクエストに応じてデ
ータを出力するためのアクセス（アクセスｇ）が発生す
る。図２０は、これらのアクセスのタイミングを示すも
のである。このように、リングバッファメモリ１０２に
対して多数のアクセスが発生するため、ディスクの読み
出しを２倍速にし、出力レートをＡＴＡＰＩインターフ
ェースのレートに対応させることが困難である。

【００１２】なお、リングバッファメモリのデータ幅を
大きくしたり、動作クロックの周波数を上げることで、
このような要求に応えることが考えられるが、バッファ
メモリのデータ幅を大きくしたり、動作クロックの周波
数を上げると、回路規模の増大や、コストアップにつな
がる。

【００１３】そこで、図２１〜図２４に示すように、リ
ングバッファメモリ１１２とは別に、エラー訂正処理用
のメモリ１１３を設けることが考えられる。図２１にお
いて、復調回路１１１からは、光ディスクの再生信号の
復調データが出力される。１ＥＣＣブロック分の復調デ
ータは、先ず、エラー訂正処理用のメモリ１１３に蓄え
られる（アクセスＨ）。そして、図２２に示すように、
エラー訂正回路１１４により、ＰＩ系列の処理が行われ
（アクセスＩ１）、ＰＯ系列の処理が行われ（アクセス
１２）、再度のＰＩ系列の処理が行われる（アクセス１
３）。ＰＩ系列、ＰＯ系列、再度のＰＩ系列のエラー訂
正処理が終了したら、図２３に示すように、エラー訂正
処理用のメモリ１１３のデータが読み出され（アクセス
Ｊ）、デスクランブル及びエラー検出回路１１５でデス
クランブルされる。そして、このデータは、リングバッ
ファメモリ１１２に転送される（アクセスｈ）。出力の
リクエストに応じて、図２４に示すように、エラー訂正
処理の終了したデータがリングバッファメモリ１１２か
ら読み出され、インターフェース１１７を介して、外部
のホストコンピュータ１１６に転送される（アクセス
ｉ）。

【００１４】このように、リングバッファ１１２とは別
に、エラー訂正用のメモリ１１３を設けると、エラー訂
正処理の際にリングバッファメモリ１１２をアクセスす
る必要はなくなる。しかしながら、この例では、リング
バッファメモリ１１２への入力データのアクセス（アク
セスｈ）は、エラー訂正処理が完了してから起こるの
で、図２５に示すようなタイミングとなり、やはり、デ
ィスクの読み出しを２倍速、出力をＡＴＡＰＩインター
フェースとするという要求に応えることが困難である。

【００１５】そこで、図２６〜図２９に示すように、エ
ラー訂正用に、メモリ１２３とメモリ１２４の２つのメ
モリを用意し、一方のメモリで復調データの書き込みを
行う間に、他方メモリでエラー訂正処理を行うようにす
ることが考えられる。図２６において、復調回路１２１
からは、光ディスクの再生信号の復調データが出力され
る。１ＥＣＣブロック分の復調データは、先ず、エラー
訂正処理用のメモリ１２３に蓄えられる（アクセス
Ｋ）。そして、図２７に示すように、エラー訂正回路１
２５により、ＰＩ系列の処理が行われ（アクセスＬ
１）、Ｐ０系列の処理が行われ（アクセスＬ２）、再度
のＰＩ系列の処理が行われる（アクセスＬ３）。このと
き、同時に、復調回路１２１からの次の１ＥＣＣブロッ
ク分の復調データが他方のエラー訂正処理用のメモリＩ
２４に蓄えられる（アクセスＫ）。ＰＩ系列、ＰＯ系
列、再度のＰＩ系列のエラー訂正処理が終了したら、図
２８に示すように、エラー訂正処理用のメモリ１２３の
データが読み出され（アクセスＭ）、デスクランブル及
びエラー検出回路１１６でデスクランブルされる。そし
て、このデータは、リングバッファメモリ１２２に転送
される（アクセスｋ）。出力のリクエストに応じて、図
２９に示すように、エラー訂正処理の終了したデータが
リングバッファメモリ１２２から読み出され、インター
フェース１２８を介して、外部のホストコンピュータ２
７に転送される（アクセスｌ）。

【００１６】このようにすると、復調データの書き込み
（アクセスＫ）とエラー訂正処理（アクセスＬ１、Ｌ
２、Ｌ３）が同時に起こるので、図３０に示すようなタ
イミングとなり、ディスクの読み出しからエラー訂正処
理データの出力までの時間を短縮できる。これにより、
ディスクの読み出しを２倍速、出力をＡＴＡＰＩインタ
ーフェースとするという要求に応えることができる。

【００１７】ところが、このような構成では、エラー訂
正処理用のメモリとして、２つのメモリ１２３及び１２
４Ｂが必要になり、回路規模が増大するという問題が生
じる。

【００１８】したがって、この発明の目的は、回路規模
を増大させたり、クロックの速度を速めることなく、デ
ィスクの読み出しから復号データの出力までの時間を短
縮できるようにしたデータ再生装置及びデータ再生方法
を提供することにある。

【００１９】

【課題を解決するための手段】この発明に係るデータ再
生装置は、記録媒体からデジタルデータを再生する再生
手段と、上記再生手段により再生されたデータにエラー
訂正処理を施すエラー訂正手段と、上記エラー訂正手段
によりエラー訂正された再生データを可変レートで出力
する可変レート制御用のリングバッファメモリと、上記
再生手段から供給される再生データを少なくとも１フレ
ーム分蓄積して上記エラー訂正手段とリングバッファメ
モリに送る第１のバッファメモリと、上記エラー訂正手
段によりエラー訂正された再生データを少なくとも１フ
レーム分蓄積して上記リングバッファメモリに送る第２
のバッファメモリと、上記再生手段及びリングバッファ
メモリの動作を制御する制御手段とを備え、上記第１の
バッファメモリに１フレーム分のデータが蓄積された
ら、第１のバッファメモリから１フレーム分のデータを
エラー訂正手段に送るとともにリングバッファメモリに
書き込み、リングバッファメモリに書き込まれたデータ
に対してエラー訂正手段により第１の系列のエラー訂正
を行い、エラー訂正済みのデータをリングバッファメモ
リに書き込み、上記第１の系列のエラー訂正が終わる
と、リングバッファメモリから第２の系列のデータを読
み出して第２のバッファメモリに書き込むとともに、第
２のバッファメモリから第２の系列のデータをエラー訂
正手段に送り、リングバッファメモリに書き込まれたデ
ータに対してエラー訂正手段により第２の系列のエラー
訂正を行い、エラー訂正済みのデータをリングバッファ
メモリに書き込み、上記ＰＩエラー訂正が終わると、リ
ングバッファメモリからエラー訂正手段に第１の系列の
データをエラー訂正手段に送るとともに第２のバッファ
メモリに書き込み、第２のバッファメモリに書き込まれ
たデータに対してエラー訂正手段によりエラー訂正を行
い、エラー訂正済みのデータをリングバッファメモリに
書き込み、出力要求に応じた転送速度でリングバッファ
メモリからエラー訂正済みのデータを出力することを特
徴とする。

【００２０】この発明に係るデータ再生装置における上
記第１及び第２のバッファメモリは、例えば、エラー訂
正ブロックの２乃至３フレーム分の記憶容量をそれぞれ
有する。

【００２１】この発明に係るデータ再生方法は、復調さ
れた再生データを第１のバッファメモリに書き込む第１
の行程と、第１のバッファメモリに１フレーム分のデー
タが蓄積されたら、第１のバッファメモリから１フレー
ム分のデータをエラー訂正手段に送るとともにリングバ
ッファメモリに書き込み、リングバッファメモリに書き
込まれたデータに対してエラー訂正手段により第１の系
列のエラー訂正を行い、エラー訂正済みのデータをリン
グバッファメモリに書き込む第２の行程と、上記第１の
系列のエラー訂正が終わると、リングバッファメモリか
ら第２の系列のデータを読み出して第２のバッファメモ
リに書き込むとともに、第２のバッファメモリから第２
の系列のデータをエラー訂正手段に送り、リングバッフ
ァメモリに書き込まれたデータに対してエラー訂正手段
により第２の系列のエラー訂正を行い、エラー訂正済み
のデータをリングバッファメモリに書き込む第３の行程
と、上記ＰＩエラー訂正が終わると、リングバッファメ
モリからエラー訂正手段に第１の系列のデータをエラー
訂正手段に送るとともに第２のバッファメモリに書き込
む第４の行程と、第２のバッファメモリに書き込まれた
データに対してエラー訂正手段によりエラー訂正を行
い、エラー訂正済みのデータをリングバッファメモリに
書き込む第５の行程と、出力要求に応じた転送速度でリ
ングバッファメモリからエラー訂正済みのデータを出力
する第６の行程とを有することを特徴とする。

【００２２】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。

【００２３】本発明を適用した光ディスク再生装置の構
成を図１のブロック図に示す。この図１に示す光ディス
ク再生装置おいて、光ディスク１としては、波長の短い
レーザ光を使用するとともに開口数の大きい対物レンズ
を使用することにより大量のデータ記録を可能とした光
ディスク（ＤＶＤ）が用いられる。

【００２４】光ディスク１に記録されたデータの１セク
タは、図２に示すように、１２行×１７２バイト）のデ
ータからなる。１セクタの先頭には、物理的なアドレス
を示す４バイトのＩＤと、このＩＤに２バイトのパリテ
ィＩＥＤとが設けられる。そして、６バイトのリザーブ
データＲＳＶの後の、２０４８バイトがメインデータエ
リアとされる。１セクタの最後には、４バイトのエラー
検出コードが付加されている。

【００２５】そして、図３に示すように、１セクタのデ
ータ（１２行×１７２バイト）が１６セクタ分集めら
れ、（１９２行×１７２バイト）に２次元配列されて、
ＥＣＣブロックが構成される。（１９２行×１７２バイ
ト）のデータに対して、行方向に１０バイトの内符号の
パリティＰＩ（（１８２，１７２，１１）リード・ソロ
モン符号）が付加され、列方向に１６列の外符号のパリ
ティＰＯ（（２０８，１９２，１７）リード・ソロモン
符号）が付加されている。

【００２６】エラー訂正符号化されたデータは、１６行
あるパリティＰＯが１データセクタに１行ずつ配置され
るようにインターリーブされる。そして、所定パターン
のシンクが付加され、８−１６変調（ＥＦＭプラスと呼
ばれる）されて、記録される。したがって、ディクスに
記録される１セクタのデータの物理的な構成は、図４に
示すようになる。８−１６変調しているので、１４５６
ビットは、９１バイト分に相当する。図４において、Ｓ
Ｙ０，ＳＹ１，ＳＹ２，・・・はシンクパターンを示
す。

【００２７】図１に示すように、光ディスク１と対向す
るようにピックアップ２が設けられている。ピックアッ
プ２は、サーボ回路１３により、ディスクの半径方向に
移動可能とされている。ピックアップ２により、光ディ
スク１の記録信号が再生される。光ピックアップ２から
の再生信号は、復調回路３に供給される。復調回路３
で、ＥＦＭプラスによる復調処理がなされる。

【００２８】復調回路３の出力は、セクタ検出回路４に
供給される。セクタ検出回路４で、再生データ中のシン
クパターンＳＹ０，ＳＹ１，ＳＹ２，・・・を検出する
ことで、セクタが検出される。このセクタ検出回路４の
出力がメモリコントローラ１０に供給される。

【００２９】この光ディスク再生装置は、復調回路３の
出力にエラー訂正処理を施すために再生データを一時記
憶しておく第１及び第２のバッファメモリ５Ａ，５Ｂを
備える。第１及び第２のバッファメモリ５Ａ，５Ｂは、
それぞれ５１２バイトで２．５フレームの容量を有す
る。また、光ディスク１は、例えば、２倍速で再生され
る。そして、可変レート再生を可能とするために、リン
グバッファメモリ６が設けられる。リングバッファメモ
リ６は、例えば、ＦＩＦＯで構成されている。リングバ
ッファメモリ６は、バッファコントローラ１０により制
御される。

【００３０】ここで、この光ディスク再生装置における
ＥＣＣブロックタイミングを基にしたデータ処理動作の
タイミングチャートを図５に示し、また、ＥＣＣフレー
ムタイミングを基にしたＰＩ／ＰＯエラー訂正動作のタ
イミングチャートを図６に示し、さらに、ＥＣＣフレー
ムタイミングを基にしたＰＩ／ＰＩ２エラー訂正動作の
タイミングチャートを図７に示す。

【００３１】すなわち、この光ディスク再生装置では、
図６に示すように、先ず、復調回路３の出力を第１のバ
ッファメモリ５Ａに書き込む。そして、第１のバッファ
メモリ５Ａに１フレーム分の復調データが蓄えられる
と、第１のバッファメモリ５Ａからエラー訂正回路７に
ＥＣＣ転送（ＰＩ１データ転送）を実行すると同時に、
リングバッファメモリ６にデータを書き込む。そして、
エラー訂正回路７においてＰＩエラー訂正を行い、エラ
ー訂正済みのデータをリングバッファメモリ６に書き込
む。さらに、ＰＩエラー訂正が終わると、リングバッフ
ァメモリ６からＰＯデータを読み出して第２のバッファ
メモリ５Ｂに書き込むとともに、第２のバッファメモリ
５Ｂからエラー訂正回路７にＥＣＣ転送（ＰＯデータ転
送）を実行する。リングバッファメモリ６に１６ビット
幅のメモリを用い、このリングバッファメモリ６をワー
ドでＰＯ２フレーム分のデータをアクセスし、その内の
１フレームのＥＣＣ転送（ＰＯ）を実行すると同時に、
残りの１フレームを第２のバッファメモリ５Ｂに書き込
み、１フレームのデータ転送終了後に、第２のバッファ
メモリ５Ｂからデータを読み出して、ＥＣＣ転送（Ｐ
Ｏ）を実行する。これにより、エラー訂正回路７におい
てＰＯエラー訂正を行い、エラー訂正済みのデータをリ
ングバッファメモリ６に書き込む。すなわち、ＰＩ／Ｐ
Ｏエラー訂正は、リングバッファメモリ６に対してエラ
ーデータをリード(R:READ)／ライト(W:WRITE) して行
う。

【００３２】また、この光ディスク再生装置では、上記
ＰＩエラー訂正が終わると、図７に示すように、リング
バッファメモリ６からエラー訂正回路７にＥＣＣ転送
（ＰＩ２データ転送）を実行すると同時に、第２のバッ
ファメモリ５Ｂにデータを書き込む。そして、エラー訂
正回路７においてＰＩ２エラー訂正を行い、エラー訂正
済みのデータをリングバッファメモリ６に書き込む。

【００３３】このＰＩ２エラー訂正は、第２のバッファ
メモリ５Ｂに対してエラーデータをリード(R:READ)／ラ
イト(W:WRITE) して行う。すなわち、ＰＩ２エラーは、
その系列のデータのＥＣＣ転送（ＰＩ２データ転送）の
次の次のフレームのＥＣＣ転送を行っているところで出
力されるので、エラー出力されたら、一時、ＥＣＣ転送
を停止して、第２のバッファメモリ５Ｂに対してエラー
データをリード(R:READ)／ライト(W:WRITE) することに
よりＰＩ２エラー訂正を行う。

【００３４】そして、ＰＩ２エラー訂正後、そのフレー
ムのデータに対して、デスクランブル及びエラー検出回
路８によりデスクランブル処理を施すとともにエラー検
出コードを計算してリングバッファメモリ６にデータを
書き込む。なお、スクランブル処理は、物理アドレスの
下位７〜４ビットにより選択される値を初期値として生
成されるスクランブルデータとメインデータと排他的論
理知をとるものである。ＰＩ２エラー訂正フレームのデ
ータを全てリングバッファメモリ６に書き込み終わった
ら、一時停止させていたＥＣＣ転送を再開する。

【００３５】このように、ＰＩ２エラー訂正まで終了し
たデータは、リングバッファメモリ６に格納されてい
き。ホストコンピュータ１４から出力要求されたデータ
がデコード終了していたらリングバッファメモリ６から
ＡＴＡＰＩインターフェース１５を介してホストコンピ
ュータ１４に転送（ホスト転送）される。

【００３６】なお、ここで、リングバッファメモリ６の
書き込みポインタが読み出しポインタを追いつくと、リ
ングバッファメモリ６が溢れてしまう。そこで、図１に
示したシステムコントローラ１１により、バッファコン
トローラ１０での読み出しポインタＷＰと、書き込みポ
インタＲＰが監視されている。書き込みポインタＷＰと
読み出しポインタＲＰとにより、リングバッファメモリ
６に現在記憶されているデータ量が算出される。このデ
ータ量が予め設定された所定の記憶量を越えた場合に
は、リングバッファメモリ６がオーバフローする恐れが
あると判断され、トラックジャンプ指令がトラックジャ
ンプ制御回路１２に送られる（オーバーフロー処理）。
このトラックジャンプ制御回路１２の出力がサーボ回路
１３に供給され、必要に応じて、トラックジャンプ制御
が行われる。

【００３７】そして、この実施の形態における光ディス
ク再生装置では、ＡＴＡＰＩインターフェース１５が設
けられており、このＡＴＡＰＩインターフェース１５を
介して、リングバッファメモリ６からホストコンピュー
タ１６にデータを転送することができる。また、ビデオ
デコーダ１７及びオーディオデコーダ１８が設けられて
おり、光ディスク１にＭＰＥＧ２で圧縮されたビデオ信
号が記録されている場合には、このビデオ信号を再生さ
せることができる。

【００３８】すなわち、ＡＴＡＰＩインターフェース１
５を介して、ホストコンピュータ１６にデータを転送す
る場合には、ホストコンピュータ１６からのリクエスト
信号により、リングバッファメモリ６からデータが読み
出される。このデータは、ＡＴＡＰＩインターフェース
１５を介して、ホストコンピュータ１６に送られる。

【００３９】また、光ディスク１にＭＰＥＧ２で圧縮さ
れて記録されているビデオ信号を再生させる場合には、
ビデオバッファ２０及びオーディオバッファ２１のバッ
ファ残量に基づいてリクエスト信号が発生され、このリ
クエスト信号により、リングバッファメモリ６からデー
タが読み出される。リングバッファメモリ６の出力は、
デマルチプレクサ１９に供給される。デマルチプレクサ
１９により、パケットヘッダの情報に従って、ビデオデ
ータとオーディオデータとが分離される。

【００４０】ビデオデータは、ビデオバッファ２０を介
して、ビデオバッファビデオデコーダ１７に供給され
る。オーディオデータは、オーディオバッファ２１を介
して、オーディオデコーダ１８に供給される。ビデオデ
コーダ１７で、例えば、ＭＰＥＧ２に基づいて、ビデオ
データがデコードされる。デコードされたビデオ信号
は、出力端子２２から出力される。オーディオデコーダ
１８で、オーディオデータがデコードされる。デコード
されたオーディオデータは、出力端子２３から出力され
る。

【００４１】このように、この実施の形態における光デ
ィスク再生装置では、次のようの処理行程（１）〜
（６）に従って、再生データの復号処理を行っている。

【００４２】（１）復調された再生データを第１のバ
ッファメモリ５Ａに書き込む。

【００４３】（２）第１のバッファメモリ５Ａに１フ
レーム分のデータが蓄積されたら、第１のバッファメモ
リ５Ａからエラー訂正回路７にＥＣＣ転送（ＰＩ１デー
タ転送）を実行すると同時に、リングバッファメモリ６
にデータを書き込み、エラー訂正回路７によりＰＩエラ
ー訂正を行い、エラー訂正済みのデータをリングバッフ
ァメモリ６に書き込む。

【００４４】（３）ＰＩエラー訂正が終わると、リン
グバッファメモリ６からＰＯデータを読み出して第２の
バッファメモリ５Ｂに書き込むとともに、第２のバッフ
ァメモリ５Ｂからエラー訂正回路７にＥＣＣ転送（ＰＯ
データ転送）を実行して、エラー訂正回路７によりＰＯ
エラー訂正を行い、エラー訂正済みのデータをリングバ
ッファメモリ６に書き込む。

【００４５】（４）ＰＩエラー訂正が終わると、リン
グバッファメモリ６からエラー訂正回路７にＥＣＣ転送
（ＰＩ２データ転送）を実行すると同時に、第２のバッ
ファメモリ５Ｂにデータを書き込む。

【００４６】（５）エラー訂正回路７によりＰＩ２エ
ラー訂正を行い、デスクランブル及びエラー検出回路８
を介してエラー訂正済みのデータをリングバッファメモ
リ６に書き込む。

【００４７】（６）ホストコンピュータ１４から出力
要求に応じたデータをリングバッファメモリ６からＡＴ
ＡＰＩインターフェース１５を介してホストコンピュー
タ１４に転送（ホスト転送）する。

【００４８】そして、リングバッファメモリ６では、図
８に示すように、ポインタが配置され、図９〜図１１に
示すように、ポインタが移動していく。

【００４９】すなわち、リングバッファメモリ６のアド
レスは、終端アドレスが先頭アドレスに続いており、終
端アドレスまで進むと先頭アドレスに戻るような構成と
されている。ＷＰは書き込みポインタで、この書き込み
ポインタＷＰは、書き込みが終了したアドレスを示すも
のである。ＥＰはＥＣＣ終了ポインタで、このＥＣＣ終
了ポインタは、エラー訂正処理が完了したアドレスを示
すものである。ＲＰは読み出しポインタで、この読み出
しポインタＲＰは、読み出しが終了したアドレスを示す
ものである。

【００５０】書き込みポインタＷＰのところまで、エラ
ー訂正前のデータが書き込まれている。そして、このエ
ラー訂正前のデータは、エラー訂正回路７でエラー訂正
処理され、第２のバッファメモリ５Ｂからリングバッフ
ァメモリ６に送られ、エラーポインタＥＰのところまで
が、エラー訂正処理が済み、出力可能なデータである。
そして、読み出しポインタＲＰのところまで読み出しが
終了している。

【００５１】図９に示すように、先ず、復調データがリ
ングバッファメモリ６に書き込まれる。復調データの書
き込みが終了すると、書き込みポインタＷＰが１ＥＣＣ
ブロック分進められ、リングバッファメモリ６から第２
のバッファメモリ５Ｂにデータが転送されるとともに、
エラー訂正回路７にデータが転送され、ＰＩ系列、ＰＯ
系列、ＰＩ系列のエラー訂正処理が行われる。エラー訂
正処理が終了すると、デスクランブル、エラー検出処理
が実行されて、第２のバッファメモリ５Ｂからリングバ
ッファメモリ６にエラー訂正処理されたデータが転送さ
れ、そのブロックのデータの転送が終了すると、エラー
ポインタＥＰが１ブロック分進められる。

【００５２】図１０に示すように、エラー訂正処理後の
データは、出力可能データとなる。出力要求信号がある
と、リングバッファメモリ６がらデータが読み出され、
読み出しポインタＲＰが進められる。このとき、出力可
能データがあるかどうかが、読み出しポインタＲＰとエ
ラーポインタＥＰから判断される。すなわち、エラーポ
インタＥＰと読み出しポインタＲＰとの関係が判断され
る。エラーポインタＥＰと読み出しポインタＲＰとの関
係が、ＥＰ＞ＲＰであれば、出力可能データがあるの
で、後段にデータが出力され、読み出しポインタＲＰが
進められる。ＥＰ＝ＲＰなら、出力可能データがないの
で、データは出力さない。

【００５３】図１１に示すように、後段の回路からのデ
ータ出力要求がない場合等では、書き込みポインタＷＰ
は進んでいくが、読み出しポインタＲＰは止まっている
ため、書き込みポインタＷＰが読み出しポインタＲＰに
追いつく。書き込みポインタＷＰが読み出しポインタＲ
Ｐに追いつき、ＥＰ＝ＲＰになったら、書き込み動作が
一時停止される。そして、トラックジャンプが必要なと
きには、トラックジャンプさせるようになっている。
（オーバーフロー制御）。その後、読み出しポインタＲ
Ｐが進んで、入力可能領域が生じたら、復調データの書
き込みが可能になる。

【００５４】図１２は、この光ディスク再生装置に用い
られるエラー訂正回路７の構成例を示すものである。

【００５５】図１２において、エラー訂正回路７は、エ
ラー訂正用集積回路５１と、エラーバッファ５２と、フ
ラグメモリ５３と、エラーカウンタ５４とから構成され
る。エラー訂正用集積回路５１は、リードソロモン符号
のエラー訂正処理を行う集積回路である。エラー訂正用
集積回路５１には、ＲＡＭインターフェース５６を介し
て、データＥＤＴ〔７：０〕と、フラグメモリ５３から
のイレージャ訂正のためのフラグＥＦＬＧが入力され
る。このエラー訂正用集積回路５１は、符号長及びパリ
ティ数等のパラメータがプログラマブルに設定可能とさ
れている。

【００５６】エラーバッファ５２は、ＦＩＦＯで構成さ
れている。エラー訂正用集積回路５１でのエラー訂正処
理の結果、エラーパターンは、エラーバッファ５２に蓄
えられる。エラーバッファ５２の出力は、ＥＸ−ＯＲ回
路５５に供給される。このＥＸ−ＯＲ回路５５には、Ｒ
ＡＭインターフェース５６を介して、第２のバッファメ
モリ６からのデータが供給される。エラーパターンの場
合には、エラーを修正するために、このエラーの位置の
タイミングで、エラーバッファ５２からのデータと、第
２のバッファメモリ５Ｂからのデータとの排他的論理知
がとられてエラーが修正され、再び第２のバッファメモ
リ５Ｂに戻される。

【００５７】フラグメモリ５３は、エラーポジションを
示すエラーフラグのポインタを蓄えるものである。そし
て、イレージャ訂正を行う際に、このエラーフラグが用
いられる。

【００５８】エラーカウンタ５４は、エラー訂正用集積
回路５１でのエラー訂正処理の結果、エラーの数をカウ
ントしている。

【００５９】図１３及び図１４は、このエラー訂正回路
の動作を示すタイミングチャートである。図１３で、Ｅ
ＳＴＴは、符号の先頭を示すコントロール信号、ＥＣＤ
Ｅは符号の最後を示すコントロール信号、ＥＣＹＥは符
号サイクルの最後を示すコントロール信号である。図１
３に示すように、訂正結果は次式のようなサイクルで出
力される。

【００６０】スループット＝２×ＮＣＹＣ＋３×ＰＣＹＣ＋１３なお、ＮＣＹＣは長い方の符号長を示し、ＰＣＹＣは長
い方のパリティ数を示すものである。

【００６１】図１４に示すように、エラー訂正用集積回
路５１は、単一のクロックＥＣＣＫで動作している。図
１４において、ＯＳＴＴはコントロール信号ＥＳＴＴの
遅延出力であり、ある符号系列においてコントロール信
号ＥＳＴＴから４７７クロック（ＥＣＣＫクロック）後
に出力される。そして、エラーが検出され、そのエラー
が訂正可能でありは、ＯＳＴＴ＝１と同時にＥＣＯＤ＝
０となり、その後ＥＣ０Ｒ＝１の位置に、エラーパター
ンＥＣＤ〔７：０〕とエラーポジションＥＣＡ〔７：
０〕が出力される。

【００６２】なお、イレージャ訂正モードにおていは、
エラーパターンＥＣＤ〔７：０〕とエラーポジションＥ
ＣＡ〔７：０〕データは必ず出力されるが、その位置の
データが正しい場合には、エラーパターンはＥＣＤ
〔７：０〕＝００（Ｈ）となる。

【００６３】エラー訂正結果、エラーパターンＥＣＤ
〔７：０〕及びエラーポジションＥＣＡ〔７：０〕は、
エラーバッファ５１に書き込まれ、エラー訂正タイミン
グで、第２のバッファメモリ５Ｂからエラーのある位置
のデータを読み出し、バッファ５２から読み出したエラ
ーパターンとの排他的論理知をとった結果、再度第２の
バッファメモリ５Ｂに書き戻される。

【００６４】ここで、イレージャ訂正時にエラーパター
ンＥＣＤ〔７：０〕＝００（Ｈ）となるデータは、実際
には正しいので、訂正動作しても無意味なため、エラー
バッファ５２への書き込みを行わない。

【００６５】以上のように、この実施の形態における光
ディスク再生装置では、復調された再生データが第１の
バッファメモリ５Ａに１フレーム分蓄積されたら、リン
グバッファメモリ６とエラー訂正回路７に送りＰＩ系列
のエラー訂正処理を行い、エラー訂正済みのデータをリ
ングバッファメモリ６に書き込み、ＰＩエラー訂正が終
わると、リングバッファメモリ６からＰＯデータを読み
出して第２のバッファメモリ５Ｂに書き込むとともに、
第２のバッファメモリ５Ｂからエラー訂正回路７にＥＣ
Ｃ転送（ＰＯデータ転送）して、エラー訂正回路７によ
りＰＯエラー訂正を行い、エラー訂正済みのデータをリ
ングバッファメモリ６に書き込む。また、ＰＩエラー訂
正が終わると、リングバッファメモリ６からエラー訂正
回路７にＥＣＣ転送（ＰＩ２データ転送）を実行すると
同時に、第２のバッファメモリ５Ｂにデータを書き込
み、エラー訂正回路７によりＰＩ２エラー訂正を行い、
デスクランブル及びエラー検出回路８を介してエラー訂
正済みのデータをリングバッファメモリ６に書き込む。
そして、ホストコンピュータ１４から出力要求に応じた
データをリングバッファメモリ６からＡＴＡＰＩインタ
ーフェース１５を介してホストコンピュータ１４に必要
とされる転送レートで転送（ホスト転送）する。この光
ディスク再生装置では、リングバッファメモリ６から第
２のバッファメモリ５Ｂへのデータの書き込みと、エラ
ー訂正回路７でのＰＩ系列のエラー訂正処理が同時に起
こるので、データ処理速度が短縮され、例えば、ディス
クを２倍速で読み出し、ＡＴＡＰＩインターフェースで
１６．６Ｍビット／ｓでデータを転送することが可能と
なる。このことについて、以下に検証する。

【００６６】ディスクを１倍速で再生した場合の復調デ
ータのレートは、２６．１６ＭＢ／ｓである。ＡＴＡＰ
Ｉインターフェースで要求される転送レートは、１６．
６ＭＢ／ｓである。

【００６７】リングバッファメモリ６は、ワードアクセ
ス（１６ビット）とし、ｎワードページアクセスのサイ
クル数を３＋２×ｎサイクルとする。また、第２のバッ
ファメモリ６Ｂは、バイトアクセス（８ビット）とし、
ｎバイトページアクセスのサイクル数を３＋２×ｎサイ
クルとする。さらに、マスタークロックの周波数は、４
０ＭＨｚとする。

【００６８】また、図４で示したように、１シンクフレ
ームのビット数は、１４５６ビットであり、これに３２
ビットのシンクパターンが付加されている。したがっ
て、１シンクフレームの総ビット数は、１４５６＋３２
＝１４８８ビットである。

【００６９】ディスクを１倍速で再生した場合の復調デ
ータのレートは２６．１６Ｍｂｉｔ／ｓである。したが
って、シンクフレーム周波数は、シンクフレーム周波数＝２６．１６ＭＨｚ／（３２＋１４５６）＝２６．１６ＭＨｚ／１４８８＝１７．５８０６５ＫＨｚとなる。

【００７０】マスタークロックは４０ＭＨｚであり、こ
のマスタークロックの１クロック分を１サイクルとす
る。シンクフレーム周波数は、１７．５８０６５ＫＨｚ
であり、２シンクフレームがＰＩ系列（１８２バイト）
の１フレームに相当するので、ＰＩ系列の１フレームを
サイクル数に換算すると、２×４０ＭＨｚ／１７．５８
０６５ＫＨｚ＝４５５０サイクルとなる。したがって、
１ＥＣＣブロックすなわち２０８フレームでは、４５５
０サイクル×２０８＝９４６４００サイクルとなる。

【００７１】ここでは、図１５に示すように、リングバ
ッファメモリ６を１６バイト／１９サイクル毎にぺージ
アクセスして、ホスト転送のアクセスとそれ以外のアク
セスが交互に行われるものとする（ＥＣＣ以外のアクセ
ス要求がなければ、ＥＣＣアクセスを繰り返せるが、そ
の場合はえＣＣの１６サイクル終了を待つことにな
る）。このときのホスト転送レートは、１６．８４ＭＢ
／ｓなので、１６．６ＭＢ／ｓを満足する。

【００７２】そして、復調データの書き込み及びＰＩデ
ータの読み出し、訂正に要するサイクル数は、ＰＩ系列
の１８２バイトが１６バイト／１９サイクル毎にぺージ
アクセスされると、１８２／１６＝１１．３であるか
ら、１ＥＣＣブロック２０８フレームでは、１２×１９×２０８＝４７４２４サイクル（１）となる。また、５バイト訂正であるから、（５＋５）×５×２０８＝１０４０サイクル（２）を必要とする。

【００７３】さらに、ＰＯデータの読み出し、訂正に要
するサイクル数は、ＰＯ系列のフレームの２０８バイト
が１６バイト／１９サイクル毎にぺージアクセスされる
と、２０８／１６＝２６であるから、２６×１９×１７２／２＋１５０６４(#) ＝５７５４８サイクル（３）となる。また、１６バイト訂正であるから、（１６＋１６）×５×１７２＝２７５２０サイクル（４）を必要とする。なお、１５０６４(#) は、第２のバッフ
ァメモリ５ＢからのＥＣＣ転送（ＰＯデータ転送）サイ
クルにおけるホスト以外の転送分を考慮したものであ
る。

【００７４】また、ＰＩ２データの読み出しに要するサ
イクル数は、ＰＯパリティデータの１６列を除いて計算
し、ＰＩ系列の１８２バイトが１６バイト／１９サイク
ル毎にぺージアクセスされると、１８２／１６＝１１．
３であるから、１ＥＣＣブロック２０８フレームでは、１２×１９×（２０８−１９）＝４３７７６４サイクル（５）となる。

【００７５】ＥＤＣ終了データの書き込みは、メインデ
ータ１９２フレームのみを計算し、１６バイト／１９サ
イクル毎にぺージアクセスされるので、１７２バイト／
１６＝１０．７５であるから、１ＥＣＣブロック２０８
フレームでは、１１×１９×１９２＝４７４２４サイクル（６）必要となる。

【００７６】これら（１）〜（６）の合計は、２２６６
０サイクルとなる。

【００７７】さらにＤＲＡＭにはリフレッシュ動作が必
要で、約１６μ秒に１度ＣＡＳビッフォアＲＡＳリフレ
ッシュサイクルを入れるとすると、１ＥＣＣブロック期
間では、２３６６０／１６＝１４７８．７５回となり、
１回のリフレッシュサイクルを５サイクルとすると、１４７９×５＝７３９５サイクルとなる。

【００７８】したがって、全てのホスト転送を確保する
ときのデコード処理速度の限界は、（９４６４００＋７
３９５）×（１９／３８）／（２２６７９６＋７３９
５）＝２．０２となり、２倍速が可能となる。

【００７９】なお、上述の例では、エラー訂正符号とし
て、ＰＩ系列とＰＯ系列とからなる積符号のものを用い
ているが、他の構成のエラー訂正符号を用いるようにし
ても良い。また、この例では、ＰＩ系列の復号をし、Ｐ
Ｏ系列の復号をした後、更に、ＰＩ系列の復号を行って
いるか、ＰＩ系列の復号と、Ｐ０系列の復号とがエラー
訂正処理を完了するようにしても良い。

【００８０】

【発明の効果】この発明によれば、復調された再生デー
タを第１のバッファメモリに書き込み、この第１のバッ
ファメモリに１フレーム分のデータが蓄積されると、１
フレーム分のＰＩデータをエラー訂正回路に送るととも
にリングバッファメモリに書き込み、エラー訂正回路に
よりＰＩ系列のエラー訂正処理を行い、エラー訂正処理
済みのデータをリングバッファメモリに書き込み、ＰＩ
エラー訂正が終わるとリングバッファメモリからＰＯデ
ータをエラー訂正回路に送るとともに第２のバッファメ
モリに書き込み、エラー訂正回路によりＰＯ系列のエラ
ー訂正処理を行い、エラー訂正処理済みのデータをリン
グバッファメモリに書き込む。さらに、ＰＩエラー訂正
が終わるとリングバッファメモリからエラー訂正回路に
ＰＩ２データを送るとともに第２のバッファメモリにデ
ータを書き込み、この第２のバッファメモリに蓄えられ
たデータによりエラー訂正回路でＰＩ２エラー訂正処理
を行い、ＰＩ２エラー訂正処理を完了したされたら、第
２のバッファメモリからリングバッファメモリにデータ
を転送し、必要とされる転送レートでリングバッファメ
モリからデータを出力する。これにより、リングバッフ
ァメモリから第２のバッファメモリへのデータの書き込
みと、エラー訂正回路でのＰＩ系列のエラー訂正処理が
同時に起こるので、データ処理速度が短縮され、例え
ば、ディスクを２倍速で読み出し、ＡＴＡＰＩインター
フェースで１６．６Ｍビット／ｓでデータを転送するこ
とが可能となる。

【図面の簡単な説明】

【図１】この発明が適用された光ディスク再生装置の構
成を示すブロック図である。

【図２】ＤＶＤのデータフォーマットを示す略線図であ
る。

【図３】ＤＶＤのデータフォーマットを示す略線図であ
る。

【図４】ＤＶＤのデータフォーマットを示す略線図であ
る。

【図５】上記光ディスク再生装置におけるＥＣＣブロッ
クタイミングを基にしたデータ処理動作のタイミングチ
ャートである。

【図６】上記光ディスク再生装置におけるＥＣＣフレー
ムタイミングを基にしたＰＩ／ＰＯエラー訂正処理動作
のタイミングチャートである。

【図７】上記光ディスク再生装置におけるＥＣＣフレー
ムタイミングを基にしたＰＩ／ＰＩ２エラー訂正処理動
作のタイミングチャートである。

【図８】上記光ディスク再生装置におけるリングバッフ
ァの説明に用いる略線図である。

【図９】上記リングバッファの説明に用いる略線図であ
る。

【図１０】上記リングバッファの説明に用いる略線図で
ある。

【図１１】上記リングバッファの説明に用いる略線図で
ある。

【図１２】上記光ディスク再生装置におけるエラー訂正
回路の構成例を示すブロック図である。

【図１３】上記エラー訂正回路の説明に用いるタイミン
グチャートである。

【図１４】上記エラー訂正回路の説明に用いるタイミン
グチャートである。

【図１５】上記光ディスク再生装置の動作説明に用いる
タイミングチャートである。

【図１６】リングバッファメモリの基本構成の説明に用
いる略線図である。

【図１７】従来のディスク再生装置の一例の説明に用い
るブロック図である。

【図１８】従来のディスク再生装置の一例の説明に用い
るブロック図である。

【図１９】従来のディスク再生装置の一例の説明に用い
るブロック図である。

【図２０】従来のディスク再生装置の一例の説明に用い
るタイミングチャートである。

【図２１】従来のディスク再生装置の他の例の説明に用
いるブロック図である。

【図２２】従来のディスク再生装置の他の例の説明に用
いるブロック図である。

【図２３】従来のディスク再生装置の他の例の説明に用
いるブロック図である。

【図２４】従来のディスク再生装置の他の例の説明に用
いるブロック図である。

【図２５】従来のディスク再生装置の他の例の説明に用
いるタイミングチャートである。

【図２６】従来のディスク再生装置の更に他の例の説明
に用いるブロック図である。

【図２７】従来のディスク再生装置の更に他の例の説明
に用いるブロック図である。

【図２８】従来のディスク再生装置の更に他の例の説明
に用いるブロック図である。

【図２９】従来のディスク再生装置の更に他の例の説明
に用いるブロック図である。

【図３０】従来のディスク再生装置の更に他の例の説明
に用いるタイミングチャートである。

【符号の説明】

１光ディスク、５Ａ第１のバッファメモリ、５Ｂ
第２のバッファメモリ、６リングバッファメモリ、７
エラー訂正回路

Claims

【特許請求の範囲】

【請求項１】記録媒体からデジタルデータを再生する
再生手段と、上記再生手段により再生されたデータにエラー訂正処理
を施すエラー訂正手段と、上記エラー訂正手段によりエラー訂正された再生データ
を可変レートで出力する可変レート制御用のリングバッ
ファメモリと、上記再生手段から供給される再生データを少なくとも１
フレーム分蓄積して上記エラー訂正手段とリングバッフ
ァメモリに送る第１のバッファメモリと、上記エラー訂正手段によりエラー訂正された再生データ
を少なくとも１フレーム分蓄積して上記リングバッファ
メモリに送る第２のバッファメモリと、上記再生手段及びリングバッファメモリの動作を制御す
る制御手段とを備え、上記第１のバッファメモリに１フレーム分のデータが蓄
積されたら、第１のバッファメモリから１フレーム分の
データをエラー訂正手段に送るとともにリングバッファ
メモリに書き込み、リングバッファメモリに書き込まれ
たデータに対してエラー訂正手段により第１の系列のエ
ラー訂正を行い、エラー訂正済みのデータをリングバッ
ファメモリに書き込み、上記第１の系列のエラー訂正が
終わると、リングバッファメモリから第２の系列のデー
タを読み出して第２のバッファメモリに書き込むととも
に、第２のバッファメモリから第２の系列のデータをエ
ラー訂正手段に送り、リングバッファメモリに書き込ま
れたデータに対してエラー訂正手段により第２の系列の
エラー訂正を行い、エラー訂正済みのデータをリングバ
ッファメモリに書き込み、上記ＰＩエラー訂正が終わる
と、リングバッファメモリからエラー訂正手段に第１の
系列のデータをエラー訂正手段に送るとともに第２のバ
ッファメモリに書き込み、第２のバッファメモリに書き
込まれたデータに対してエラー訂正手段によりエラー訂
正を行い、エラー訂正済みのデータをリングバッファメ
モリに書き込み、出力要求に応じた転送速度でリングバ
ッファメモリからエラー訂正済みのデータを出力するこ
とを特徴とするデータ再生装置。
【請求項２】上記第１及び第２のバッファメモリは、
エラー訂正ブロックの２乃至３フレーム分の記憶容量を
それぞれ有することを特徴とすることを特徴とする請求
項１記載のデータ再生装置。
【請求項３】復調された再生データを第１のバッファ
メモリに書き込む第１の行程と、第１のバッファメモリに１フレーム分のデータが蓄積さ
れたら、第１のバッファメモリから１フレーム分のデー
タをエラー訂正手段に送るとともにリングバッファメモ
リに書き込み、リングバッファメモリに書き込まれたデ
ータに対してエラー訂正手段により第１の系列のエラー
訂正を行い、エラー訂正済みのデータをリングバッファ
メモリに書き込む第２の行程と、上記第１の系列のエラー訂正が終わると、リングバッフ
ァメモリから第２の系列のデータを読み出して第２のバ
ッファメモリに書き込むとともに、第２のバッファメモ
リから第２の系列のデータをエラー訂正手段に送り、リ
ングバッファメモリに書き込まれたデータに対してエラ
ー訂正手段により第２の系列のエラー訂正を行い、エラ
ー訂正済みのデータをリングバッファメモリに書き込む
第３の行程と、上記ＰＩエラー訂正が終わると、リングバッファメモリ
からエラー訂正手段に第１の系列のデータをエラー訂正
手段に送るとともに第２のバッファメモリに書き込む第
４の行程と、第２のバッファメモリに書き込まれたデータに対してエ
ラー訂正手段によりエラー訂正を行い、エラー訂正済み
のデータをリングバッファメモリに書き込む第５の行程
と、出力要求に応じた転送速度でリングバッファメモリから
エラー訂正済みのデータを出力する第６の行程とを有す
ることを特徴とするデータ再生方法。