JP3564910B2 - データ再生装置及びデータ再生方法 - Google Patents
データ再生装置及びデータ再生方法 Download PDFInfo
- Publication number
- JP3564910B2 JP3564910B2 JP34424096A JP34424096A JP3564910B2 JP 3564910 B2 JP3564910 B2 JP 3564910B2 JP 34424096 A JP34424096 A JP 34424096A JP 34424096 A JP34424096 A JP 34424096A JP 3564910 B2 JP3564910 B2 JP 3564910B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- buffer memory
- error correction
- error
- ring buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、例えば、ＤＶＤ（Ｄｉｇｉｔａｌ Ｖｉｄｅｏ Ｄｉｓｃ）で可変レート再生を行うのに用いて好適なデータ再生装置及びデータ再生方法に関する。
【０００２】
【従来の技術】
波長の短いレーザ光を使用するとともに開口数の大きい対物レンズを使用することにより大量のデータ記録を可能とした光ディスク（ＤＶＤ）が開発されている。ＤＶＤには、例えばＭＰＥＧ（Ｍｏｖｉｎｇ Ｐｉｃｔｕｒｅ Ｅｘｐｅｒｔｓ Ｇｒｏｕｐ）２の規格で圧縮されたディジタルビデオ信号を記録するのに用いられる。また、ＤＶＤは、大容量のデータを記録するデータ記録媒体としても期待されている。
【０００３】
ＤＶＤの記録データを再生する再生装置において、可変レート対応とされたものが提案されている。このような可変レート対応の再生装置では、リングバッファメモリが設けられている。リングバッファメモリは、基本的に、図１６に示すように構成されている。
【０００４】
図１６に示すように、リングバッファメモリは、終端アドレスまで進むと先頭アドレスに戻るようなアドレス構成とされている。すなわち、図１６のように、アドレスが「０」から「１１」の場合には、アドレス「０」，「１」，「２」，・・・と進められ、アドレス「１１」に達すると、次にアドレス「０」に戻り、再び、「１」，「２」，・・・と進められていく。このようなリングバッファメモリは、具体的には、ＦＩＦＯで構成されている。
【０００５】
書き込みポインタＷＰは、書き込みが終了したアドレスを示すものである。ＥＣＣ終了ポインタは、エラー訂正処理が完了したアドレスを示すものである。読み出しポインタＲＰは、読み出しが終了したアドレスを示すものである。図示の場合、書き込みポインタＷＰがアドレス「１１」の位置にあるので、アドレス「１１」のところまで、データが書き込まれている。ＥＣＣ終了ポインタＥＰがアドレス「９」の位置にあるので、アドレス「９」のところまでエラー訂正処理が終了している。読み出しポインタＲＰがアドレス「２」の位置にあるので、アドレス「２」のところまで書き込みが終了している。したがって、アドレス「３」〜「９」にエラー訂正処理が終了し、読み出し可能なデータが位置され、アドレス「０」〜「２」に、既に読み出されて不要となったデータが位置され、アドレス「１０」，「１１」に新しく書かれたデータが位置される。
【０００６】
上述のリングバッファメモリでは、読み出しポインタＲＰがＥＣＣ終了ポインタＥＰを追い越さないようにする必要がある。また、ＥＣＣ終了ポインタＥＰが書き込みポインタＷＰを追い越さないようにする必要がある。なお、書き込みポインタＷＰが読み出しポインタＲＰに追いついたときには、復調データの書き込みが一時停止される（オーバーフロー制御）。
【０００７】
このようなリングバッファメモリが設けられ、可変レート対応とされたデータ再生装置の構成としては、図１７〜図１９に示すようなものが考えられる。
【０００８】
図１７において、復調回路１０１からは、光ディスクの再生信号の復調データが出力される。この復調データは、先ず、リングバッファメモリ１０２に蓄えられる（アクセスｅ）。リングバッファメモリ１０２に１ＥＣＣブロック分のデータが蓄えられたら、図１８に示すように、リングバッファメモリ１０２に蓄えられたデータは、エラー訂正処理回路１０３に転送され、エラー訂正処理が行われる。エラー訂正処理は、先ず、ＰＩ系列の処理が行われ（アクセスｆ１）、Ｐ０系列の処理が行われ（アクセスｆ２）、再度のＰＩ系列の処理が行われる（アクセスｆ３）。ＰＩ系列、ＰＯ系列、再度のＰＩ系列のエラー訂正処理が終了したら、データの転送が可能になる。出力のリクエストに応じて、図１９に示すように、エラー訂正処理の終了したデータがリングバッファメモリ１０２から読み出され、この読み出されたデータは、デスクランブル及びエラー検出回路１０４でデスクランブルされ、インターフェース１０６を介して、外部のホストコンピュータ１０５に転送される（アクセスｇ）。
【０００９】
【発明が解決しようとする課題】
可変レート対応のディスク再生装置において、ホストコンピュータとの間を例えばＡＴＡＰＩインターフェースで結び、ＡＴＡＰＩインターフェースの転送レート（１６．６ＭＢ／ｓ）でデータを転送することが考えられている。更に、ディスクの読み出しを、通常の２倍速で読み出すことが考えられている。
【００１０】
ところが、上述の従来のデータ再生装置では、リングバッファメモリ１０２が可変レート制御と、エラー訂正符号化処理とに用いられているため、リングバッファメモリ１０２に対するアクセスが多く発生し、このような要求に応えることが困難である。
【００１１】
すなわち、上述の構成では、リングバッファメモリ１０２に対して、復調回路１０１のデータを書き込むためのアクセス（アクセスｅ）と、ＰＩ系列のエラー訂正処理のためのアクセス（アクセスｆ１）と、ＰＯ系列のエラー訂正処理のためのアクセス（アクセスｆ２）と、再度のＰＩ系列のエラー訂正処理のためのアクセス（アクセスｆ３）と、出力のリクエストに応じてデータを出力するためのアクセス（アクセスｇ）が発生する。図２０は、これらのアクセスのタイミングを示すものである。このように、リングバッファメモリ１０２に対して多数のアクセスが発生するため、ディスクの読み出しを２倍速にし、出力レートをＡＴＡＰＩインターフェースのレートに対応させることが困難である。
【００１２】
なお、リングバッファメモリのデータ幅を大きくしたり、動作クロックの周波数を上げることで、このような要求に応えることが考えられるが、バッファメモリのデータ幅を大きくしたり、動作クロックの周波数を上げると、回路規模の増大や、コストアップにつながる。
【００１３】
そこで、図２１〜図２４に示すように、リングバッファメモリ１１２とは別に、エラー訂正処理用のメモリ１１３を設けることが考えられる。図２１において、復調回路１１１からは、光ディスクの再生信号の復調データが出力される。１ＥＣＣブロック分の復調データは、先ず、エラー訂正処理用のメモリ１１３に蓄えられる（アクセスＨ）。そして、図２２に示すように、エラー訂正回路１１４により、ＰＩ系列の処理が行われ（アクセスＩ１）、ＰＯ系列の処理が行われ（アクセスＩ２）、再度のＰＩ系列の処理が行われる（アクセスＩ３）。ＰＩ系列、ＰＯ系列、再度のＰＩ系列のエラー訂正処理が終了したら、図２３に示すように、エラー訂正処理用のメモリ１１３のデータが読み出され（アクセスＪ）、デスクランブル及びエラー検出回路１１５でデスクランブルされる。そして、このデータは、リングバッファメモリ１１２に転送される（アクセスｈ）。出力のリクエストに応じて、図２４に示すように、エラー訂正処理の終了したデータがリングバッファメモリ１１２から読み出され、インターフェース１１７を介して、外部のホストコンピュータ１１６に転送される（アクセスｉ）。
【００１４】
このように、リングバッファ１１２とは別に、エラー訂正用のメモリ１１３を設けると、エラー訂正処理の際にリングバッファメモリ１１２をアクセスする必要はなくなる。しかしながら、この例では、リングバッファメモリ１１２への入力データのアクセス（アクセスｈ）は、エラー訂正処理が完了してから起こるので、図２５に示すようなタイミングとなり、やはり、ディスクの読み出しを２倍速、出力をＡＴＡＰＩインターフェースとするという要求に応えることが困難である。
【００１５】
そこで、図２６〜図２９に示すように、エラー訂正用に、メモリ１２３とメモリ１２４の２つのメモリを用意し、一方のメモリで復調データの書き込みを行う間に、他方メモリでエラー訂正処理を行うようにすることが考えられる。図２６において、復調回路１２１からは、光ディスクの再生信号の復調データが出力される。１ＥＣＣブロック分の復調データは、先ず、エラー訂正処理用のメモリ１２３に蓄えられる（アクセスＫ）。そして、図２７に示すように、エラー訂正回路１２５により、ＰＩ系列の処理が行われ（アクセスＬ１）、Ｐ０系列の処理が行われ（アクセスＬ２）、再度のＰＩ系列の処理が行われる（アクセスＬ３）。このとき、同時に、復調回路１２１からの次の１ＥＣＣブロック分の復調データが他方のエラー訂正処理用のメモリＩ２４に蓄えられる（アクセスＫ）。ＰＩ系列、ＰＯ系列、再度のＰＩ系列のエラー訂正処理が終了したら、図２８に示すように、エラー訂正処理用のメモリ１２３のデータが読み出され（アクセスＭ）、デスクランブル及びエラー検出回路１１６でデスクランブルされる。そして、このデータは、リングバッファメモリ１２２に転送される（アクセスｋ）。出力のリクエストに応じて、図２９に示すように、エラー訂正処理の終了したデータがリングバッファメモリ１２２から読み出され、インターフェース１２８を介して、外部のホストコンピュータ２７に転送される（アクセスｌ）。
【００１６】
このようにすると、復調データの書き込み（アクセスＫ）とエラー訂正処理（アクセスＬ１、Ｌ２、Ｌ３）が同時に起こるので、図３０に示すようなタイミングとなり、ディスクの読み出しからエラー訂正処理データの出力までの時間を短縮できる。これにより、ディスクの読み出しを２倍速、出力をＡＴＡＰＩインターフェースとするという要求に応えることができる。
【００１７】
ところが、このような構成では、エラー訂正処理用のメモリとして、２つのメモリ１２３及び１２４Ｂが必要になり、回路規模が増大するという問題が生じる。
【００１８】
したがって、この発明の目的は、回路規模を増大させたり、クロックの速度を速めることなく、ディスクの読み出しから復号データの出力までの時間を短縮できるようにしたデータ再生装置及びデータ再生方法を提供することにある。
【００１９】
【課題を解決するための手段】
この発明に係るデータ再生装置は、記録媒体からデジタルデータを再生する再生手段と、上記再生手段により再生されたデータにエラー訂正処理を施すエラー訂正手段と、上記エラー訂正手段によりエラー訂正された再生データを可変レートで出力する可変レート制御用のリングバッファメモリと、上記再生手段から供給される再生データを少なくとも１フレーム分蓄積して上記エラー訂正手段とリングバッファメモリに送る第１のバッファメモリと、上記エラー訂正手段によりエラー訂正された再生データを少なくとも１フレーム分蓄積して上記リングバッファメモリに送る第２のバッファメモリと、上記再生手段及びリングバッファメモリの動作を制御する制御手段とを備え、上記第１のバッファメモリに１フレーム分のデータが蓄積されたら、第１のバッファメモリから１フレーム分のデータをエラー訂正手段に送るとともにリングバッファメモリに書き込み、リングバッファメモリに書き込まれたデータに対してエラー訂正手段により第１の系列のエラー訂正を行い、エラー訂正済みのデータをリングバッファメモリに書き込み、上記第１の系列のエラー訂正が終わると、リングバッファメモリから第２の系列のデータを読み出して第２のバッファメモリに書き込むとともに、第２のバッファメモリから第２の系列のデータをエラー訂正手段に送り、リングバッファメモリに書き込まれたデータに対してエラー訂正手段により第２の系列のエラー訂正を行い、エラー訂正済みのデータをリングバッファメモリに書き込み、上記第２の系列のエラー訂正が終わると、リングバッファメモリからエラー訂正手段に第１の系列のデータをエラー訂正手段に送るとともに第２のバッファメモリに書き込み、第２のバッファメモリに書き込まれたデータに対してエラー訂正手段によりエラー訂正を行い、エラー訂正済みのデータをリングバッファメモリに書き込み、出力要求に応じた転送速度でリングバッファメモリからエラー訂正済みのデータを出力することを特徴とする。
【００２０】
この発明に係るデータ再生装置における上記第１及び第２のバッファメモリは、例えば、エラー訂正ブロックの２乃至３フレーム分の記憶容量をそれぞれ有する。
【００２１】
この発明に係るデータ再生方法は、復調された再生データを第１のバッファメモリに書き込む第１の工程と、第１のバッファメモリに１フレーム分のデータが蓄積されたら、第１のバッファメモリから１フレーム分のデータをエラー訂正手段に送るとともにリングバッファメモリに書き込み、リングバッファメモリに書き込まれたデータに対してエラー訂正手段により第１の系列のエラー訂正を行い、エラー訂正済みのデータをリングバッファメモリに書き込む第２の工程と、上記第１の系列のエラー訂正が終わると、リングバッファメモリから第２の系列のデータを読み出して第２のバッファメモリに書き込むとともに、第２のバッファメモリから第２の系列のデータをエラー訂正手段に送り、リングバッファメモリに書き込まれたデータに対してエラー訂正手段により第２の系列のエラー訂正を行い、エラー訂正済みのデータをリングバッファメモリに書き込む第３の工程と、上記第２の系列のエラー訂正が終わると、リングバッファメモリからエラー訂正手段に第１の系列のデータをエラー訂正手段に送るとともに第２のバッファメモリに書き込む第４の工程と、第２のバッファメモリに書き込まれたデータに対してエラー訂正手段によりエラー訂正を行い、エラー訂正済みのデータをリングバッファメモリに書き込む第５の工程と、出力要求に応じた転送速度でリングバッファメモリからエラー訂正済みのデータを出力する第６の工程とを有することを特徴とする。
【００２２】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００２３】
本発明を適用した光ディスク再生装置の構成を図１のブロック図に示す。この図１に示す光ディスク再生装置おいて、光ディスク１としては、波長の短いレーザ光を使用するとともに開口数の大きい対物レンズを使用することにより大量のデータ記録を可能とした光ディスク（ＤＶＤ）が用いられる。
【００２４】
光ディスク１に記録されたデータの１セクタは、図２に示すように、１２行×１７２バイト）のデータからなる。１セクタの先頭には、物理的なアドレスを示す４バイトのＩＤと、このＩＤに２バイトのパリティＩＥＤとが設けられる。そして、６バイトのリザーブデータＲＳＶの後の、２０４８バイトがメインデータエリアとされる。１セクタの最後には、４バイトのエラー検出コードが付加されている。
【００２５】
そして、図３に示すように、１セクタのデータ（１２行×１７２バイト）が１６セクタ分集められ、（１９２行×１７２バイト）に２次元配列されて、ＥＣＣブロックが構成される。（１９２行×１７２バイト）のデータに対して、行方向に１０バイトの内符号のパリティＰＩ（（１８２，１７２，１１）リード・ソロモン符号）が付加され、列方向に１６列の外符号のパリティＰＯ（（２０８，１９２，１７）リード・ソロモン符号）が付加されている。
【００２６】
エラー訂正符号化されたデータは、１６行あるパリティＰＯが１データセクタに１行ずつ配置されるようにインターリーブされる。そして、所定パターンのシンクが付加され、８−１６変調（ＥＦＭプラスと呼ばれる）されて、記録される。したがって、ディクスに記録される１セクタのデータの物理的な構成は、図４に示すようになる。８−１６変調しているので、１４５６ビットは、９１バイト分に相当する。図４において、ＳＹ０，ＳＹ１，ＳＹ２，・・・はシンクパターンを示す。
【００２７】
図１に示すように、光ディスク１と対向するようにピックアップ２が設けられている。ピックアップ２は、サーボ回路１３により、ディスクの半径方向に移動可能とされている。ピックアップ２により、光ディスク１の記録信号が再生される。光ピックアップ２からの再生信号は、復調回路３に供給される。復調回路３で、ＥＦＭプラスによる復調処理がなされる。
【００２８】
復調回路３の出力は、セクタ検出回路４に供給される。セクタ検出回路４で、再生データ中のシンクパターンＳＹ０，ＳＹ１，ＳＹ２，・・・を検出することで、セクタが検出される。このセクタ検出回路４の出力がメモリコントローラ１０に供給される。
【００２９】
この光ディスク再生装置は、復調回路３の出力にエラー訂正処理を施すために再生データを一時記憶しておく第１及び第２のバッファメモリ５Ａ，５Ｂを備える。第１及び第２のバッファメモリ５Ａ，５Ｂは、それぞれ５１２バイトで２．５フレームの容量を有する。また、光ディスク１は、例えば、２倍速で再生される。そして、可変レート再生を可能とするために、リングバッファメモリ６が設けられる。リングバッファメモリ６は、例えば、ＦＩＦＯで構成されている。リングバッファメモリ６は、バッファコントローラ１０により制御される。
【００３０】
ここで、この光ディスク再生装置におけるＥＣＣブロックタイミングを基にしたデータ処理動作のタイミングチャートを図５に示し、また、ＥＣＣフレームタイミングを基にしたＰＩ／ＰＯエラー訂正動作のタイミングチャートを図６に示し、さらに、ＥＣＣフレームタイミングを基にしたＰＩ／ＰＩ２エラー訂正動作のタイミングチャートを図７に示す。
【００３１】
すなわち、この光ディスク再生装置では、図６に示すように、先ず、復調回路３の出力を第１のバッファメモリ５Ａに書き込む。そして、第１のバッファメモリ５Ａに１フレーム分の復調データが蓄えられると、第１のバッファメモリ５Ａからエラー訂正回路７にＥＣＣ転送（ＰＩ１データ転送）を実行すると同時に、リングバッファメモリ６にデータを書き込む。そして、エラー訂正回路７においてＰＩエラー訂正を行い、エラー訂正済みのデータをリングバッファメモリ６に書き込む。さらに、ＰＩエラー訂正が終わると、リングバッファメモリ６からＰＯデータを読み出して第２のバッファメモリ５Ｂに書き込むとともに、第２のバッファメモリ５Ｂからエラー訂正回路７にＥＣＣ転送（ＰＯデータ転送）を実行する。リングバッファメモリ６に１６ビット幅のメモリを用い、このリングバッファメモリ６をワードでＰＯ２フレーム分のデータをアクセスし、その内の１フレームのＥＣＣ転送（ＰＯ）を実行すると同時に、残りの１フレームを第２のバッファメモリ５Ｂに書き込み、１フレームのデータ転送終了後に、第２のバッファメモリ５Ｂからデータを読み出して、ＥＣＣ転送（ＰＯ）を実行する。これにより、エラー訂正回路７においてＰＯエラー訂正を行い、エラー訂正済みのデータをリングバッファメモリ６に書き込む。すなわち、ＰＩ／ＰＯエラー訂正は、リングバッファメモリ６に対してエラーデータをリード（Ｒ：ＲＥＡＤ）／ライト（Ｗ：ＷＲＩＴＥ） して行う。
【００３２】
また、この光ディスク再生装置では、上記ＰＯエラー訂正が終わると、図７に示すように、リングバッファメモリ６からエラー訂正回路７にＥＣＣ転送（ＰＩ２データ転送）を実行すると同時に、第２のバッファメモリ５Ｂにデータを書き込む。そして、エラー訂正回路７においてＰＩ２エラー訂正を行い、エラー訂正済みのデータをリングバッファメモリ６に書き込む。
【００３３】
このＰＩ２エラー訂正は、第２のバッファメモリ５Ｂに対してエラーデータをリード（Ｒ：ＲＥＡＤ）／ライト（Ｗ：ＷＲＩＴＥ） して行う。すなわち、ＰＩ２エラーは、その系列のデータのＥＣＣ転送（ＰＩ２データ転送）の次の次のフレームのＥＣＣ転送を行っているところで出力されるので、エラー出力されたら、一時、ＥＣＣ転送を停止して、第２のバッファメモリ５Ｂに対してエラーデータをリード（Ｒ：ＲＥＡＤ）／ライト（Ｗ：ＷＲＩＴＥ） することによりＰＩ２エラー訂正を行う。
【００３４】
そして、ＰＩ２エラー訂正後、そのフレームのデータに対して、デスクランブル及びエラー検出回路８によりデスクランブル処理を施すとともにエラー検出コードを計算してリングバッファメモリ６にデータを書き込む。なお、スクランブル処理は、物理アドレスの下位７〜４ビットにより選択される値を初期値として生成されるスクランブルデータとメインデータと排他的論理和をとるものである。ＰＩ２エラー訂正フレームのデータを全てリングバッファメモリ６に書き込み終わったら、一時停止させていたＥＣＣ転送を再開する。
【００３５】
このように、ＰＩ２エラー訂正まで終了したデータは、リングバッファメモリ６に格納されていき、ホストコンピュータ１４から出力要求されたデータがデコード終了していたらリングバッファメモリ６からＡＴＡＰＩインターフェース１５を介してホストコンピュータ１４に転送（ホスト転送）される。
【００３６】
なお、ここで、リングバッファメモリ６の書き込みポインタが読み出しポインタに追いつくと、リングバッファメモリ６が溢れてしまう。そこで、図１に示したシステムコントローラ１１により、バッファコントローラ１０での読み出しポインタＷＰと、書き込みポインタＲＰが監視されている。書き込みポインタＷＰと読み出しポインタＲＰとにより、リングバッファメモリ６に現在記憶されているデータ量が算出される。このデータ量が予め設定された所定の記憶量を越えた場合には、リングバッファメモリ６がオーバフローする恐れがあると判断され、トラックジャンプ指令がトラックジャンプ制御回路１２に送られる（オーバーフロー処理）。このトラックジャンプ制御回路１２の出力がサーボ回路１３に供給され、必要に応じて、トラックジャンプ制御が行われる。
【００３７】
そして、この実施の形態における光ディスク再生装置では、ＡＴＡＰＩインターフェース１５が設けられており、このＡＴＡＰＩインターフェース１５を介して、リングバッファメモリ６からホストコンピュータ１６にデータを転送することができる。また、ビデオデコーダ１７及びオーディオデコーダ１８が設けられており、光ディスク１にＭＰＥＧ２で圧縮されたビデオ信号が記録されている場合には、このビデオ信号を再生させることができる。
【００３８】
すなわち、ＡＴＡＰＩインターフェース１５を介して、ホストコンピュータ１６にデータを転送する場合には、ホストコンピュータ１６からのリクエスト信号により、リングバッファメモリ６からデータが読み出される。このデータは、ＡＴＡＰＩインターフェース１５を介して、ホストコンピュータ１６に送られる。
【００３９】
また、光ディスク１にＭＰＥＧ２で圧縮されて記録されているビデオ信号を再生させる場合には、ビデオバッファ２０及びオーディオバッファ２１のバッファ残量に基づいてリクエスト信号が発生され、このリクエスト信号により、リングバッファメモリ６からデータが読み出される。リングバッファメモリ６の出力は、デマルチプレクサ１９に供給される。デマルチプレクサ１９により、パケットヘッダの情報に従って、ビデオデータとオーディオデータとが分離される。
【００４０】
ビデオデータは、ビデオバッファ２０を介して、ビデオバッファビデオデコーダ１７に供給される。オーディオデータは、オーディオバッファ２１を介して、オーディオデコーダ１８に供給される。ビデオデコーダ１７で、例えば、ＭＰＥＧ２に基づいて、ビデオデータがデコードされる。デコードされたビデオ信号は、出力端子２２から出力される。オーディオデコーダ１８で、オーディオデータがデコードされる。デコードされたオーディオデータは、出力端子２３から出力される。
【００４１】
このように、この実施の形態における光ディスク再生装置では、次のようの処理工程（１）〜（６）に従って、再生データの復号処理を行っている。
【００４２】
（１） 復調された再生データを第１のバッファメモリ５Ａに書き込む。
【００４３】
（２） 第１のバッファメモリ５Ａに１フレーム分のデータが蓄積されたら、第１のバッファメモリ５Ａからエラー訂正回路７にＥＣＣ転送（ＰＩ１データ転送）を実行すると同時に、リングバッファメモリ６にデータを書き込み、エラー訂正回路７によりＰＩエラー訂正を行い、エラー訂正済みのデータをリングバッファメモリ６に書き込む。
【００４４】
（３） ＰＩエラー訂正が終わると、リングバッファメモリ６からＰＯデータを読み出して第２のバッファメモリ５Ｂに書き込むとともに、第２のバッファメモリ５Ｂからエラー訂正回路７にＥＣＣ転送（ＰＯデータ転送）を実行して、エラー訂正回路７によりＰＯエラー訂正を行い、エラー訂正済みのデータをリングバッファメモリ６に書き込む。
【００４５】
（４） ＰＯエラー訂正が終わると、リングバッファメモリ６からエラー訂正回路７にＥＣＣ転送（ＰＩ２データ転送）を実行すると同時に、第２のバッファメモリ５Ｂにデータを書き込む。
【００４６】
（５） エラー訂正回路７によりＰＩ２エラー訂正を行い、デスクランブル及びエラー検出回路８を介してエラー訂正済みのデータをリングバッファメモリ６に書き込む。
【００４７】
（６） ホストコンピュータ１４から出力要求に応じたデータをリングバッファメモリ６からＡＴＡＰＩインターフェース１５を介してホストコンピュータ１４に転送（ホスト転送）する。
【００４８】
そして、リングバッファメモリ６では、図８に示すように、ポインタが配置され、図９〜図１１に示すように、ポインタが移動していく。
【００４９】
すなわち、リングバッファメモリ６のアドレスは、終端アドレスが先頭アドレスに続いており、終端アドレスまで進むと先頭アドレスに戻るような構成とされている。ＷＰは書き込みポインタで、この書き込みポインタＷＰは、書き込みが終了したアドレスを示すものである。ＥＰはＥＣＣ終了ポインタで、このＥＣＣ終了ポインタは、エラー訂正処理が完了したアドレスを示すものである。ＲＰは読み出しポインタで、この読み出しポインタＲＰは、読み出しが終了したアドレスを示すものである。
【００５０】
書き込みポインタＷＰのところまで、エラー訂正前のデータが書き込まれている。そして、このエラー訂正前のデータは、エラー訂正回路７でエラー訂正処理され、第２のバッファメモリ５Ｂからリングバッファメモリ６に送られ、エラーポインタＥＰのところまでが、エラー訂正処理が済み、出力可能なデータである。そして、読み出しポインタＲＰのところまで読み出しが終了している。
【００５１】
図９に示すように、先ず、復調データがリングバッファメモリ６に書き込まれる。復調データの書き込みが終了すると、書き込みポインタＷＰが１ＥＣＣブロック分進められ、リングバッファメモリ６から第２のバッファメモリ５Ｂにデータが転送されるとともに、エラー訂正回路７にデータが転送され、ＰＩ系列、ＰＯ系列、ＰＩ系列のエラー訂正処理が行われる。エラー訂正処理が終了すると、デスクランブル、エラー検出処理が実行されて、第２のバッファメモリ５Ｂからリングバッファメモリ６にエラー訂正処理されたデータが転送され、そのブロックのデータの転送が終了すると、エラーポインタＥＰが１ブロック分進められる。
【００５２】
図１０に示すように、エラー訂正処理後のデータは、出力可能データとなる。出力要求信号があると、リングバッファメモリ６がらデータが読み出され、読み出しポインタＲＰが進められる。このとき、出力可能データがあるかどうかが、読み出しポインタＲＰとエラーポインタＥＰから判断される。すなわち、エラーポインタＥＰと読み出しポインタＲＰとの関係が判断される。エラーポインタＥＰと読み出しポインタＲＰとの関係が、ＥＰ＞ＲＰであれば、出力可能データがあるので、後段にデータが出力され、読み出しポインタＲＰが進められる。ＥＰ＝ＲＰなら、出力可能データがないので、データは出力さない。
【００５３】
図１１に示すように、後段の回路からのデータ出力要求がない場合等では、書き込みポインタＷＰは進んでいくが、読み出しポインタＲＰは止まっているため、書き込みポインタＷＰが読み出しポインタＲＰに追いつく。書き込みポインタＷＰが読み出しポインタＲＰに追いつき、ＥＰ＝ＲＰになったら、書き込み動作が一時停止される。そして、トラックジャンプが必要なときには、トラックジャンプさせるようになっている。（オーバーフロー制御）。その後、読み出しポインタＲＰが進んで、入力可能領域が生じたら、復調データの書き込みが可能になる。
【００５４】
図１２は、この光ディスク再生装置に用いられるエラー訂正回路７の構成例を示すものである。
【００５５】
図１２において、エラー訂正回路７は、エラー訂正用集積回路５１と、エラーバッファ５２と、フラグメモリ５３と、エラーカウンタ５４とから構成される。エラー訂正用集積回路５１は、リードソロモン符号のエラー訂正処理を行う集積回路である。エラー訂正用集積回路５１には、ＲＡＭインターフェース５６を介して、データＥＤＴ〔７：０〕と、フラグメモリ５３からのイレージャ訂正のためのフラグＥＦＬＧが入力される。このエラー訂正用集積回路５１は、符号長及びパリティ数等のパラメータがプログラマブルに設定可能とされている。
【００５６】
エラーバッファ５２は、ＦＩＦＯで構成されている。エラー訂正用集積回路５１でのエラー訂正処理の結果、エラーパターンは、エラーバッファ５２に蓄えられる。エラーバッファ５２の出力は、ＥＸ−ＯＲ回路５５に供給される。このＥＸ−ＯＲ回路５５には、ＲＡＭインターフェース５６を介して、第２のバッファメモリ５Ｂからのデータが供給される。エラーパターンの場合には、エラーを修正するために、このエラーの位置のタイミングで、エラーバッファ５２からのデータと、第２のバッファメモリ５Ｂからのデータとの排他的論理和がとられてエラーが修正され、再び第２のバッファメモリ５Ｂに戻される。
【００５７】
フラグメモリ５３は、エラーポジションを示すエラーフラグのポインタを蓄えるものである。そして、イレージャ訂正を行う際に、このエラーフラグが用いられる。
【００５８】
エラーカウンタ５４は、エラー訂正用集積回路５１でのエラー訂正処理の結果、エラーの数をカウントしている。
【００５９】
図１３及び図１４は、このエラー訂正回路の動作を示すタイミングチャートである。図１３で、ＥＳＴＴは、符号の先頭を示すコントロール信号、ＥＣＤＥは符号の最後を示すコントロール信号、ＥＣＹＥは符号サイクルの最後を示すコントロール信号である。図１３に示すように、訂正結果は次式のようなサイクルで出力される。
【００６０】
スループット＝２×ＮＣＹＣ＋３×ＰＣＹＣ＋１３
なお、ＮＣＹＣは長い方の符号長を示し、ＰＣＹＣは長い方のパリティ数を示すものである。
【００６１】
図１４に示すように、エラー訂正用集積回路５１は、単一のクロックＥＣＣＫで動作している。図１４において、ＯＳＴＴはコントロール信号ＥＳＴＴの遅延出力であり、ある符号系列においてコントロール信号ＥＳＴＴから４７７クロック（ＥＣＣＫクロック）後に出力される。そして、エラーが検出され、そのエラーが訂正可能であれば、ＯＳＴＴ＝１と同時にＥＣＯＤ＝０となり、その後ＥＣ０Ｒ＝１の位置に、エラーパターンＥＣＤ〔７：０〕とエラーポジションＥＣＡ〔７：０〕が出力される。
【００６２】
なお、イレージャ訂正モードにおていは、エラーパターンＥＣＤ〔７：０〕とエラーポジションＥＣＡ〔７：０〕データは必ず出力されるが、その位置のデータが正しい場合には、エラーパターンはＥＣＤ〔７：０〕＝００（Ｈ）となる。
【００６３】
エラー訂正結果、エラーパターンＥＣＤ〔７：０〕及びエラーポジションＥＣＡ〔７：０〕は、エラーバッファ５２に書き込まれ、エラー訂正タイミングで、第２のバッファメモリ５Ｂからエラーのある位置のデータを読み出し、バッファ５２から読み出したエラーパターンとの排他的論理知をとった結果、再度第２のバッファメモリ５Ｂに書き戻される。
【００６４】
ここで、イレージャ訂正時にエラーパターンＥＣＤ〔７：０〕＝００（Ｈ）となるデータは、実際には正しいので、訂正動作しても無意味なため、エラーバッファ５２への書き込みを行わない。
【００６５】
以上のように、この実施の形態における光ディスク再生装置では、復調された再生データが第１のバッファメモリ５Ａに１フレーム分蓄積されたら、リングバッファメモリ６とエラー訂正回路７に送りＰＩ系列のエラー訂正処理を行い、エラー訂正済みのデータをリングバッファメモリ６に書き込み、ＰＩエラー訂正が終わると、リングバッファメモリ６からＰＯデータを読み出して第２のバッファメモリ５Ｂに書き込むとともに、第２のバッファメモリ５Ｂからエラー訂正回路７にＥＣＣ転送（ＰＯデータ転送）して、エラー訂正回路７によりＰＯエラー訂正を行い、エラー訂正済みのデータをリングバッファメモリ６に書き込む。また、ＰＩエラー訂正が終わると、リングバッファメモリ６からエラー訂正回路７にＥＣＣ転送（ＰＩ２データ転送）を実行すると同時に、第２のバッファメモリ５Ｂにデータを書き込み、エラー訂正回路７によりＰＩ２エラー訂正を行い、デスクランブル及びエラー検出回路８を介してエラー訂正済みのデータをリングバッファメモリ６に書き込む。そして、ホストコンピュータ１４から出力要求に応じたデータをリングバッファメモリ６からＡＴＡＰＩインターフェース１５を介してホストコンピュータ１４に必要とされる転送レートで転送（ホスト転送）する。この光ディスク再生装置では、リングバッファメモリ６から第２のバッファメモリ５Ｂへのデータの書き込みと、エラー訂正回路７でのＰＩ系列のエラー訂正処理が同時に起こるので、データ処理速度が短縮され、例えば、ディスクを２倍速で読み出し、ＡＴＡＰＩインターフェースで１６．６Ｍビット／ｓでデータを転送することが可能となる。このことについて、以下に検証する。
【００６６】
ディスクを１倍速で再生した場合の復調データのレートは、２６．１６ＭＢ／ｓである。ＡＴＡＰＩインターフェースで要求される転送レートは、１６．６ＭＢ／ｓである。
【００６７】
リングバッファメモリ６は、ワードアクセス（１６ビット）とし、ｎワードページアクセスのサイクル数を３＋２×ｎサイクルとする。また、第２のバッファメモリ６Ｂは、バイトアクセス（８ビット）とし、ｎバイトページアクセスのサイクル数を３＋２×ｎサイクルとする。さらに、マスタークロックの周波数は、４０ＭＨｚとする。
【００６８】
また、図４で示したように、１シンクフレームのビット数は、１４５６ビットであり、これに３２ビットのシンクパターンが付加されている。したがって、１シンクフレームの総ビット数は、１４５６＋３２＝１４８８ビットである。
【００６９】
ディスクを１倍速で再生した場合の復調データのレートは２６．１６Ｍｂｉｔ／ｓである。したがって、シンクフレーム周波数は、
となる。
【００７０】
マスタークロックは４０ＭＨｚであり、このマスタークロックの１クロック分を１サイクルとする。シンクフレーム周波数は、１７．５８０６５ＫＨｚであり、２シンクフレームがＰＩ系列（１８２バイト）の１フレームに相当するので、ＰＩ系列の１フレームをサイクル数に換算すると、２×４０ＭＨｚ／１７．５８０６５ＫＨｚ＝４５５０サイクルとなる。したがって、１ＥＣＣブロックすなわち２０８フレームでは、４５５０サイクル×２０８＝９４６４００サイクルとなる。
【００７１】
ここでは、図１５に示すように、リングバッファメモリ６を１６バイト／１９サイクル毎にぺージアクセスして、ホスト転送のアクセスとそれ以外のアクセスが交互に行われるものとする（ＥＣＣ以外のアクセス要求がなければ、ＥＣＣアクセスを繰り返せるが、その場合はえＣＣの１６サイクル終了を待つことになる）。このときのホスト転送レートは、１６．８４ＭＢ／ｓなので、１６．６ＭＢ／ｓを満足する。
【００７２】
そして、復調データの書き込み及びＰＩデータの読み出し、訂正に要するサイクル数は、ＰＩ系列の１８２バイトが１６バイト／１９サイクル毎にぺージアクセスされると、１８２／１６＝１１．３であるから、１ＥＣＣブロック２０８フレームでは、
１２×１９×２０８＝４７４２４サイクル （１）
となる。また、５バイト訂正であるから、
（５＋５）×５×２０８＝１０４００サイクル （２）
を必要とする。
【００７３】
さらに、ＰＯデータの読み出し、訂正に要するサイクル数は、ＰＯ系列のフレームの２０８バイトが１６バイト／１９サイクル毎にぺージアクセスされると、２０８／１６＝２６であるから、
２６×１９×１７２／２＋１５０６４（＃） ＝５７５４８サイクル （３）
となる。また、１６バイト訂正であるから、
（１６＋１６）×５×１７２＝２７５２０サイクル （４）
を必要とする。なお、１５０６４（＃） は、第２のバッファメモリ５ＢからのＥＣＣ転送（ＰＯデータ転送）サイクルにおけるホスト以外の転送分を考慮したものである。
【００７４】
また、ＰＩ２データの読み出しに要するサイクル数は、ＰＯパリティデータの１６列を除いて計算し、ＰＩ系列の１８２バイトが１６バイト／１９サイクル毎にぺージアクセスされると、１８２／１６＝１１．３であるから、１ＥＣＣブロック２０８フレームでは、
１２×１９×（２０８−１６）＝４３７７６サイクル （５）
となる。
【００７５】
ＥＤＣ終了データの書き込みは、メインデータ１９２フレームのみを計算し、１６バイト／１９サイクル毎にぺージアクセスされるので、１７２バイト／１６＝１０．７５であるから、１ＥＣＣブロック２０８フレームでは、
１１×１９×１９２＝４０１２８サイクル （６）
必要となる。
【００７６】
これら（１）〜（６）の合計は、２２６７９６サイクルとなる。
【００７７】
さらにＤＲＡＭにはリフレッシュ動作が必要で、約１６μ秒に１度ＣＡＳビッフォアＲＡＳリフレッシュサイクルを入れるとすると、１ＥＣＣブロック期間では、２３６６０／１６＝１４７８．７５回となり、１回のリフレッシュサイクルを５サイクルとすると、
１４７９×５＝７３９５サイクル
となる。
【００７８】
したがって、全てのホスト転送を確保するときのデコード処理速度の限界は、（９４６４００＋７３９５）×（１９／３８）／（２２６７９６＋７３９５）＝２．０２となり、２倍速が可能となる。
【００７９】
なお、上述の例では、エラー訂正符号として、ＰＩ系列とＰＯ系列とからなる積符号のものを用いているが、他の構成のエラー訂正符号を用いるようにしても良い。また、この例では、ＰＩ系列の復号をし、ＰＯ系列の復号をした後、更に、ＰＩ系列の復号を行っているか、ＰＩ系列の復号と、Ｐ０系列の復号とがエラー訂正処理を完了するようにしても良い。
【００８０】
【発明の効果】
この発明によれば、復調された再生データを第１のバッファメモリに書き込み、この第１のバッファメモリに１フレーム分のデータが蓄積されると、１フレーム分のＰＩデータをエラー訂正回路に送るとともにリングバッファメモリに書き込み、エラー訂正回路によりＰＩ系列のエラー訂正処理を行い、エラー訂正処理済みのデータをリングバッファメモリに書き込み、ＰＩエラー訂正が終わるとリングバッファメモリからＰＯデータをエラー訂正回路に送るとともに第２のバッファメモリに書き込み、エラー訂正回路によりＰＯ系列のエラー訂正処理を行い、エラー訂正処理済みのデータをリングバッファメモリに書き込む。さらに、ＰＯエラー訂正が終わるとリングバッファメモリからエラー訂正回路にＰＩ２データを送るとともに第２のバッファメモリにデータを書き込み、この第２のバッファメモリに蓄えられたデータによりエラー訂正回路でＰＩ２エラー訂正処理を行い、ＰＩ２エラー訂正処理を完了したら、第２のバッファメモリからリングバッファメモリにデータを転送し、必要とされる転送レートでリングバッファメモリからデータを出力する。これにより、リングバッファメモリから第２のバッファメモリへのデータの書き込みと、エラー訂正回路でのＰＩ系列のエラー訂正処理が同時に起こるので、データ処理速度が短縮され、例えば、ディスクを２倍速で読み出し、ＡＴＡＰＩインターフェースで１６．６Ｍビット／ｓでデータを転送することが可能となる。
【図面の簡単な説明】
【図１】この発明が適用された光ディスク再生装置の構成を示すブロック図である。
【図２】ＤＶＤのデータフォーマットを示す略線図である。
【図３】ＤＶＤのデータフォーマットを示す略線図である。
【図４】ＤＶＤのデータフォーマットを示す略線図である。
【図５】上記光ディスク再生装置におけるＥＣＣブロックタイミングを基にしたデータ処理動作のタイミングチャートである。
【図６】上記光ディスク再生装置におけるＥＣＣフレームタイミングを基にしたＰＩ／ＰＯエラー訂正処理動作のタイミングチャートである。
【図７】上記光ディスク再生装置におけるＥＣＣフレームタイミングを基にしたＰＩ／ＰＩ２エラー訂正処理動作のタイミングチャートである。
【図８】上記光ディスク再生装置におけるリングバッファの説明に用いる略線図である。
【図９】上記リングバッファの説明に用いる略線図である。
【図１０】上記リングバッファの説明に用いる略線図である。
【図１１】上記リングバッファの説明に用いる略線図である。
【図１２】上記光ディスク再生装置におけるエラー訂正回路の構成例を示すブロック図である。
【図１３】上記エラー訂正回路の説明に用いるタイミングチャートである。
【図１４】上記エラー訂正回路の説明に用いるタイミングチャートである。
【図１５】上記光ディスク再生装置の動作説明に用いるタイミングチャートである。
【図１６】リングバッファメモリの基本構成の説明に用いる略線図である。
【図１７】従来のディスク再生装置の一例の説明に用いるブロック図である。
【図１８】従来のディスク再生装置の一例の説明に用いるブロック図である。
【図１９】従来のディスク再生装置の一例の説明に用いるブロック図である。
【図２０】従来のディスク再生装置の一例の説明に用いるタイミングチャートである。
【図２１】従来のディスク再生装置の他の例の説明に用いるブロック図である。
【図２２】従来のディスク再生装置の他の例の説明に用いるブロック図である。
【図２３】従来のディスク再生装置の他の例の説明に用いるブロック図である。
【図２４】従来のディスク再生装置の他の例の説明に用いるブロック図である。
【図２５】従来のディスク再生装置の他の例の説明に用いるタイミングチャートである。
【図２６】従来のディスク再生装置の更に他の例の説明に用いるブロック図である。
【図２７】従来のディスク再生装置の更に他の例の説明に用いるブロック図である。
【図２８】従来のディスク再生装置の更に他の例の説明に用いるブロック図である。
【図２９】従来のディスク再生装置の更に他の例の説明に用いるブロック図である。
【図３０】従来のディスク再生装置の更に他の例の説明に用いるタイミングチャートである。
【符号の説明】
１ 光ディスク、５Ａ 第１のバッファメモリ、５Ｂ 第２のバッファメモリ、６ リングバッファメモリ、７ エラー訂正回路
【発明の属する技術分野】
この発明は、例えば、ＤＶＤ（Ｄｉｇｉｔａｌ Ｖｉｄｅｏ Ｄｉｓｃ）で可変レート再生を行うのに用いて好適なデータ再生装置及びデータ再生方法に関する。
【０００２】
【従来の技術】
波長の短いレーザ光を使用するとともに開口数の大きい対物レンズを使用することにより大量のデータ記録を可能とした光ディスク（ＤＶＤ）が開発されている。ＤＶＤには、例えばＭＰＥＧ（Ｍｏｖｉｎｇ Ｐｉｃｔｕｒｅ Ｅｘｐｅｒｔｓ Ｇｒｏｕｐ）２の規格で圧縮されたディジタルビデオ信号を記録するのに用いられる。また、ＤＶＤは、大容量のデータを記録するデータ記録媒体としても期待されている。
【０００３】
ＤＶＤの記録データを再生する再生装置において、可変レート対応とされたものが提案されている。このような可変レート対応の再生装置では、リングバッファメモリが設けられている。リングバッファメモリは、基本的に、図１６に示すように構成されている。
【０００４】
図１６に示すように、リングバッファメモリは、終端アドレスまで進むと先頭アドレスに戻るようなアドレス構成とされている。すなわち、図１６のように、アドレスが「０」から「１１」の場合には、アドレス「０」，「１」，「２」，・・・と進められ、アドレス「１１」に達すると、次にアドレス「０」に戻り、再び、「１」，「２」，・・・と進められていく。このようなリングバッファメモリは、具体的には、ＦＩＦＯで構成されている。
【０００５】
書き込みポインタＷＰは、書き込みが終了したアドレスを示すものである。ＥＣＣ終了ポインタは、エラー訂正処理が完了したアドレスを示すものである。読み出しポインタＲＰは、読み出しが終了したアドレスを示すものである。図示の場合、書き込みポインタＷＰがアドレス「１１」の位置にあるので、アドレス「１１」のところまで、データが書き込まれている。ＥＣＣ終了ポインタＥＰがアドレス「９」の位置にあるので、アドレス「９」のところまでエラー訂正処理が終了している。読み出しポインタＲＰがアドレス「２」の位置にあるので、アドレス「２」のところまで書き込みが終了している。したがって、アドレス「３」〜「９」にエラー訂正処理が終了し、読み出し可能なデータが位置され、アドレス「０」〜「２」に、既に読み出されて不要となったデータが位置され、アドレス「１０」，「１１」に新しく書かれたデータが位置される。
【０００６】
上述のリングバッファメモリでは、読み出しポインタＲＰがＥＣＣ終了ポインタＥＰを追い越さないようにする必要がある。また、ＥＣＣ終了ポインタＥＰが書き込みポインタＷＰを追い越さないようにする必要がある。なお、書き込みポインタＷＰが読み出しポインタＲＰに追いついたときには、復調データの書き込みが一時停止される（オーバーフロー制御）。
【０００７】
このようなリングバッファメモリが設けられ、可変レート対応とされたデータ再生装置の構成としては、図１７〜図１９に示すようなものが考えられる。
【０００８】
図１７において、復調回路１０１からは、光ディスクの再生信号の復調データが出力される。この復調データは、先ず、リングバッファメモリ１０２に蓄えられる（アクセスｅ）。リングバッファメモリ１０２に１ＥＣＣブロック分のデータが蓄えられたら、図１８に示すように、リングバッファメモリ１０２に蓄えられたデータは、エラー訂正処理回路１０３に転送され、エラー訂正処理が行われる。エラー訂正処理は、先ず、ＰＩ系列の処理が行われ（アクセスｆ１）、Ｐ０系列の処理が行われ（アクセスｆ２）、再度のＰＩ系列の処理が行われる（アクセスｆ３）。ＰＩ系列、ＰＯ系列、再度のＰＩ系列のエラー訂正処理が終了したら、データの転送が可能になる。出力のリクエストに応じて、図１９に示すように、エラー訂正処理の終了したデータがリングバッファメモリ１０２から読み出され、この読み出されたデータは、デスクランブル及びエラー検出回路１０４でデスクランブルされ、インターフェース１０６を介して、外部のホストコンピュータ１０５に転送される（アクセスｇ）。
【０００９】
【発明が解決しようとする課題】
可変レート対応のディスク再生装置において、ホストコンピュータとの間を例えばＡＴＡＰＩインターフェースで結び、ＡＴＡＰＩインターフェースの転送レート（１６．６ＭＢ／ｓ）でデータを転送することが考えられている。更に、ディスクの読み出しを、通常の２倍速で読み出すことが考えられている。
【００１０】
ところが、上述の従来のデータ再生装置では、リングバッファメモリ１０２が可変レート制御と、エラー訂正符号化処理とに用いられているため、リングバッファメモリ１０２に対するアクセスが多く発生し、このような要求に応えることが困難である。
【００１１】
すなわち、上述の構成では、リングバッファメモリ１０２に対して、復調回路１０１のデータを書き込むためのアクセス（アクセスｅ）と、ＰＩ系列のエラー訂正処理のためのアクセス（アクセスｆ１）と、ＰＯ系列のエラー訂正処理のためのアクセス（アクセスｆ２）と、再度のＰＩ系列のエラー訂正処理のためのアクセス（アクセスｆ３）と、出力のリクエストに応じてデータを出力するためのアクセス（アクセスｇ）が発生する。図２０は、これらのアクセスのタイミングを示すものである。このように、リングバッファメモリ１０２に対して多数のアクセスが発生するため、ディスクの読み出しを２倍速にし、出力レートをＡＴＡＰＩインターフェースのレートに対応させることが困難である。
【００１２】
なお、リングバッファメモリのデータ幅を大きくしたり、動作クロックの周波数を上げることで、このような要求に応えることが考えられるが、バッファメモリのデータ幅を大きくしたり、動作クロックの周波数を上げると、回路規模の増大や、コストアップにつながる。
【００１３】
そこで、図２１〜図２４に示すように、リングバッファメモリ１１２とは別に、エラー訂正処理用のメモリ１１３を設けることが考えられる。図２１において、復調回路１１１からは、光ディスクの再生信号の復調データが出力される。１ＥＣＣブロック分の復調データは、先ず、エラー訂正処理用のメモリ１１３に蓄えられる（アクセスＨ）。そして、図２２に示すように、エラー訂正回路１１４により、ＰＩ系列の処理が行われ（アクセスＩ１）、ＰＯ系列の処理が行われ（アクセスＩ２）、再度のＰＩ系列の処理が行われる（アクセスＩ３）。ＰＩ系列、ＰＯ系列、再度のＰＩ系列のエラー訂正処理が終了したら、図２３に示すように、エラー訂正処理用のメモリ１１３のデータが読み出され（アクセスＪ）、デスクランブル及びエラー検出回路１１５でデスクランブルされる。そして、このデータは、リングバッファメモリ１１２に転送される（アクセスｈ）。出力のリクエストに応じて、図２４に示すように、エラー訂正処理の終了したデータがリングバッファメモリ１１２から読み出され、インターフェース１１７を介して、外部のホストコンピュータ１１６に転送される（アクセスｉ）。
【００１４】
このように、リングバッファ１１２とは別に、エラー訂正用のメモリ１１３を設けると、エラー訂正処理の際にリングバッファメモリ１１２をアクセスする必要はなくなる。しかしながら、この例では、リングバッファメモリ１１２への入力データのアクセス（アクセスｈ）は、エラー訂正処理が完了してから起こるので、図２５に示すようなタイミングとなり、やはり、ディスクの読み出しを２倍速、出力をＡＴＡＰＩインターフェースとするという要求に応えることが困難である。
【００１５】
そこで、図２６〜図２９に示すように、エラー訂正用に、メモリ１２３とメモリ１２４の２つのメモリを用意し、一方のメモリで復調データの書き込みを行う間に、他方メモリでエラー訂正処理を行うようにすることが考えられる。図２６において、復調回路１２１からは、光ディスクの再生信号の復調データが出力される。１ＥＣＣブロック分の復調データは、先ず、エラー訂正処理用のメモリ１２３に蓄えられる（アクセスＫ）。そして、図２７に示すように、エラー訂正回路１２５により、ＰＩ系列の処理が行われ（アクセスＬ１）、Ｐ０系列の処理が行われ（アクセスＬ２）、再度のＰＩ系列の処理が行われる（アクセスＬ３）。このとき、同時に、復調回路１２１からの次の１ＥＣＣブロック分の復調データが他方のエラー訂正処理用のメモリＩ２４に蓄えられる（アクセスＫ）。ＰＩ系列、ＰＯ系列、再度のＰＩ系列のエラー訂正処理が終了したら、図２８に示すように、エラー訂正処理用のメモリ１２３のデータが読み出され（アクセスＭ）、デスクランブル及びエラー検出回路１１６でデスクランブルされる。そして、このデータは、リングバッファメモリ１２２に転送される（アクセスｋ）。出力のリクエストに応じて、図２９に示すように、エラー訂正処理の終了したデータがリングバッファメモリ１２２から読み出され、インターフェース１２８を介して、外部のホストコンピュータ２７に転送される（アクセスｌ）。
【００１６】
このようにすると、復調データの書き込み（アクセスＫ）とエラー訂正処理（アクセスＬ１、Ｌ２、Ｌ３）が同時に起こるので、図３０に示すようなタイミングとなり、ディスクの読み出しからエラー訂正処理データの出力までの時間を短縮できる。これにより、ディスクの読み出しを２倍速、出力をＡＴＡＰＩインターフェースとするという要求に応えることができる。
【００１７】
ところが、このような構成では、エラー訂正処理用のメモリとして、２つのメモリ１２３及び１２４Ｂが必要になり、回路規模が増大するという問題が生じる。
【００１８】
したがって、この発明の目的は、回路規模を増大させたり、クロックの速度を速めることなく、ディスクの読み出しから復号データの出力までの時間を短縮できるようにしたデータ再生装置及びデータ再生方法を提供することにある。
【００１９】
【課題を解決するための手段】
この発明に係るデータ再生装置は、記録媒体からデジタルデータを再生する再生手段と、上記再生手段により再生されたデータにエラー訂正処理を施すエラー訂正手段と、上記エラー訂正手段によりエラー訂正された再生データを可変レートで出力する可変レート制御用のリングバッファメモリと、上記再生手段から供給される再生データを少なくとも１フレーム分蓄積して上記エラー訂正手段とリングバッファメモリに送る第１のバッファメモリと、上記エラー訂正手段によりエラー訂正された再生データを少なくとも１フレーム分蓄積して上記リングバッファメモリに送る第２のバッファメモリと、上記再生手段及びリングバッファメモリの動作を制御する制御手段とを備え、上記第１のバッファメモリに１フレーム分のデータが蓄積されたら、第１のバッファメモリから１フレーム分のデータをエラー訂正手段に送るとともにリングバッファメモリに書き込み、リングバッファメモリに書き込まれたデータに対してエラー訂正手段により第１の系列のエラー訂正を行い、エラー訂正済みのデータをリングバッファメモリに書き込み、上記第１の系列のエラー訂正が終わると、リングバッファメモリから第２の系列のデータを読み出して第２のバッファメモリに書き込むとともに、第２のバッファメモリから第２の系列のデータをエラー訂正手段に送り、リングバッファメモリに書き込まれたデータに対してエラー訂正手段により第２の系列のエラー訂正を行い、エラー訂正済みのデータをリングバッファメモリに書き込み、上記第２の系列のエラー訂正が終わると、リングバッファメモリからエラー訂正手段に第１の系列のデータをエラー訂正手段に送るとともに第２のバッファメモリに書き込み、第２のバッファメモリに書き込まれたデータに対してエラー訂正手段によりエラー訂正を行い、エラー訂正済みのデータをリングバッファメモリに書き込み、出力要求に応じた転送速度でリングバッファメモリからエラー訂正済みのデータを出力することを特徴とする。
【００２０】
この発明に係るデータ再生装置における上記第１及び第２のバッファメモリは、例えば、エラー訂正ブロックの２乃至３フレーム分の記憶容量をそれぞれ有する。
【００２１】
この発明に係るデータ再生方法は、復調された再生データを第１のバッファメモリに書き込む第１の工程と、第１のバッファメモリに１フレーム分のデータが蓄積されたら、第１のバッファメモリから１フレーム分のデータをエラー訂正手段に送るとともにリングバッファメモリに書き込み、リングバッファメモリに書き込まれたデータに対してエラー訂正手段により第１の系列のエラー訂正を行い、エラー訂正済みのデータをリングバッファメモリに書き込む第２の工程と、上記第１の系列のエラー訂正が終わると、リングバッファメモリから第２の系列のデータを読み出して第２のバッファメモリに書き込むとともに、第２のバッファメモリから第２の系列のデータをエラー訂正手段に送り、リングバッファメモリに書き込まれたデータに対してエラー訂正手段により第２の系列のエラー訂正を行い、エラー訂正済みのデータをリングバッファメモリに書き込む第３の工程と、上記第２の系列のエラー訂正が終わると、リングバッファメモリからエラー訂正手段に第１の系列のデータをエラー訂正手段に送るとともに第２のバッファメモリに書き込む第４の工程と、第２のバッファメモリに書き込まれたデータに対してエラー訂正手段によりエラー訂正を行い、エラー訂正済みのデータをリングバッファメモリに書き込む第５の工程と、出力要求に応じた転送速度でリングバッファメモリからエラー訂正済みのデータを出力する第６の工程とを有することを特徴とする。
【００２２】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００２３】
本発明を適用した光ディスク再生装置の構成を図１のブロック図に示す。この図１に示す光ディスク再生装置おいて、光ディスク１としては、波長の短いレーザ光を使用するとともに開口数の大きい対物レンズを使用することにより大量のデータ記録を可能とした光ディスク（ＤＶＤ）が用いられる。
【００２４】
光ディスク１に記録されたデータの１セクタは、図２に示すように、１２行×１７２バイト）のデータからなる。１セクタの先頭には、物理的なアドレスを示す４バイトのＩＤと、このＩＤに２バイトのパリティＩＥＤとが設けられる。そして、６バイトのリザーブデータＲＳＶの後の、２０４８バイトがメインデータエリアとされる。１セクタの最後には、４バイトのエラー検出コードが付加されている。
【００２５】
そして、図３に示すように、１セクタのデータ（１２行×１７２バイト）が１６セクタ分集められ、（１９２行×１７２バイト）に２次元配列されて、ＥＣＣブロックが構成される。（１９２行×１７２バイト）のデータに対して、行方向に１０バイトの内符号のパリティＰＩ（（１８２，１７２，１１）リード・ソロモン符号）が付加され、列方向に１６列の外符号のパリティＰＯ（（２０８，１９２，１７）リード・ソロモン符号）が付加されている。
【００２６】
エラー訂正符号化されたデータは、１６行あるパリティＰＯが１データセクタに１行ずつ配置されるようにインターリーブされる。そして、所定パターンのシンクが付加され、８−１６変調（ＥＦＭプラスと呼ばれる）されて、記録される。したがって、ディクスに記録される１セクタのデータの物理的な構成は、図４に示すようになる。８−１６変調しているので、１４５６ビットは、９１バイト分に相当する。図４において、ＳＹ０，ＳＹ１，ＳＹ２，・・・はシンクパターンを示す。
【００２７】
図１に示すように、光ディスク１と対向するようにピックアップ２が設けられている。ピックアップ２は、サーボ回路１３により、ディスクの半径方向に移動可能とされている。ピックアップ２により、光ディスク１の記録信号が再生される。光ピックアップ２からの再生信号は、復調回路３に供給される。復調回路３で、ＥＦＭプラスによる復調処理がなされる。
【００２８】
復調回路３の出力は、セクタ検出回路４に供給される。セクタ検出回路４で、再生データ中のシンクパターンＳＹ０，ＳＹ１，ＳＹ２，・・・を検出することで、セクタが検出される。このセクタ検出回路４の出力がメモリコントローラ１０に供給される。
【００２９】
この光ディスク再生装置は、復調回路３の出力にエラー訂正処理を施すために再生データを一時記憶しておく第１及び第２のバッファメモリ５Ａ，５Ｂを備える。第１及び第２のバッファメモリ５Ａ，５Ｂは、それぞれ５１２バイトで２．５フレームの容量を有する。また、光ディスク１は、例えば、２倍速で再生される。そして、可変レート再生を可能とするために、リングバッファメモリ６が設けられる。リングバッファメモリ６は、例えば、ＦＩＦＯで構成されている。リングバッファメモリ６は、バッファコントローラ１０により制御される。
【００３０】
ここで、この光ディスク再生装置におけるＥＣＣブロックタイミングを基にしたデータ処理動作のタイミングチャートを図５に示し、また、ＥＣＣフレームタイミングを基にしたＰＩ／ＰＯエラー訂正動作のタイミングチャートを図６に示し、さらに、ＥＣＣフレームタイミングを基にしたＰＩ／ＰＩ２エラー訂正動作のタイミングチャートを図７に示す。
【００３１】
すなわち、この光ディスク再生装置では、図６に示すように、先ず、復調回路３の出力を第１のバッファメモリ５Ａに書き込む。そして、第１のバッファメモリ５Ａに１フレーム分の復調データが蓄えられると、第１のバッファメモリ５Ａからエラー訂正回路７にＥＣＣ転送（ＰＩ１データ転送）を実行すると同時に、リングバッファメモリ６にデータを書き込む。そして、エラー訂正回路７においてＰＩエラー訂正を行い、エラー訂正済みのデータをリングバッファメモリ６に書き込む。さらに、ＰＩエラー訂正が終わると、リングバッファメモリ６からＰＯデータを読み出して第２のバッファメモリ５Ｂに書き込むとともに、第２のバッファメモリ５Ｂからエラー訂正回路７にＥＣＣ転送（ＰＯデータ転送）を実行する。リングバッファメモリ６に１６ビット幅のメモリを用い、このリングバッファメモリ６をワードでＰＯ２フレーム分のデータをアクセスし、その内の１フレームのＥＣＣ転送（ＰＯ）を実行すると同時に、残りの１フレームを第２のバッファメモリ５Ｂに書き込み、１フレームのデータ転送終了後に、第２のバッファメモリ５Ｂからデータを読み出して、ＥＣＣ転送（ＰＯ）を実行する。これにより、エラー訂正回路７においてＰＯエラー訂正を行い、エラー訂正済みのデータをリングバッファメモリ６に書き込む。すなわち、ＰＩ／ＰＯエラー訂正は、リングバッファメモリ６に対してエラーデータをリード（Ｒ：ＲＥＡＤ）／ライト（Ｗ：ＷＲＩＴＥ） して行う。
【００３２】
また、この光ディスク再生装置では、上記ＰＯエラー訂正が終わると、図７に示すように、リングバッファメモリ６からエラー訂正回路７にＥＣＣ転送（ＰＩ２データ転送）を実行すると同時に、第２のバッファメモリ５Ｂにデータを書き込む。そして、エラー訂正回路７においてＰＩ２エラー訂正を行い、エラー訂正済みのデータをリングバッファメモリ６に書き込む。
【００３３】
このＰＩ２エラー訂正は、第２のバッファメモリ５Ｂに対してエラーデータをリード（Ｒ：ＲＥＡＤ）／ライト（Ｗ：ＷＲＩＴＥ） して行う。すなわち、ＰＩ２エラーは、その系列のデータのＥＣＣ転送（ＰＩ２データ転送）の次の次のフレームのＥＣＣ転送を行っているところで出力されるので、エラー出力されたら、一時、ＥＣＣ転送を停止して、第２のバッファメモリ５Ｂに対してエラーデータをリード（Ｒ：ＲＥＡＤ）／ライト（Ｗ：ＷＲＩＴＥ） することによりＰＩ２エラー訂正を行う。
【００３４】
そして、ＰＩ２エラー訂正後、そのフレームのデータに対して、デスクランブル及びエラー検出回路８によりデスクランブル処理を施すとともにエラー検出コードを計算してリングバッファメモリ６にデータを書き込む。なお、スクランブル処理は、物理アドレスの下位７〜４ビットにより選択される値を初期値として生成されるスクランブルデータとメインデータと排他的論理和をとるものである。ＰＩ２エラー訂正フレームのデータを全てリングバッファメモリ６に書き込み終わったら、一時停止させていたＥＣＣ転送を再開する。
【００３５】
このように、ＰＩ２エラー訂正まで終了したデータは、リングバッファメモリ６に格納されていき、ホストコンピュータ１４から出力要求されたデータがデコード終了していたらリングバッファメモリ６からＡＴＡＰＩインターフェース１５を介してホストコンピュータ１４に転送（ホスト転送）される。
【００３６】
なお、ここで、リングバッファメモリ６の書き込みポインタが読み出しポインタに追いつくと、リングバッファメモリ６が溢れてしまう。そこで、図１に示したシステムコントローラ１１により、バッファコントローラ１０での読み出しポインタＷＰと、書き込みポインタＲＰが監視されている。書き込みポインタＷＰと読み出しポインタＲＰとにより、リングバッファメモリ６に現在記憶されているデータ量が算出される。このデータ量が予め設定された所定の記憶量を越えた場合には、リングバッファメモリ６がオーバフローする恐れがあると判断され、トラックジャンプ指令がトラックジャンプ制御回路１２に送られる（オーバーフロー処理）。このトラックジャンプ制御回路１２の出力がサーボ回路１３に供給され、必要に応じて、トラックジャンプ制御が行われる。
【００３７】
そして、この実施の形態における光ディスク再生装置では、ＡＴＡＰＩインターフェース１５が設けられており、このＡＴＡＰＩインターフェース１５を介して、リングバッファメモリ６からホストコンピュータ１６にデータを転送することができる。また、ビデオデコーダ１７及びオーディオデコーダ１８が設けられており、光ディスク１にＭＰＥＧ２で圧縮されたビデオ信号が記録されている場合には、このビデオ信号を再生させることができる。
【００３８】
すなわち、ＡＴＡＰＩインターフェース１５を介して、ホストコンピュータ１６にデータを転送する場合には、ホストコンピュータ１６からのリクエスト信号により、リングバッファメモリ６からデータが読み出される。このデータは、ＡＴＡＰＩインターフェース１５を介して、ホストコンピュータ１６に送られる。
【００３９】
また、光ディスク１にＭＰＥＧ２で圧縮されて記録されているビデオ信号を再生させる場合には、ビデオバッファ２０及びオーディオバッファ２１のバッファ残量に基づいてリクエスト信号が発生され、このリクエスト信号により、リングバッファメモリ６からデータが読み出される。リングバッファメモリ６の出力は、デマルチプレクサ１９に供給される。デマルチプレクサ１９により、パケットヘッダの情報に従って、ビデオデータとオーディオデータとが分離される。
【００４０】
ビデオデータは、ビデオバッファ２０を介して、ビデオバッファビデオデコーダ１７に供給される。オーディオデータは、オーディオバッファ２１を介して、オーディオデコーダ１８に供給される。ビデオデコーダ１７で、例えば、ＭＰＥＧ２に基づいて、ビデオデータがデコードされる。デコードされたビデオ信号は、出力端子２２から出力される。オーディオデコーダ１８で、オーディオデータがデコードされる。デコードされたオーディオデータは、出力端子２３から出力される。
【００４１】
このように、この実施の形態における光ディスク再生装置では、次のようの処理工程（１）〜（６）に従って、再生データの復号処理を行っている。
【００４２】
（１） 復調された再生データを第１のバッファメモリ５Ａに書き込む。
【００４３】
（２） 第１のバッファメモリ５Ａに１フレーム分のデータが蓄積されたら、第１のバッファメモリ５Ａからエラー訂正回路７にＥＣＣ転送（ＰＩ１データ転送）を実行すると同時に、リングバッファメモリ６にデータを書き込み、エラー訂正回路７によりＰＩエラー訂正を行い、エラー訂正済みのデータをリングバッファメモリ６に書き込む。
【００４４】
（３） ＰＩエラー訂正が終わると、リングバッファメモリ６からＰＯデータを読み出して第２のバッファメモリ５Ｂに書き込むとともに、第２のバッファメモリ５Ｂからエラー訂正回路７にＥＣＣ転送（ＰＯデータ転送）を実行して、エラー訂正回路７によりＰＯエラー訂正を行い、エラー訂正済みのデータをリングバッファメモリ６に書き込む。
【００４５】
（４） ＰＯエラー訂正が終わると、リングバッファメモリ６からエラー訂正回路７にＥＣＣ転送（ＰＩ２データ転送）を実行すると同時に、第２のバッファメモリ５Ｂにデータを書き込む。
【００４６】
（５） エラー訂正回路７によりＰＩ２エラー訂正を行い、デスクランブル及びエラー検出回路８を介してエラー訂正済みのデータをリングバッファメモリ６に書き込む。
【００４７】
（６） ホストコンピュータ１４から出力要求に応じたデータをリングバッファメモリ６からＡＴＡＰＩインターフェース１５を介してホストコンピュータ１４に転送（ホスト転送）する。
【００４８】
そして、リングバッファメモリ６では、図８に示すように、ポインタが配置され、図９〜図１１に示すように、ポインタが移動していく。
【００４９】
すなわち、リングバッファメモリ６のアドレスは、終端アドレスが先頭アドレスに続いており、終端アドレスまで進むと先頭アドレスに戻るような構成とされている。ＷＰは書き込みポインタで、この書き込みポインタＷＰは、書き込みが終了したアドレスを示すものである。ＥＰはＥＣＣ終了ポインタで、このＥＣＣ終了ポインタは、エラー訂正処理が完了したアドレスを示すものである。ＲＰは読み出しポインタで、この読み出しポインタＲＰは、読み出しが終了したアドレスを示すものである。
【００５０】
書き込みポインタＷＰのところまで、エラー訂正前のデータが書き込まれている。そして、このエラー訂正前のデータは、エラー訂正回路７でエラー訂正処理され、第２のバッファメモリ５Ｂからリングバッファメモリ６に送られ、エラーポインタＥＰのところまでが、エラー訂正処理が済み、出力可能なデータである。そして、読み出しポインタＲＰのところまで読み出しが終了している。
【００５１】
図９に示すように、先ず、復調データがリングバッファメモリ６に書き込まれる。復調データの書き込みが終了すると、書き込みポインタＷＰが１ＥＣＣブロック分進められ、リングバッファメモリ６から第２のバッファメモリ５Ｂにデータが転送されるとともに、エラー訂正回路７にデータが転送され、ＰＩ系列、ＰＯ系列、ＰＩ系列のエラー訂正処理が行われる。エラー訂正処理が終了すると、デスクランブル、エラー検出処理が実行されて、第２のバッファメモリ５Ｂからリングバッファメモリ６にエラー訂正処理されたデータが転送され、そのブロックのデータの転送が終了すると、エラーポインタＥＰが１ブロック分進められる。
【００５２】
図１０に示すように、エラー訂正処理後のデータは、出力可能データとなる。出力要求信号があると、リングバッファメモリ６がらデータが読み出され、読み出しポインタＲＰが進められる。このとき、出力可能データがあるかどうかが、読み出しポインタＲＰとエラーポインタＥＰから判断される。すなわち、エラーポインタＥＰと読み出しポインタＲＰとの関係が判断される。エラーポインタＥＰと読み出しポインタＲＰとの関係が、ＥＰ＞ＲＰであれば、出力可能データがあるので、後段にデータが出力され、読み出しポインタＲＰが進められる。ＥＰ＝ＲＰなら、出力可能データがないので、データは出力さない。
【００５３】
図１１に示すように、後段の回路からのデータ出力要求がない場合等では、書き込みポインタＷＰは進んでいくが、読み出しポインタＲＰは止まっているため、書き込みポインタＷＰが読み出しポインタＲＰに追いつく。書き込みポインタＷＰが読み出しポインタＲＰに追いつき、ＥＰ＝ＲＰになったら、書き込み動作が一時停止される。そして、トラックジャンプが必要なときには、トラックジャンプさせるようになっている。（オーバーフロー制御）。その後、読み出しポインタＲＰが進んで、入力可能領域が生じたら、復調データの書き込みが可能になる。
【００５４】
図１２は、この光ディスク再生装置に用いられるエラー訂正回路７の構成例を示すものである。
【００５５】
図１２において、エラー訂正回路７は、エラー訂正用集積回路５１と、エラーバッファ５２と、フラグメモリ５３と、エラーカウンタ５４とから構成される。エラー訂正用集積回路５１は、リードソロモン符号のエラー訂正処理を行う集積回路である。エラー訂正用集積回路５１には、ＲＡＭインターフェース５６を介して、データＥＤＴ〔７：０〕と、フラグメモリ５３からのイレージャ訂正のためのフラグＥＦＬＧが入力される。このエラー訂正用集積回路５１は、符号長及びパリティ数等のパラメータがプログラマブルに設定可能とされている。
【００５６】
エラーバッファ５２は、ＦＩＦＯで構成されている。エラー訂正用集積回路５１でのエラー訂正処理の結果、エラーパターンは、エラーバッファ５２に蓄えられる。エラーバッファ５２の出力は、ＥＸ−ＯＲ回路５５に供給される。このＥＸ−ＯＲ回路５５には、ＲＡＭインターフェース５６を介して、第２のバッファメモリ５Ｂからのデータが供給される。エラーパターンの場合には、エラーを修正するために、このエラーの位置のタイミングで、エラーバッファ５２からのデータと、第２のバッファメモリ５Ｂからのデータとの排他的論理和がとられてエラーが修正され、再び第２のバッファメモリ５Ｂに戻される。
【００５７】
フラグメモリ５３は、エラーポジションを示すエラーフラグのポインタを蓄えるものである。そして、イレージャ訂正を行う際に、このエラーフラグが用いられる。
【００５８】
エラーカウンタ５４は、エラー訂正用集積回路５１でのエラー訂正処理の結果、エラーの数をカウントしている。
【００５９】
図１３及び図１４は、このエラー訂正回路の動作を示すタイミングチャートである。図１３で、ＥＳＴＴは、符号の先頭を示すコントロール信号、ＥＣＤＥは符号の最後を示すコントロール信号、ＥＣＹＥは符号サイクルの最後を示すコントロール信号である。図１３に示すように、訂正結果は次式のようなサイクルで出力される。
【００６０】
スループット＝２×ＮＣＹＣ＋３×ＰＣＹＣ＋１３
なお、ＮＣＹＣは長い方の符号長を示し、ＰＣＹＣは長い方のパリティ数を示すものである。
【００６１】
図１４に示すように、エラー訂正用集積回路５１は、単一のクロックＥＣＣＫで動作している。図１４において、ＯＳＴＴはコントロール信号ＥＳＴＴの遅延出力であり、ある符号系列においてコントロール信号ＥＳＴＴから４７７クロック（ＥＣＣＫクロック）後に出力される。そして、エラーが検出され、そのエラーが訂正可能であれば、ＯＳＴＴ＝１と同時にＥＣＯＤ＝０となり、その後ＥＣ０Ｒ＝１の位置に、エラーパターンＥＣＤ〔７：０〕とエラーポジションＥＣＡ〔７：０〕が出力される。
【００６２】
なお、イレージャ訂正モードにおていは、エラーパターンＥＣＤ〔７：０〕とエラーポジションＥＣＡ〔７：０〕データは必ず出力されるが、その位置のデータが正しい場合には、エラーパターンはＥＣＤ〔７：０〕＝００（Ｈ）となる。
【００６３】
エラー訂正結果、エラーパターンＥＣＤ〔７：０〕及びエラーポジションＥＣＡ〔７：０〕は、エラーバッファ５２に書き込まれ、エラー訂正タイミングで、第２のバッファメモリ５Ｂからエラーのある位置のデータを読み出し、バッファ５２から読み出したエラーパターンとの排他的論理知をとった結果、再度第２のバッファメモリ５Ｂに書き戻される。
【００６４】
ここで、イレージャ訂正時にエラーパターンＥＣＤ〔７：０〕＝００（Ｈ）となるデータは、実際には正しいので、訂正動作しても無意味なため、エラーバッファ５２への書き込みを行わない。
【００６５】
以上のように、この実施の形態における光ディスク再生装置では、復調された再生データが第１のバッファメモリ５Ａに１フレーム分蓄積されたら、リングバッファメモリ６とエラー訂正回路７に送りＰＩ系列のエラー訂正処理を行い、エラー訂正済みのデータをリングバッファメモリ６に書き込み、ＰＩエラー訂正が終わると、リングバッファメモリ６からＰＯデータを読み出して第２のバッファメモリ５Ｂに書き込むとともに、第２のバッファメモリ５Ｂからエラー訂正回路７にＥＣＣ転送（ＰＯデータ転送）して、エラー訂正回路７によりＰＯエラー訂正を行い、エラー訂正済みのデータをリングバッファメモリ６に書き込む。また、ＰＩエラー訂正が終わると、リングバッファメモリ６からエラー訂正回路７にＥＣＣ転送（ＰＩ２データ転送）を実行すると同時に、第２のバッファメモリ５Ｂにデータを書き込み、エラー訂正回路７によりＰＩ２エラー訂正を行い、デスクランブル及びエラー検出回路８を介してエラー訂正済みのデータをリングバッファメモリ６に書き込む。そして、ホストコンピュータ１４から出力要求に応じたデータをリングバッファメモリ６からＡＴＡＰＩインターフェース１５を介してホストコンピュータ１４に必要とされる転送レートで転送（ホスト転送）する。この光ディスク再生装置では、リングバッファメモリ６から第２のバッファメモリ５Ｂへのデータの書き込みと、エラー訂正回路７でのＰＩ系列のエラー訂正処理が同時に起こるので、データ処理速度が短縮され、例えば、ディスクを２倍速で読み出し、ＡＴＡＰＩインターフェースで１６．６Ｍビット／ｓでデータを転送することが可能となる。このことについて、以下に検証する。
【００６６】
ディスクを１倍速で再生した場合の復調データのレートは、２６．１６ＭＢ／ｓである。ＡＴＡＰＩインターフェースで要求される転送レートは、１６．６ＭＢ／ｓである。
【００６７】
リングバッファメモリ６は、ワードアクセス（１６ビット）とし、ｎワードページアクセスのサイクル数を３＋２×ｎサイクルとする。また、第２のバッファメモリ６Ｂは、バイトアクセス（８ビット）とし、ｎバイトページアクセスのサイクル数を３＋２×ｎサイクルとする。さらに、マスタークロックの周波数は、４０ＭＨｚとする。
【００６８】
また、図４で示したように、１シンクフレームのビット数は、１４５６ビットであり、これに３２ビットのシンクパターンが付加されている。したがって、１シンクフレームの総ビット数は、１４５６＋３２＝１４８８ビットである。
【００６９】
ディスクを１倍速で再生した場合の復調データのレートは２６．１６Ｍｂｉｔ／ｓである。したがって、シンクフレーム周波数は、
【００７０】
マスタークロックは４０ＭＨｚであり、このマスタークロックの１クロック分を１サイクルとする。シンクフレーム周波数は、１７．５８０６５ＫＨｚであり、２シンクフレームがＰＩ系列（１８２バイト）の１フレームに相当するので、ＰＩ系列の１フレームをサイクル数に換算すると、２×４０ＭＨｚ／１７．５８０６５ＫＨｚ＝４５５０サイクルとなる。したがって、１ＥＣＣブロックすなわち２０８フレームでは、４５５０サイクル×２０８＝９４６４００サイクルとなる。
【００７１】
ここでは、図１５に示すように、リングバッファメモリ６を１６バイト／１９サイクル毎にぺージアクセスして、ホスト転送のアクセスとそれ以外のアクセスが交互に行われるものとする（ＥＣＣ以外のアクセス要求がなければ、ＥＣＣアクセスを繰り返せるが、その場合はえＣＣの１６サイクル終了を待つことになる）。このときのホスト転送レートは、１６．８４ＭＢ／ｓなので、１６．６ＭＢ／ｓを満足する。
【００７２】
そして、復調データの書き込み及びＰＩデータの読み出し、訂正に要するサイクル数は、ＰＩ系列の１８２バイトが１６バイト／１９サイクル毎にぺージアクセスされると、１８２／１６＝１１．３であるから、１ＥＣＣブロック２０８フレームでは、
１２×１９×２０８＝４７４２４サイクル （１）
となる。また、５バイト訂正であるから、
（５＋５）×５×２０８＝１０４００サイクル （２）
を必要とする。
【００７３】
さらに、ＰＯデータの読み出し、訂正に要するサイクル数は、ＰＯ系列のフレームの２０８バイトが１６バイト／１９サイクル毎にぺージアクセスされると、２０８／１６＝２６であるから、
２６×１９×１７２／２＋１５０６４（＃） ＝５７５４８サイクル （３）
となる。また、１６バイト訂正であるから、
（１６＋１６）×５×１７２＝２７５２０サイクル （４）
を必要とする。なお、１５０６４（＃） は、第２のバッファメモリ５ＢからのＥＣＣ転送（ＰＯデータ転送）サイクルにおけるホスト以外の転送分を考慮したものである。
【００７４】
また、ＰＩ２データの読み出しに要するサイクル数は、ＰＯパリティデータの１６列を除いて計算し、ＰＩ系列の１８２バイトが１６バイト／１９サイクル毎にぺージアクセスされると、１８２／１６＝１１．３であるから、１ＥＣＣブロック２０８フレームでは、
１２×１９×（２０８−１６）＝４３７７６サイクル （５）
となる。
【００７５】
ＥＤＣ終了データの書き込みは、メインデータ１９２フレームのみを計算し、１６バイト／１９サイクル毎にぺージアクセスされるので、１７２バイト／１６＝１０．７５であるから、１ＥＣＣブロック２０８フレームでは、
１１×１９×１９２＝４０１２８サイクル （６）
必要となる。
【００７６】
これら（１）〜（６）の合計は、２２６７９６サイクルとなる。
【００７７】
さらにＤＲＡＭにはリフレッシュ動作が必要で、約１６μ秒に１度ＣＡＳビッフォアＲＡＳリフレッシュサイクルを入れるとすると、１ＥＣＣブロック期間では、２３６６０／１６＝１４７８．７５回となり、１回のリフレッシュサイクルを５サイクルとすると、
１４７９×５＝７３９５サイクル
となる。
【００７８】
したがって、全てのホスト転送を確保するときのデコード処理速度の限界は、（９４６４００＋７３９５）×（１９／３８）／（２２６７９６＋７３９５）＝２．０２となり、２倍速が可能となる。
【００７９】
なお、上述の例では、エラー訂正符号として、ＰＩ系列とＰＯ系列とからなる積符号のものを用いているが、他の構成のエラー訂正符号を用いるようにしても良い。また、この例では、ＰＩ系列の復号をし、ＰＯ系列の復号をした後、更に、ＰＩ系列の復号を行っているか、ＰＩ系列の復号と、Ｐ０系列の復号とがエラー訂正処理を完了するようにしても良い。
【００８０】
【発明の効果】
この発明によれば、復調された再生データを第１のバッファメモリに書き込み、この第１のバッファメモリに１フレーム分のデータが蓄積されると、１フレーム分のＰＩデータをエラー訂正回路に送るとともにリングバッファメモリに書き込み、エラー訂正回路によりＰＩ系列のエラー訂正処理を行い、エラー訂正処理済みのデータをリングバッファメモリに書き込み、ＰＩエラー訂正が終わるとリングバッファメモリからＰＯデータをエラー訂正回路に送るとともに第２のバッファメモリに書き込み、エラー訂正回路によりＰＯ系列のエラー訂正処理を行い、エラー訂正処理済みのデータをリングバッファメモリに書き込む。さらに、ＰＯエラー訂正が終わるとリングバッファメモリからエラー訂正回路にＰＩ２データを送るとともに第２のバッファメモリにデータを書き込み、この第２のバッファメモリに蓄えられたデータによりエラー訂正回路でＰＩ２エラー訂正処理を行い、ＰＩ２エラー訂正処理を完了したら、第２のバッファメモリからリングバッファメモリにデータを転送し、必要とされる転送レートでリングバッファメモリからデータを出力する。これにより、リングバッファメモリから第２のバッファメモリへのデータの書き込みと、エラー訂正回路でのＰＩ系列のエラー訂正処理が同時に起こるので、データ処理速度が短縮され、例えば、ディスクを２倍速で読み出し、ＡＴＡＰＩインターフェースで１６．６Ｍビット／ｓでデータを転送することが可能となる。
【図面の簡単な説明】
【図１】この発明が適用された光ディスク再生装置の構成を示すブロック図である。
【図２】ＤＶＤのデータフォーマットを示す略線図である。
【図３】ＤＶＤのデータフォーマットを示す略線図である。
【図４】ＤＶＤのデータフォーマットを示す略線図である。
【図５】上記光ディスク再生装置におけるＥＣＣブロックタイミングを基にしたデータ処理動作のタイミングチャートである。
【図６】上記光ディスク再生装置におけるＥＣＣフレームタイミングを基にしたＰＩ／ＰＯエラー訂正処理動作のタイミングチャートである。
【図７】上記光ディスク再生装置におけるＥＣＣフレームタイミングを基にしたＰＩ／ＰＩ２エラー訂正処理動作のタイミングチャートである。
【図８】上記光ディスク再生装置におけるリングバッファの説明に用いる略線図である。
【図９】上記リングバッファの説明に用いる略線図である。
【図１０】上記リングバッファの説明に用いる略線図である。
【図１１】上記リングバッファの説明に用いる略線図である。
【図１２】上記光ディスク再生装置におけるエラー訂正回路の構成例を示すブロック図である。
【図１３】上記エラー訂正回路の説明に用いるタイミングチャートである。
【図１４】上記エラー訂正回路の説明に用いるタイミングチャートである。
【図１５】上記光ディスク再生装置の動作説明に用いるタイミングチャートである。
【図１６】リングバッファメモリの基本構成の説明に用いる略線図である。
【図１７】従来のディスク再生装置の一例の説明に用いるブロック図である。
【図１８】従来のディスク再生装置の一例の説明に用いるブロック図である。
【図１９】従来のディスク再生装置の一例の説明に用いるブロック図である。
【図２０】従来のディスク再生装置の一例の説明に用いるタイミングチャートである。
【図２１】従来のディスク再生装置の他の例の説明に用いるブロック図である。
【図２２】従来のディスク再生装置の他の例の説明に用いるブロック図である。
【図２３】従来のディスク再生装置の他の例の説明に用いるブロック図である。
【図２４】従来のディスク再生装置の他の例の説明に用いるブロック図である。
【図２５】従来のディスク再生装置の他の例の説明に用いるタイミングチャートである。
【図２６】従来のディスク再生装置の更に他の例の説明に用いるブロック図である。
【図２７】従来のディスク再生装置の更に他の例の説明に用いるブロック図である。
【図２８】従来のディスク再生装置の更に他の例の説明に用いるブロック図である。
【図２９】従来のディスク再生装置の更に他の例の説明に用いるブロック図である。
【図３０】従来のディスク再生装置の更に他の例の説明に用いるタイミングチャートである。
【符号の説明】
１ 光ディスク、５Ａ 第１のバッファメモリ、５Ｂ 第２のバッファメモリ、６ リングバッファメモリ、７ エラー訂正回路
Claims (3)
- 記録媒体からデジタルデータを再生する再生手段と、
上記再生手段により再生されたデータにエラー訂正処理を施すエラー訂正手段と、
上記エラー訂正手段によりエラー訂正された再生データを可変レートで出力する可変レート制御用のリングバッファメモリと、
上記再生手段から供給される再生データを少なくとも１フレーム分蓄積して上記エラー訂正手段とリングバッファメモリに送る第１のバッファメモリと、
上記エラー訂正手段によりエラー訂正された再生データを少なくとも１フレーム分蓄積して上記リングバッファメモリに送る第２のバッファメモリと、
上記再生手段及びリングバッファメモリの動作を制御する制御手段とを備え、
上記第１のバッファメモリに１フレーム分のデータが蓄積されたら、第１のバッファメモリから１フレーム分のデータをエラー訂正手段に送るとともにリングバッファメモリに書き込み、リングバッファメモリに書き込まれたデータに対してエラー訂正手段により第１の系列のエラー訂正を行い、エラー訂正済みのデータをリングバッファメモリに書き込み、上記第１の系列のエラー訂正が終わると、リングバッファメモリから第２の系列のデータを読み出して第２のバッファメモリに書き込むとともに、第２のバッファメモリから第２の系列のデータをエラー訂正手段に送り、リングバッファメモリに書き込まれたデータに対してエラー訂正手段により第２の系列のエラー訂正を行い、エラー訂正済みのデータをリングバッファメモリに書き込み、上記第２の系列のエラー訂正が終わると、リングバッファメモリからエラー訂正手段に第１の系列のデータをエラー訂正手段に送るとともに第２のバッファメモリに書き込み、第２のバッファメモリに書き込まれたデータに対してエラー訂正手段によりエラー訂正を行い、エラー訂正済みのデータをリングバッファメモリに書き込み、出力要求に応じた転送速度でリングバッファメモリからエラー訂正済みのデータを出力することを特徴とするデータ再生装置。 - 上記第１及び第２のバッファメモリは、エラー訂正ブロックの２乃至３フレーム分の記憶容量をそれぞれ有することを特徴とすることを特徴とする請求項１記載のデータ再生装置。
- 復調された再生データを第１のバッファメモリに書き込む第１の工程と、
第１のバッファメモリに１フレーム分のデータが蓄積されたら、第１のバッファメモリから１フレーム分のデータをエラー訂正手段に送るとともにリングバッファメモリに書き込み、リングバッファメモリに書き込まれたデータに対してエラー訂正手段により第１の系列のエラー訂正を行い、エラー訂正済みのデータをリングバッファメモリに書き込む第２の工程と、
上記第１の系列のエラー訂正が終わると、リングバッファメモリから第２の系列のデータを読み出して第２のバッファメモリに書き込むとともに、第２のバッファメモリから第２の系列のデータをエラー訂正手段に送り、リングバッファメモリに書き込まれたデータに対してエラー訂正手段により第２の系列のエラー訂正を行い、エラー訂正済みのデータをリングバッファメモリに書き込む第３の工程と、
上記第２の系列のエラー訂正が終わると、リングバッファメモリからエラー訂正手段に第１の系列のデータをエラー訂正手段に送るとともに第２のバッファメモリに書き込む第４の工程と、
第２のバッファメモリに書き込まれたデータに対してエラー訂正手段によりエラー訂正を行い、エラー訂正済みのデータをリングバッファメモリに書き込む第５の工程と、
出力要求に応じた転送速度でリングバッファメモリからエラー訂正済みのデータを出力する第６の工程とを有することを特徴とするデータ再生方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34424096A JP3564910B2 (ja) | 1996-12-24 | 1996-12-24 | データ再生装置及びデータ再生方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34424096A JP3564910B2 (ja) | 1996-12-24 | 1996-12-24 | データ再生装置及びデータ再生方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10188471A JPH10188471A (ja) | 1998-07-21 |
| JP3564910B2 true JP3564910B2 (ja) | 2004-09-15 |
Family
ID=18367719
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34424096A Expired - Fee Related JP3564910B2 (ja) | 1996-12-24 | 1996-12-24 | データ再生装置及びデータ再生方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3564910B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001210013A (ja) | 1999-11-15 | 2001-08-03 | Hitachi Ltd | データ再生装置 |
| KR100685360B1 (ko) | 2000-01-31 | 2007-02-22 | 산요덴키가부시키가이샤 | 회로 규모를 억제하며 고속의 오류 정정을 행하는 것이 가능한 오류 정정 장치 및 복호 장치 |
| JP4551635B2 (ja) | 2003-07-31 | 2010-09-29 | ソニー株式会社 | パイプライン処理システムおよび情報処理装置 |
| JP4082300B2 (ja) | 2003-08-29 | 2008-04-30 | ソニー株式会社 | パイプライン処理システムおよび情報処理装置 |
| JP2008204544A (ja) * | 2007-02-20 | 2008-09-04 | Fujitsu Ltd | 誤り訂正装置及びデータ読み出し装置 |
-
1996
- 1996-12-24 JP JP34424096A patent/JP3564910B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10188471A (ja) | 1998-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2569478B2 (ja) | デ−タ記録装置 | |
| US5901159A (en) | Apparatus and method for decoding a coded digital signal | |
| CN1205612C (zh) | 数字视盘重现装置中的存贮器控制装置及其方法 | |
| KR100223634B1 (ko) | 고속 데이타 처리 및 전송을 위한 에러정정용 메모리를 구비하는 시스템 디코더 및 에러정정용 메모리 제어방법 | |
| JP3562544B2 (ja) | 復号化装置および復号化方法 | |
| US6282367B1 (en) | System decoder for high-speed data transmission and method for controlling track buffering | |
| JP3564910B2 (ja) | データ再生装置及びデータ再生方法 | |
| KR19990060321A (ko) | 디지털 비디오 디스크-램 시스템에서 디펙트 섹터 데이터의처리방법 | |
| JPH09265730A (ja) | データ再生装置、再生方法 | |
| JP4140344B2 (ja) | 復号化装置及びコンピュータプログラム | |
| KR20030089430A (ko) | 데이터 재생 제어 장치 | |
| US20010038584A1 (en) | Optical disc reproducing apparatus and semiconductor integrated circuit used therefor | |
| JP3759992B2 (ja) | 記録情報再生装置 | |
| JPH1186465A (ja) | 信号処理装置 | |
| KR0176586B1 (ko) | 씨디롬 디코더의 외부 메모리 제어 방법 | |
| JP3672139B2 (ja) | データ復号装置及びその方法並びにデータ再生装置 | |
| JPH07272415A (ja) | 記録媒体およびその再生装置 | |
| JPH04255187A (ja) | 情報記録装置 | |
| US6687871B2 (en) | Digital signal processing apparatus for reproducing optical disc data and optical disc player having the same | |
| KR100315768B1 (ko) | 고속의 데이타재생을 위한 메모리액세스방법 및 이를 채용한dvd시스템 | |
| KR100216026B1 (ko) | 디지탈 비디오 디스크 시스템의 디코딩 장치 | |
| JP2000057712A (ja) | データ再生装置およびこれを具備した電子機器 | |
| KR100194044B1 (ko) | 메모리 억세스를 위한 인터페이스 장치 및 방법 | |
| KR100200096B1 (ko) | 메모리의 전송데이타 인터페이스 장치 및 방법 | |
| JP2000090595A (ja) | デ・スクランブル装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040518 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080618 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090618 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |