JP2008204544A - 誤り訂正装置及びデータ読み出し装置 - Google Patents

Abstract

【課題】内蔵メモリ容量の増大を抑制しつつも、外部メモリへのアクセス量を低減することのできる誤り訂正装置を提供する。
【解決手段】内蔵メモリ部１２からＥＣＣブロックを読み出してデスクランブル処理を行うデスクランブル回路１３と、デスクランブル処理済データからＥＤＣシンドロームを生成して、該ＥＤＣシンドロームを外部バッファメモリ６に出力するＥＤＣシンドローム生成回路１４とを備えた。内蔵メモリ部１２からＥＣＣブロックをＰＩ方向に読み出してＰＩシンドロームを生成して、該ＰＩシンドロームを外部バッファメモリに出力するＰＩシンドローム生成回路１５と、内蔵メモリ部１２からＥＣＣブロックをＰＯ方向に読み出してＰＯシンドロームを生成して、該ＰＯシンドロームを外部バッファメモリ６に出力するＰＯシンドローム生成回路１６とを備えた。
【選択図】図６

Description

本発明は、誤り訂正装置及びデータ読み出し装置に関するものである。
近年、光ディスク等の記録媒体における記憶容量の大容量化に伴い、そのデータ読み取り時間の高速化も要求されている。しかし、光ディスクの製造時の欠陥や光ディスクの表面に付着した汚れ等によって、その光ディスクから高速に正しくデータを読み取ることが困難である。そこで、このような光ディスクの記録データは、リード・ソロモン積符号を用いたエラー訂正符号がデータと併せて記録されており、そのエラー訂正符号に基づいてエラー訂正処理を行うことにより正しいデータを復元するようにしている。このエラー訂正処理の処理時間が長いため、データ読み取り時間の高速化を実現するためには、上記エラー訂正処理の高速化が要求される。

従来、記憶媒体（ＣＤ、ＤＶＤ、ＨＤ−ＤＶＤ等）に記録されたデータには、そのデータの読み出し時等に発生する誤りを検出するための誤り検出符号（EDC:Error Detecting Code）が予め付加されている。また、データには、読み出し時に発生する誤りを訂正するための誤り訂正符号（ECC:Error Correcting Code）が予め付加されている。

詳しくは、例えばＤＶＤ−ＲＯＭに記憶されるデータのフォーマットを説明すると、図１４に示すように、一つのセクタ７０は、行方向（図１４において横方向）に１２段のデータとして構成され、１段が１７２バイトのデータとして構成される。詳しくは、初段は１２バイトのＩＤ及び予約領域と１６０バイトのメインデータ（Ｍａｉｎ Ｄａｔａ）が記憶され、終段は１６８バイトのメインデータと４バイトの誤り検出符号ＥＤＣが記憶され、２段から１１段の中間段は１７２バイトのメインデータが記憶される。

ＤＶＤに記録される際には、各セクタ７０内のメインデータに対してスクランブルがかけられ、図１５に示すように、１６個のセクタ７０に対し、列方向（図１５において縦方向）にＰＯ誤り訂正符号（ＰＯ−ＥＣＣ部）７２が付加され、行方向にＰＩ誤り訂正符号（ＰＩ−ＥＣＣ部）７３が付加されてＥＣＣブロック７１が形成される。ここで、ＰＯ−ＥＣＣ部７２は、各セクタ７０を跨るＰＯ方向（列方向）のデータに対する誤り訂正符号であり、ＰＩ−ＥＣＣ部７３は、ＰＯ−ＥＣＣ部７２を含むＰＩ方向（行方向）のデータに対する誤り訂正符号である。

そして、ＰＩ−ＥＣＣ部７３は、ＥＣＣブロック７１内のＰＩ方向の１行毎、すなわちＰＩインターリーブ毎の誤り訂正を行うためのシンドロームを生成するために付加されている。また、ＰＯ−ＥＣＣ部７２は、ＥＣＣブロック７１内のＰＯ方向の１列毎、すなわちＰＯインターリーブ毎の誤り訂正を行うためのシンドロームを生成するために付加されている。

ＥＣＣブロック７１は、実際には図１６に示す符号化フォーマットでＤＶＤ−ＲＯＭ上に格納される。すなわち、ＰＯ−ＥＣＣ部７２は１インターリーブ毎に分割され、各セクタ７０間に１インターリーブずつが挿入される。なお、この１つのセクタ７０、すなわち１２インターリーブと、ＰＯ−ＥＣＣ部７２の１インターリーブとから１記録セクタ（１クラスタ）が構成される。

このようなフォーマットにより、データ再生時の誤り訂正処理において、高い誤り検出・訂正能力が確保される。
そして、図１７に示すように、記録媒体に対してデータの入出力を行うコントローラ８０では、まず、復調回路８１が記録媒体としてのＤＶＤ−ＲＯＭからデータを読み出し、該データを復調したデータ、すなわちＥＣＣブロック７１をバッファメモリ９０に格納する。次に、誤り訂正回路８２がバッファメモリ９０に格納されたＥＣＣブロック７１を読み出して、該ＥＣＣブロック７１に対して誤り訂正処理を行う。

詳述すると、誤り訂正回路８２は、まずＰＩ方向の誤り訂正処理を行う。すなわち、誤り訂正回路８２は、ＥＣＣブロック７１の各ＰＩインターリーブのデータを１バイト毎に読み出して順次演算してＰＩシンドロームを生成し、該ＰＩシンドロームに基づいてそのＰＩインターリーブに発生する誤りを訂正する。次に、誤り訂正回路８２は、ＰＯ方向の誤り訂正処理を行う。すなわち、誤り訂正回路８２は、ＥＣＣブロック７１の各ＰＯインターリーブのデータを１バイト毎に読み出して順次演算してＰＯシンドロームを生成し、そのＰＯシンドロームに基づいてそのＰＯインターリーブに発生する誤りを訂正する。

そして、誤り訂正回路８２は、誤り訂正処理済データをバッファメモリ９０に格納する。次に、デスクランブル回路／ＥＤＣチェック回路８３は、バッファメモリ９０から上記誤り訂正処理済データを読み出し、誤り訂正処理済データに対してデスクランブル処理を行うとともに、ＥＤＣチェックを行って、デスクランブル処理済データをバッファメモリ９０に格納する。続いて、インターフェース回路８４は、バッファメモリ９０からデスクランブル処理済データを読み出して、該データをホストコンピュータ９１等の外部機器に出力する。

ところで、近年では、ホストコンピュータ９１の処理速度の高速化に伴い、記憶装置に対するデータの読み出し／書き込み速度の高速化が要求されている。例えば、光ディスク等の記憶装置では、記憶媒体である光ディスクを基準の速度の２倍以上の速度で回転制御し、読み出し速度の高速化が図られる。

しかしながら、バッファメモリ９０に対するアクセスにより、読み出し速度の高速化が難しい場合がある。すなわち、バッファメモリ９０に対して以下の（１）〜（６）のアクセスが行われるため、アクセス速度を高速化することが難しく、誤り訂正処理を高速化することができない。
（１）復調回路８１からのエラー訂正前のＥＣＣブロックの入力
（２）誤り訂正回路８２による訂正前のＥＣＣブロックの読み出し
（３）誤り訂正回路８２からの誤り訂正処理済データの入力
（４）デスクランブル回路８３による誤り訂正処理済データの読み出し
（５）デスクランブル回路８３からのデスクランブル処理済データの入力
（６）インターフェース回路８４によるデスクランブル処理済データの読み出し
そこで、外部バッファメモリへのアクセス量を減らすために、一旦内蔵バッファメモリに１つのＥＣＣブロックを格納し、その内蔵バッファメモリに対して誤り訂正回路及びデスクランブル回路がアクセスするようにしたコントローラが提案されている（例えば、特許文献１参照）。これにより、誤り訂正回路及びデスクランブル回路によるバッファメモリへのアクセス量がなくなるため、バッファメモリに対する全体のアクセス量を減らすことができる。
特開平９−２６５７３０号公報

ところが、上記誤り訂正回路による誤り訂正処理を行うためには、ＥＣＣブロック単位でのデータが必要となる。そのため、上記特許文献１のコントローラでは、内蔵バッファメモリが１つのＥＣＣブロック分のデータを格納することのできる大容量のメモリとなり、コントローラの回路規模が増大してしまう。さらに、ＰＩ方向の誤り訂正処理とＰＯ方向の誤り訂正処理とを交互に繰返す複数回の誤り訂正処理を行う場合には、誤り訂正処理時間が長くなるため、内蔵バッファメモリのメモリ容量を複数のＥＣＣブロックを格納することのできる大容量にする必要がある。従って、このような場合には、コントローラの回路規模が益々増大することとなる。

本発明は上記問題点を解決するためになされたものであって、その目的は、内蔵メモリ容量の増大による回路規模の増大を抑制しつつも、外部メモリへのアクセス量を低減することのできる誤り訂正装置を提供することにある。

上記目的を達成するため、請求項１に記載の発明によれば、光ディスクからデータを読み出して、該データを復調して復調済データを生成する復調回路と、前記復調済データのＰＩシンドロームを生成して、該ＰＩシンドロームを外部メモリに出力するＰＩシンドローム生成回路と、前記復調済データのＰＯシンドロームを生成して、該ＰＯシンドロームを前記外部メモリに出力するＰＯシンドローム生成回路と、前記外部メモリから前記ＰＩシンドローム及び前記ＰＯシンドロームを読み出し、該シンドロームに基づいて前記外部メモリに格納される前記復調済データに対して誤り訂正処理を行う誤り訂正回路とを備えた。

従来のコントローラでは、光ディスクから読み出したデータに対して誤り訂正を行うために、１つのＥＣＣブロックのデータ量に相当するデータに対して、約５回のアクセスが必要となる。これに対して、上記構成では、１つのＥＣＣブロックのデータ量に相当するデータに対して１回のアクセスをするとともに、１つのＥＣＣブロックに比べて非常にデータ量の小さい各種シンドロームに対してアクセスをすることによって、光ディスクから読み出したディスクデータに対して誤り訂正を行うことができる。従って、外部メモリに対するアクセス量を大幅に減らすことができる。さらに、復調済データ、ＰＩシンドローム及びＰＯシンドロームを外部メモリに格納するようにしたため、当該誤り訂正装置内に内蔵メモリを設けることなく、すなわち回路規模の増大を抑制しつつ、外部メモリに対するアクセス量を大幅に減らすことができる。

請求項２，８に記載の発明は、前記復調回路から出力される前記復調済データのスクランブルを解除したデスクランブル処理済データを生成し、該デスクランブル処理済データを前記外部メモリ（メモリ）に出力するデスクランブル回路と、前記デスクランブル回路から前記デスクランブル処理済データが入力されて、該デスクランブル処理済データからＥＤＣシンドロームを生成して、該ＥＤＣシンドロームを前記外部メモリに出力するＥＤＣシンドローム生成回路とを備え、前記誤り訂正回路は、前記外部メモリから前記ＰＩシンドローム及び前記ＰＯシンドローム及び前記ＥＤＣシンドロームを読み出し、該シンドロームに基づいて前記外部メモリに格納されている前記デスクランブル処理済データに対して誤り訂正処理を行う。

上記構成では、１つのＥＣＣブロックのデータ量に相当するデータに対して１回のアクセスをするとともに、１つのＥＣＣブロックに比べて非常にデータ量の小さい各種シンドロームに対してアクセスをすることによって、光ディスクから読み出したディスクデータに対して誤り訂正を行うことができる。従って、外部メモリ（メモリ）に対するアクセス量を大幅に減らすことができる。さらに、デスクランブル処理済データ、ＰＩシンドローム及びＰＯシンドロームを外部メモリに格納するようにしたため、当該誤り訂正装置内に内蔵メモリを設けることなく、すなわち回路規模の増大を抑制しつつ、外部メモリに対するアクセス量を大幅に減らすことができる。

請求項３に記載の発明は、前記外部メモリから前記誤り訂正処理されたデータを読み出して、該誤り訂正処理されたデータのスクランブルを解除したデスクランブル処理済データを生成し、該デスクランブル処理済データをインターフェース回路に出力するデスクランブル回路を備えた。

上記構成では、１つのＥＣＣブロックのデータ量に相当するデータに対して１回のアクセスをするとともに、１つのＥＣＣブロックに比べて非常にデータ量の小さい各種シンドロームに対してアクセスをすることによって、光ディスクから読み出したディスクデータに対して誤り訂正を行うことができる。従って、外部メモリに対するアクセス量を大幅に減らすことができる。

請求項４，９に記載の発明は、前記ＰＯシンドローム生成回路と前記外部メモリ（メモリ）との間に設けられ、該ＰＯシンドローム生成回路の前記ＰＯシンドロームの途中結果を格納する小容量のＰＯシンドロームメモリ部を備えた。

上記構成では、例えば復調回路からＰＩ方向にデータが入力される場合には、１バイト毎にＰＯシンドロームの中間結果をＰＯシンドロームメモリ部に格納することができる。さらに、各列毎にＰＯシンドロームの中間値を読み出しながらＰＯシンドロームの生成を行うこともできるため、各列で共通のＰＯシンドローム生成回路を使用することができるようになり、全列分のＰＯシンドローム生成回路を設ける必要がなくなる。これにより、回路規模を小さくすることができる。なお、ここで小容量とは、１つのＥＣＣブロックのデータ量よりも少ないデータ量しか格納できない容量である。このような容量とすることで、回路規模の増大を抑制することができる。

請求項５，１０に記載の発明は、前記復調回路から前記復調済データが入力される小容量の内蔵メモリ部を備え、前記ＰＩシンドローム生成回路と、前記ＰＯシンドローム生成回路とが前記内蔵メモリ部に独立してアクセスし、前記ＰＩシンドローム生成回路は、前記内蔵メモリ部から前記復調済データをＰＩ方向に読み出し、前記ＰＯシンドローム生成回路は、前記内蔵メモリ部から前記復調済データをＰＯ方向に読み出す。

上記構成によれば、ＰＩシンドローム生成回路において、ＰＩ方向に読み出されたデータに基づいてＰＩシンドロームが生成されるとともに、ＰＯシンドローム生成回路において、ＰＯ方向に読み出されたデータに基づいてＰＯシンドロームが生成される。なお、ここで小容量とは、ＰＯシンドロームメモリ部と内蔵メモリ部とに格納できるデータ量の合計が１つのＥＣＣブロックのデータ量よりも少ないデータ量となる容量である。

請求項６に記載の発明は、前記内蔵メモリ部には、所定数の記録セクタ分のデータが格納され、前記ＰＯシンドローム生成回路は、上記所定数の記録セクタ毎に、前記ＰＯシンドロームの途中結果を前記ＰＯシンドロームメモリ部に格納するようにした。

上記構成によれば、ＰＯシンドローム生成回路は、所定数の記録セクタ毎、すなわち複数バイト毎にＰＯシンドロームの途中結果の格納・読み出しを行えばよくなるため、１バイト毎にＰＯシンドロームの途中結果の格納・読み出しを行う場合に比べて、ＰＯシンドロームメモリ部に対するアクセス量を減らすことができる。

請求項７に記載の発明は、前記内蔵メモリ部は、少なくとも２つのメモリから構成され、前記内蔵メモリ部の少なくとも１つのメモリを前記復調回路からの復調済データを格納するデータ保存用として使用するとともに、前記内蔵メモリ部の少なくとも１つのメモリを前記デスクランブル回路と前記ＰＩシンドローム生成回路と前記ＰＯシンドローム生成回路とからアクセスされるアクセス用として使用する。

上記構成によれば、復調回路からの復調済データの格納と、内蔵メモリからのデータの読み出しとを同時に行うことができる。従って、内蔵メモリからのデータの読み出しによって、復調回路からの復調済データの格納が制限されないため、光ディスクからのデータの読み出しを連続的に行うことができる。

以上説明したように、本発明によれば、内蔵メモリ容量の増大による回路規模の増大を抑制しつつも、外部メモリへのアクセス量を低減可能な訂正装置を提供することができる。

（第１実施形態）
以下、本発明を具体化した第１実施形態を図１〜図１２に従って説明する。
図１に示すように、データ読み出し装置としての光ディスク制御装置１は、ＡＴＡＰＩ（AT attachment packet interface）等の所定のインターフェースを介してコンピュータ２に接続されている。また、光ディスク制御装置１は、インターフェースを介して光ディスク駆動装置３に接続されている。

光ディスク駆動装置３は、記録媒体としての大容量光ディスク（ＨＤ−ＤＶＤ：High Definition Digital Video Disk）４を所定の速度で回転駆動するとともに、ＨＤ−ＤＶＤ４に記憶されたディスクデータを図示しない光ピックアップにより読み出す。そして、光ディスク駆動装置３は、ディスクデータを光ディスク制御装置１に出力する。

光ディスク制御装置１の入出力駆動回路５には、光ディスク駆動装置３から上記ディスクデータが入力され、そのディスクデータを誤り訂正装置としての光ディスクコントローラ（コントローラ）１０に出力する。

コントローラ１０は、光ディスク駆動装置３への命令送信及びステータス受領と、光ディスクであるＨＤ−ＤＶＤ４からの読み出しフォーマット解読及び誤り訂正と、光ディスク駆動装置３と外部バッファメモリ６との間のデータ転送と、インターフェース回路２０と外部バッファメモリ６との間のデータ転送等の各処理を行う。すなわち、コントローラ１０は、入出力駆動回路５から入力されるディスクデータに対してデスクランブル処理を行うとともに、ＥＤＣシンドローム、ＰＩシンドローム及びＰＯシンドロームといった各種シンドロームを生成して、これらのデスクランブル処理済データ及び各種シンドロームを外部バッファメモリ６に格納する。また、コントローラ１０は、外部バッファメモリ６に格納した各種シンドロームに基づいて、外部バッファメモリ６に格納されたデスクランブル処理済データに対して誤り訂正処理を行う。そして、コントローラ１０は、マイクロプロセッサ８の命令に基づいて、外部バッファメモリ６に格納した誤り訂正後のデータを、インターフェース回路２０を介して上記コンピュータ２に転送する。

ここで、ＨＤ−ＤＶＤ４に記録されたデータのフォーマットについて説明する。
まず、一つのセクタ４０について説明する。図２に示すように、一つのセクタ４０は、スクランブルされた６行×２列のメインデータを含み、１セクタの先頭には４バイトの識別データＩＤ、２バイトのＩＤ誤り検出信号ＩＥＣ及び６バイトの予約領域ＲＳＶが付加され、１セクタの最後には４バイトの誤り検出符号ＥＤＣが付加されている。

各セクタ４０は、１２個のデータブロックＤＢ１〜ＤＢ１２から構成される。１２個のデータブロックＤＢ１〜ＤＢ１２は、所定の行数及び列数（本実施形態では、６行×２列）で２次元配列されている。詳しくは、奇数番目のデータブロックＤＢ１，ＤＢ３，ＤＢ５，ＤＢ７，ＤＢ９，ＤＢ１１は、左フレーム（第１列、すなわち図２において左側の列）４０Ｌの上から順に配列される。偶数番目のデータブロックＤＢ２，ＤＢ４，ＤＢ６，ＤＢ８，ＤＢ１０，ＤＢ１２は、右フレーム（第２列、すなわち図２において右側の列）４０Ｒの上から順に配列される。そして、第１データブロックＤＢ１には、１２バイトの識別データＩＤ、ＩＤ誤り検出信号ＩＥＣ及び予約領域ＲＳＶと１６０バイトのメインデータが記憶される。第２データブロックＤＢ２〜第１１データブロックＤＢ１１には、１７２バイトのメインデータが記憶される。第１２データブロックには、１６８バイトのメインデータと４バイトの誤り検出符号ＥＤＣが記憶される。

ところで、ＨＤ−ＤＶＤ４及びＤＶＤ等の光ディスクにおいては、記憶容量が膨大な上、ディスクの製造時の欠陥等や、ディスクの表面に付着した汚れ等によって、読み出したデータの誤り発生率が非常に高い。そこで、図３に示すように、３２個のセクタ４０に対して、列方向（図３において縦方向）に左側ＰＯ−ＥＣＣ部５１及び右側ＰＯ−ＥＣＣ部５２が付加され、行方向（図３において横方向）に左側ＰＩ−ＥＣＣ部５３及び右側ＰＩ−ＥＣＣ部５４が付加されて、上記ＨＤ−ＤＶＤ４に記録されるＥＣＣブロック５０が形成される。ここで、左側ＰＯ−ＥＣＣ部５１は、各セクタ４０の左フレーム４０Ｌを跨るＰＯ方向（列方向）のデータに対する誤り訂正符号であり、右側ＰＯ−ＥＣＣ部５２は、各セクタ４０の右フレーム４０Ｒを跨るＰＯ方向のデータに対する誤り訂正符号である。また、左側ＰＩ−ＥＣＣ部５３は、各セクタ４０の左フレーム４０Ｌ及び左側ＰＯ−ＥＣＣ部５１におけるＰＩ方向（行方向）のデータに対する誤り訂正符号であり、右側ＰＩ−ＥＣＣ部５４は、各セクタ４０の右フレーム４０Ｒ及び右側ＰＯ−ＥＣＣ部５２におけるＰＩ方向のデータに対する誤り訂正符号である。

上記ＥＣＣブロック５０についてさらに詳述する。本実施形態では、説明の便宜上、図４に示すように、ＥＣＣブロック５０の各セクタ４０（左フレーム４０Ｌ及び右フレーム４０Ｒ）部分を、ブロックＢ（セクタ番号−データブロック番号）として表すものとする。すなわち、ブロックＢ（１−１）は、第１セクタＳＥ１の第１データブロックＤＢ１のデータであることを示す。そして、奇数セクタ（例えば、第１セクタＳＥ１，第３セクタＳＥ３等）と偶数セクタ（例えば、第２セクタＳＥ２，第４セクタＳＥ４等）とは、データブロックＤＢが左右反対に配列されている。すなわち、奇数セクタでは、奇数データブロック（例えば、第１データブロックＤＢ１、第３データブロックＤＢ３等）が左フレーム４０Ｌに配列され、偶数データブロック（例えば、第２データブロックＤＢ２、第４データブロックＤＢ４等）が右フレーム４０Ｒに配列されている。一方、偶数セクタでは、奇数データブロックが右フレーム４０Ｒに配列され、偶数データブロックが左フレーム４０Ｌに配列されている。

各左フレーム４０Ｌ部分及び各右フレーム４０Ｒ部分には、各列毎のデータに基づいて演算された左側及び右側ＰＯ−ＥＣＣ部５１，５２がそれぞれ付加されている。両ＰＯ−ＥＣＣ部５１，５２は、所定の誤り訂正符号（例えば、リード・ソロモン積符号）よりなり、各列のデータ数に対応した所定のバイト数（本実施形態では１６バイト）の誤り訂正符号が演算されて付加されている。左側ＰＯ−ＥＣＣ部５１を構成する各ブロックを、ブロックＰＯ（段数番号Ｌｉ）として表すものとする。すなわち、ブロックＰＯ（Ｌ１）は、左側ＰＯ−ＥＣＣ部５１の第１段目のＰＯ−ＥＣＣであることを示す。また、右側ＰＯ−ＥＣＣ部５２を構成する各ブロックを、ブロックＰＯ（段数番号Ｒｉ）として表すものとする。すなわち、ブロックＰＯ（Ｒ１）は、右側ＰＯ−ＥＣＣ部５２の第１段目のＰＯ−ＥＣＣであることを示す。

さらに、左フレーム４０Ｌの各ブロック及び左側ＰＯ−ＥＣＣ部５１には、各行毎のデータに基づいて演算された左側ＰＩ−ＥＣＣ部５３が付加されている。また、右フレーム４０Ｒの各ブロック及び右側ＰＯ−ＥＣＣ部５２には、各行毎のデータに基づいて演算された右側ＰＩ−ＥＣＣ部５４が付加されている。両ＰＩ−ＥＣＣ部５３，５４は、所定の誤り訂正符号（例えば、リード・ソロモン積符号）よりなり、各行のデータ数に対応した所定のバイト数（本実施形態では１０バイト）の誤り訂正符号が演算され付加されている。左側ＰＩ−ＥＣＣ部５３を構成する各ブロックを、ブロックＰＩ（対応するブロック番号）として表すものとする。すなわち、ブロックＰＩ（１−１）は、第１セクタＳＥ１の第１データブロックＤＢ１に対応するＰＩ−ＥＣＣであることを示し、ブロックＰＩ（Ｌ１）は、左側ＰＯ−ＥＣＣ部５１の１段目のＰＯ−ＥＣＣに対応するＰＩ−ＥＣＣであることを示す。換言すると、ブロックＰＩ（１−１）のＰＩ−ＥＣＣは、第１セクタＳＥ１の第１データブロックＤＢ１のデータに基づいて演算されて付加され、ブロックＰＩ（Ｌ１）のＰＩ−ＥＣＣは、左側ＰＯ−ＥＣＣ部５１の１段目のＰＯ−ＥＣＣに基づいて演算されて付加されたものである。

一方、右側ＰＩ−ＥＣＣ部５４を構成する各ブロックＰＩを、ブロックＰＩ（対応するブロック番号）として表すものとする。すなわち、ブロックＰＩ（１−２）は、第１セクタＳＥ１の第２データブロックＤＢ２に対応するＰＩ−ＥＣＣであることを示し、ブロックＰＩ（Ｒ１）は、右側ＰＯ−ＥＣＣ部５２の１段目のＰＯ−ＥＣＣに対応するＰＯ−ＥＣＣであることを示す。換言すると、ブロックＰＩ（１−２）のＰＩ−ＥＣＣは、第１セクタＳＥ１の第２データブロックＤＢ２のデータに基づいて演算されて付加され、ブロックＰＩ（Ｒ１）のＰＩ−ＥＣＣは、右側ＰＯ−ＥＣＣ部５２の２段目のＰＯ−ＥＣＣに基づいて演算されて付加されたものである。

なお、左側ＰＯ−ＥＣＣ部５１及び右側ＰＯ−ＥＣＣ部５２は、ＥＣＣブロック５０内のＰＯ方向の１列毎の誤り訂正を行うためのシンドロームを生成するために付加されている。また、左側ＰＩ−ＥＣＣ部５３は、各セクタ４０の左フレーム４０Ｌ内及び左側ＰＯ−ＥＣＣ部５１内のＰＩ方向の１行毎の誤り訂正を行うためのシンドロームを生成するために付加されている。右側ＰＩ−ＥＣＣ部５４は、各セクタ４０の右フレーム４０Ｒ内及び右側ＰＯ−ＥＣＣ部５２内のＰＩ方向の１行毎の誤り訂正を行うためのシンドロームを生成するために付加されている。

そして、ＥＣＣブロック５０は、実際には図５に示す符号化フォーマットでＨＤ−ＤＶＤ４上に格納される。すなわち、ＥＣＣブロック５０は、各セクタ４０部分と各ＰＯ−ＥＣＣ部５１，５２とがそれぞれ所定数に分割されるとともに、データ順序が入れ替えられる（インターリーブされる）。詳しくは、図５に示すように、セクタ４０部分は、１つのセクタに対応する６段毎に分割され、各ＰＯ−ＥＣＣ部５１，５２は、１段毎に分割される。次に、奇数セクタに対応する部分に、左側ＰＯ−ＥＣＣ部５１の１段ずつが挿入されるとともに、偶数セクタに対応する部分に、右側ＰＯ−ＥＣＣ部５２の１段ずつが挿入される。そして、図５の一点鎖線で示すように、分割された１つのセクタ部分（６段分のデータ）と挿入された左側ＰＯ−ＥＣＣ部５１あるいは右側ＰＯ−ＥＣＣ部５２の１段分のデータにより１つの記録セクタ（１クラスタ）が構成される。すなわち、一つのＥＣＣブロック５０は、３２個のクラスタＣ１〜Ｃ３２から構成される。なお、各セクタ部分及び各ＰＯ−ＥＣＣ部５１，５２の各段には、ＰＩブロックがそれぞれ付加されている。また、奇数クラスタ（例えば、第１クラスタＣ１）と偶数クラスタ（例えば、第２クラスタＣ２）とを合わせると、１３段×２列の二次元配列されたブロックとなる。従って、１つのＥＣＣブロック内のブロック配列は、２クラスタ毎に繰返し配列となっている。

このようなフォーマットにより、データ再生時の誤り訂正処理において、高い誤り検出・訂正能力が確保される。
次に、図１に示した光ディスクコントローラ１０の内部構成について図６に従って説明する。

光ディスクコントローラ１０の復調回路１１には、ＨＤ−ＤＶＤ４から読み出されたディスクデータが入出力駆動回路５を通じて順次入力される。復調回路１１は、入力されるディスクデータをデジタルデータに変換するとともに、そのデジタルデータに同期したクロック信号ＣＬＫを生成する。復調回路１１は、さらにデジタルデータを復調して、該復調済データ、すなわち図５に示したＥＣＣブロック５０のデータをＰＩ方向に出力するとともに、クロック信号ＣＬＫを出力する。

復調回路１１からＥＣＣブロック５０のデータが入力される内蔵メモリ部１２は、２つのバッファメモリＭ１，Ｍ２とから構成されている。各バッファメモリＭ１，Ｍ２の各々は、所定数（本実施形態では２つ）のクラスタ分のデータを格納可能なメモリ容量となっている。ここで、２クラスタ分のデータを格納可能なメモリ容量としたのは、前述したように、１つのＥＣＣブロック内のブロック配列が２クラスタ毎に繰返し配列となっているためである。このように繰り返し配列毎に格納することによって、後述するＰＯシンドロームの生成が行いやすくなる。

内蔵メモリ部１２は、同一時間において、バッファメモリＭ１及びバッファメモリＭ２のいずれか一方を、復調回路１１からのデータを保存するデータ保存用として使用し、他方を、後述するデスクランブル回路１３等にアクセスされるアクセス用として使用する。すなわち、バッファメモリＭ１がデータ保存用として使用される場合にはバッファメモリＭ２がアクセス用として使用され、バッファメモリＭ２がデータ保存用として使用される場合にはバッファメモリＭ１がアクセス用として使用される。

図７に、上記内蔵メモリ部１２の回路構成例を示した。図７に示すように、復調回路１１から入力されるデータは、第１セレクタＳＥＬ１に入力される。この第１セレクタＳＥＬ１には、選択回路ＳＣからの選択信号が入力される。選択回路ＳＣは、復調回路１１から入力されるクロック信号ＣＬＫをカウントして、所定のタイミングで選択信号の信号レベルを切り替える。本実施形態では、選択回路ＳＣは、２クラスタ分のクロックをカウントする度に、上記選択信号の信号レベルを切り替える。なお、この選択信号は、インバータを介して第２セレクタＳＥＬ２にも入力される。

第１セレクタＳＥＬ１は、選択回路ＳＣからの選択信号の信号レベルに基づいて、復調回路１１からのデータをバッファメモリＭ１あるいはバッファメモリＭ２に出力する。また、第２セレクタＳＥＬ２は、インバータを介して入力される選択回路ＳＣからの選択信号の信号レベルに基づいて、バッファメモリＭ１及びバッファメモリＭ２のいずれか一方をアクセス可能とする。

デスクランブル回路１３は、内蔵メモリ部１２からＥＣＣブロック５０のデータをＰＩ方向に読み出し、そのＥＣＣブロック５０内のメインデータに対してデスクランブル処理を行って該メインデータにかけられた所定のスクランブルを解除する。デスクランブル回路１３は、デスクランブル処理済データを外部バッファメモリ６及びＥＤＣシンドローム生成回路１４に出力する。

ＥＤＣシンドローム生成回路１４は、デスクランブル回路１３から入力されるデスクランブル処理済データに対してＥＤＣ計算を行ってＥＤＣシンドロームを生成し、該ＥＤＣシンドロームを外部バッファメモリ６に格納する。本実施形態では、ＥＤＣシンドローム生成回路１４に入力されるデータが誤り訂正前のデータであることから、ＥＤＣシンドローム生成回路１４は、誤り検出符号ＥＤＣの誤り成分のみを抽出したシンドロームを生成する。

ＰＩシンドローム生成回路１５は、内蔵メモリ部１２から上記ＥＣＣブロック５０のデータをＰＩ方向に読み出し、各行毎の誤り成分であるＰＩシンドロームを生成し、該ＰＩシンドロームを外部バッファメモリ６に格納する。

ＰＯシンドローム生成回路１６は、内蔵メモリ部１２から上記ＥＣＣブロック５０をＰＯ方向に読み出し、所定のバイト数（本実施形態では２クラスタ分、すなわち１３バイト）毎に各列のＰＯシンドロームの中間値を生成し、該ＰＯシンドロームの中間値をＰＯシンドロームメモリ部１７に格納する。また、ＰＯシンドローム生成回路１６は、上記ＰＯシンドロームの中間値を読み出して、該ＰＯシンドロームの中間値及びＥＣＣブロック５０のＰＯ方向におけるデータに基づいてＰＯシンドロームの中間値を更新して、該ＰＯシンドロームをＰＯシンドロームメモリ部１７に格納する。

図６に示すように、ＰＯシンドロームメモリ部１７は、２つのＰＯシンドロームバッファメモリＭ３，Ｍ４とから構成されている。各バッファメモリＭ３，Ｍ４の各々は、１つのＥＣＣブロック内の全列のＰＯシンドロームを格納可能なメモリ容量、すなわち５８２４（３６４×１６）バイトを格納可能なメモリ容量となっている。ＰＯシンドロームメモリ部１７は、１つのＥＣＣブロック全体のデータ読み出し終了後に格納されているＰＯシンドロームの中間値が最終的なＰＯシンドロームとなるため、各列毎のその最終的なＰＯシンドロームを外部バッファメモリ６に格納する。ＰＯシンドロームメモリ部１７は、同一時間において、バッファメモリＭ３及びバッファメモリＭ４のいずれか一方を、ＰＯシンドローム生成回路１６からのＰＯシンドロームの中間値を保存するシンドローム保存用として使用し、他方を、最終的なＰＯシンドロームを外部バッファメモリ６に出力するシンドローム出力用として使用する。すなわち、バッファメモリＭ３がシンドローム保存用として使用される場合にはバッファメモリＭ４がシンドローム出力用として使用され、バッファメモリＭ３がシンドローム保存用として使用される場合にはバッファメモリＭ４がシンドローム出力用として使用される。なお、ＰＯシンドロームメモリ部１７は、内蔵メモリ部１２と略同様の構成を有する。

誤り訂正回路１８は、外部バッファメモリ６からＰＩシンドローム、ＰＯシンドローム及びＥＤＣシンドロームを読み出し、ＰＩシンドロームをＰＩ用メモリＲＡＭ１に、ＰＯシンドロームをＰＯ用メモリＲＡＭ２に、ＥＤＣシンドロームをＥＤＣ用メモリＲＡＭ３にそれぞれ格納する。訂正回路１８ａは、各種シンドロームに基づいて、外部バッファメモリ６に格納されたデスクランブル処理済のメインデータに対して誤り訂正処理を行う。

インターフェース回路２０は、マイクロプロセッサ８の命令に基づいて、外部バッファメモリ６に格納された誤り訂正後のデータを読み出して上記コンピュータ２に出力する。
外部バッファメモリ６は、図８に示すように、複数（本実施形態では１０個）の格納ブロックから構成される。１つの格納ブロックには、１つのＥＣＣブロック５０内のデスクランブル処理済のメインデータ、ＩＤ情報、ＥＤＣシンドローム、ＰＩシンドローム及びＰＯシンドロームが格納される。従って、外部バッファメモリ６は、最大１０個のＥＣＣブロック５０分のメインデータ及び各種シンドローム等を格納することができる。

次に、このように構成された光ディスクコントローラ１０の動作について説明する。
復調回路１１は、ＨＤ−ＤＶＤ４からディスクデータをＰＩ方向に読み込んで復調し、その復調済データ（ＥＣＣブロック５０）を、内蔵メモリ部１２の第１及び第２バッファメモリＭ１，Ｍ２のうちデータ保存用として選択されているバッファメモリに格納する。なお、１つのバッファメモリに、ＥＣＣブロック５０の２クラスタ分のデータが格納される。

デスクランブル回路１３及びＰＩシンドローム生成回路１５は、アクセス用として選択されている第１バッファメモリＭ１あるいは第２バッファメモリＭ２から、ＥＣＣブロック５０をＰＩ方向に読み出す。デスクランブル回路１３は、読み出したＥＣＣブロック５０に対してデスクランブル処理を施し、デスクランブル処理済データを、外部バッファメモリ６に格納するとともに、ＥＤＣシンドローム生成回路１４に出力する。ＥＤＣシンドローム生成回路１４は、入力されるデスクランブル処理済データに基づいて、１クラスタ毎に４バイトのＥＤＣシンドロームを生成し、該１クラスタ毎のＥＤＣシンドロームを外部バッファメモリ６に順次格納する。

ＰＩシンドローム生成回路１５は、内蔵メモリ部１２から読み出したＥＣＣブロック５０内の１つのデータブロック（ブロックＢ（１−１）等）及び１つのＰＩブロック（ブロックＰＩ（１−１）等）毎に１０バイトのＰＩシンドロームを生成し、該ＰＩシンドロームを外部バッファメモリ６に順次格納する。詳しくは、ＰＩシンドローム生成回路１５は、図５に示すように、まずブロックＢ（１−１）内のデータをＰＩ方向に読み出し、続いてブロックＰＩ（１−１）内のデータをＰＩ方向に読み出す。ＰＩシンドローム生成回路１５は、これらブロックＢ（１−１）及びブロックＰＩ（１−１）のデータから１つのＰＩシンドロームを生成する。次に、ＰＩシンドローム生成回路１５は、ブロックＢ（１−２）内のデータをＰＩ方向に読み出し、ブロックＰＩ（１−２）内のデータをＰＩ方向に読み出す。ＰＩシンドローム生成回路１５は、これらブロックＢ（１−２）及びブロックＰＩ（１−２）のデータから１つのＰＩシンドロームを生成する。従って、ＥＣＣブロック５０内の各行毎のデータから２つのＰＩシンドロームが生成される。さらに、ＰＩシンドローム生成回路１５は、次にブロックＢ（１−３）内のデータをＰＩ方向に読み出し、ブロックＰＩ（１−３）内のデータをＰＩ方向に読み出す。この後のデータについても、ＰＩシンドローム生成回路１５によって、同様の順序で読み出されるとともに、ＰＩシンドロームが生成される。そして、ＰＩシンドローム生成回路１５は、上記ＰＩシンドロームが生成される度に、そのＰＩシンドロームを外部バッファメモリ６に格納する。

ＰＯシンドローム生成回路１６は、ＰＩシンドロームの生成と同時に、アクセス用として選択されている第１バッファメモリＭ１あるいは第２バッファメモリＭ２から、ＥＣＣブロック５０をＰＯ方向に読み出す。このとき、上記バッファメモリには、ＥＣＣブロック５０内の任意の２クラスタ分のデータのみしか格納されていないため、ＰＯシンドローム生成回路１６は、列方向に２クラスタ分、すなわち１３バイト分のデータ毎にＰＯシンドロームを生成する。

ここで、ＰＯシンドローム生成回路１６による読み出し順序を図９に従って説明する。図９に、図５に示したブロックＢ（１−１）からＰＯ方向に配列されたＢ（３２−１２）までの各ブロックのデータ配列を示した。各ブロックは、１７２バイトのデータＤから構成されている。具体的には、ブロックＢ（１−１）は、データＤ（１，１）〜データＤ（１，１７２）により構成されている。また、各列は、２０８バイトのデータＤから構成されている。具体的には、１列目は、データＤ（１，１）〜データＤ（１９２，１）及びデータＰＯ（Ｌ１，１）〜データＰＯ（Ｌ１，１６）により構成されている。

ＰＯシンドローム生成回路１６は、図９の実線の矢印で示すように、データＤ（１，１）〜データＤ（６，１）、データＰＯ（Ｌ１，１）、データＤ（７，１）〜データＤ（１２，１）の順に１３バイトのデータを読み出す。ＰＯシンドローム生成回路１６は、これら１３バイトのデータから１つのＰＯシンドロームを生成し、そのＰＯシンドロームをＰＯシンドロームの中間値として上記ＰＯシンドロームメモリ部１７のシンドローム保存用に選択されているバッファメモリに格納する。次に、ＰＯシンドローム生成回路１６は、データＤ（１，２）〜データＤ（６，２）、データＰＯ（Ｌ１，２）、データＤ（７，２）〜データＤ（１２，２）の順に１３バイトのデータを読み出す。そして、ＰＯシンドローム生成回路１６は、これら１３バイトのデータから１つのＰＯシンドロームの中間値を生成する。このように、ＰＯシンドローム生成回路１６は、各列毎に、上記内蔵メモリ部１２に格納された２クラスタ分のデータを読み出すとともに、ＰＯシンドロームの中間値を生成する。ＥＣＣブロック５０内の最終列（本実施形態では３６４列目）の読み出しが終了すると、ＰＯシンドローム生成回路１６は、次の２クラスタの１列目のデータ、すなわちデータＤ（１３，１）から順にデータを読み出す。このとき、ＰＯシンドローム生成回路１６は、さきほど生成した同一列のＰＯシンドロームの中間値を上記ＰＯシンドロームメモリ部１７のシンドローム保存用として選択されているバッファメモリから読み出して、読み出した１３バイトのデータ及びＰＯシンドロームの中間値からＰＯシンドロームを生成する。そして、ＰＯシンドローム生成回路１６は、生成したＰＯシンドロームを新たなＰＯシンドロームの中間値として上記シンドローム保存用として選択されているバッファメモリに格納する。

ＰＯシンドロームメモリ部１７では、１つのＥＣＣブロックの全てのデータの読み出しが終了すると、バッファメモリＭ３及びバッファメモリＭ４におけるシンドローム保存用とシンドローム出力用の選択が切り替えられる。これにより、シンドローム保存用からシンドローム出力用に切り替わったバッファメモリには、１つのＥＣＣブロックの各列毎の最終的なＰＯシンドロームが格納されることとなる。シンドローム出力用に切り替えられたバッファメモリは、この各列毎の最終的なＰＯシンドロームを外部バッファメモリ６に格納する。

外部バッファメモリ６に、１つのＥＣＣブロック分のデスクランブル処理済のメインデータと、ＰＩシンドロームと、ＰＯシンドロームと、ＥＤＣシンドロームとが格納されると、誤り訂正回路１８は、外部バッファメモリ６からＰＩシンドローム、ＰＯシンドローム及びＥＤＣシンドロームの各種シンドロームのみを読み出す。誤り訂正回路１８は、ＰＩシンドローム、ＰＯシンドローム及びＥＤＣシンドロームを、ＰＩ用メモリＲＡＭ１、ＰＯ用メモリＲＡＭ２及びＥＤＣ用メモリＲＡＭ３にそれぞれ格納する。

次に、誤り訂正回路１８は、図１０〜図１２のフローに従って、外部バッファメモリ６に格納されたメインデータ及び各メモリＲＡＭ１，ＲＡＭ２，ＲＡＭ３に格納された各シンドロームの誤り訂正を行う。

図１０に示すステップＳ１において、訂正回路１８ａは、ＰＩ方向におけるＰＩ誤り訂正処理を行う。このとき、訂正回路１８ａは、ＰＩ誤り訂正処理に対してＥＤＣチェックを行う。訂正回路１８ａは、ＥＤＣチェックの結果に基づいて、誤りが残っている場合には、ステップＳ２に移る。そして、訂正回路１８ａは、誤りがなくなると、誤り訂正処理を終了する。ステップＳ２において、訂正回路１８ａは、ＰＯ方向におけるＰＯ誤り訂正処理を行う。このとき、訂正回路１８ａは、ＰＯ誤り訂正処理に対するＥＤＣチェックを行う。訂正回路１８ａは、ＥＤＣチェックの結果に基づいて、誤りが残っている場合には、ステップＳ１に移る。そして、訂正回路１８ａは、誤りがなくなるまでステップＳ１及びステップＳ２を繰返し実行する。そして、訂正回路１８ａは、誤りがなくなると、誤り訂正処理を終了する。

図１１に示すステップＳ１１〜ステップＳ１７は、図１０のＰＩ誤り訂正処理（ステップＳ１）のサブステップである。すなわち、ステップＳ１１において、訂正回路１８ａは、ＰＩ用メモリＲＡＭ１から１つのＰＩシンドロームを読み出す。ステップＳ１２において、訂正回路１８ａは、読み出したＰＩシンドロームを基に、誤りの位置多項式と数値多項式とを算出する。この演算には、例えばユークリッド互除アルゴリズムが用いられる。次に、ステップＳ１３において、訂正回路１８ａは、誤り位置多項式及び誤り数値多項式を基に、誤り位置及び誤り数値を算出する。この演算には、例えばチェンのアルゴリズム（チェンサーチ）が用いられる。

続いて、ステップＳ１４において、訂正回路１８ａは、算出した誤り位置及び誤り数値を基に、外部バッファメモリ６に格納されたメインデータ、すなわちステップＳ１２で読み出したＰＩシンドロームに対応するブロックのメインデータの誤りを訂正する。具体的には、訂正回路１８ａは、外部バッファメモリ６から誤り位置に対応するデータを読み出し、そのデータと誤り数値とをＥＸＯＲで加算した結果を外部バッファメモリ６に書き込むことによって、誤りを訂正する。

また、訂正回路１８ａは、ステップＳ１４と略同時に、ステップＳ１５としてＰＯシンドローム及びＥＤＣシンドローム補正を行う。すなわち、訂正回路１８ａは、算出した誤り位置及び誤り数値を基に、ＰＯシンドローム補正値を算出する。そして、訂正回路１８ａは、ＰＯ用メモリＲＡＭ２から対応するＰＯシンドロームを読み出して、そのＰＯシンドロームと上記ＰＯシンドローム補正値とをＥＸＯＲで加算した結果をＰＯ用メモリＲＡＭ２に書き込むことによって、ＰＯシンドローム補正を行う。また、訂正回路１８ａは、算出した誤り位置及び誤り数値を基に、ＥＤＣシンドローム補正値を算出する。そして、訂正回路１８ａは、ＥＤＣ用メモリＲＡＭ３から対応するＥＤＣシンドロームを読み出して、そのＥＤＣシンドロームと上記ＥＤＣシンドローム補正値とをＥＸＯＲで加算した結果をＥＤＣ用メモリＲＡＭ３に書き込むことによって、ＥＤＣシンドローム補正を行う。なお、このとき、訂正回路１８ａは、正常に訂正が終了した場合には、ＰＩシンドロームを「０」にする。

次に、ステップＳ１６として、訂正回路１８ａは、１つのＥＣＣブロックの全てのＰＩシンドロームの読み出しが終了したかを判定する。訂正回路１８ａは、全てのＰＩシンドロームの読み出しが終了するまで、上記ステップＳ１１〜ステップＳ１５までの動作を繰返し実行する。そして、訂正回路１８ａは、全てのＰＩシンドロームの読み出しが終了すると、ステップＳ１７に移る。

ステップＳ１７として、訂正回路１８ａは、ＥＤＣ用メモリＲＡＭ３からＥＤＣシンドロームを読み出し、ＥＤＣチェックを行う。すなわち、訂正回路１８ａは、ＥＤＣシンドロームが全て「０」のときに、誤り訂正が正しく完了したと判断し、１つでも「１」があるときには、誤り訂正が完了していないと判断して、図１０のステップＳ２に移ってＰＯ誤り訂正を行う。

図１２に示すステップＳ２１〜ステップＳ７は、図１０のＰＯ誤り訂正処理（ステップＳ２）のサブステップである。すなわち、ステップＳ２１において、訂正回路１８ａは、ＰＯ用メモリＲＡＭ２から１つのＰＯシンドロームを読み出す。ステップＳ２２において、訂正回路１８ａは、読み出したＰＯシンドロームを基に、誤りの位置多項式と数値多項式とを算出する。この演算には、例えばユークリッド互除アルゴリズムが用いられる。次に、ステップＳ２３において、訂正回路１８ａは、誤り位置多項式及び誤り数値多項式を基に、誤り位置及び誤り数値を算出する。この演算には、例えばチェンのアルゴリズム（チェンサーチ）が用いられる。

続いて、ステップＳ２４において、訂正回路１８ａは、算出した誤り位置及び誤り数値を基に、外部バッファメモリ６に格納されたメインデータ、すなわちステップＳ２２で読み出したＰＯシンドロームに対応する列のメインデータの誤りを訂正する。具体的には、訂正回路１８ａは、外部バッファメモリ６から誤り位置に対応するデータを読み出し、そのデータと誤り数値とをＥＸＯＲで加算した結果を外部バッファメモリ６に書き込むことによって、誤りを訂正する。

また、訂正回路１８ａは、ステップＳ２４と略同時に、ステップＳ２５としてＰＩシンドローム及びＥＤＣシンドローム補正を行う。すなわち、訂正回路１８ａは、算出した誤り位置及び誤り数値を基に、ＰＩシンドローム補正値を算出する。そして、訂正回路１８ａは、ＰＩ用メモリＲＡＭ１から対応するＰＯシンドロームを読み出して、そのＰＩシンドロームと上記ＰＩシンドローム補正値とをＥＸＯＲで加算した結果をＰＩ用メモリＲＡＭ１に書き込むことによって、ＰＩシンドローム補正を行う。また、訂正回路１８ａは、ＰＩ誤り訂正処理のときと同様に、ＥＤＣシンドローム補正を行う。なお、このとき、訂正回路１８ａは、正常に訂正が終了した場合には、ＰＯシンドロームを「０」にする。

次に、ステップＳ２６として、訂正回路１８ａは、１つのＥＣＣブロックの全てのＰＯシンドロームの読み出しが終了したかを判定する。訂正回路１８ａは、全てのＰＯシンドロームの読み出しが終了するまで、上記ステップＳ２１〜ステップＳ２５までの動作を繰返し実行する。そして、訂正回路１８ａは、全てのＰＩシンドロームの読み出しが終了すると、ステップＳ２７に移る。

ステップＳ２７として、訂正回路１８ａは、ＥＤＣ用メモリＲＡＭ３からＥＤＣシンドロームを読み出し、ＥＤＣチェックを行う。そして、訂正回路１８ａは、誤り訂正が正しく完了したと判断したときに誤り訂正処理を終了し、誤り訂正が完了していないと判断したときに再度ＰＩ誤り訂正（図１０のステップＳ１）を行う。

上記誤り訂正処理において、誤り訂正が正常に完了すると、コントローラ１０は、マイクロプロセッサ８の命令に基づいて、外部バッファメモリ６に格納した誤り訂正後のデータを、インターフェース回路２０を介して上記コンピュータ２に転送する。

以上説明した本実施形態によれば、以下の効果を奏することができる。
（１）復調回路１１から読み出されたＥＣＣブロック５０に基づいて、デスクランブル処理済のメインデータ、ＰＩシンドローム、ＰＯシンドローム及びＥＤＣシンドロームを予め生成してから、外部バッファメモリ６に格納するようにした。また、誤り訂正回路１８は、外部バッファメモリ６から各シンドロームのみを読み出すようにした。これにより、誤り訂正回路１８が読み出す必要のあるデータ量を減らすことができるとともに、デスクランブル回路１３による外部バッファメモリ６へのアクセス量を減らすことができる。

詳しくは、従来のコントローラ８０では、外部バッファメモリに対して、（ａ）復調回路からのエラー訂正前のＥＣＣブロックの入力、（ｂ）誤り訂正回路による訂正前のＥＣＣブロックの読み出し、（ｃ）誤り訂正回路からの誤り訂正処理済データの入力、（ｄ）デスクランブル／ＥＤＣチェック回路による誤り訂正処理済データの読み出し、（ｅ）デスクランブル／ＥＤＣチェック回路からのデスクランブル処理済データの入力、（ｆ）インターフェース回路によるデスクランブル処理済データの読み出し、という６種類のアクセスがあった。しかも、各々のアクセスが略１つのＥＣＣブロック（７５７１２バイト）分の大量のデータ（合計約４５４２７２バイト）であった。これに対して、本実施形態のコントローラ１０では、外部バッファメモリ６に対して、（Ａ）デスクランブル処理済のデータ（７５７１２バイト）の入力、（Ｂ）ＰＩシンドローム（４１６０（＝４１６×１０）バイト）の入力、（Ｃ）ＰＯシンドローム（５８２４（＝３６４×１６）バイト）の入力、（Ｄ）ＰＩシンドロームの読み出し、（Ｅ）ＰＯシンドロームの読み出し、（Ｆ）誤り訂正後のデータの読み出し、という７種類のアクセスがある。アクセスの種類は多いものの、各々のアクセスにおけるデータ量が少ないため、外部バッファメモリ６への全体のアクセス量が従来のコントローラ８０に比べて大幅に低減される。これにより、外部バッファメモリ６の利用帯域を減らすことができるため、転送速度の高速化に対応させやすくなる。従って、外部バッファメモリ６として、安価で大容量・低速なメモリを使用しても、所望の速度によるデータ転送を実現することができる。なお、ＥＤＣシンドロームのデータ量は、１つのＥＣＣブロックあたり１２８（＝４×３２）バイトと無視できるほどに小さいため、上記説明ではＥＤＣシンドロームについて考慮していない。

（２）大容量の外部バッファメモリ６に、デスクランブル処理済のメインデータ、ＰＩシンドローム、ＰＯシンドローム及びＥＤＣシンドロームを格納するようにした。従って、従来のように、内蔵の大容量のメモリを設ける必要がなくなる。従って、内蔵メモリのメモリ容量の増大によって発生する回路規模の増大を抑制することができる。その結果、回路規模の増大を抑制しつつも、外部バッファメモリ６へのアクセス量を低減することができる。

（３）ＥＤＣシンドローム生成回路１４、ＰＩシンドローム生成回路１５及びＰＯシンドローム生成回路１６により生成された各シンドロームが外部バッファメモリ６に格納され、誤り訂正回路１８は、その格納された各シンドロームを読み出して誤り訂正処理を行うようにした。すなわち、誤り訂正回路１８をシンドローム生成処理から切り離すようにした。また、外部バッファメモリ６には、複数のＥＣＣブロック分のメインデータ及び各シンドロームを格納することができる。これらより、読み出したデータに誤りが多く、誤り訂正処理に時間がかかったとしても、シンドローム生成処理がその誤り訂正処理に影響されることなく実行されるため、連続的にシンドロームを生成して外部バッファメモリ６に格納しておくことができる。従って、ディスクデータの読み出し動作途中に、ＨＤ−ＤＶＤ４の回転動作を止めて読み出し動作を強制的に一旦停止する等の機械的動作に対する誤り訂正処理時間の影響を低減することができる。

例えば、従来のように、誤り訂正回路とシンドローム生成処理とが切り離されていない場合には、誤り訂正処理が終わるまでは次のＥＣＣブロックの各シンドロームを格納・生成することができないため、次のＥＣＣブロックのデータを読み込むことができない。従って、ディスクデータの読み出し途中に、ＨＤ−ＤＶＤ４の回転動作を止める等の処置を行わなければならない。また、誤り訂正回路内に、複数のＥＣＣブロック分のシンドロームを格納できるようなメモリを設けることも考えられるが、この場合には、上記メモリのメモリ容量が大きくなるため、結果的に、従来のコントローラと同様に、メモリ容量の増大によって回路規模が増大するという問題がある。

（４）復調回路１１から出力されるデータを格納する内蔵メモリ部１２を設けた。これにより、デスクランブル回路１３及びＰＩシンドローム生成回路１５が内蔵メモリ部１２からＰＩ方向にデータを読み出すとともに、ＰＯシンドローム生成回路１６が内蔵メモリ部１２からＰＯ方向にデータを読み出すことができる。従って、デスクランブル処理、ＥＤＣシンドローム生成、ＰＩシンドローム生成及びＰＯシンドローム生成を並行して行えるようになるため、誤り訂正処理における全体の時間を短縮することができる。なお、内蔵メモリ部１２のメモリ容量は、４クラスタ分のデータ（９４６４バイト）を格納できる容量であり、従来の内蔵メモリの容量（１つのＥＣＣブロック分とすると、７５７１２バイト）に比べると小容量であるため、回路規模の増大が抑制される。

（５）ＰＯシンドローム生成回路１６のＰＯシンドロームの途中結果（中間値）を格納するＰＯシンドロームメモリ部１７を設けた。これにより、各列のＰＯシンドローム生成に共通の回路を使用することができるため、各列毎のＰＯシンドローム生成回路を設ける必要がなくなるため、回路規模の増大を抑制することができる。

また、内蔵メモリ部１２に格納できる２クラスタ分毎に、ＰＯシンドロームの中間値を生成するようにしたため、１３バイト毎にＰＯシンドロームの読み出し・格納を行えばよい。これにより、ＰＩ方向にＰＯシンドロームメモリ部１７における利用帯域を減らすことができる。従って、内蔵メモリ部１２の容量を小容量として回路規模の増大を抑制しつつも、ＰＯシンドロームメモリ部１７の利用帯域を減らしてＰＯシンドロームを生成することができる。なお、ＰＯシンドロームメモリ部１７のメモリ容量は、各列毎のシンドローム（１１６４８バイト）を格納できる容量であり、従来の内蔵メモリの容量（１つのＥＣＣブロック分とすると、７５７１２バイト）に比べると小容量であるため、回路規模の増大が抑制される。

（６）内蔵メモリ部１２を、２つのバッファメモリＭ１，Ｍ２とから構成し、一方のバッファメモリをデータ保存用として、他方のバッファメモリをアクセス用として使用するようにした。これにより、復調回路１１からのデータの格納と、内蔵メモリ部１２からのデータの読み出しとを同時に行うことができる。従って、ＨＤ−ＤＶＤ４からのディスクデータの読み出しを連続的に行うことができる。

（７）ＰＯシンドロームメモリ部１７を、２つのバッファメモリＭ３，Ｍ４とから構成し、一方のバッファメモリをＰＯシンドローム保存用として、他方のバッファメモリをＰＯシンドローム出力用として使用するようにした。これにより、ＰＯシンドロームの中間値の格納と、最終的なＰＯシンドロームの外部バッファメモリ６への出力とを同時に行うことができる。従って、ＰＯシンドローム生成回路１６からのＰＯシンドロームの中間値の格納を連続的に行うことができる。

（他の実施形態）
なお、上記実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記実施形態では、デスクランブル回路１３にて復調済データ（ＥＣＣブロック５０）をデスクランブル処理したデスクランブル処理済データに対して、誤り訂正処理を行うようにした。これに限らず、例えば図１３に示すように、デスクランブル回路３０にて誤り訂正後のデータをデスクランブル処理するようにしてもよい。詳しくは、復調回路１１からバッファメモリＭ１，Ｍ２を介して復調済データ（ＥＣＣブロック５０）が外部バッファメモリ６に出力される。この外部バッファメモリ６に格納された復調済データに対して訂正回路１８ａにて誤り訂正処理を行う。デスクランブル回路３０は、誤り訂正処理済データを外部バッファメモリ６から読み出し、その誤り訂正処理済データに対してデスクランブル処理を行って、該デスクランブル処理済データをＥＤＣチェック回路３１に出力する。ＥＤＣチェック回路３１は、デスクランブル回路３０からのデスクランブル処理済データに基づいてＥＤＣチェックを行って、誤りが残っていなければデスクランブル処理済データをインターフェース回路２０に出力する。なお、ＥＤＣチェック回路３１におけるＥＤＣチェックにおいて誤りが残っている場合には、誤り訂正処理済データに対して訂正回路１８ａにて再度誤り訂正処理を行う。このような構成においても、上記実施形態と略同様の効果を奏する。

・上記実施形態では、光ディスクとしてＨＤ−ＤＶＤに具体化したが、例えば光ディスクとしてＤＶＤ−ＲＯＭ等に具体化してもよい。なお、この場合は、各メモリ部の容量を、ＤＶＤのフォーマット（図１４〜図１６参照）に応じて変更することが好ましい。

・上記実施形態では、内蔵メモリ部１２及びＰＯシンドロームメモリ部１７の内部構成を図７の構成に具体化したが、同一時間において、一方のバッファメモリをデータ保存用（シンドローム保存用）として使用し、他方のバッファメモリをアクセス用（データ出力用）として使用する構成であれば、特に制限されない。

・上記実施形態では、内蔵メモリ部１２の各バッファメモリＭ１，Ｍ２を、２つのクラスタ分のデータを格納できる容量とするようにしたが、その容量は特に制限されない。例えば、１つのクラスタ分のデータあるいは３つ以上のクラスタ分のデータを格納できる容量にしてもよい。とくに、光ディスクがＤＶＤ−ＲＯＭ等である場合には、１つのクラスタ分のデータを格納できれば十分である。

・上記実施形態では、内蔵メモリ部１２を２つのバッファメモリＭ１，Ｍ２から構成するようにしたが、１つのバッファメモリあるいは３つ以上のバッファメモリから構成するようにしてもよい。また、１つのバッファメモリに対して、同時にデータの格納とデータの読み出しを行えるように構成してもよい。

・上記実施形態における内蔵メモリ部１２を省略してもよい。なお、この場合、ＰＯシンドローム生成回路１６にも、ＰＩ方向にデータが入力されることになるため、１バイト毎にＰＯシンドロームの中間値の格納・読み出しが行われる。

・上記実施形態では、ＰＯシンドロームメモリ部１７の各バッファメモリＭ３，Ｍ４を、全列のＰＯシンドロームの中間値を格納できる容量としたが、その容量は特に制限されない。

・上記実施形態では、ＰＯシンドロームメモリ部１７を２つのバッファメモリＭ３，Ｍ４から構成するようにしたが、１つのバッファメモリあるいは３つ以上のバッファメモリから構成するようにしてもよい。また、１つのバッファメモリに対して、同時にデータの格納とデータの読み出しを行えるように構成してもよい。

・上記実施形態におけるＰＯシンドロームメモリ部１７を省略してもよい。なお、この場合は、ＰＯシンドローム生成回路１６内に全列（上記実施形態では３６４列）分のＰＯシンドローム演算器を設けることが好ましい。

・上記実施形態において、外部バッファメモリ６へのアクセスに優先順位を付けるようにしてもよい。例えば、デスクランブル回路１３、ＥＤＣシンドローム生成回路１４、ＰＩシンドローム生成回路１５、ＰＯシンドローム生成回路１６及び誤り訂正回路１８からのアクセスが入力されて、そのアクセスの優先順位が設定される調停回路を設けるようにしてもよい。

・上記実施形態におけるＰＯシンドローム生成回路１６においてＰＯシンドロームを生成する際のデータの入力順序がＥＣＣブロック５０上の配置順序と異なるため、ＰＯシンドローム生成回路１６は最終的なＰＯシンドロームに対して補正演算を施すようにしてもよい。

以上の様々な実施形態をまとめると、以下のようになる。
（付記１）
光ディスクからデータを読み出して、該データを復調して復調済データを生成する復調回路と、
前記復調済データのＰＩシンドロームを生成して、該ＰＩシンドロームを外部メモリに出力するＰＩシンドローム生成回路と、
前記復調済データのＰＯシンドロームを生成して、該ＰＯシンドロームを前記外部メモリに出力するＰＯシンドローム生成回路と、
前記外部メモリから前記ＰＩシンドローム及び前記ＰＯシンドロームを読み出し、該シンドロームに基づいて前記外部メモリに格納される前記復調済データに対して誤り訂正処理を行う誤り訂正回路と
を備えたことを特徴とする誤り訂正装置。
（付記２）
前記復調回路から出力される前記復調済データのスクランブルを解除したデスクランブル処理済データを生成し、該デスクランブル処理済データを前記外部メモリに出力するデスクランブル回路と、
前記デスクランブル回路から前記デスクランブル処理済データが入力されて、該デスクランブル処理済データからＥＤＣシンドロームを生成して、該ＥＤＣシンドロームを前記外部メモリに出力するＥＤＣシンドローム生成回路とを備え、
前記誤り訂正回路は、前記外部メモリから前記ＰＩシンドローム及び前記ＰＯシンドローム及び前記ＥＤＣシンドロームを読み出し、該シンドロームに基づいて前記外部メモリに格納されている前記デスクランブル処理済データに対して誤り訂正処理を行うことを特徴とする付記１に記載の誤り訂正装置。
（付記３）
前記外部メモリから前記誤り訂正処理されたデータを読み出して、該誤り訂正処理されたデータのスクランブルを解除したデスクランブル処理済データを生成し、該デスクランブル処理済データをインターフェース回路に出力するデスクランブル回路を備えたことを特徴とする付記１に記載の誤り訂正装置。
（付記４）
前記デスクランブル回路にて生成された前記デスクランブル処理済データに基づいてＥＤＣチェックを行うＥＤＣチェック回路を備えたことを特徴とする付記３に記載の誤り訂正装置。
（付記５）
前記ＰＯシンドローム生成回路と前記外部メモリとの間に設けられ、該ＰＯシンドローム生成回路の前記ＰＯシンドロームの途中結果を格納する小容量のＰＯシンドロームメモリ部を備えたことを特徴とする付記１〜４のいずれか１つに記載の誤り訂正装置。
（付記６）
前記復調回路から前記復調済データが入力される小容量の内蔵メモリ部を備え、
前記ＰＩシンドローム生成回路及び前記ＰＯシンドローム生成回路が前記内蔵メモリ部に独立してアクセスし、
前記ＰＩシンドローム生成回路は、前記内蔵メモリ部から前記復調済データをＰＩ方向に読み出し、
前記ＰＯシンドローム生成回路は、前記内蔵メモリ部から前記復調済データをＰＯ方向に読み出すことを特徴とする付記５に記載の誤り訂正装置。
（付記７）
前記内蔵メモリ部には、所定数の記録セクタ分のデータが格納され、
前記ＰＯシンドローム生成回路は、前記所定数の記録セクタ毎に、前記ＰＯシンドロームの途中結果を前記ＰＯシンドロームメモリ部に格納するようにしたことを特徴とする付記６に記載の誤り訂正装置。
（付記８）
前記内蔵メモリ部は、少なくとも２つのメモリから構成され、
前記内蔵メモリ部の少なくとも１つのメモリを前記復調回路からの復調済データを格納するデータ保存用として使用するとともに、前記内蔵メモリ部の少なくとも１つのメモリを前記ＰＩシンドローム生成回路及び前記ＰＯシンドローム生成回路からアクセスされるアクセス用として使用することを特徴とする付記６又は７に記載の誤り訂正装置。
（付記９）
前記光ディスクがＨＤ−ＤＶＤであって、
前記内蔵メモリ部を構成する各々の前記メモリには、２つの記録セクタ分のデータが格納されることを特徴とする付記８に記載の誤り訂正装置。
ＨＤ−ＤＶＤのフォーマットは、図５に示すように、各ブロック配列が２記録セクタ毎に繰り返し配列となっている。付記９の構成によれば、そのように繰り返し配列となる２記録セクタ毎にＰＯシンドロームの途中結果を生成することができる。
（付記１０）
前記ＰＯシンドロームメモリ部は、少なくとも２つのメモリから構成され、
前記ＰＯシンドロームメモリ部の少なくとも１つのメモリを前記ＰＯシンドローム生成回路からのＰＯシンドロームの途中結果を格納するＰＯシンドローム保存用として使用するとともに、前記ＰＯシンドロームメモリ部の少なくとも１つのメモリを前記外部メモリに前記ＰＯシンドロームを出力するＰＯシンドローム出力用として使用することを特徴とする付記５〜９のいずれか１つに記載の誤り訂正装置。
付記１０の構成によれば、ＰＯシンドローム生成回路からのＰＯシンドロームの途中結果の格納と、外部メモリへのＰＯシンドロームの出力とを同時に行うことができる。従って、外部メモリへのＰＯシンドロームの出力によって、ＰＯシンドロームの途中結果の格納が制限されないため、ＰＯシンドロームの途中結果の格納を連続的に行うことができる。
（付記１１）
誤り訂正装置とメモリとを含んで構成され、光ディスクに書き込まれたデータを読み出すデータ読み出し装置であって、
前記誤り訂正装置は、
光ディスクからデータを読み出して、該データを復調して復調済データを生成する復調回路と、
前記復調回路から前記復調済データが入力されて、該データのスクランブルを解除して、該デスクランブル処理済データをメモリに出力するデスクランブル回路と、
前記デスクランブル回路から前記デスクランブル処理済データが入力されて、該デスクランブル処理済データからＥＤＣシンドロームを生成して、該ＥＤＣシンドロームを前記メモリに出力するＥＤＣシンドローム生成回路と、
前記復調回路から前記復調済データが入力されて、該データのＰＩシンドロームを生成して、該ＰＩシンドロームを前記メモリに出力するＰＩシンドローム生成回路と、
前記復調回路から前記復調済データが入力されて、該データのＰＯシンドロームを生成して、該ＰＯシンドロームを前記メモリに出力するＰＯシンドローム生成回路と、
前記メモリから前記各シンドロームを読み出し、該各シンドロームに基づいて前記メモリに格納されている前記デスクランブル処理済データに対して誤り訂正処理を行う誤り訂正回路と
を備えたことを特徴とするデータ読み出し装置。
（付記１２）
前記ＰＯシンドローム生成回路と前記メモリとの間に設けられ、該ＰＯシンドローム生成回路の前記ＰＯシンドロームの途中結果を格納する小容量のＰＯシンドロームメモリ部を備えたことを特徴とする付記１１に記載のデータ読み出し装置。
（付記１３）
前記復調回路から前記復調済データが入力される小容量の内蔵メモリ部を備え、
前記デスクランブル回路と、前記ＰＩシンドローム生成回路と、前記ＰＯシンドローム生成回路とが前記内蔵メモリ部に独立してアクセスし、
前記ＰＩシンドローム生成回路は、前記内蔵メモリ部から前記復調済データをＰＩ方向に読み出し、
前記ＰＯシンドローム生成回路は、前記内蔵メモリ部から前記復調済データをＰＯ方向に読み出すことを特徴とする付記１２に記載のデータ読み出し装置。
（付記１４）
誤り訂正装置とメモリとを含んで構成され、光ディスクに書き込まれたデータを読み出すデータ読み出し装置であって、
前記誤り訂正装置は、
光ディスクからデータを読み出して、該データを復調して復調済データを生成する復調回路と、
前記復調回路から前記復調済データが入力されて、該データのＰＩシンドロームを生成して、該ＰＩシンドロームを前記メモリに出力するＰＩシンドローム生成回路と、
前記復調回路から前記復調済データが入力されて、該データのＰＯシンドロームを生成して、該ＰＯシンドロームを前記メモリに出力するＰＯシンドローム生成回路と、
前記メモリから前記ＰＩシンドローム及び前記ＰＯシンドロームを読み出し、該シンドロームに基づいて前記メモリに格納されている前記復調済データに対して誤り訂正処理を行う誤り訂正回路と
を備えたことを特徴とするデータ読み出し装置。
（付記１５）
前記メモリから前記誤り訂正処理されたデータを読み出して、該誤り訂正処理されたデータのスクランブルを解除したデスクランブル処理済データを生成し、該デスクランブル処理済データをインターフェース回路に出力するデスクランブル回路を備えたことを特徴とする付記１４に記載の誤り訂正装置。

光ディスク制御装置を示すブロック図。 ＨＤ−ＤＶＤのセクタの内容を示す説明図。 ＨＤ−ＤＶＤのＥＣＣブロックを示す説明図。 ＨＤ−ＤＶＤのＥＣＣブロックを示す説明図。 ＨＤ−ＤＶＤのＥＣＣブロックの符号化フォーマットを示す説明図。 光ディスクコントローラを示すブロック図。 内蔵メモリ部を示すブロック図。 外部バッファメモリを示す説明図。 ＰＯ方向の読み出し順序を説明するための説明図。 誤り訂正処理の動作を示すフローチャート。 ＰＩ誤り訂正の動作を示すフローチャート。 ＰＯ誤り訂正の動作を示すフローチャート。 変形例における光ディスクコントローラを示すブロック図。 ＤＶＤ−ＲＯＭのセクタの内容を示す説明図。 ＤＶＤ−ＲＯＭのＥＣＣブロックを示す説明図。 ＤＶＤ−ＲＯＭのＥＣＣブロックの符号化フォーマットを示す説明図。 従来の光ディスクコントローラを示すブロック図。

符号の説明

１ 光ディスク制御装置（データ読み出し装置）
４ ＨＤ−ＤＶＤ（光ディスク）
６ 外部メモリ
１０ 光ディスクコントローラ（誤り訂正装置）
１１ 復調回路
１２ 内蔵メモリ部
１３ デスクランブル回路
１４ ＥＤＣシンドローム生成回路
１５ ＰＩシンドローム生成回路
１６ ＰＯシンドローム生成回路
１７ ＰＯシンドロームメモリ部
１８ 誤り訂正回路
２０ インターフェース回路
Ｍ１〜Ｍ４ バッファメモリ

Claims (10)

1. 光ディスクからデータを読み出して、該データを復調して復調済データを生成する復調回路と、
   前記復調済データのＰＩシンドロームを生成して、該ＰＩシンドロームを外部メモリに出力するＰＩシンドローム生成回路と、
   前記復調済データのＰＯシンドロームを生成して、該ＰＯシンドロームを前記外部メモリに出力するＰＯシンドローム生成回路と、
   前記外部メモリから前記ＰＩシンドローム及び前記ＰＯシンドロームを読み出し、該シンドロームに基づいて前記外部メモリに格納される前記復調済データに対して誤り訂正処理を行う誤り訂正回路と
   を備えたことを特徴とする誤り訂正装置。
2. 前記復調回路から出力される前記復調済データのスクランブルを解除したデスクランブル処理済データを生成し、該デスクランブル処理済データを前記外部メモリに出力するデスクランブル回路と、
   前記デスクランブル回路から前記デスクランブル処理済データが入力されて、該デスクランブル処理済データからＥＤＣシンドロームを生成して、該ＥＤＣシンドロームを前記外部メモリに出力するＥＤＣシンドローム生成回路とを備え、
   前記誤り訂正回路は、前記外部メモリから前記ＰＩシンドローム及び前記ＰＯシンドローム及び前記ＥＤＣシンドロームを読み出し、該シンドロームに基づいて前記外部メモリに格納されている前記デスクランブル処理済データに対して誤り訂正処理を行うことを特徴とする請求項１に記載の誤り訂正装置。
3. 前記外部メモリから前記誤り訂正処理されたデータを読み出して、該誤り訂正処理されたデータのスクランブルを解除したデスクランブル処理済データを生成し、該デスクランブル処理済データをインターフェース回路に出力するデスクランブル回路を備えたことを特徴とする請求項１に記載の誤り訂正装置。
4. 前記ＰＯシンドローム生成回路と前記外部メモリとの間に設けられ、該ＰＯシンドローム生成回路の前記ＰＯシンドロームの途中結果を格納する小容量のＰＯシンドロームメモリ部を備えたことを特徴とする請求項１〜３のいずれか１つに記載の誤り訂正装置。
5. 前記復調回路から前記復調済データが入力される小容量の内蔵メモリ部を備え、
   前記ＰＩシンドローム生成回路及び前記ＰＯシンドローム生成回路が前記内蔵メモリ部に独立してアクセスし、
   前記ＰＩシンドローム生成回路は、前記内蔵メモリ部から前記復調済データをＰＩ方向に読み出し、
   前記ＰＯシンドローム生成回路は、前記内蔵メモリ部から前記復調済データをＰＯ方向に読み出すことを特徴とする請求項４に記載の誤り訂正装置。
6. 前記内蔵メモリ部には、所定数の記録セクタ分のデータが格納され、
   前記ＰＯシンドローム生成回路は、前記所定数の記録セクタ毎に、前記ＰＯシンドロームの途中結果を前記ＰＯシンドロームメモリ部に格納するようにしたことを特徴とする請求項５に記載の誤り訂正装置。
7. 前記内蔵メモリ部は、少なくとも２つのメモリから構成され、
   前記内蔵メモリ部の少なくとも１つのメモリを前記復調回路からの復調済データを格納するデータ保存用として使用するとともに、前記内蔵メモリ部の少なくとも１つのメモリを前記ＰＩシンドローム生成回路及び前記ＰＯシンドローム生成回路からアクセスされるアクセス用として使用することを特徴とする請求項５又は６に記載の誤り訂正装置。
8. 誤り訂正装置とメモリとを含んで構成され、光ディスクに書き込まれたデータを読み出すデータ読み出し装置であって、
   前記誤り訂正装置は、
   光ディスクからデータを読み出して、該データを復調して復調済データを生成する復調回路と、
   前記復調回路から前記復調済データが入力されて、該データのスクランブルを解除して、該デスクランブル処理済データをメモリに出力するデスクランブル回路と、
   前記デスクランブル回路から前記デスクランブル処理済データが入力されて、該デスクランブル処理済データからＥＤＣシンドロームを生成して、該ＥＤＣシンドロームを前記メモリに出力するＥＤＣシンドローム生成回路と、
   前記復調回路から前記復調済データが入力されて、該データのＰＩシンドロームを生成して、該ＰＩシンドロームを前記メモリに出力するＰＩシンドローム生成回路と、
   前記復調回路から前記復調済データが入力されて、該データのＰＯシンドロームを生成して、該ＰＯシンドロームを前記メモリに出力するＰＯシンドローム生成回路と、
   前記メモリから前記各シンドロームを読み出し、該各シンドロームに基づいて前記メモリに格納されている前記デスクランブル処理済データに対して誤り訂正処理を行う誤り訂正回路と
   を備えたことを特徴とするデータ読み出し装置。
9. 前記ＰＯシンドローム生成回路と前記メモリとの間に設けられ、該ＰＯシンドローム生成回路の前記ＰＯシンドロームの途中結果を格納する小容量のＰＯシンドロームメモリ部を備えたことを特徴とする請求項８に記載のデータ読み出し装置。
10. 前記復調回路から前記復調済データが入力される小容量の内蔵メモリ部を備え、
    前記デスクランブル回路と、前記ＰＩシンドローム生成回路と、前記ＰＯシンドローム生成回路とが前記内蔵メモリ部に独立してアクセスし、
    前記ＰＩシンドローム生成回路は、前記内蔵メモリ部から前記復調済データをＰＩ方向に読み出し、
    前記ＰＯシンドローム生成回路は、前記内蔵メモリ部から前記復調済データをＰＯ方向に読み出すことを特徴とする請求項９に記載のデータ読み出し装置。

Images