JPH11282703A

JPH11282703A - 誤り訂正装置及び誤り訂正方法

Info

Publication number: JPH11282703A
Application number: JP10080950A
Authority: JP
Inventors: Ayaka Iwasa; 綾香岩佐
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1998-03-27
Filing date: 1998-03-27
Publication date: 1999-10-15

Abstract

(57)【要約】【課題】バッファメモリに対するアクセスの回数を減
らすことができ、また、データの読み出し処理が減るた
めに、エラー訂正の処理時間を短縮することができる。【解決手段】データブロックを格納するバッファメモ
リ１と、バッファメモリ１のデータブロックから、上記
データブロックの第１配列方向のデータ列を順に読み出
し、このデータ列の全データを用いてこのデータ列のシ
ンドロームを順に生成すると同時に、このデータ列の各
データを用いて、上記データブロックの第２配列方向の
全データ列のシンドローム生成を開始し、上記第１配列
方向から最後のデータ列を読み出したときに、上記第２
配列方向の全データ列のシンドローム生成を終了する処
理装置２とを備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、データの誤り訂
正装置及び誤り訂正方法に係り、詳しくは、マトリック
ス状に配列されたデータの誤り訂正装置及び誤り訂正方
法に関する。

【０００２】

【従来の技術】従来からマトリックス状に配列されたデ
ータでは、これらのデータに発生した誤りを防ぐため
に、マトリックス状のデータ配列の中で、横方向すなわ
ち読み出し方向のデータ列（以下、ＰＩ系列と記す）
と、読み出し方向と交差する方向のデータ列（以下、Ｐ
Ｏ系列と記す）とに誤り訂正符号が付加されている。そ
して、誤り訂正符号が付加されたＰＩ系列及びＰＯ系列
のデータを１つのブロックとし、各ブロックが一度バッ
ファメモリに転送されて、誤り訂正のための処理がこの
ブロックに対して行われる。このような誤り訂正の技術
が特開平３−３１９３８号公報に記載されている。

【０００３】ところで、上記誤り訂正のためには、処理
対象のデータの、上記バッファメモリへの転送、転送さ
れたデータに対する誤り訂正の処理、転送されたデータ
に対するＣＲＣ（Cyclic Redundancy Check）処理や
デイスクランブル処理、及び処理済みのデータの、上記
バッファメモリからホストコンピュータ等への転送の、
４つの処理がある。通常、上記誤り訂正を高速で行うた
めに、図１０に示すパイプライン処理が行われる。すな
わち、第１のブロックの転送が終了すると、第２のブロ
ックを転送する。第２のブロックの転送と平行して、第
１のブロックに対する誤り訂正処理が行われる。

【０００４】第２のブロックの転送が終了すると、第３
のブロックを転送する。第３のブロックの転送と平行し
て、第２のブロックに対する誤り訂正処理及び第１のブ
ロックに対するＣＲＣ処理やデイスクランブル処理が行
われる。第３のブロックの転送が終了すると、第４のブ
ロックを転送する。第３のブロックの転送と平行して、
第３のブロックに対する誤り訂正処理、第２のブロック
に対するＣＲＣやデイスクランブル処理及び処理が終了
した第１のブロックの転送が行われる。こうして、デコ
ード処理をするために必要な、４つの処理が平行して行
われる。この結果、高速なデコード処理が実現される。

【０００５】

【発明が解決しようとする課題】しかしながら、上記従
来の技術には、次のような課題がある。すなわち、上記
４つの処理の中の、２番目の処理では、特に、上記バッ
ファメモリに対するアクセスが頻繁に行われる。この様
子を図１１に示す。上記バッファメモリに転送されたデ
ータに対して、誤り訂正処理をする場合、ＰＩ系列のデ
ータを読み出すときに、上記バッファメモリに対するア
クセス５０１が行われる。この後、ＰＩ系列の誤り訂正
処理をして、誤りが有ると、上記バッファメモリに対し
て誤り訂正をするためのアクセス５０２が行われる。

【０００６】この後、ＰＯ系列のデータを上記バッファ
メモリから読み出すために、アクセス５０４が行われ
る。そして、ＰＯ系列の誤り訂正処理をして、誤りが有
ると、上記バッファメモリに対して誤り訂正をするため
に、アクセス５０５が行われる。こうして、上記バッフ
ァメモリに対するアクセスが、誤り訂正処理の各段階で
発生する。この結果、上記バッファメモリに対するアク
セスの回数が増加し、処理の高速化が妨げられるという
課題が発生する。

【０００７】この発明は、上述の事情に鑑みてなされた
もので、バッファメモリに対するアクセスの回数を減ら
すことができ、また、データの読み出し処理が減るため
に、エラー訂正の処理時間を短縮できる誤り訂正装置及
び誤り訂正方法を提供することを目的としている。

【０００８】

【課題を解決するための手段】上記課題を解決するため
に、請求項１記載の発明は、第１配列方向と第２配列方
向とが交差するように、データがマトリックス状に配列
されたデータブロックのデータの誤り訂正を、前記第１
配列方向及び前記第２配列方向のデータ列のシンドロー
ムを基にして行う誤り訂正装置において、前記データブ
ロックを格納するバッファメモリと、前記バッファメモ
リのデータブロックから、前記第１配列方向のデータ列
を順に読み出し、該データ列の全データを用いて該デー
タ列のシンドロームを生成すると同時に、該データ列の
各データを用いて、前記第２配列方向の全データ列のシ
ンドローム生成を開始し、前記第１配列方向から最後の
データ列を読み出したときに、前記第２配列方向の全デ
ータ列のシンドローム生成を終了する処理手段とを備え
てなることを特徴としている。

【０００９】請求項２記載の発明は、請求項１記載の誤
り訂正装置であって、前記処理手段は、前記バッファメ
モリのデータブロックから読み出したデータ列の各デー
タを用いて、前記第２配列方向の全データ列のシンドロ
ーム生成を開始した後、シンドローム生成の途中で発生
した全データ列の各中間値を保持し、前記バッファメモ
リから次のデータ列を読み出すと、保持している前記各
中間値と該データ列の各データとを用いて、前記第２配
列方向の全データ列の中間値を生成すると共に保持して
いる中間値を更新し、前記第１配列方向の最後のデータ
列を読み出したときに、前記第２配列方向の全データ列
のシンドローム生成を終了することを特徴としている。

【００１０】請求項３記載の発明は、請求項１記載の誤
り訂正装置であって、前記処理手段は、前記バッファメ
モリのデータブロックから、前記第１配列方向のデータ
列を読み出す第１処理と、前記第１処理で読み出したデ
ータ列の全データを第１生成処理で演算して、該データ
列のシンドロームを生成すると同時に、該データ列の各
データを第２生成処理でそれぞれ演算して、前記第２配
列方向の全データ列のシンドロームの中間値を生成して
保持する第２処理と、前記第２処理で得たシンドローム
に基づいて検出した誤りで、前記バッファメモリの該当
データの誤り訂正をすると同時に、保持している前記中
間値を該誤りで修正する第３処理と、前記１処理乃至前
記第３処理を繰り返して行い、前記中間値を生成する際
に、データ列の各データと保持している前記各中間値と
を前記第２生成処理でそれぞれ演算して、次の中間値を
それぞれ生成すると共に保持している前記中間値を更新
し、前記第１配列方向から最後のデータ列を読み出して
前記１処理乃至前記第３処理を終了してたときに、前記
第２配列方向の全データ列のシンドロームの生成を終了
することを特徴としている。

【００１１】請求項４記載の発明は、第１配列方向と第
２配列方向とが交差するように、データがマトリックス
状に配列されると共に、バッファメモリに格納されてい
るデータブロックのデータの誤り訂正を、前記第１配列
方向及び前記第２配列方向のデータ列のシンドロームを
基にして行う誤り訂正方法において、前記バッファメモ
リのデータブロックから、前記第１配列方向のデータ列
を順に読み出す第１処理と、前記第１処理で読み出した
データ列の全データを用いて該データ列のシンドローム
を順に生成すると同時に、該データ列の各データを用い
て、前記第２配列方向の全データ列のシンドローム生成
を開始し、前記第１配列方向から最後のデータ列を読み
出したときに、前記第２配列方向の全データ列のシンド
ローム生成を終了する第２処理とを含むことを特徴とし
ている。

【００１２】請求項５記載の発明は、請求項４記載の誤
り訂正方法であって、前記第２処理は、前記バッファメ
モリのデータブロックから読み出したデータ列の各デー
タを用いて、前記第２配列方向の全データ列のシンドロ
ーム生成を開始した後、シンドローム生成の途中で発生
した全データ列の各中間値を保持し、前記バッファメモ
リから次のデータ列を読み出すと、保持している前記各
中間値と該次のデータ列の各データとを用いて、前記第
２配列方向の全データ列の中間値を生成すると共に保持
している中間値を更新し、前記第１配列方向の最後のデ
ータ列を読み出したときに、前記第２配列方向の全デー
タ列のシンドローム生成を終了することを特徴としてい
る。

【００１３】請求項６記載の発明は、請求項５記載の誤
り訂正方法であって、前記第２処理は、前記バッファメ
モリのデータブロックから、前記第１配列方向のデータ
列を読み出す第１処理ステップと、前記第１処理ステッ
プ読み出したデータ列の全データを第１生成処理で演算
して、該データ列のシンドロームを生成すると同時に、
該データ列の各データを第２生成処理でそれぞれ演算し
て、前記第２配列方向の全データ列のシンドロームの中
間値を生成して保持する第２処理ステップと、前記第２
処理ステップの演算で得たシンドロームに基づいて検出
した誤りで、前記バッファメモリの該当データの誤り訂
正をすると同時に、保持している前記中間値を該誤りで
修正する第３処理ステップと、前記１処理ステップ乃至
前記第３処理ステップを繰り返して行い、前記中間値を
生成する際に、データ列の各データと保持している前記
各中間値とを前記第２生成処理でそれぞれ演算して、次
の中間値をそれぞれ生成すると共に保持している前記中
間値を更新し、前記第１配列方向から最後のデータ列を
読み出して前記１処理ステップ乃至前記第３処理ステッ
プを終了してたときに、前記第２配列方向の全データ列
のシンドロームの生成を終了することを特徴としてい
る。

【００１４】

【発明の実施の形態】以下、図面を参照して、この発明
の実施の形態について説明する。図１は、この発明の一
実施の形態である誤り訂正装置の構成を概略示すブロッ
ク図、図２は、同誤り訂正装置が記憶するデータのブロ
ックを説明する説明図、図３は、同誤り訂正装置の処理
装置の構成を概略示すブロック図、図４は、同誤り訂正
装置のシンドローム生成回路を概略示すブロック図、図
５は、同誤り訂正装置のシンドローム生成回路を概略示
すブロック図、図６は、同誤り訂正装置のメモリを説明
する説明図、図７は、同誤り訂正装置の制御部の処理を
示すフローチャート、図８は、同誤り訂正装置の制御部
の処理を示すフローチャート、図９は、同誤り訂正装置
の処理の様子を説明する説明図である。

【００１５】以下、ＤＶＤ（Digital Versatile Dis
c）のエラー訂正を例にして説明する。このエラー訂正
に用いられる誤り訂正装置は、図１に示すように、バッ
ファメモリ１及び処理装置２を備えている。この誤り訂
正装置は、光ディスクＡからデータを読み出すためのデ
ータ読出し装置３と共に、光ディスク装置として使用さ
れる。バッファメモリ１は、データ読出し装置３が出力
するデータをブロック単位で格納する。各ブロックのデ
ータは、データ読出し装置３が光ディスクＡから読み出
したものである。図２に示すように、１つのブロック１
００は、データ部１０１及びＥＣＣ部１０２，１０３で
構成される。データ部１０１は、（ｍ＋１）×（ｎ＋
１）バイトのデータがマトリックス状に配置されたもの
である。そして、第１配列方向である横方向のデータ列
がＰＩ系列であり、第２配列方向である縦方向のデータ
列がＰＯ系列である。

【００１６】ＥＣＣ部１０２は、各ＰＯ系列の誤り訂正
符号（ＥＣＣ：Error CorrectingCode）の集まりであ
る。誤り訂正符号は、各ＰＯ系列に発生する誤りを訂正
するためのものであり、ｑ＋１バイトのデータである。
ここで用いられる誤り訂正符号は、リードソロモン符号
（ＲＳ符号）である。ＥＣＣ部１０３は、各ＰＩ系列の
誤り訂正符号の集まりである。誤り訂正符号は、各ＰＩ
系列に発生する誤りを訂正するためのものであり、ｐ＋
１バイトのデータである。なお、ＰＩ系列の１つのデー
タ列に符号系列を付加したもの、及びＰＯ系列の１つの
データ列に符号系列を付加したものをインタリーブと記
す。

【００１７】処理装置２は、読み出しの指示が出される
と、バッファメモリ１から１インタリーブ分のデータを
読み込む。データの読み込みは、ＰＩ系列のデータが並
んでいる方向、すなわち、矢印３０１の方向で行われ
る。（ｍ＋１）×（ｎ＋１）バイトのデータで構成され
るデータ部１０１をエラーから保護するために付加され
た符号がＥＣＣ部１０２，１０３である。ＰＯ系列の各
誤り訂正符号で構成されるＥＣＣ部１０２と、ＰＩ系列
の各誤り訂正符号で構成されるＥＣＣ部１０３を付加す
ることによって、誤り訂正が可能になり、最終的に誤り
を含まないデータ部１０１がバッファメモリ１に格納さ
れることになる。

【００１８】処理装置２は、図３に示すように、シンド
ローム生成部２１、制御部２２、メモリ２３及びエラー
訂正部２４を備えている。シンドローム生成部２１は、
図３に示すように、シンドローム生成回路２１Ａ，２１
Ｂを備えている。ＰＩ系列の１インタリーブ分のデータ
Ｄ_i0、…、Ｄ_i(n+ _p)が、制御部２２からシンドローム生
成部２１に入力されると、シンドローム生成回路２１Ａ
は、データＤ_i0、…、Ｄ_i(n+p)に基づいて、ＰＩ系列の
シンドロームＳ１₀、…、Ｓ１_pを生成する。なお、値ｉ
は、０〜ｍ＋ｑの範囲である。

【００１９】シンドロームＳ１₀、…、Ｓ１_pの生成のた
めに、シンドローム生成回路２１Ａは、図４に示すよう
に、ガロア体加算をする加算器２１Ａ₁₁〜２１
Ａ_(p+1)1、入出力器２１Ａ₁₂〜２１Ａ_(p+1)2及びガロア
体乗算をする乗算器２１Ａ₂₃〜２１Ａ_(p+1)3を備えてい
る。また、入出力器２１Ａ₁₂〜２１Ａ_(p+1)2の初期値は
「０」である。ＰＩ系列のｉ行目のインタリーブ分のデ
ータＤ_i0、…、Ｄ_i(n+p)が制御部２２から入力される
と、加算器２１Ａ₁₁と入出力器２１Ａ₁₂とで構成される
演算回路２１Ａ１は、ＰＩ系列のシンドロームＳ１₀を
生成する。シンドローム生成回路２１Ａには、データが
Ｄ_i0、…、Ｄ_i(n+p)の順に入力される。

【００２０】先頭のデータＤ_i0がシンドローム生成回路
２１Ａに入力されると、演算回路２１Ａ₁の加算器２１
Ａ₁₁は、入出力器２１Ａ₁₂からの演算結果とデータＤ_i0
とを加算する。このときには、先頭のデータの演算つま
り最初の演算であり、入出力器２１Ａ₁₂からの中間値が
出力されない状態、すなわち、入出力器２１Ａ₁₂が初期
状態つまり値「０」の状態であるので、加算器２１Ａ₁₁
は、データＤ_i0を中間値として入出力器２１Ａ₁₂に出力
する。上記中間値は、演算回路２１Ａ₁が行う生成処理
によって、シンドロームＳ１₀を演算する場合、シンド
ロームＳ１₀を得るまでの過程で発生する値である。こ
のときのシンドロームＳ１₀の上記中間値は、Ｄ_i0 である。入出力器２１Ａ₁₂は、入力された中間値Ｄ_i0を
一時的に保持すると共に、中間値Ｄ_i0を加算器２１Ａ₁₁
に出力する。

【００２１】データＤ_i0に続く、次のデータＤ_i1が入力
されると、演算回路２１Ａ₁の加算器２１Ａ₁₁は、入出
力器２１Ａ₁₂からの中間値Ｄ_i0とデータＤ_i1とを加算す
る。このときの中間値は、Ｄ_i0＋Ｄ_i1 である。入出力器２１Ａ₁₂は、中間値Ｄ_i0＋Ｄ_i1を一時
的に保持すると共に、中間値Ｄ_i0＋Ｄ_i1を加算器２１Ａ
₁₁に出力する。

【００２２】演算回路２１Ａ₁は、このような演算を繰
り返して行う。そして、最後のデータＤ_i(n+p)が入力さ
れると、演算回路２１Ａ₁の入出力器２１Ａ₁₂は、シン
ドロームＳ１₀として、Ｄ_i0＋Ｄ_i1＋…＋Ｄ_i(n+p) を保持することになる。加算器２１Ａ₂₁、入出力器２１
Ａ₂₂及び乗算器２１Ａ₂₃で構成される演算回路２１Ａ₂
は、ＰＩ系列のシンドロームＳ１₁を生成する。シンド
ロームＳ１₁の生成は、シンドロームＳ１₀の生成と平行
して行われる。すなわち、先頭のデータＤ_i0がシンドロ
ーム生成回路２１Ａに入力されると、加算器２１Ａ
₂₁は、乗算器２１Ａ₂₃からの乗算値とデータＤ_i0とを加
算する。このときには、最初の演算であり、乗算器２１
Ａ₂₃からの乗算値が出力されない状態であるので、加算
器２１Ａ₂₁は、データＤ_i0を中間値として入出力器２１
Ａ₂₂に出力する。入出力器２１Ａ₂₂は、入力された中間
値Ｄ_i0を一時的に保持すると共に、中間値Ｄ_i0を加算器
２１Ａ₂₃に出力する。加算器２１Ａ₂₃は、中間値Ｄ_i0に
値αを乗算して、Ｄ_i0・αとなる値を算出する。値α
は、誤り訂正符号の生成多項式の根である。加算器２１
Ａ₂₃は、算出した中間値Ｄ_i0・αを加算器２１Ａ₂₁に出
力する。

【００２３】２番目のデータＤ_i1が入力されると、演算
回路２１Ａ₂の加算器２１Ａ₂₁は、乗算器２１Ａ₂₃から
の乗算値Ｄ_i0・αとデータＤ_j1とを加算する。このとき
の加算結果が次の中間値であり、その値は、Ｄ_i0・α＋Ｄ_i1 である。入出力器２１Ａ２２は、中間値Ｄ_i0・α＋Ｄ_i1
を一時的に保持すると共に、中間値Ｄ_i0・α＋Ｄ_i1を乗
算器２１Ａ₂₃に出力する。

【００２４】演算回路２１Ａ₂は、このような演算を繰
り返して行い、最後のデータＤ_i(n+p ₎が入力されると、
演算回路２１Ａ₂の入出力器２１Ａ₂₂は、シンドローム
Ｓ１₁として、Ｓ１₀＝Ｄ_i0・α^(n+p)＋Ｄ_i1・α^(n+p)−１＋…＋Ｄ
_i(n+p-1)・α＋Ｄ_i(n+p) を保持することになる。以下、同じようにして、シンド
ローム生成回路２１Ａは、シンドロームＳ１₁、Ｓ１₂、
…、Ｓ１_pまでを生成する。このとき、各乗算器２１Ａ
₂₃、２１Ａ₃₃、…、２１Ａ_(p+1)3が入出力器２１Ａ₂₂、
２１Ａ₃₂、…、２１Ａ_(p+1)2からの中間値に乗算する値
は、次の通りである。 α¹、α²、…、α^p

【００２５】そして、シンドローム生成回路２１Ａは、
生成したシンドロームＳ１₀、…、Ｓ１_pを入出力器Ｓ１
₀、…、Ｓ１_pにそれぞれ一時的に保持する。入出力器Ｓ
１₀〜Ｓ１_pに保持されるシンドロームＳ１₀、…、Ｓ１_p
は、次の式で示される。Ｓ１₀＝Ｄ_i0＋Ｄ_i1＋…＋Ｄ_i(n+p) Ｓ１₁＝Ｄ_i0・α^(n+p)＋Ｄ_i1・α^(n+p)-1＋…＋Ｄ
_i(n+p-1)・α＋Ｄ_i(n+p) Ｓ１₂＝Ｄ_i0・α^2・(n+p)＋Ｄ_i1・α^2・(n+p-1)＋…＋Ｄ
_i(n+p-1)・α²＋Ｄ_i(n+p)… Ｓ１_p＝Ｄ_i0・α^p・(n+p)＋Ｄ_i1・α^p・(n+p-1)＋…＋Ｄ
_i(n+p-1)・α^p＋Ｄ_i(n+p)

【００２６】一方、シンドローム生成回路２１Ｂは、Ｐ
Ｉ系列の１インタリーブ分のデータＤ_i0、…、Ｄ_i(n+p)
が制御部２２から入力されると、データＤ_i0、…、Ｄ
_i(n+p)に基づいて、ＰＯ系列の１〜ｎ列目のシンドロー
ムＳ２₀₀〜Ｓ２_0q、…、Ｓ２_n0〜Ｓ２_nqの中間値をそれ
ぞれ生成し、この中間値を更新することによって、ＰＯ
系列の１〜ｎ行目のシンドロームＳ２₀₀〜Ｓ２_0q、…、
Ｓ２_n0〜Ｓ２_nqを最終的に生成する。このために、シン
ドローム生成回路２１Ｂは、図５に示すように、加算器
２１Ｂ₁₁〜２１Ｂ_(q+1)1、入出力器２１Ｂ₁₂〜２１Ｂ
_(q+1)2及び乗算器２１Ｂ₂₃〜２１Ｂ_(q+1)3を備えてい
る。各乗算器２１Ｂ₂₃、２１Ｂ₃₃、…、２１Ｂ
_(q+1)3が、入出力器２１Ｂ₂₂、２１Ｂ₃₂、…、２１Ｂ
_(q+1)2からの中間値に乗算する値は、次の通りである。 α¹、α²、…、α^q

【００２７】１行目の先頭のデータＤ₀₀が制御部２２に
順に入力されると、加算器２１Ｂ₁₁と入出力器２１Ｂ₁₂
とで構成される演算回路２１Ｂ₁は、先頭のデータＤ₀₀
を用いて、中間値ＳＴ２００、…、ＳＴ２０ｑを生成す
る。この中間値ＳＴ２₀₀、…、ＳＴ２_0qは、ＰＯ系列の
１列目のデータ列に対応するものである。すなわち、Ｐ
Ｉ系列の１行目の先頭のデータＤ₀₀が制御部２２から入
力されると、演算回路２１Ｂ₁は、先頭のデータＤ₀₀を
用いて、中間値ＳＴ２₀₀を生成する。演算回路２１Ｂ₁
の加算器２１Ｂ₁₁は、入出力器２１Ｂ₁₂からの中間値と
データＤ₀₀とを加算する。このときには、最初の演算で
あり、入出力器２１Ｂ₁₂が初期状態つまり値「０」の状
態であるので、加算器２１Ｂ₁₁は、データＤ₀₀を中間値
ＳＴ２₀₀として入出力器２１Ａ₁₂に出力する。入出力器
２１Ｂ₁₂は、入力された中間値ＳＴ２₀₀を一時的に保持
する。

【００２８】加算器２１Ｂ₂₁、入出力器２１Ｂ₂₂及び乗
算器２１Ｂ₂₃で構成される演算回路２１Ｂ₂は、中間値
ＳＴ２₀₁を生成する。すなわち、ＰＩ系列の１行目の先
頭のデータＤ₀₀が制御部２２から入力されると、加算器
２１Ｂ₂₁は、乗算器２１Ｂ₂₃からの乗算値とデータＤ₀₀
とを加算する。このときには、最初の演算であり、乗算
器２１Ｂ₂₃からの乗算値が出力されない状態であるの
で、加算器２１Ａ₂₁は、データＤ₀₀を中間値として入出
力器２１Ｂ₂₂に出力する。入出力器２１Ｂ₂₂は、入力さ
れた中間値Ｄ₀₀を一時的に保持する。

【００２９】以下、同じようにして、加算器２１Ｂ
_(q+1)1、入出力器２１Ｂ_(q+1)2及び乗算器２１Ｂ_(q+1)3
で構成される演算回路２１Ｂ_(q+1)までが、シンドロー
ムを生成する。これにより、入出力器２１Ｂ₁₂、…、２
１Ｂ_(q+1)2に保持される中間値ＳＴ２₀₀、…、ＳＴ２_0q
の値は、Ｄ₀₀、…、Ｄ₀₀ である。中間値ＳＴ２₀₀、…、ＳＴ２_0qは、制御部２２
による後述する制御によって読み出される。

【００３０】ＰＩ系列の１行目の次のデータＤ₀₁が制御
部２２から入力されると、演算回路２１Ｂ₁、…、２１
Ｂ_q+1は、中間値ＳＴ２₁₀、…、ＳＴ２_1qを生成する。
中間値ＳＴ２₁₀、…、ＳＴ２_1qは、ＰＯ系列の２列目の
シンドロームＳ２₁₀、…、Ｓ２_1qに対応するものであ
る。このときにも、演算回路２１Ｂ₁、…、２１Ｂ
_q+1は、ＰＯ系列の１列目の中間値ＳＴ２₀₀、…、ＳＴ
２_0qを生成したときと同じようにして、中間値ＳＴ
２₁₀、…、ＳＴ２_1qを生成し、入出力器２１Ｂ₁₂、…、
２１Ｂ_(q+1)2が中間値ＳＴ２₁₀、…、ＳＴ２_1qを保持す
る。入出力器２１Ｂ₁₂、…、２１Ｂ_(q+1)2に保持される
中間値ＳＴ２₁₀、…、ＳＴ２_1qの値は、Ｄ₀₁、Ｄ₀₁、…、Ｄ₀₁ である。中間値ＳＴ２₁₀、…、ＳＴ２_1qは、制御部２２
による後述する制御によって読み出される。

【００３１】以下、同じようにして、データＤ₀₃、…、
Ｄ_0(n+p)が順に制御部２２から加えられると、演算回路
２１Ｂ₁、…、２１Ｂ_q+1は、３〜ｎ＋１列目の中間値Ｓ
Ｔ２₂₀〜ＳＴ２_2q、…、ＳＴ２_n0〜ＳＴ２_nqを順に生成
する。ＰＩ系列の２行目のデータＤ₁₀〜Ｄ_1(n+p)が制御
部２２から入力されると、シンドローム生成部２１の演
算回路２１Ｂ₁、…、２１Ｂ_q+1は、ＰＯ系列の１〜ｎ＋
１列目の中間値ＳＴ２₀₀〜ＳＴ２_0q、…、ＳＴ２_n0〜Ｓ
Ｔ２_nqを順に生成する。このとき、演算回路２１Ｂ₁、
…、２１Ｂ_q+1は、前回演算した中間値を用いて、新た
な中間値ＳＴ２₀₀〜ＳＴ２_0q、…、ＳＴ２_n0〜ＳＴ２_nq
を順に生成する。

【００３２】すなわち、ＰＩ系列の２行目の先頭のデー
タＤ₁₀を用いる演算の前に、制御部２２によって、前回
演算した、ＰＯ系列の１列目の中間値２ＳＴ₀₀、…、２
ＳＴ_0qが演算回路２１Ｂ₁、…、２１Ｂ_q+1の入出力器２
１Ｂ₁₂、…、２１Ｂ_(q+1)2に入力される。入出力器２１
Ｂ₁₂、…、２１Ｂ_(q+1)2は、入力された、前回の中間値
２ＳＴ₀₀、…、２ＳＴ_0qをそれぞれ保持する。この後、
ＰＩ系列の２行目の先頭のデータＤ₁₀がシンドローム生
成回路２１Ｂに入力されると、シンドローム生成回路２
１Ｂは、先頭のデータＤ₁₀によって、新たな中間値ＳＴ
２₀₀、…、ＳＴ２_0qを生成する。この生成は、シンドロ
ーム生成回路２１Ａの演算回路２１Ａ₁、…、２１Ａ_p+1
と同じである。

【００３３】すなわち、演算回路２１Ｂ₁の入出力器２
１Ｂ₁₂は、前回の中間値２ＳＴ₀₀として、Ｄ₀₀ を保持しているので、この前回の中間値２ＳＴ₀₀を加算
器２１Ｂ₁₁に出力する。加算器２１Ｂ₁₁は、入力された
中間値２ＳＴ₀₀にデータＤ₁₀を加える。これより、新た
な中間値２ＳＴ₀₀の値は、Ｄ₀₀＋Ｄ₁₀ である。

【００３４】演算回路２１Ｂ₂の入出力器２１Ｂ₂₂は、
前回の中間値２ＳＴ₀₁の値として、Ｄ₀₀ を保持しているので、この前回の中間値２ＳＴ₀₁を乗算
器２１Ｂ₂₃に出力する。乗算器２１Ｂ₂₃は、中間値２Ｓ
Ｔ₀₁に値αを乗算して、Ｄ₀₀・α となる値を算出し、この乗算値を加算器２１Ｂ₂₁に出力
する。加算器２１Ｂ₂₁は、乗算器２１Ｂ₂₃からの乗算値
にデータＤ₁₀を加算する。このときの加算結果が新たな
中間値２ＳＴ₀₁であり、その値は、Ｄ₀₀・α＋Ｄ₁₀である。加算器２１Ｂ₂₁は、新たな中間
値２ＳＴ₀₁を入出力器２１Ｂ₂₂に出力し、入出力器２１Ｂ₂₂は、この中間値２ＳＴ₀₁を保持す
る。

【００３５】以下、同じようにして、演算回路２１
Ｂ₃、…、２１Ｂ_q+1は、新たな中間値ＳＴ２₀₂、…、Ｓ
Ｔ２_0qとして、Ｄ₀₀・α²＋Ｄ₁₀ … Ｄ₀₀・α^q＋Ｄ₁₀ を生成する。こうして、最後の（ｍ＋１）＋（ｑ＋１）
行目のデータＤ_(m+q)0、…、Ｄ_(m+q _)nが読み出される
と、シンドローム生成回路２１Ｂの演算回路２１Ｂ₁、
…、２１Ｂ_q+1は、シンドロームの更新を繰り返す。最
終的に、入出力器２１Ｂ₂₁、…、２１Ｂ_(q+1)2は、ＰＯ
系列の１列目のシンドロームＳ２₀₀、…、Ｓ２_0qとして、Ｓ２₀₀＝Ｄ₀₀＋Ｄ₁₀＋…＋Ｄ_(m+q)0 Ｓ２₀₁＝Ｄ₀₀・α^(m+q)＋Ｄ₁₀・α^(m+q)-1＋…＋Ｄ
_(m+q-1)0・α＋Ｄ_(m+q)0 … Ｓ２_0q＝Ｄ₀₀・α^q(m+q)＋Ｄ₁₀・α^q(m+q)-1＋…＋Ｄ
_(m+q-1)0・α^q＋Ｄ_(m+q)0 を演算して、制御部２２に出力し、ＰＩ系列の２列目の
シンドロームＳ２₁₀、…、Ｓ２_1qとして、Ｓ２₁₀＝Ｄ₀₁＋Ｄ₁₁＋…＋Ｄ_(m+q)1 Ｓ２₁₁＝Ｄ₀₁・α^(m+q)＋Ｄ₁₁・α^(m+q)-1＋…＋Ｄ
_(m+q-1)1・α＋Ｄ_(m+q)1 … Ｓ２_1q＝Ｄ₀₁・α^q(m+q)＋Ｄ₁₁・α^q(m+q)-1＋…＋Ｄ
_(m+q-1)1・α^q＋Ｄ_(m+q)1 を演算して、制御部２２に出力する。そして、最後に、
ＰＩ系列のｎ＋１列目のシンドロームＳ２_n0、…、Ｓ２
_nqとして、Ｓ２_n0＝Ｄ_0n＋Ｄ_1n＋…＋Ｄ_(m+q)n Ｓ２_n1＝Ｄ_0n・α^(m+q)＋Ｄ_1n・α^(m+q)-1＋…＋Ｄ
_(m+q-1)n・α＋Ｄ_(m+q)n … Ｓ２_nq＝Ｄ_0n・α^q(m+q)＋Ｄ_1n・α^q(m+q)-1＋…＋Ｄ
_(m+q-1)n・α^q＋Ｄ_(m+q)n を演算して、制御部２２に出力する。

【００３６】メモリ２３は、図３に示すように、シンド
ローム格納回路２３Ａ，２３Ｂを備えている。シンドロ
ーム格納回路２３Ａは、図６（ａ）に示すように、格納
領域２３Ａ₁〜２３Ａ_p+1を備えている。シンドローム格
納回路２３Ａは、シンドローム生成回路２１Ａが生成し
たシンドロームＳ１₀〜Ｓ１_pが、制御部２２から入力さ
れると、シンドロームＳ１₀〜Ｓ１_pを格納領域２３Ａ₁
〜２３Ａ_p+1にそれぞれ格納する。

【００３７】シンドローム格納回路２３Ｂは、図６
（ｂ）に示すように、（１＋ｑ）×（ｎ＋１）個の格納
領域、すなわち、格納領域２３Ｂ₁₁〜２３Ｂ_1(1+q)、
…、２３Ｂ_(n+1)1〜２３Ｂ_(n+1)(1+q)を備えている。シ
ンドローム格納回路２３Ｂは、シンドローム生成回路２
１Ｂが生成した中間値ＳＴ２₀₀〜ＳＴ２_0q、…、ＳＴ２
_n0〜ＳＴ２_nqが入力されると、これらを格納領域２３Ｂ
₁₁〜２３Ｂ_1(1+q)、…、２３Ｂ_(n+1)1〜２３Ｂ
_(n+1)(1+q)にそれぞれ格納する。エラー訂正部２４は、
制御部２２から入力されるシンドロームによって、誤り
を検出する。すなわち、エラー訂正部２４は、ＰＩの系
列シンドロームＳ１₀〜Ｓ１_pが制御部２２から入力され
ると、ＰＩ系列の誤りの有無を調べる。誤りＥ１_ijを検
出すると、エラー訂正部２４は、この誤りＥ１_ijを制御
部２２に出力する。また、エラー訂正部２４は、ＰＯの
系列のシンドロームＳ２₀₀〜Ｓ２_0q、…、Ｓ２_n0〜Ｓ２
_nqが入力されると、ＰＯ系列の誤りの有無を調べる。誤
りＥ２_ijを検出すると、エラー訂正部２４は、この誤り
Ｅ２_ijを制御部２２に出力する。

【００３８】制御部２２は、バッファメモリ１に格納さ
れている各ブロックのデータの誤りの有無を検出し、誤
りを検出すると、バッファメモリ１に格納されているデ
ータの誤りを訂正する。このために、制御部２２は、図
７に示すように、バッファメモリ１からＰＩ系列の１イ
ンタリーブ分のデータＤ₀₀、…、Ｄ_0(n+p)を順に読み出
す（ステップＳＡ１）。ステップＳＡ１によって、先頭
のデータＤ₀₀が読み出されると、制御部２２は、このデ
ータＤ₀₀をシンドローム生成回路２１Ａに出力し、ＰＩ
系列のシンドロームＳ１₀、…、Ｓ１_pの生成を開始する
（ステップＳＡ２）。

【００３９】また、制御部２２は、読み出したデータＤ
₀₀をシンドローム生成回路２１Ｂに出力する。この後、
シンドローム生成回路２１ＢがデータＤ₀₀に基づいて生
成した、ＰＯ系列の１列目の中間値ＳＴ２₀₀〜ＳＴ２_0q
が入力されると、制御部２２は、１列目の中間値ＳＴ２
₀₀〜ＳＴ２_0qをシンドローム格納回路２３Ｂの格納領域
２３Ｂ₁₁〜２３Ｂ_1(1+q)に格納する（ステップＳＡ
３）。ステップＳＡ３が終了すると、制御部２２は、１
インタリーブ分のデータを読み出したか否かを判断する
（ステップＳＡ４）。読み出しが完了していなければ、
制御部２２は、ステップＳＡ１〜ＳＡ３を繰り返し、最
後のデータＤ_0(n+p)までを順に読み出す。これにより、
シンドローム生成回路２１ＡがＰＩ系列の１行目のシン
ドロームＳ１₀〜Ｓ１_pを生成すると、このシンドローム
Ｓ１₀〜Ｓ１_pをシンドローム格納回路２３Ａに格納す
る。また、制御部２２は、ＰＩ系列の１行目のインタリ
ーブ分のデータに基づいてシンドローム生成回路２１Ｂ
が生成した、ＰＯ系列の中間値ＳＴ２₀₀〜ＳＴ２_0q、
…、ＳＴ２_n0〜ＳＴ２_nqを、シンドローム格納回路２３
Ｂの格納領域２３Ｂ₁₁〜２３Ｂ_1(1+q)、…、２３Ｂ
_(n+1)1〜２３Ｂ_(n+1)(1+q)に格納する。

【００４０】ステップＳＡ４で、１インタリーブ分のデ
ータの読み出しが終了すると、制御部２２は、シンドロ
ーム格納回路２３Ａに格納されているシンドロームＳ１
₀、…、Ｓ１_pをエラー訂正部２４に出力して、誤り検出
の演算をし（ステップＳＡ５）、演算結果から誤りの有
無を調べる（ステップＳＡ６）。ステップＳＡ６の後、
エラー訂正部２４から誤りＥ１_ijが入力されると、制御
部２２は、バッファメモリ１に対して、誤りを検出した
データの誤りを訂正する。このとき、制御部２２は、バ
ッファメモリ１のデータＤ_ijに対して、次式のように誤
りＥ_ijを加算して、誤りを訂正する。Ｄ_ij＋Ｅ１_ij なお、この式の中で、「＋」は、ガロア体加算を示す。
同時に、制御部２２は、データＤ_ijに基づいて算出し
た、シンドローム格納回路２３Ｂの中間値ＳＴ２_j0、
…、ＳＴ２_jqに対して、次のようにして誤りＥ_ijを加算
し、誤り訂正をする。ＳＴ２_j0＋Ｅ１_ij … ＳＴ２_jq＋Ｅ１_ij

【００４１】こうして、制御部２２は、誤りＥ_ijによっ
て、データＤ_ijの誤りを訂正すると共に、ＰＯ系列の中
間値ＳＴ２_j0、…、ＳＴ２_jqを補正する（ステップＳＡ
７）。ステップＳＡ７が終了すると、制御部２２は、１
ブロックの最終のデータであるデータＤ_(m+q)nまでの読
み出しが完了したか否かを判断する（ステップＳＡ
８）。すべてのデータの読み出しが完了していなけれ
ば、制御部２２は、ステップＳＡ１〜ＳＡ７までの処理
を繰り返す。制御部２２がステップＳＡ７ですべてのデ
ータの読み出しが完了していると判断すると、このとき
には、ＰＯ系列の１〜ｎ＋１列目のシンドロームＳ２₀₀
〜Ｓ２_0q、…、Ｓ２_n0〜Ｓ２_nqが、シンドローム格納回
路２３Ｂの格納領域２３Ｂ₁₁〜２３Ｂ_1(1+q)、…、２３
Ｂ_(n+1)1〜２３Ｂ_(n+1)(1+q)に、最終的に格納されるこ
とになる。制御部２２は、シンドローム格納回路２３Ｂ
に格納されているシンドロームＳ２₀₀〜Ｓ２_0q、…、Ｓ
２_n0〜Ｓ２_nqに基づいて、誤り検出の演算をし（ステッ
プＳＡ９）、ＰＯ系列のデータに誤りが有るか否かを演
算結果から判断する（ステップＳＡ１０）。

【００４２】ステップＳＡ１０の後、エラー訂正部２４
から誤りＥ２_ijが入力されると、制御部２２は、バッフ
ァメモリ１に対して、誤りを検出したデータの誤りを訂
正する（ステップＳＡ１１）。このとき、制御部２２
は、バッファメモリ１のデータＤ_ijに対して、次式のよ
うに誤りＥ２_ijを加算して、誤りを訂正する。Ｄ_ij＋Ｅ
２_ijステップＳＡ１１が終了すると、制御部２２は、Ｐ
Ｏ系列のすべてのインタリーブの誤り訂正が完了したか
否かを判断する（ステップＳＡ１２）。ＰＯ系列のすべ
てのインタリーブに対して、誤り訂正が完了していなけ
れば、制御部２２は、ステップＳＡ９〜ＳＡ１１の処理
を繰り返す。また、ステップＳＡ１２で、ＰＯ系列のす
べてのインタリーブに対して、誤り訂正が完了していれ
ば、制御部２２は、処理を終了する。

【００４３】次に、この実施の形態の動作について説明
する。ホストコンピュータ等にデータを出力する場合、
データ読出し装置３は、光ディスクＡからブロック単位
でデータを読み出し、１ブロックのデータをバッファメ
モリ１に格納する。データがバッファメモリ１に格納さ
れると、処理装置２の制御部２２は、バッファメモリ１
からＰＩ系列のインタリーブ分のデータを読み出すと、
ステップＳＡ１〜ＳＡ４によって、シンドローム生成回
路２１Ａが生成したシンドロームＳ１₀〜Ｓ１_pをシンド
ローム格納回路２３Ａに格納する。また、制御部２２
は、シンドローム生成回路２１Ｂが生成した中間値ＳＴ
２₀₀〜ＳＴ２_0q、…、ＳＴ２_n0〜ＳＴ２_nqをシンドロー
ム格納回路２３Ｂに格納する。

【００４４】この後、ステップＳＡ５〜ＳＡ８によっ
て、ＰＩの系列シンドロームＳ１₀〜Ｓ１_pに基づいて、
ＰＩ系列の誤りの有無を調べる。エラー訂正部２４から
ＰＩ系列の誤りＥ１_ijが入力されると、制御部２２は、
バッファメモリ１に格納されている、該当するデータＤ
_ijに誤りＥ１_ijを加算して、データＤ_ijの誤り訂正をす
る。同時に、シンドローム生成回路２１Ｂに格納されて
いる、シンドローム格納回路２３Ｂの中間値ＳＴ２_j0、
…、ＳＴ２_jqに対して、誤りＥ１_ijを加算して、誤り訂
正をする。ステップＳＡ８が終了すると、ＰＯ系列の１
〜ｎ＋１列目のシンドロームＳ２₀₀〜Ｓ２_0q、…、Ｓ２
_n0〜Ｓ２_nqが、シンドローム格納回路２３Ｂに、最終的
に格納される。制御部２２は、ステップＳＡ９〜ＳＡ１
２によって、ＰＯ系列のシンドロームＳ２₀₀〜Ｓ２_0q、
…、Ｓ２_n0〜Ｓ２_nqに基づいて、ＰＯ系列の誤りの有無
を調べる。エラー訂正部２４からＰＯ系列の誤りＥ２_ij
が入力されると、制御部２２は、バッファメモリ１に格
納されている、該当するデータＤ_ijに誤りＥ２_ijを加算
して、データＤ_ijの誤り訂正をする。

【００４５】こうして、制御部２２は、バッファメモリ
１に格納されているブロック１００に対して誤り訂正を
する。このとき、制御部２２は、バッファメモリ１に対
して、図９に示すアクセスをする。すなわち、制御部２
２は、ステップＳＡ１の処理をする際のアクセス３５
１、ステップＳＡ７の処理をする際のアクセス３５２及
びステップＳＡ９の処理をする際のアクセス３５３だけ
を行う。この結果、従来に比べて、バッファメモリ１に
対するアクセス回数を減らすことができる。

【００４６】以上、この発明の一実施の形態を図面によ
り詳述してきたが、具体的な構成は、上記実施の形態に
限られるものではなく、この発明の要旨を逸脱しない範
囲の設計変更等があっても、この発明に含まれる。例え
ば、この実施の形態では、この発明をＤＶＤに適用した
が、これに限らず、光磁気ディスクを用いる装置にも適
用可能である。光磁気ディスク装置では、クロスインタ
リーブのエラー訂正が行われる。また、シンドローム生
成回路２１Ｂをシンドローム生成回路２１Ａとは別の構
成としたが、２つを共通化することが可能である。この
場合には、シンドローム生成回路２１Ａ及びシンドロー
ム生成回路２１Ｂの演算回路の数の多い方を選択する。
そして、選択した回路をシンドローム生成回路２１Ａ及
びシンドローム生成回路２１Ｂとして用いる。これによ
り、回路規模を小さくすることができる。

【００４７】

【発明の効果】以上、説明したように、この発明の構成
によれば、第１配列方向のシンドロームを順に生成し
て、最後のシンドロームの生成を終了すると、第２配列
方向の全データ列のシンドロームを生成することができ
る。また、上記第２配列方向の全データ列のシンドロー
ムを生成する際には、バッファメモリに対するアクセス
を行わないので、従来に比べて、アクセス回数を減らす
ことができる。さらに、データの読み出し処理が減るた
めに、エラー訂正の処理時間を短縮することができる。

【図面の簡単な説明】

【図１】この発明の一実施の形態である誤り訂正装置の
構成を概略示すブロック図である。

【図２】同誤り訂正装置が記憶するデータのブロックを
説明する説明図である。

【図３】同誤り訂正装置の処理装置の構成を概略示すブ
ロック図である。

【図４】同誤り訂正装置のシンドローム生成回路を概略
示すブロック図である。

【図５】同誤り訂正装置のシンドローム生成回路を概略
示すブロック図である。

【図６】同誤り訂正装置のメモリを説明する説明図であ
る。

【図７】同誤り訂正装置の制御部の処理を示すフローチ
ャートである。

【図８】同誤り訂正装置の制御部の処理を示すフローチ
ャートである。

【図９】同誤り訂正装置の処理の様子を説明する説明図
である。

【図１０】従来の処理の様子を説明する説明図である。

【図１１】従来の処理の様子を説明する説明図である。

【符号の説明】

１バッファメモリ２処理装置（処理手段）

フロントページの続き (51)Int.Cl.⁶ 識別記号ＦＩＧ１１Ｂ 20/18 ５７２Ｇ１１Ｂ 20/18 ５７２Ｃ５７２ＦＨ０３Ｍ 13/00 Ｈ０３Ｍ 13/00

Claims

【特許請求の範囲】

【請求項１】第１配列方向と第２配列方向とが交差す
るように、データがマトリックス状に配列されたデータ
ブロックのデータの誤り訂正を、前記第１配列方向及び
前記第２配列方向のデータ列のシンドロームを基にして
行う誤り訂正装置において、前記データブロックを格納するバッファメモリと、前記バッファメモリのデータブロックから、前記第１配
列方向のデータ列を順に読み出し、該データ列の全デー
タを用いて該データ列のシンドロームを生成すると同時
に、該データ列の各データを用いて、前記第２配列方向
の全データ列のシンドローム生成を開始し、前記第１配
列方向から最後のデータ列を読み出したときに、前記第
２配列方向の全データ列のシンドローム生成を終了する
処理手段とを備えることを特徴とする誤り訂正装置。
【請求項２】前記処理手段は、前記バッファメモリの
データブロックから読み出したデータ列の各データを用
いて、前記第２配列方向の全データ列のシンドローム生
成を開始した後、シンドローム生成の途中で発生した全
データ列の各中間値を保持し、前記バッファメモリから
次のデータ列を読み出すと、保持している前記各中間値
と該データ列の各データとを用いて、前記第２配列方向
の全データ列の中間値を生成すると共に保持している中
間値を更新し、前記第１配列方向の最後のデータ列を読
み出したときに、前記第２配列方向の全データ列のシン
ドローム生成を終了することを特徴とする請求項１記載
の誤り訂正装置。
【請求項３】前記処理手段は、前記バッファメモリのデータブロックから、前記第１配
列方向のデータ列を読み出す第１処理と、前記第１処理で読み出したデータ列の全データを第１生
成処理で演算して、該データ列のシンドロームを生成す
ると同時に、該データ列の各データを第２生成処理でそ
れぞれ演算して、前記第２配列方向の全データ列のシン
ドロームの中間値を生成して保持する第２処理と、前記第２処理で得たシンドロームに基づいて検出した誤
りで、前記バッファメモリの該当データの誤り訂正をす
ると同時に、保持している前記中間値を該誤りで修正す
る第３処理と、前記１処理乃至前記第３処理を繰り返して行い、前記中
間値を生成する際に、データ列の各データと保持してい
る前記各中間値とを前記第２生成処理でそれぞれ演算し
て、次の中間値をそれぞれ生成すると共に保持している
前記中間値を更新し、前記第１配列方向から最後のデー
タ列を読み出して前記１処理乃至前記第３処理を終了し
てたときに、前記第２配列方向の全データ列のシンドロ
ームの生成を終了することを特徴とする請求項１記載の
誤り訂正装置。
【請求項４】第１配列方向と第２配列方向とが交差す
るように、データがマトリックス状に配列されると共
に、バッファメモリに格納されているデータブロックの
データの誤り訂正を、前記第１配列方向及び前記第２配
列方向のデータ列のシンドロームを基にして行う誤り訂
正方法において、前記バッファメモリのデータブロックから、前記第１配
列方向のデータ列を順に読み出す第１処理と、前記第１処理で読み出したデータ列の全データを用いて
該データ列のシンドロームを順に生成すると同時に、該
データ列の各データを用いて、前記第２配列方向の全デ
ータ列のシンドローム生成を開始し、前記第１配列方向
から最後のデータ列を読み出したときに、前記第２配列
方向の全データ列のシンドローム生成を終了する第２処
理とを含むことを特徴とする誤り訂正方法。
【請求項５】前記第２処理は、前記バッファメモリのデータブロックから読み出したデ
ータ列の各データを用いて、前記第２配列方向の全デー
タ列のシンドローム生成を開始した後、シンドローム生
成の途中で発生した全データ列の各中間値を保持し、前記バッファメモリから次のデータ列を読み出すと、保
持している前記各中間値と該次のデータ列の各データと
を用いて、前記第２配列方向の全データ列の中間値を生
成すると共に保持している中間値を更新し、前記第１配列方向の最後のデータ列を読み出したとき
に、前記第２配列方向の全データ列のシンドローム生成
を終了することを特徴とする請求項４記載の誤り訂正方
法。
【請求項６】前記第２処理は、前記バッファメモリのデータブロックから、前記第１配
列方向のデータ列を読み出す第１処理ステップと、前記第１処理ステップ読み出したデータ列の全データを
第１生成処理で演算して、該データ列のシンドロームを
生成すると同時に、該データ列の各データを第２生成処
理でそれぞれ演算して、前記第２配列方向の全データ列
のシンドロームの中間値を生成して保持する第２処理ス
テップと、前記第２処理ステップの演算で得たシンドロームに基づ
いて検出した誤りで、前記バッファメモリの該当データ
の誤り訂正をすると同時に、保持している前記中間値を
該誤りで修正する第３処理ステップと、前記１処理ステップ乃至前記第３処理ステップを繰り返
して行い、前記中間値を生成する際に、データ列の各デ
ータと保持している前記各中間値とを前記第２生成処理
でそれぞれ演算して、次の中間値をそれぞれ生成すると
共に保持している前記中間値を更新し、前記第１配列方
向から最後のデータ列を読み出して前記１処理ステップ
乃至前記第３処理ステップを終了してたときに、前記第
２配列方向の全データ列のシンドロームの生成を終了す
ることを特徴とする請求項５記載の誤り訂正方法。