JP3345385B2 - チェンサーチ装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、誤り訂正に関し、
特に誤り訂正に用いられるチェンサーチの誤り位置多項
式の解を高速に求める技術に属する。

【０００２】

【従来の技術】ＤＶＤ−ＲＯＭ等に記載されているディ
ジタルデータは、そのままではどうしても指紋等の汚れ
や傷等のため読み出し誤りが生じる。このため、リード
ソロモン符合により記憶されたデータを読み出す際、チ
ェンサーチと呼ばれるアルゴリズムを使用して、誤り位
置や誤り数値を発見して訂正を行うことがなされてい
る。

【０００３】これは、例えば本来のデータ７ビット毎に
１ビットのパリティを付すだけの偶奇パリティならば、
誤りの発生そのものは判明しても、どのデータが誤りで
あるか不明なこと、２つの誤りが発生すれば誤りの発生
そのものが不明なことのため、横方向、縦方向の二重に
多数のパリティを付し、この下で「誤りを訂正する」と
いう問題を「連立方程式を解く」という問題に帰着させ
るものである。ただし、リードソロモン符号そのもの
は、例えば 岩垂著 「符号理論入門」 昭星堂刊、そ
の他「実践誤り訂正技術」 トリケップス刊等に記載さ
れている周知技術である。また、ＤＶＤーＲＯＭ等での
データやパリティの配列、そしてＥＣＣフォーマットも
周知事項である。このため、これらについての詳しい説
明は省略し、本発明に直接関係する事項についてのみ概
略説明する。

【０００４】ＤＶＤ−ＲＯＭ等から読み出されたデータ
は、シンドローム演算部、ユークリッド演算部を経て、
チェンサーチ装置（誤り位置及び数値計算部）へ送られ
てくる。ところで、このユークリッド演算部とチェンサ
ーチ装置は、１０、１６とパリティの個数があまり大き
いと簡単には方程式を解くことができなくなるため、こ
の迅速化を行うため設けられるものである。

【０００５】さて、上流側のユークリッド演算部によ
り、シンドローム多項式Ｓ（Ｘ）から誤り位置多項式Ｌ
（Ｘ）、誤り数値多項式Ｖ（Ｘ）が求められる。ここ
に、符号多項式Ｃ（Ｘ）は、ｄ個のデータＤｉ（ｉ＝
０，２，…，ｄ−１）とｐ個のパリティＰｉ（ｉ＝０，
…，ｐ−１）をこの順に係数とする。また、Ｓ（Ｘ）
は、受信した受信多項式Ｒ（Ｘ）に、生成多項式Ｇ
（Ｘ）の根を代入したものである。なおここに、符号多
項式Ｃ（Ｘ）のパリティは、Ｃ（Ｘ）がパリティを順に
係数とする生成多項式Ｇ（Ｘ）で割り切れるように付さ
れている。また、誤り位置多項式Ｌ（Ｘ）は誤り位置Ｌ
ｊを求めるための式であり、誤り数値多項式Ｖ（Ｘ）
は、誤り数値Ｅｊを求めるための多項式である。

【０００６】そして、誤り位置多項式Ｌ（Ｘ）は、Ｘ＝
α＾−Ｌｊを解として持つ。更にまた、Ｅｊ＝−Ｖ（α
＾−Ｌｊ）／Ｌｏｄｄ（α＾−Ｌｊ）の関係が成立す
る。そして、この数式を誤り数値多項式と言う。ここ
に、分母側のＬｏｄｄは誤り位置多項式Ｌ（Ｘ）の奇数
（ｏｄｄ）次のみの関数であり、αは生成関数Ｃ（Ｘ）
の根である。

【０００７】さて、ユークリッドアルゴリズムで求まる
誤り位置多項式Ｌ（Ｘ）に対し、ガロア体ＧＦ（２＾
ｎ）上の解としてＸ= α＾０（αの０乗），α＾１, α
＾２…と代入していき、各ｂｉｔ成分の総和が”０”と
なるところを求める。ここに、ガロア体及びその上での
演算は、例えばＢ．Ｌ．ファンデルヴェルデン著 銀材
浩訳 「現代代数学」 東京図書刊等に記載されている
周知事項であり、また、ガロア体乗算器も所謂周知技術
であるため、それらについての説明は省略する。

【０００８】なおこの誤り位置多項式Ｌ（Ｘ）は、最大
訂正能力ｐのときには、以下の式で表される。 Ｌ（Ｘ）＝ＡｐＸ＾ｐ＋…＋Ａｘ＾2 ＋ＡｌＸ＾1 ＋Ａ
０ ここに、本式のＡ０〜Ａｐは全てＸの０乗からｐ乗まで
の係数であり、上述のごとくＸ＾ｉはＸのｉ乗を示す。
これをリアルタイムで、即ち人が実際に音楽や映像を観
賞したりするのに合わせて解くことにより、誤り位置を
見出し、誤り数値を求めるべく構成した回路をチェンサ
ーチ（装置）と呼ぶ。図１に、このチェンサーチ装置の
分母部、すなわち上述のＬ（α＾−Ｌｊ）の計算部を示
す。

【０００９】本図において、１００は誤り位置計算（誤
り位置演算とも言う）部すなわち、誤り位置多項式計算
部である。１０１０〜１０１ｐは、入力端子である。１
０２０〜１０２ｐは、ガロア体乗算器である。１０３０
〜１０３ｐは、セレクタ（回路）である。１０４０〜１
０４ｐは、レジスタあるいは上書き可能なメモリであ
る。１０５は、総和器である。１０６は、０デコーダ部
である。１０７は、奇数次総和部である。１０８は、エ
ラーロケーションカウンタである。１０９は、エラーロ
ケーション出力信号端子である。１１０は、演算部出力
信号端子である。１１１は、奇数次総和出力信号端子で
ある。

【００１０】さて、最初のサイクル時には、図示しない
上流側のユークリッド演算部から誤り位置多項式の各係
数が各係数用の入力端子１０１０〜１０１ｐに入力され
る。各入力端子に後続する各入力端子用のセレクタ１０
３０〜１０３ｐは、初期サイクル時のみその最初に、あ
るいは当該サイクル開始時に各入力端子１０１０〜１０
１ｐから入力される係数を選択し、それ以降のサイクル
では常に他方の入力信号である各ガロア体乗算器１０２
０〜１０２ｐからの出力値を入力として選択する。そし
てこれにより、以下の手順で続行するサイクルでＸにα
⁰ ，α¹ ，α²…を順に代入していって、Ｌ（Ｘ）＝０
か否かがしらみつぶしに検査されることとなる。

【００１１】各セレクタ１０３０〜１０３ｐにより選択
された値は、システムクロックに同期して後続する各レ
ジスタ１０４０〜１０４ｐに格納され、この格納された
値は次のサイクルの開始時に後続する総和器１０５で総
和がとられる。総和の結果は、０デコーダ１０６で０か
否かの判定が行なわれる。そして、判定結果が０の時の
ｉが誤り位置を表す。

【００１２】１０８はエラーロケーションカウンタであ
り、最初のサイクル時に０にリセットされた後はクロッ
クサイクル毎に１づつカウントアップされる。つまり、
各ｉサイクル毎に常にi ＋１の値を記憶することにな
り、０デコーダの判定結果が０であるときのエラーロケ
ーションカウンタの値が誤り位置を示すこととなる。

【００１３】初期サイクルに続行するサイクル以降は、
各サイクル毎に各レジスタ１０４０〜１０４ｐに格納さ
れたそれぞれの値に対し、総和器１０５とは分岐して後
続する各ガロア体乗算器１０２０〜１０２ｐによりα＾
０，α＾１，…，α＾ｐが乗じられ、その各積が各セレ
クタ回路１０３０〜１０３ｐを経由してレジスタ１０４
０〜１０４ｐに前の値に換えて新しく格納される。

【００１４】１０７は奇数次総和部であり、誤り多項式
の奇数次の項のみの総和演算を行なう。なお、この結果
は前述の関係式を利用して誤り数値を求めるため、本図
では図示していない次段の誤り数値多項式演算部の除算
部において使用される。

【００１５】以降、この演算を繰り返すことで誤りの存
在の判定と誤り位置の検出を行なう。また、エラーロケ
ーション出力端子１０９、０デコーダ出力端子１１０、
奇数次総和出力端子１１１は、各々の出力信号を次段の
誤り数値多項式の演算部に出力する。

【００１６】図２に、チェンサーチ装置の全体を示す。

【００１７】本図は、図１に示す誤り位置多項式計算部
１００の一部と奇数次総和部１０７からなる分母部にさ
らに分子部３００と誤り数値多項式除算部５００部が加
わって誤り数値計算を行う様にしたものである。ここ
に、分子部３００は上述の−Ｖ（α＾−Ｌｊ）を演算す
るものであり、上述の誤り位置多項式計算部１００とは
以下の４点が相違する。

【００１８】１） 初期サイクルで、入力される係数は
ｐ次のものがない。

【００１９】２） このため、この係数についてのガロ
ア体乗算器がない。

【００２０】３） 入力される係数が異なる。

【００２１】４） 奇数次総和部と０デコーダがない。

【００２２】また、このため本図の分子部においては図
１に示すのと同じ作用をなす物（部品、構成）において
は、符号の先頭（一番上の桁）を「１」から「３」に変
更している。具体的には、例えばセレクタは誤り位置多
項式計算部が１０３１〜１０３ｐの符号を付しているの
で、分子部の符号は３０３１〜３０３ｐ−１（３０３ｐ
は無い）としている。なお、３１２は誤り数値多項式の
分子部の出力信号端子であり、５１４は誤り数値多項式
除算器出力信号端子である。

【００２３】そして、この構成により上述の誤り数値多
項式の分子部の演算がなされ、この演算結果は誤り数値
多項式除算器５００へ送られる。このもとで、誤り数値
多項式除算器５００は、この値を分子とし、誤り位置多
項式計算部１００の奇数次総和部１０７からの出力信号
１１１を分母とし、これらから誤り数値を計算し、その
結果を出力する。

【００２４】更に以上のもとで、以下図示しない誤り書
き戻し装置によるバッファメモリ上のデータへの必要な
書き直し、必要に応じての読み出し速度を変更しての再
度の読出しや訂正アルゴリズムの変更、最終的には該書
き直された正しいデータを基にしてのＣＲＴへの映像の
表示等がなされることとなる。ただし、これらについて
も周知技術であるため、その詳細は省略する。

【００２５】

【発明が解決しようとする課題】ところで、近年のデー
タ処理速度の向上に伴い、誤り訂正のデータ量も増大し
ている。更に、映像データ等をリアルタイムでエラー訂
正処理する場合等においては、処理の一層の高速化、具
体的には現在の３０ＭＢ／ｓｅｃを１００ＭＢ／ｓｅｃ
程度にすることが求められている。

【００２６】しかしながら、上記のチェンサーチ装置で
は、誤り位置計算のため１サイクルタイムの演算で求め
られる解は１つだけである。このため、その処理能力は
１サイクルの時間、そして装置のクロック信号の周波数
等により定まってしまう。といって、装置を駆動するク
ロック信号の周波数を上げたり、演算のサイクルタイム
を短くしたりするのは、消費電力が増大する、ノイズが
発生し易くなる、クロックスキューの調整が困難とな
る、信号がフル振幅しにくくなりホットキャリアによる
信頼性劣化や信号の伝搬異常が発生し易くなる、他の機
器や回路との調整が必要となる、等の不都合が生じる。

【００２７】誤り数値計算においても同様の問題が生じ
る。

【００２８】また、詳細に作用の内容を検討して見る
と、不必要な作用もなされている。

【００２９】このため、チェンサーチ装置において、サ
イクル周波数を上げることなく誤り位置多項式の解を高
速に求める技術の開発が望まれていた。

【００３０】次に近年のＤＶＤ−ＲＯＭ等を使用した各
種機器の小型、携帯化のもと、あるいはそうでなくても
各構成部の小型化、低消費電力化の要請が強い。このた
め、この面からも適切なチェンサーチ装置の開発が望ま
れていた。

【００３１】

【課題を解決するための手段】本発明は、以上の課題を
解決することを目的としてなされたものであり、演算部
を複数設けて演算の高速化を図り、併せて小型化、低消
費量電力化をも図ったものである。具体的には、以下の
構成としている。

【００３２】本発明に係るチェンサーチ装置は、誤り数
値計算式を演算する分母側演算部として、誤り位置多項
式の各係数が入力される各係数用の入力端子と、初期サ
イクルに限り前記入力端子に入力された各値を選択し、
以降のサイクルでは他方の入力端子から入力された各値
を選択する各入力端子に後続する選択部と、前記選択部
に後続し、選択部にて選択された各値を格納する格納部
と、各サイクル毎にその開始時に、前記格納部に格納さ
れた各値の総和をとる第１の総和部と、前記第１の総和
部の演算結果が出力される毎に、その値が０か否かを判
定する第１の０デコーダと、各サイクル毎に、前記格納
部に格納されている各値に対して、格納部に後続するガ
ロア体乗算器によりガロア体乗算を行なう第２のガロア
体乗算部と、各サイクル毎に前記第２のガロア体乗算部
の演算結果の総和をとる第２の総和部と、前記第２の総
和部の演算結果が出力される毎に、その値が０か否かを
判定する第２の０デコーダと、前記第２のガロア体乗算
部の各ガロア体乗算器の結果に対して後続するガロア体
乗算器により同一サイクルでガロア体乗算を行ない、更
にその結果を前記選択部の他方の各入力端子に入力する
第１のガロア体乗算部と、最初のサイクル時に０にリセ
ットされ、以降は各サイクル毎に２インクリメントされ
る第１のエラーロケーションカウンタと、最初のサイク
ル時に１にリセットされ、以降は各サイクル毎に２イン
クリメントされる第２のエラーロケーションカウンタ
と、前記第１のガロア体乗算部からの出力のうち奇数次
のものの総和を採る第１の奇数次総和部と、前記第２の
ガロア体乗算部からの出力のうち奇数次のものの総和を
採る第２の奇数次総和部とを有し、誤り数値計算式を演
算する分子側演算部として、誤り数値多項式の分子部の
各係数が入力される各係数用の分子側の入力端子と 初
期サイクルに限り前記分子側入力端子に入力された各値
を選択し、以降のサイクルでは他方の入力端子から入力
された各値を選択する各入力端子に後続する分子側選択
部と、前記分子側選択部に後続し、該分子側選択部にて
選択された各値を格納する分子側格納部と、各サイクル
毎にその開始時に、前記分子側格納部に格納された各値
の総和をとる分子側第１の総和部と、各サイクル毎に、
前記分子側格納部に格納されている各値に対して、分子
側格納部に後続する分子側ガロア体乗算器によりガロア
体乗算を行なう分子側第２のガロア体乗算部と、各サイ
クル毎に前記分子側第２のガロア体乗算部の演算結果の
総和をとる分子側第２の総和部と、前記分子側第２のガ
ロア体乗算部の各ガロア体乗算器の結果に対して後続す
る分子側のガロア体乗算器により同一サイクルでガロア
体乗算を行ない、更にその結果を前記分子側選択部の他
方の各入力端子に入力する分子側第１のガロア体乗算部
とを有し、更に、前記２個の０デコーダの値と前記２個
のエラーロケーションカウンタの値により誤り位置を特
定する誤り位置処理特定部は、前記第１の奇数次総和部
からの出力があればこれを分母とし前記分子側第１の総
和部からの出力があればこれを分子として除算を行い、
前記第２の奇数次総和部からの出力があればこれを分母
とし前記分子側第２の総和部からの出力があればこれを
分子として除算を行なう除算部と、前記第１と第２の０
デコーダの値が何れも０ならば前記第１の奇数次総和部
からの出力及び前記分子側第１の総和部からの出力並び
に前記第２の奇数次総和部からの出力及び前記分子側第
２の総和部からの出力の何れの組をも前記除算部に入力
させず、前記第１と第２の０デコーダの値の一方のみが
０ならば該当しない方の前記奇数次総和部からの出力及
び前記分子側総和部からの出力のみを前記除算部に入力
させると共にそれを特定する信号を後流の処理部へ出力
し、前記第１と第２の０デコーダの値の両方が１ならば
最初に前記第１の奇数次総和部からの出力及び前記分子
側第１の総和部からの出力を前記除算部に入力させ次の
サイクルで前記第２の奇数次総和部からの出力及び前記
分子側第２の総和部からの出力を前記除算部に入力させ
ると共に、前記分母側演算部及び分子側演算部の各格納
部並びに前記第１及び第２のエラーロケーションカウン
タを、除算部における２つの除算を有効になすため必要
なだけ停止させ、あるいは状態値を持続させる、除算制
御部とを有していることを特徴とする。

【００３３】

【００３４】

【００３５】

【００３６】

【００３７】本発明においては、除算部が１つしかな
く、このため２つの誤り位置多項式演算部の採る値に応
じて、除算器の使用に際しての入力の適切な選択と、必
要に応じての除算が終了するまでのクロック信号の発停
の、ひいては分母部と分子部の次の計算の実行の停止や
レジスタの状態値の保持等の制御がなされる。更に、後
流側の処理部には、何れの入力が選択されたかを示す信
号も出力される。

【００３８】また、これに併せての各回路の取付け面
積、スペースの削減も図られる。

【００３９】

【００４０】

【００４１】

【００４２】

【００４３】

【発明の実施の形態】以下、本発明のチェンサーチ装置
を、その実施の形態に基づいて説明する。

【００４４】（第１の実施の形態）本実施の形態は、誤
り位置計算の高速化に関する。

【００４５】図３は、本実施の形態のチェンサーチ装置
の構成図であり、主に請求項１記載の発明に対応する。
本図において、従来技術と同じ物（部品、構成）におい
ては、同じ符号を付し、また本発明に係る物において
は、対応する従来の物の先頭の数字を「１」から「２」
に変更している。

【００４６】１０はチェンサーチ装置のうち、誤り位置
多項式の計算部本体であり、図示しない訂正装置の上流
側より誤り位置多項式の各係数Ａｐ〜Ａ０が入力され、
第１の誤り位置演算部出力信号端子１１０、第２の誤り
位置演算部出力信号端子２１０、第１のエラーロケーシ
ョンカウンタ出力信号端子１０９、第２のエラーロケー
ションカウンタ出力信号端子２０９、第１の奇数次総和
部出力信号端子１１１、第１の奇数次総和部出力信号端
子２１１に所定の信号を出力する。

【００４７】なお、誤り位置多項式の各係数Ａｐ〜Ａ０
はそれぞれ、以下の式の各係数を示すものであり、これ
は従来技術のものと同じである。 Ｌ（Ｘ）＝ＡｐＸ＾ｐ＋…＋Ａ１Ｘ＾１＋Ａ０ １００は、第１の誤り位置演算部であり、基本的には従
来のチェーンサーチ装置のものと同じであるが、繰り返
し演算の際単独でループをなすのでなく、更に本発明に
係る第２の演算部２００に接続されて、ループの下流に
位置しているのが異なる。

【００４８】以下、説明が従来の技術欄と多少ダブルと
ころも有るが、念のためこの第１の誤り位置演算部を構
成する各ブロックについて説明する。１０３０〜１０３
ｐは、最初のサイクルにおいてのみ、その開始時に外部
から入力される誤り位置多項式の各係数Ａｐ〜Ａ０を入
力として選択し、これらの値を第１の誤り位置演算部１
００に取り込むセレクタ回路である。なお、次のサイク
ル以降は、（演算に多少の時間が必要であるため、原則
としてそのサイクルの開始時以降僅かな時間経過後や後
半に）他方の端子、すなわち第１のガロア体乗算器から
入力されるデータを選択する。

【００４９】１０２０〜１０２ｐは、誤り位置多項式の
各係数に対して、最初のサイクルからそれ以降の各サイ
クル毎にガロア体乗算を行なう第１のガロア体乗算器で
ある。ただし、本図に示す様に、ループの上流側の第２
のガロア体乗算器の計算結果が入力されるのが従来のも
のと異なる。

【００５０】１０４０〜１０４ｐは、誤り位置多項式の
各項の値（各次の係数に所定のガロア体演算をした値）
を格納する記憶部である。

【００５１】１０５は、最初のサイクル以降の各サイク
ルの開始時に、誤り位置多項式の各項の総和を演算する
第１の総和演算部である。

【００５２】１０６は、第１の総和演算部の値が０か否
かを判定し、１のときには誤りがあることを、また０の
ときには誤りがないことを第１の誤り位置演算部出力信
号端子１１０により出力する第１の０デコーダ部であ
る。

【００５３】１０７は第１の奇数次総和部であり、記憶
部の奇数次の項のみの総和をとり、第１のデコーダ部で
の判定の結果、誤りがあることが判明したときには、次
段の誤り数値多項式演算での処理のため、この総和結果
を第１の奇数次総和部出力信号端子１１１に出力する。

【００５４】１０８は、第１の０デコーダ部１０６での
誤り判定の結果、誤りであることが判明したときには、
ここに格納された値が誤り位置を表す値として第１のエ
ラーロケーション出力信号端子１１０に出力する第１の
エラーロケーションカウンタである。

【００５５】さて、従来のチェンサーチ装置では、第１
の誤り位置多項式計算部１００においては、第２サイク
ル以降は記憶部１０４０〜１０４ｐに格納された誤り位
置多項式の各項の値を同じ演算部のガロア体乗算部（本
図３の１０２０〜１０２ｐ）に入力し、各サイクルタイ
ム毎に１つの解を得ていた。しかし、このチェンサーチ
装置では、記憶部１０４０〜１０４ｐに格納された誤り
位置多項式の各項の値を、サイクルの開始時にその総和
を採ると共に第２の誤り位置演算部２００に入力する。
そして、これにより１サイクルタイムで２つの解を求め
るようにしている。以下、この第２の誤り位置演算部の
各構成部について説明する。

【００５６】２０２０〜２０２ｐは、誤り位置多項式の
各係数に対して、各サイクルタイム毎に、その開始時に
ガロア体乗算を行なう第２のガロア体乗算器である。

【００５７】２０５は、第２のガロア体乗算器の演算結
果の誤り位置多項式の各項の総和を演算する第２の総和
演算部である。

【００５８】２０６は、第２の総和演算部の値が０であ
るか否かを判定し、０である場合は誤りがあることを、
また０でない場合は誤りがないことを第２の演算部出力
信号端子２１０に出力する第２の０デコーダ部である。

【００５９】２０７は、第２のガロア体乗算器の結果に
対して奇数次の項のみの総和をとり、第２の０デコーダ
部２０６での判定の結果、誤りがあることが判明した場
合、次段の誤り数値多項式演算（部）による処理に使用
するため、この総和結果を第２の奇数次総和部出力信号
端子２１１に出力する第２の奇数次総和部である。

【００６０】２０８は、第２の０デコーダ部２０６での
誤り判定の結果、誤りであることが判明したときには、
ここに格納された値が誤り位置を表す値となり、第２の
エラーロケーション出力信号端子２０９に出力される第
２のエラーロケーションカウンタである。

【００６１】以下、図３に示すこの装置の動作について
説明する。

【００６２】初期サイクル時に、本装置の入力端子１０
１０〜１０１ｐより入力された誤り位置多項式の各係数
が、セレクタ１０３０〜１０３ｐにより入力として選択
される。また、初期サイクルの開始時に、第１のエラー
ロケーションカウンタ１０８は０に、第２のエラーロケ
ーションカウンタ２０８は１リセットされ、何れも以降
の各サイクルタイム毎に２づつインクリメント（加算）
される。

【００６３】以上のもとで、第２サイクル以降も、第１
の誤り位置演算部１００と第２の誤り位置演算部２００
は並列に動作することとなる。その様子をもう少し具体
的に説明する。

【００６４】まず、第１の誤り位置演算部１００では、
最初のサイクルの開始時セレクタ１０３０〜１０３ｐに
より選択され、レジスタ１０４０〜１０４ｐに格納され
ている各項の値の総和を、第１の総和部１０５が求め
る。次いで、その結果が０か否かの判定を第１の０デコ
ーダ１０９で行なう。一方、第２の誤り位置演算部２０
０では、第２のサイクルの開始時に第２のガロア体乗算
器２０２０〜２０２ｐが、レジスタ１０４０〜１０４ｐ
に格納されている各値に対しガロア体乗算を行ない、次
いで同じサイクル内で第２の総和部２０５がこの結果の
総和をとり、第２の０デコーダ２０６により誤りがある
か否かの判定を行なう。

【００６５】更に同一サイクルタイム中に、第２のガロ
ア体乗算器２０２０〜２０２ｐの各々の結果は、第１の
誤り位置演算部１００へ入力され、その第１のガロア体
乗算器１０２０〜１０２ｐでガロア体乗算が行なわれ、
乗算結果が次のサイクルの開始時に即セレクタ１０３０
〜１０３ｐに入力される。

【００６６】また、同じサイクルではあるがこれらの演
算と同時あるいはこれに先立って、第１のエラーロケー
ションカウンタ１０８と第２のエラーロケーションカウ
ンタ２０８は共に２インクリメントされる。

【００６７】以降のサイクルでは、いずれかのエラーロ
ケーションカウンタが所定値になるまで演算部、エラー
ロケーションカウンタ共々上記の処理を繰り返し行な
う。

【００６８】さて、第１の０デコーダ１０６により誤り
があると判定された場合は、同一サイクルタイムで以下
の動作を行なう。

【００６９】第１の奇数次総和部１０７では、レジスタ
１０４０〜１０４ｐに格納されている誤り位置多項式の
各項のうち奇数次のみの総和をとり、これを第１の奇数
次総和出力信号端子１１１より次段の誤り数値多項式計
算部へ出力する。第１のエラーロケーションカウンタ１
０８では、エラー判定時の値を第１のエラーロケーショ
ンカウンタ出力信号端子１０９より出力し、誤り位置を
伝達する。

【００７０】同様に、第２の０デコーダ２０６により誤
りがあると判定された場合は、同一サイクルタイムで以
下の動作を行なう。

【００７１】第２の奇数次総和部２０７では、第２のガ
ロア体乗算器２０２０〜２０２ｐの各結果のうち奇数次
のみの総和をとり、第２の奇数次総和出力信号端子２１
１より次段の誤り数値多項式計算部へ出力する。第２の
エラーロケーションカウンタ２０８では、エラー判定時
の値を第２のエラーロケーションカウンタ出力信号端子
２０９より出力し、誤り位置を伝達する。以上の下で、
誤り数値計算がなされることとなる。

【００７２】以上の説明で判る様に、本実施の形態のチ
ェンサーチ装置では、演算部が２つ並列に動作するた
め、１サイクルタイムで２つの解を求めることが可能と
なり、解を求めるためのスループットが向上する。

【００７３】（第２の実施の形態）本実施の形態は、誤
り数値計算の高速化に関する。

【００７４】図４は、本実施の形態のチェンサーチ装置
の構成図であり、主に請求項２の発明に対応する。図面
上部の誤り位置計算部１００、２００は図３に示すもの
と同じであり、その一部等が誤り数値多項式の分母の演
算部を構成する。また、図面下部は誤り数値多項式の分
子部の計算部３００、４００であり、３００の方は基本
的には上部の誤り位置多項式計算部１００と同じであ
る。ただし、従来の技術欄にて説明したごとく、ｐ次の
桁への入力がなく、奇数次総和部、０デコーダがないの
が相違する。また、エラーロケーションカウンタもな
い。

【００７５】また、４００の方も同様に、基本的には上
部の（第２の）誤り位置多項式計算部２００と同じであ
る。

【００７６】以上の他、本図においては、誤り位置多項
式計算部１００に対応する部分については最上位の桁は
２つ増している。すなわち例えば、分子側の第１のガロ
ア体乗算器と第２のガロア体乗算器とは各々、３０２０
〜３０２ｐ−１，４０２０〜４０２ｐ−１としている。
なおこれらに対応する誤り位置計算部の第１のガロア体
乗算器は１０２０〜１０２ｐ−１，２０２０〜２０２ｐ
−１である。更に、分母側には分子側に対応するものの
ない１０２ｐと２０２ｐとがある。

【００７７】またこれらのこともあり、分子側の第１の
総和器３０５、第２の総和器４０５には分子側の第１若
しくは第２のガロア体乗算器の入力がなされる際、分母
側のそれらに対応する総和器１０５，２０５と異なり、
α^p を掛けたものは入力されない。

【００７８】５００と６００は各々第１と第２の誤り数
値多項式除算器である。第１の誤り数値多項式除算部５
００には、分母側の第１の奇数次総和器１０７の出力信
号端子１１１と分子側の第１の総和器３０５の出力信号
端子３１２からの出力が入力される。また、第２の誤り
数値多項式除算部６００には、分母側の第２の奇数次総
和器２０７の出力信号端子２１１と分子側の第２の総和
器４０５の出力信号端子４１２からの出力が入力され
る。

【００７９】以上のもとで、２つの除算器５００、６０
０により並列で、ひいては高速で除算がなされ、それら
の出力信号端子５１４、６１４から除算結果が出力され
ることとなる。

【００８０】（第３の実施の形態）本実施の形態は、先
の第２の実施の形態におけるエラーロケーションカウン
タと除算器の共有化を図ったものである。

【００８１】本実施の形態のチェンサーチ装置を図５に
示す。本図は主に請求項３の発明に関し、誤り数値多項
式除算部を共有する他は基本的には図４に示すチェンサ
ーチ装置と同じである。このため、図４に示すのと同一
の作用をなす構成、部分については、本実施の形態固有
の物を除き同一の符号を付している。

【００８２】本図において、５５０は共有された誤り数
値多項式除算器である。１５８は共有されたエラーロケ
ーションカウンタである。５５１は除算器制御回路であ
る。

【００８３】５５２と５５３は各々、除算器が分母側と
分子側の第１の総和部と同じく分母側と分子側の第２の
総和部のいずれかの、あるいは両方の入力を受け付ける
かを選択するためのセレクタである。

【００８４】以下、このチェンサーチ装置の動作につい
て説明する。

【００８５】エラーロケーションカウンタは最初のサイ
クルでは０となり、以降はサイクル毎に２つ増加され
る。このため、誤り位置の特定は、この唯１個のエラー
ロケーションカウンタの値と第１若しくは第２の０デコ
ーダのいずれのあるいは両方の値が０が否かを認識して
行われることとなる。但し、このこと自体は本発明を想
到すればそう困難でないので、その詳しい論理の内容の
説明は省略する。

【００８６】次に、除算器制御回路５５１は、誤り位置
多項式計算部の第１の総和器と第２の総和器の値の如何
によって除算器を使い分け、必要に応じてクロック信号
の発停をもなさねばならないが、その作用を以下に説明
する。

【００８７】まず、この回路への入出力であるが、第１
の０デコーダ１０６、第２の０デコーダ２０６及び共通
のエラーロケーションカウンタ１５８の出力値が入力さ
れる。そして、後段へ渡すエラーロケーションカウンタ
カウンタの値、０デコーダの判定結果及び誤り数値多項
式除算器入力部のセレクタの制御（選択）信号並びに図
示していないが、分母側と分子側の各レジスタ１０４０
〜１０４ｐ、３０４０〜３０４ｐ−１及び共有のエラー
ロケーションカウンタ１５８を発停させるためのクロッ
ク信号を出力する。

【００８８】次に、動作であるが、入力される第１と第
２の０デコーダ１０６、２０６の判定結果に応じて、以
下のような制御を行なう。

【００８９】１）いずれの０デコーダの出力値も０（誤
りがない）の場合。（この場合は、２個の０デコーダの
出力値の和が０であることにより、容易に認識可能であ
る。） １．エラーロケーションカウンタの出力信号端子１５９
へは、後段で無視されるためどのような値を出力しても
良いが、何等かの原因による誤作動を極力防止するため
本実施の形態では０を出力する。 ２．０デコーダの判定結果も０（誤り無し）を出力す
る。 ３．除算器の入力部上流側のセレクタ５５２、５５３へ
は、出力を固定する、すなわち後流側へは流さないこと
となる閉の信号を出力する。これにより、除算器は作動
せず、その分消費電力の節減がなされることとなる。 ４．各レジスタ等へのクロックを制御する信号はそのま
まとする。これにより、クロック信号の出力が続行さ
れ、続行する誤り位置計算等も続行される。すなわち、
第２の実施の形態の場合と異ならない。

【００９０】２）第１の０デコーダの判定結果だけが１
（誤り有り）の場合。（この場合は、２個の０デコーダ
の出力値の和が１であることにより、何れか１の０デコ
ーダの判定結果だけが１であることを認識し、ついでい
ずれが１かを認識することにより、認識がなされる。） １．後段へ渡すエラーロケーションカウンタの値は、共
有のエラーロケーションカウンタ１５８の値そのままと
する。 ２．共通の０デコーダの出力信号端子１６０へ、判定結
果として誤りがある事を示す１を出力する。 ３．除算器の入力部上流側のセレクタ５５２、５５３へ
は、分母側は１１１を、分子側は３１２を、すなわち何
れも第１の計算部側の端子からの出力を選択することと
なる開閉（選択）信号を出力する。 ４．各レジスタ等へのクロックを制御する信号はそのま
まとする。

【００９１】なお、この下で共通の除算器の出力信号端
子５５４から、除算の結果が出力される。

【００９２】３）第２の０デコーダの判定結果だけが１
の場合。 １．後段へのエラーロケーションカウンタの値は、共通
のエラーロケーションカウンタ１５８の値に＋１した値
とする。これにより、後流側の処理部では誤り位置多項
式の計算部の第２の総和器であることの認識がなされ
る。 ２．０デコーダの判定結果として１を出力する。 ３．除算器の入力部上流側のセレクタ５５２、５５３へ
は、分母側は２１１を、分子側は４１２を、すなわち何
れも第２の計算部側の端子からの出力を選択する信号を
出力する。 ４．クロックを制御する信号は何もしない。

【００９３】４）両方の０デコーダの判定結果が１の場
合。（この場合は、２個の０デコーダの出力値の和が２
であることにより、容易に認識可能である。） １．分母側と分子側の各レジスタ１０４０〜１０４ｐ，
３０４０〜３０４ｐ−１及び共通のエラーロケーション
カウンタ１５８のクロックを制御する信号として、１ク
ロックだけ動作を止める制御を出力する。このため分母
側と分子側の計算部とエラーカウンタは次の１サイクル
だけ止まった（値を保持した）ままの状態になる。 ２．後段へ渡すエラーカウンタの値として、先ず共通の
エラーロケーションカウンタ１５８の値をそのまま出力
する。 ３．０デコーダの判定結果として１を出力する。 ４．除算器の入力部上流側のセレクタ５５２、５５３へ
は、先ず分母側は１１１を、分子側は３１２を、すなわ
ち何れも第１の計算部側の端子からの出力を選択する信
号を出力する。 ５．除算器が演算を行い、結果を出力したところで、次
のクロックが入る。 ６．このクロックでは、分母側、分子側の各レジスタ１
０４０〜１０４ｐ，３０４０〜３０４ｐ−１は値をラッ
チしないため、前の結果を保持したままである。従っ
て、分母側、分子側の各出力端子２１１，４１２は前回
の値、すなわち誤りが見つかった時点の値が出力する。 ７．後段へ渡すエラーカウンタの値は、今度は前の値を
保持したままの共通のエラーロケーションカウンタ１５
８の値に＋１した値を出力する。 ８．０デコーダの判定結果は１（誤りがある）を出力す
る。 ９．除算器入力部上流側のセレクタ５５２、５５３へ
は、今度は分母側は２１１を、分子側は４１２を、すな
わち何れも第２の計算部側の端子からの出力を選択する
信号を出力する。 １０．分母側、分子側の各レジスタ１０４０〜１０４
ｐ，３０４０〜３０４ｐ−１及び共通のエラーロケーシ
ョンカウンタ１５８のクロックを制御する信号として、
クロックを停止する命令を解除する。つまり、分母側、
分子側の各レジスタ、共通のエラーロケーションカウン
タそして各計算部は、次のクロックからは正常動作に戻
る。

【００９４】以上の説明で判るように、本実施の形態で
は並列して動作する分母側の２つの計算部の両方で誤り
が見つかった場合に限り、チェンサーチ装置のクロック
を止める。従って、連続して誤りが続くところでは、２
倍のスループットではなく１サイクルタイムに１つの解
しか出せなくなる。しかしながら、一般的にＤＶＤ−Ｒ
ＯＭ等における誤り率は低く、多くとも数％のオーダー
であるため、特に問題になるものではない。すなわち、
本実施の形態のチェンサーチ装置では非常に多数の誤り
位置多項式の中から、数少ない誤りを高速に見つける事
が可能となる。ただこの一方で、誤りが見つかった際に
その誤りを訂正するのに多少時間がかかるが、これは誤
り発生の頻度が少ないため問題でない。（なお、参考ま
でに記載するならば、除算の速度はガロア体乗算や総和
の５倍程度である。） 次に、本実施の形態のチェンサーチ装置は、第２の実施
の形態のものと比較して除算器とエラーロケーションカ
ウンタが１つずつ減り、除算器の制御回路と除算器の入
力部のセレクタ（×２）が増えている。さて、除算器の
制御回路は比較的容易に設計可能であり、除算器の入力
部のセレクタも非常に小さな回路である（両方合わせ
て、除算器の１／５程度）。このため、除算器を削減し
た分、面積的に有利になる。

【００９５】また、２つのチェンサーチの装置のいずれ
でもエラーが見つからなかった場合には、そしてこれが
ほとんどであるが、除算器を不動作としている。この結
果、動作時の貫通電流による消費電力を削減することが
可能となる。さて、除算器は変数除算であるため、どう
しても大きな回路となる。（なお、参考までに記載する
ならば、多数のガロア体乗算器のあるガロア体乗算部や
レジスタ全体とほぼ同じ程度である。）このため、未使
用時にこの動作を止めることは大きな電力削減につなが
る。

【００９６】なお、例えば、ガロア体乗算器が４個の場
合には、４個の０レコーダの値の和が０なら、誤りがな
いと認識しえる。１ならば、第１と第２の０レコーダの
値の和と第３と第４の０レコーダの値の和が０か否かが
判断される。そして、和が０の方の組は誤りがないと認
識される。以下、同様の手順で処理がなされることとな
る。

【００９７】以上、本発明をその実施の形態に基づいて
説明してきたが、本発明は、何もこれらに限定されない
のは勿論である。すなわち、例えば以下のようにしても
良い。

【００９８】１）演算部を３個以上としている。またこ
れに併せて各エラーロケーションカウンタの初期値をイ
ンクリメントする数値も適切な値としている。

【００９９】エラーロケーションカウンタを１個だけと
し、最初のサイクルでは０に設定し、以降のサイクルで
は演算部の個数値のみインクリメントし、これに併せて
０デコーダから０が出力された場合にはいずれの０デコ
ーダから出力されたかを認識し、これらにより誤り位置
を見出す手段、すなわち演算部の個数のみエラーロケー
ションカウンタを設けているのと実質均等な構成は、ハ
ード、ソフトを問わない。

【０１００】２）求まった解の個数が方程式の次数とな
ったならば、演算を停止する等、他の機能が付加されて
いる。

【０１０１】３）セレクタに換えて入力端子からは初期
サイクルのみ入力がなされ、他のサイクルでは入力がな
く、この一方ガロア体乗算器からは初期サイクルは入力
がなく他のサイクルでは入力がなされる等、実質セレク
タの役を担う端子となっている等、本発明の各構成部と
完全には一致しないが、実質同一あるいは均等の構成と
している。

【０１０２】４）現時点では、ガロア体乗算器は各１６
ビット、格納部は各８ビットであるが、これらは将来の
技術の発達、規格の変更のもと他の値となっている。ま
た格納部のメモリー、ガロア体乗算器の形式等も不問で
ある。

【０１０３】５）明細書（含む、請求項）では、最初の
サイクルの開始時に即レジスタ内の値の総和を採り、次
のサイクル以降もその開始時に即値が読み出されその総
和が採られるとしている。しかし、最初のサイクルの後
半部にレジスタ内の値の総和が求められ、次のサイクル
以降もその後半時に採られるとしている。そして、これ
に合わせて、エラーロケーションカウンタの初期設定値
等も変更している。即ち、サイクルの開始をどの様に解
釈するかの相違だけであり、実質同一（均等）な装置と
している。

【０１０４】６）０デコーダの判定も同一サイクル内に
なされるのが原則であるが、何か補償手段を設けてそう
でないようにしている。

【０１０５】７）クロック信号の立上げでなく、下がる
時を開始時点としている。

【０１０６】

【発明の効果】以上の説明で判るように、本発明におい
ては、チェンサーチ装置の誤り位置を求める演算部を複
数有し、これらを並列動作させるため誤り訂正の迅速化
が可能となる。更にこの際、セレクタやレジスタ等の回
路は複数の演算部で共有するため、速度はＮ倍になって
も、回路規模そのものはＮ倍とはならない。このため、
非常に経済的である。

【０１０７】また、同じく誤り数値計算の分母と分子を
求める演算部を複数有し、これらを並列動作させるため
誤り訂正の迅速化が可能となる。そしてこの際も、セレ
クタやレジスタ等の回路は複数の演算部で共有するた
め、回路規模そのものはそう大きくはならない。

【０１０８】また、同じく誤り数値計算の分母と分子を
求める演算部を複数有するが、除算部は共有するものと
し、これにより回路規模の小型化と省電力を図ってい
る。

【０１０９】また、同じく誤り位置計算の値が０なら
ば、除算部を不可動として一層の省電力を図っている。

【図面の簡単な説明】

【図１】 従来のチェンサーチ装置の誤り位置計算部の
構成図である。

【図２】 従来のチェンサーチ装置の全体（誤り位置計
算部と誤り数値計算部と除算部）の構成図である。

【図３】 本発明の第１の実施の形態としての誤り位置
計算部を多（２）重化したチェンサーチ装置の構成図で
ある。

【図４】 本発明の第２の実施の形態としてのチェンサ
ーチ装置全体の構成図である。

【図５】 本発明の第３の実施の形態としてのチェンサ
ーチ装置全体の構成図である。

【符合の説明】

１０ 本発明のチェンサーチ装置の誤り
位置多項式計算部 １００ 従来技術のチェンサーチ装置の誤
り位置多項式計算部（及び実施の形態での第１の誤り位
置演算部 １０１０〜１０１ｐ 入力端子 １０２０〜１０２ｐ 第１のガロア体乗算器 １０３０〜１０３ｐ セレクタ １０４０〜１０４ｐ レジスタ（記憶部） １０５ 第１の総和器 １０６ 第１の０デコーダ部 １０７ 第１の奇数次総和部 １０８ 第１のエラーロケーションカウン
タ １５８ 共有されたエラーロケーションカ
ウンタ １０９ 第１のエラーロケーションカウン
タ出力信号端子 １１０ 第１の誤り位置多項式計算部出力
信号端子 １１１ 第１の奇数次総和部出力信号端子 ２００ 第２の誤り位置多項式計算部 ２０１０〜２０１ｐ 第２のガロア体乗算器 ２０５ 第２の総和器 ２０６ 第２の０デコーダ部 ２０７ 第２の奇数次総和部 ２０８ 第２のエラーロケーションカウン
タ ２０９ 第２のエラーロケーションカウン
タ出力信号端子 ２１０ 第２の誤り位置計算部出力信号端
子 ２１１ 第２の奇数次総和部出力信号端子 ３００ 従来技術のチェンサーチ装置の誤
り数値多項式の分子部計算部及び実施の形態での第１の
誤り数値多項式分子部計算部 ３０１０〜３０１ｐ−１ 入力端子（分母側） ３０２０〜３０２ｐ−１ 第１のガロア体乗算器（分母
側） ３０３０〜３０３ｐ−１ セレクタ（分母側） ３０４０〜３０４ｐ−１ レジスタ（記憶部、分母側） ３０５ 第１の総和器 ３１２ 第１の誤り数値多項式分子側計算
部出力信号端子 ４００ 第２の誤り数値多項式分子側計算
部 ４０２０〜４０２ｐ−１ 第２のガロア体乗算器 ４０５ 第２の総和器 ４１２ 第２の誤り数値多項式分子側計算
部出力信号端子 ５００ 第１の誤り数値多項式除算器 ５１４ （第１の）誤り数値多項式除算器
出力信号端子 ５５０ 共有の誤り数値多項式除算器 ５５１ 除算器制御回路 ５５２ 第１のセレクタ ５５３ 第２のセレクタ ６００ 第２の誤り数値多項式除算器 ６１４ 第２の誤り数値多項式除算器出力
信号端子

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−122333（ＪＰ，Ａ) 特開 昭63−131623（ＪＰ，Ａ) 特開2000−315955（ＪＰ，Ａ) 特開2001−44853（ＪＰ，Ａ) 特開2001−196938（ＪＰ，Ａ) 特開 平10−256920（ＪＰ，Ａ) 特開2000−332617（ＪＰ，Ａ) 特表 平２−501256（ＪＰ，Ａ) 特公 平７−114375（ＪＰ，Ｂ２) 米国特許6192497（ＵＳ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H03M 13/00 G06F 11/10 330 H04L 1/00

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 誤り数値計算式を演算する分母側演算部
   として、 誤り位置多項式の各係数が入力される各係数用の入力端
   子と、 初期サイクルに限り前記入力端子に入力された各値を選
   択し、以降のサイクルでは他方の入力端子から入力され
   た各値を選択する各入力端子に後続する選択部と、 前記選択部に後続し、選択部にて選択された各値を格納
   する格納部と、 各サイクル毎にその開始時に、前記格納部に格納された
   各値の総和をとる第１の総和部と、 前記第１の総和部の演算結果が出力される毎に、その値
   が０か否かを判定する第１の０デコーダと、 各サイクル毎に、前記格納部に格納されている各値に対
   して、格納部に後続するガロア体乗算器によりガロア体
   乗算を行なう第２のガロア体乗算部と、 各サイクル毎に前記第２のガロア体乗算部の演算結果の
   総和をとる第２の総和部と、 前記第２の総和部の演算結果が出力される毎に、その値
   が０か否かを判定する第２の０デコーダと、 前記第２のガロア体乗算部の各ガロア体乗算器の結果に
   対して後続するガロア体乗算器により同一サイクルでガ
   ロア体乗算を行ない、更にその結果を前記選択部の他方
   の各入力端子に入力する第１のガロア体乗算部と、 最初のサイクル時に０にリセットされ、以降は各サイク
   ル毎に２インクリメントされる第１のエラーロケーショ
   ンカウンタと、 最初のサイクル時に１にリセットされ、以降は各サイク
   ル毎に２インクリメントされる第２のエラーロケーショ
   ンカウンタと、前記第１のガロア体乗算部からの出力のうち奇数次のも
   のの総和を採る第１の奇数次総和部と、 前記第２のガロア体乗算部からの出力のうち奇数次のも
   のの総和を採る第２の奇数次総和部とを有し、 誤り数値計算式を演算する分子側演算部として、 誤り数値多項式の分子部の各係数が入力される各係数用
   の分子側の入力端子と初期サイクルに限り前記分子側入
   力端子に入力された各値を選択し、以降のサイクルでは
   他方の入力端子から入力された各値を選択する各入力端
   子に後続する分子側選択部と、 前記分子側選択部に後続し、該分子側選択部にて選択さ
   れた各値を格納する分子側格納部と、 各サイクル毎にその開始時に、前記分子側格納部に格納
   された各値の総和をとる分子側第１の総和部と、 各サイクル毎に、前記分子側格納部に格納されている各
   値に対して、分子側格納部に後続する分子側ガロア体乗
   算器によりガロア体乗算を行なう分子側第２のガロア体
   乗算部と、 各サイクル毎に前記分子側第２のガロア体乗算部の演算
   結果の総和をとる分子側第２の総和部と、 前記分子側第２のガロア体乗算部の各ガロア体乗算器の
   結果に対して後続する分子側のガロア体乗算器により同
   一サイクルでガロア体乗算を行ない、更にその結果を前
   記分子側選択部の他方の各入力端子に入力する分子側第
   １のガロア体乗算部とを有し、 更に、前記２個の０デコーダの値と前記２個のエラーロ
   ケーションカウンタの値により誤り位置を特定する誤り
   位置処理特定部は、 前記第１の奇数次総和部からの出力があればこれを分母
   とし前記分子側第１の総和部からの出力があればこれを
   分子として除算を行い、前記第２の奇数次総和部からの
   出力があればこれを分母とし前記分子側第２の総和部か
   らの出力があればこれを分子として除算を行なう除算部
   と、 前記第１と第２の０デコーダの値が何れも０ならば前記
   第１の奇数次総和部からの出力及び前記分子側第１の総
   和部からの出力並びに前記第２の奇数次総和部からの出
   力及び前記分子側第２の総和部からの出力の何れの組を
   も前記除算部に入力させず、前記第１と第２の０デコー
   ダの値の一方のみが０ならば該当しない方の前記奇数次
   総和部からの出力及び前記分子側総和部からの出力のみ
   を前記除算部に入力させると共にそれを特定する信号を
   後流の処理部へ出力し、前記第１と第２の０デコーダの
   値の両方が１ならば最初に前記第１の奇数次総和部から
   の出力及び前記分子側第１の総和部からの出力を前記除
   算部に入力させ次のサイクルで前記第２の奇数次総和部
   からの出力及び前記分子側第２の総和部からの出力を前
   記除算部に入力させると共に、前記分母側演算部及び分
   子側演算部の各格納部並びに前記第１及び第２のエラー
   ロケーションカウンタを、除算部における２つの除算を
   有効になすため必要なだけ停止させ、あるいは状態値を
   持続させる、除算制御部とを有していることを特徴とす
   るチェンサーチ装置。
2. 【請求項２】 誤り数値計算式を演算する分母側演算部
   として、 誤り位置多項式の各係数が入力される各係数用の入力端
   子と、 初期サイクルに限り前記入力端子に入力された各値を選
   択し、以降のサイクルでは他方の入力端子から入力され
   た各値を選択する各入力端子に後続する選択部と、 前記選択部に後続し、選択部にて選択された各値を格納
   する格納部と、 各サイクル毎にその開始時に、前記格納部に格納された
   各値の総和をとる第１の総和部と、 前記第１の総和部の演算結果が出力される毎に、その値
   が０か否かを判定する第１の０デコーダと、 各サイクル毎に、前記格納部に格納されている各値に対
   して、格納部に後続するガロア体乗算器によりガロア体
   乗算を行なう第２のガロア体乗算部と、 各サイクル毎に前記第２のガロア体乗算部の演算結果の
   総和をとる第２の総和部と、 前記第２の総和部の演算結果が出力される毎に、その値
   が０か否かを判定する第２の０デコーダと、 前記第２のガロア体乗算部の各ガロア体乗算器の結果に
   対して後続するガロア体乗算器により同一サイクルでガ
   ロア体乗算を行ない、更にその結果を前記選択部の他方
   の各入力端子に入力する第１のガロア体乗算部と、 最初のサイクル時に０にリセットされ、以降は各サイク
   ル毎に２インクリメントされるエラーロケーションカウ
   ンタと、 前記第１のガロア体乗算部からの出力のうち奇数次のも
   のの総和を採る第１の 奇数次総和部と、 前記第２のガロア体乗算部からの出力のうち奇数次のも
   のの総和を採る第２の奇数次総和部とを有し、 誤り数値計算式を演算する分子側演算部として、 誤り数値多項式の分子部の各係数が入力される各係数用
   の分子側の入力端子と初期サイクルに限り前記分子側入
   力端子に入力された各値を選択し、以降のサイクルでは
   他方の入力端子から入力された各値を選択する各入力端
   子に後続する分子側選択部と、 前記分子側選択部に後続し、該分子側選択部にて選択さ
   れた各値を格納する分子側格納部と、 各サイクル毎にその開始時に、前記分子側格納部に格納
   された各値の総和をとる分子側第１の総和部と、 各サイクル毎に、前記分子側格納部に格納されている各
   値に対して、分子側格納部に後続する分子側ガロア体乗
   算器によりガロア体乗算を行なう分子側第２のガロア体
   乗算部と、 各サイクル毎に前記分子側第２のガロア体乗算部の演算
   結果の総和をとる分子側第２の総和部と、 前記分子側第２のガロア体乗算部の各ガロア体乗算器の
   結果に対して後続する分子側のガロア体乗算器により同
   一サイクルでガロア体乗算を行ない、更にその結果を前
   記分子側選択部の他方の各入力端子に入力する分子側第
   １のガロア体乗算部とを有し、 更に、前記２個の０デコーダの値と前記１個のエラーロ
   ケーションカウンタの値により誤り位置を特定する誤り
   位置処理特定部は、 前記第１の奇数次総和部からの出力と前記第２の奇数次
   総和部からの出力の何れかを選択する第１のセレクタ
   と、 前記分子側第１の総和部からの出力と前記分子側第２の
   総和部からの出力の何れかを選択する第２のセレクタ
   と、 前記第１のセレクタを介して前記第１の奇数次総和部か
   らの出力があればこれを分母とし前記第２のセレクタを
   介して前記分子側第１の総和部からの出力があ ればこれ
   を分子として除算を行い、前記第１のセレクタを介して
   前記第２の奇数次総和部からの出力があればこれを分母
   とし前記第２のセレクタを介して前記分子側第２の総和
   部からの出力があればこれを分子として除算を行なう除
   算部と、前記第１および第２のセレクタ、前記分母側演
   算部および前記分子側演算部の各格納部並びに前記エラ
   ーロケーションカウンタのそれぞれの駆動を制御するこ
   とにより、前記除算部の除算動作を制御する除算部制御
   部であって、 前記第１と第２の０デコーダの値が何れも０ならば前記
   第１および第２のセレクタに出力を固定する制御信号を
   与え、前記第１の奇数次総和部からの出力及び前記分子
   側第１の総和部からの出力並びに前記第２の奇数次総和
   部からの出力及び前記分子側第２の総和部からの出力の
   何れの組をも前記除算部に入力させないようにすると共
   に、０デコーダの値としては０を、エラーロケーション
   カウンタの値としては任意の値を、それぞれ後流の処理
   部へ出力し、 前記第１の０デコーダの値が１で、かつ、前記第２の０
   デコーダの値が０ならば、前記第１のセレクタに第１の
   奇数次総和部からの出力の方を選択する制御信号を与え
   ると共に前記第２のセレクタに前記第１の総和部からの
   出力の方を選択する制御信号を与えて第１の奇数次総和
   部からの出力及び第１の総和部からの出力を前記除算部
   に入力させると共に、０デコーダの値としては１を、エ
   ラーロケーションカウンタの値としてはエラーロケーシ
   ョンカウンタの値をそのまま、それぞれ後流の処理部へ
   出力し、 前記第１の０デコーダの値が０で、かつ、前記第２の０
   デコーダの値が１ならば、前記第１のセレクタに第２の
   奇数次総和部からの出力の方を選択する制御信号を与え
   ると共に前記第２のセレクタに前記第２の総和部からの
   出力の方を選択する制御信号を与えて第２の奇数次総和
   部からの出力及び第２の総和部からの出力を前記除算部
   に入力させると共に、０デコーダの値としては１を、エ
   ラーロケーションカウンタの値としてはエラーロケーシ
   ョンカウンタの値に１インクリメントした値を、それぞ
   れ後流の処理部へ出力し、 前記第１と第２の０デコーダの値の両方が１ならば、現
   サイクルにおいては前記第１のセレクタに第１の奇数次
   総和部からの出力の方を選択する制御信号を与えると共
   に前記第２のセレクタに前記第１の総和部からの出力の
   方を選択する制 御信号を与えて第１の奇数次総和部から
   の出力及び第１の総和部からの出力を前記除算部に入力
   させると共に、０デコーダの値としては１を、エラーロ
   ケーションカウンタの値としてはエラーロケーションカ
   ウンタの値をそのまま、それぞれ後流の処理部へ出力
   し、更にエラーロケーションカウンタ並びに前記分母側
   演算部の格納部および前記分子側演算部の格納部の駆動
   を次の１サイクルだけ停止させ、次のサイクルにおいて
   は前記第１のセレクタに第２の奇数次総和部からの出力
   の方を選択する制御信号を与えると共に前記第２のセレ
   クタに前記第２の総和部からの出力の方を選択する制御
   信号を与えて第２の奇数次総和部からの出力及び第２の
   総和部からの出力を前記除算部に入力させると共に、０
   デコーダの値としては１を、エラーロケーションカウン
   タの値としては前のサイクルでの値を保持しているエラ
   ーロケーションカウンタの値に１インクリメントした値
   を、それぞれ後流の処理部へ出力し、更に前記エラーロ
   ケーションカウンタ並びに前記分母側演算部の格納部お
   よび前記分子側演算部の格納部の駆動を次の１サイクル
   だけ停止させる制御を解除して正常動作に復帰させる、
   そのような除算制御部とを有していることを特徴とする
   チェンサーチ装置。
3. 【請求項３】 誤り数値計算式を演算する分母側演算部
   として、 誤り位置多項式の各係数が入力される各係数用の入力端
   子と、 前記入力端子に後続し、初期サイクルに限り入力端子に
   入力された各値を選択し、以降のサイクルは他の入力端
   子に入力された各値を選択する選択部と、 前記選択部に後続し、選択部に格納された各値を格納す
   る格納部と、 各サイクル毎に、前記格納部に格納されている各値に対
   して、格納部に後続するガロア体乗算器によりガロア体
   乗算を行う第ｎのガロア体乗算部と、 上流側の第ｉ（ｉ＝ｎ、ｎ−１、 ・・・、３）のガロ
   ア体乗算部からの出力を受けて、後続するガロア体乗算
   器により同一サイクル内でガロア体乗算を行う第ｉ−１
   のガロア体乗算部と、 各サイクル毎に、上流側の第２のガロア体乗算部からの
   出力を受けて、その値を後続する前記選択部の他の入力
   端に同一サイクル内で出力する第１のガロア体乗算部
   と、 各サイクル毎にその開始時に、前記格納部に格納されて
   いる各値の総和をとる第１の総和部と、 前記第１を除く各ガロア体乗算部からの乗算結果が出力
   される毎に、同一サイクル内でその総和をとる第２から
   第ｎの総和部と、 前記１からｎの各総和部の演算結果が出力される毎に、
   その値が０か否かを判定する各総和部用の第１から第ｎ
   の０デコーダと、 最初のサイクル時に０にリセットされ、以降はサイクル
   毎にｎインクリメントされる第１のエラーロケーション
   カウンタと、 最初のサイクル時に各１，…ｎ−１にリセットされ、以
   降は各サイクル毎にｎインクリメントされる第ｎから第
   ２の各ガロア体乗算部に対応した第ｎから第２のエラー
   ロケーションカウンタ若しくは前記第１のエラーロケー
   ションカウンタと併せてこれらのエラーロケーションカ
   ウンタと実質同じ作用をなす各ガロア体乗算部のエラー
   ロケーション値計数認識手段と、 前記第ｉ（ｉ＝１，２， ・・・ｎ）のガロア体乗算部
   からの出力のうち奇数次のものの総和を採る第ｉ（ｉ＝
   １，２，・・・ｎ）の奇数次総和部を有し、 誤り数値計算式の演算をなす分子側演算部として、 誤り数値多項式の分子部の各係数が入力される各係数用
   の分子側入力端子と、 前記分子側入力端子に後続し、初期サイクルに限り該分
   子側入力端子に入力された各値を選択し、以降のサイク
   ルは他の入力端子に入力された各値を選択する分子側選
   択部と、 前記分子側選択部に後続し、該分子側選択部に格納され
   た各値を格納する分子側格納部と、 各サイクル毎に、前記分子側格納部に格納されている各
   値に対して、該分子側格納部に後続するガロア体乗算器
   によりガロア体乗算を行う分子側第ｎのガロア体乗算部
   と、 上流側のそして分子側第ｉ（ｉ＝ｎ，ｎ−１， ・・
   ・，３）のガロア体乗算部からの出力を受けて、後続す
   るガロア体乗算器により同一サイクル内でガロア体乗算
   を行う分子側第ｉ−１のガロア体乗算部と、 各サイクル毎に、上流側のそして分子側第２のガロア体
   乗算部からの出力を受けて、その値を後続する前記分子
   側選択部の他の入力端に同一サイクル内で出力する分子
   側第１のガロア体乗算部と、 各サイクル毎にその開始時に、前記分子側格納部に格納
   されている各値の総和をとる分子側第１の総和部と、 前記分子側第１を除く各ガロア体乗算部からの乗算結果
   が出力される毎に、同一サイクル内でその総和をとる分
   子側第２から第ｎの総和部とを有し、更に、 前記各ｎ個の０デコーダの値とｎ個のエラーロケ
   ーションカウンタの値、若しくは前記各ｎ個の０デコー
   ダの値と前記第１のエラーロケーションカウンタの値及
   び前記エラーロケーション値計数認識手段の認識内容と
   により誤り位置を特定する誤り位置特定処理部は、 前記第ｉの奇数次総和部からの出力があればこれを分母
   とし前記分子側第ｉの総和部からの出力があればこれを
   分子として除算を行なう除算部と、 前記第１から第ｎの０デコーダの値が何れも０ならば前
   記第１から第ｎの奇数次総和部からの出力と前記分子側
   の総和部からの出力の何れの組をも前記除算部に入力さ
   せず、前記第１から第ｎの０デコーダの値の何れかが１
   ならば該当する前記奇数次総和部からの出力及び前記分
   子側総和部からの出力の組合せを番号の小さいものから
   順に前記除算部に１サイクル毎に入力させ併せて何れの
   ０デコーダであるかを特定する信号を後流側の処理部へ
   出力させると共に、前記分母側演算部及び分子側演算部
   の各格納部並びに前記第１〜第ｎのエラーロケーション
   カウンタ若しくは前記エラーロケーション値計数認識手
   段を、除算部における複数の除算を有効になすため必要
   なだけ停止させ、あるいは状態値を保持させておく除算
   制御部とを有していることを特徴とするチェンサーチ装
   置。