JP2726902B2 - 広帯域巾のリード‐ソロモンエンコード、デコード及びエラー修正回路 - Google Patents

Description

【発明の詳細な説明】 先行技術 発明の分野 本発明は、VLSI構造を用いて、リード−ソロモンエン
コード、デコード及びエラー修正機能を広い帯域巾で且
つ短い待ち時間で実行し、２進デジタルデータにおける
多数の記号エラーを修正できるようにすることに関す
る。

関連技術の説明 電子的な通信及びデータ処理システムは、２進‘0'及
び‘1'を表わす電磁信号を送信し、受信しそして記憶す
る。データチャンネルに沿ったデータの転送中に又は種
々の磁気、光学もしくは他の記憶媒体にデータを記憶し
たりそこからデータを検索したりするプロセスの間に、
データ値のエラーが生じることがある。これらのエラー
は、データチャンネルの電磁ノイズや記憶媒体の欠陥に
よるものである。間隔を置いてランダムに生じる１ビッ
トづつのエラー及び多数のビットが連続して生じるエラ
ー「バースト」は、信頼性の高いシステム、即ち、修正
したデータに多数のエラーを生じることのないシステム
を用いて確認し、修正しなければならない。少なくと
も、エラーデータは、これを確認してエラーフラグをた
て、これが作用しないようにしなければならない。

エラーのない送信が生じるまでデータの送信を繰り返
すという高度な機能を有するデータ通信システムとは異
なり、磁気、光学又は他の記憶媒体に記憶されたエラー
データは、それらを修正できない限り永久的に失われた
まゝとなる。記憶又は送信の前にデータをエンコード
し、そして受信又は検索に続いてデコードすることによ
り、エラーを検出及び修正してからデータを次の用途へ
と送り出すことができる。リード−ソロモンコードは、
磁気記録媒体において遭遇する独立した及びバースト状
の形式のエラーに対して有用である。エンコード、デコ
ード及びリード−ソロモンコードについての資料は、特
に、The MIT Press、第２版（1972年）のペターソン及
びウェルドン著の「エラー修正コード」という論文や、
その他の多数の論文に述べられている。

２進データ記憶及び検索システムについては、適用媒
体、ここでは磁気ディスクと考える、にデータを記憶す
る前に、エラー修正が開始される。先ず、Ｋ個のデータ
記号と、Ｎ−Ｋ個のエラー修正コード（ECC）記号とで
構成されるＮ個のｍビット記号の（N,K）リード−ソロ
モンコードワードを用いてデータがエンコードされる。
ECC記号は冗長なものであり、エラーのあるデータ記号
を確認すると共に最大Ｔ＝（Ｎ−Ｋ）個のデータ記号を
再構成するに必要な情報を与える。

１つの記号は、一連のｍ個のビット、例えば、６又は
10個のビットより成る。ディスクのセクタに記憶される
２進デジットのデータ流は、通常、一連の８、16又は32
ビットワードより成り、これらを一連のデータ記号に変
換しなければならない。コードワードのＮ個の記号は、
ａ（ｘ）で表わされたデグリーＮ−１についてのｘの多
項式の係数を表わす。但し、deg（ａ）＝Ｎ−１であ
る。ECC記号は、ガロアフィールドにおけるＮ−Ｋ個の
連続する根GF（２^m）を有する生成元多項式ｇ（ｘ）に
よって均一に分割できるように形成され、ここで、各EC
C記号は、GF（２^m）のエレメントαⁱである。生成元多
項式ｇ（ｘ）は、エラー修正機構の規模及び複雑さに基
づいて選択され、即ち、いかに多くの記号を検出及び修
正したいかに基づいて選択される。（N,K）コードにお
いては、deg（ａ）＝Ｎ−Ｋである。Ｋ個のデータ記号d
iを係数とするデグリーＫ−１についてのｘの多項式を
ｄ（ｘ）とすれば、コードワードａ（ｘ）は次のように
なる。

ａ（ｘ）＝ｄ（ｘ）＊ｘ^(N-K)＋ｅ（ｘ） 但し、ｅ（ｘ）は、［ｄ（ｘ）＊ｘ^(N-K)/g（ｘ）］の
残りである。ｅ（ｘ）の係数は、ECC記号eiである。生
成元多項式ｇ（ｘ）によってデータ記号多項式ｄ（ｘ）
を分割するこのプロセスは、各々の記憶されたコードワ
ードａ（ｘ）をｇ（ｘ）で均一に分割できるようにす
る。検索されたコードワードｙ（ｘ）にエラーがない場
合には、ｙ（ｘ）がａ（ｘ）に等しく、ｇ（ｘ）で均一
に分割することができる。ｙ（ｘ）をｇ（ｘ）で均一に
分割できない場合には、そのコードワードがエラーベク
ターｐ（ｘ）を含むと仮定され、これを探索して修正し
なければならない。ここで、ｙ（ｘ）＝ａ（ｘ）＋ｐ
（ｘ）である。

エラー位置決め多項式NU（ｘ）、エラー評価多項式Ｗ
（ｘ）のファクタは、コードワード内のエラーデータ記
号を探索し、そして受け取った記号にモジュロ２を追加
したときに正しい記号を与える値を指示する。NU（ｘ）
の項は、ｙ（ｘ）をｇ（ｘ）のファクタで分割すること
によって得られるエラーシンドロームSiからバーレカン
プ・メッセイ（Berlekamp Massey）アルゴリズムを用い
て計算される。シンドロームが非ゼロである場合には、
コードワードの部分がエラーとなる。探索されるエラー
は、そのエラー探索される多項式NU（ｘ）の根を計算す
ることによって見つけられ、次いで、シンドローム及び
NU（ｘ）を用いてＷ（ｘ）の値を見つけることによって
修正データ記号を決定することができる。デジタル環境
において根を見つける場合には、通常、チーン（Chie
n）のサーチアルゴリズムが使用される。生成元多項
式、シンドローム計算、エラー位置決め及びエラー評価
多項式の評価についての技術を使用するリード−ソロモ
ンエンコード／デコードシステムは、リグル氏等の米国
特許第4,413,339号に開示されている。

多数の計算がソフトウェアにおいて実行され又はハー
ドウェアにおいて繰り返し実行されると共に、NU（ｘ）
及びＷ（ｘ）多項式やNU（ｘ）の全ての根を計算する必
要があり、更には、エラーデータ記号を修正する前にＷ
（ｘ）を評価する必要があるために、公知のデコーダ
は、特に、多数のデータエラーに遭遇したときに、待ち
時間が長く、帯域巾が小さく、そしてコストが高いとい
った１つ以上の欠点で悩まされている。それ故、ディス
クのソフトエラーレートは、デコーダのコスト又は低い
処理速度の点から、約１×10−６に制限されている。
又、安価な高速リード−ソロモンシステムにも、１セク
タ当たり最大で約４つの記号しか修正できないという制
限があり、これにより、データ記憶装置に対する許容ソ
フトエラーレートが制限されるという欠点がある。クロ
スインターリーブのリード−ソロモンデコードは、適度
な帯域巾を有し、多数の記号エラーを修正できるが、デ
ィスクブロックの短いディスクシステムに対し過大な記
憶オーバーヘッドをもたらし、ディスクドライブに許さ
れた正味のデータ密度を低減させる。これでは、ECCシ
ステムを実施する主たる目的の１つ、即ち、ディスクド
ライブに高密度のデータ記憶を行なえるようにするとい
う目的を満足できない。このようなディスクドライブ
は、データ記憶密度が高いことから本来データエラーレ
ートの高いものである。

そこで、本発明の目的は、セクタ化されたデータ記憶
装置における高いソフトビットエラーレートを修正する
一方、許容できる低いハードビットエラーレートを確保
することである。

本発明の別の目的は、リード−ソロモンエラー修正機
能を高い帯域巾で且つ短い待ち時間で実施して、標準的
なディスクブロック内のデータ記憶オーバーヘッドを最
小にして多数の記号エラーを修正できるようにすること
である。

本発明の更に別の目的は、バーレカンプ−メッセイ、
ウェング及び変形チーンアルゴリズムを実行するための
パイプライン及び流れ制御プロセスを実施すると共に、
エラー位置多項式の程度を計算しそしてバーレカンプ−
メッセイアルゴリズムの制御を行なう新規なアルゴリズ
ムを提供して、リード−ソロモンエラー修正機能をハー
ドウェアで実時間で実行できるようにすることである。

本発明の更に別の目的及び効果は、以下の説明に述べ
られており、又、その説明から一部分が明らかであり、
又は本発明を実施することによって明らかとなろう。本
発明の目的及び効果は、請求の範囲に特に指摘した手段
及びその組合せによって実現することができよう。

関連出願 1987年５月15日に出願されそして本発明と同じ出願人
に譲渡されたリー・ジョーウェング氏の「実時間BCHエ
ラー修正コードデコード機構（Real-Time BCH Error Co
rrection Code Decoding Mechanism）」と題する米国特
許出願第050,725号を参考としてここに取り上げる。

又、1987年６月26日に出願されそして本発明と同じ出
願人に譲渡されたリー・ジョーウェング氏の「データエ
ンコード及びデコード装置において多数の逆数を計算す
るための装置（Apparatus for computing Multiplicati
ve Inverses in Data Encoding and decoding Device
s）」と題する米国特許出願第067,712号も参考としてこ
こに取り上げる。

発明の要旨 上記の目的を達成するために、ここに広く実施する本
発明の目的によれば、エラー誘起媒体を通過した２進デ
ータ記号diにおけるエラーを検出して修正するための回
路において、データ記号を複数のリード−ソロモン第１
コードワードａ（ｘ）にエンコードしそしてこの第１コ
ードワードをエラー誘起媒体に送り出すエンコーダ手段
と、エラーが誘起されている第１コードワードに等しい
複数の検索されたコードワードｙ（ｘ）を上記エラー誘
起媒体から受け取りそして各々の検索されたコードワー
ドを、エラーの位置及び値を計算するに必要な時間以内
の間保持するバッファ手段と、検索されたコードワード
の各記号がバッファ手段から出てくるときにその検索さ
れたコードワードから複数のエラー位置及び修正ベクタ
ーを実時間で計算するためのデコーダ手段と、上記エラ
ー位置及び修正ベクターに応答して、エラーデータ記号
がバッファ手段から出てくるときにそれを修正するため
の修正手段とを具備することを特徴とする回路が提供さ
れる。

本明細書の一部分を構成する添付図面は、本発明の好
ましい実施例を示しており、この添付図面と、上記の説
明と、好ましい実施例の以下の詳細な説明とによって、
本発明の原理が良く理解されよう。

図面の簡単な説明 第１図は、本発明の好ましい実施例を構成する集積回
路の全構造体を示すブロック図、 第２図は、第１図の回路のECC発生機によって行なわ
れる主たる段階を示す電気回路図、 第３図は、第１図のシンドロームコンピュータ、エラ
ー位置決めNU（ｘ）及びエラー評価Ｗ（ｘ）コンピュー
タ、ファクタNU（ｘ）、評価Ｗ（ｘ）及び修正ベクター
YIコンピュータ回路によって行なわれるデコードプロセ
スのフローチャート、 第４図は、シンドローム計算回路、第１図の回路のシ
ンドロームコンピュータブロック16の一部分及び第３図
のフローチャートのステップ102の一部分を示す電気回
路図、 第５図は、変形シンドローム計算回路の一部分、第１
図の回路のシンドローム計算ブロックの別の部分及び第
３図のフローチャートのステップ102の一部分を示す電
気回路図、 第６図は、エラー位置決め多項式NU（ｘ）の計算、第
３図のステップ104、及び第１図のエラー位置決めNU
（ｘ）及びエラー評価Ｗ（ｘ）回路18の一部分を示すフ
ローチャート、 第７図は、第６図のフローチャートに示されたバーレ
カンプのアルゴリズムの実行を示す電気回路図、 第８図は、第６図のフローチャートに示されたバーレ
カンプのアルゴリズムの実行の残り部分を示す電気回路
図、 第９図は、第７図の回路364であるガロアフイールド
組合せの逆数計算器を示す電気回路図、 第10図は、エラー評価多項式Ｗ（ｘ）を計算する回
路、即ち、第３図のステップ106を示す電気回路図、 第11図は、コードワードの各記号に対しエラー位置決
め多項式NU（ｘ）の値を実時間で計算する回路、即ち、
第３図のステップ108、110及び112を示す電気回路図、 第12図は、コードワードの各記号に対しエラー評価多
項式Ｗ（ｘ）の値を実時間で計算する回路、即ち、第３
図のステップ114を示す電気回路図、 第13図は、コードワード記号のエラー位置及び修正ベ
クターを実時間で計算する回路、即ち第11図及び第12図
の回路より成り、第３図のステップ116、118及び120を
含んでいる回路を示す電気回路図、 第14図は、第13図の回路524であるガロアフィールド
除算計算器を示す電気回路図、 第15図は、本発明の回路における計算及びデータ転送
に対する時間の割り当てを示すタイミング図、 第16図は、GFα^-33乗算器として働く排他的オア回路
網の電気回路図、 第17図は、GFα^-32乗算器として働く排他的オア回路
網の電気回路図、 第18図は、GFα¹乗算器として働くシフト−１回路と
して知られている排他的オア回路網の電気回路図、 第19図は、GFα²乗算器として働くシフト−２回路と
して知られている排他的オア回路網の電気回路図、 第20A図は、第16図のα^-33乗算器及び第18図のα¹乗
算器を用いて［SYMBOL A］×α^-33及び［SYMBOL A］×
α^-32の計算を行なうための回路の電気回路図、 第20B図は、第19図のα³⁰乗算器及びシフト−２回路
を用いて［SYMBOL B］×α³⁰及び［SYMBOL B］×α³²の
計算を行なうための回路の電気回路図、 第21図は、第18図のシフト−１回路を用いて乗算回路
のほゞ半分を除去するような第４図のシンドローム計算
回路の好ましい実施例を示す電気回路図、 第22A図は、第19図のシフト−２回路を用いた第13図
のNUeven回路を示す第２の好ましい実施例を示す図、 第22B図は、第19図のシフト−２回路を用いた第13図
のNUodd回路の第２の好ましい実施例を示す電気回路
図、そして 第23図は、第18図のシフト−１回路を用いた第12図の
エラー評価多項式Ｗ（ｘ）の第２の好ましい実施例を示
す電気回路図である。

好ましい実施例の説明 以下、添付図面を参照して、本発明の好ましい実施例
を詳細に説明する。

リード−ソロモンエラー検出及び修正回路の好ましい
実施例が第１図にブロック図の形態で示されており、参
照番号10で一般的に示されている。ここに実施するよう
に、回路10は、データ処理システム（図示せず）のデー
タバス28から２進データを受け入れ、これらのデータビ
ットをＫ個のｍビットデータ記号diに変換する。ここ
で、ｉは１ないしＫである。データ記号diは、エラー修
正コード（ECC）発生器14に送られると同時に、マルチ
プレクサ15を経てデータ記憶ディスク26に送られる。

本発明によれば、データ記号を複数のリード−ソロモ
ン第１コードワードａ（ｘ）にエンコードしてこの第１
コードワードをエラー誘起媒体に送り出すエンコーダ手
段が設けられている。ここに実施するように、ECC発生
器14は、根αⁱ、−34＜ｉ＜34を有する生成元多項式ｇ
（ｘ）を用いてＮ−Ｋ個のECC記号eiを発生する。ここ
で、ｉ＝０ないしＮ−Ｋ−１である。そして、αは、ガ
ロアフィールドGF（２^m）の原始エレメントである。Ｎ
は、コードワードの長さを表わしており、＜２^mの整数
である。Ｎ−Ｋ個のECC記号eiは乗算器15によってＫ個
のデータ記号diに付加されて、Ｎ記号リードソロモン
（N,K）コードワードａ（ｘ）を形成する。これは、デ
ータ記憶ディスク26に記憶されたＮ個の記号aiより成
る。各コードワードごとにヘッダフィールドも与えら
れ、このヘッダフィールドは、コードワード間の分離や
他の記憶機能を果たすが、ここでは詳細に述べない。記
憶装置26は、データが記憶されたり検索されたりすると
きにエラーを生じることのあるエラー誘起媒体を含むも
のの一例である。

コードワードａ（ｘ）の記号が記憶装置26に記憶され
たりそこから検索されたりするときにこれら記号に対し
てエラーが生じる。ディスクから読み取るときは、コー
ドワードａ（ｘ）は、エラーのある記号を含むことがあ
るので、ｙ（ｘ）と示される。エラーが全く存在しない
ときには、ｙ（ｘ）がａ（ｘ）に等しくなるか又は同じ
ことであるがｐ（ｘ）＝０となる。

本発明によれば、エラーが誘起された第１コードワー
ドに等しい複数の検索されたコードワードｙ（ｘ）をエ
ラー誘起媒体から検索しそして各々の検索されたコード
ワードを、エラー位置及び値を計算するに充分な時間、
好ましくはエラー位置及び値を計算するに必要な時間以
内の間、保持するためのバッファ手段が設けられてい
る。ここに実施されるように、データ記憶ディスク26か
ら読み取られたデータ記号は、データバッファ22に保持
される。本発明は、更に、検索されたコードワードの各
記号がバッファ手段から出てくるときに複数のエラー位
置及び修正ベクターを上記検索されたコードワードから
実時間で計算するためのデコーダ手段も備えている。
又、ここで実施されるように、シンドロームコンピュー
タ16、エラー位置決め及びエラー評価コンピュータ18、
及びエラー修正ベクターコンピュータ20を含むデコード
手段は、バッファ22に保持されているデータ記号に対し
エラー位置決め及び修正ベクターを計算する。

ここで実施するように、シンドロームコンピュータ16
は、データ記憶装置26に対してコードワード記号が読み
取られたときにシンドロームの計算を開始する。エラー
位置決め及びエラー評価コンピュータ18は、シンドロー
ムコンピュータ16で計算されたシンドロームを用いてバ
ーレカンプ−メッセイアルゴリズムを解くことによりエ
ラー位置決め多項式NU（ｘ）を計算する。エラー評価多
項式Ｗ（ｘ）の項も、シンドロームコンピュータ16から
のシンドローム及びNU（ｘ）の値を用いて、コンピュー
タ18において計算される。

本発明によれば、エラー位置及び修正ベクターに応答
して、エラーのあるデータ記号がバッファ手段から出て
くるときにこれら記号を修正するための修正手段が設け
られている。ここに実施されるように、各データ記号
ｄ′ｉがバッファ22から放出されるときに、コンピュー
タ20は、変形チーンサーチアゴリズムを用いてエラー位
置決め多項式NU（ｘ）を計算し、エラー評価多項式Ｗ
（ｘ）を評価して、修正ベクターYIを計算し、このベク
ターは、排他的オア回路24により、バッファ22から放出
されるデータ記号と排他的オアされる。デコードされた
コードワードのデータ記号は、コンバータ27によって16
ビットデータワードに変換され、データ処理装置16のビ
ットデータバス28へ返送される。

バッファ22からデータが放出されるときにエラーの位
置及び値を実時間で「パイプライン化」即ち高速計算す
ることは、短い待ち時間又は短い保持時間を達成する上
で重要な要素であり、これらの達成により、本発明の回
路で広い帯域巾を得ることができる。

リード−ソロモンエラー修正機能を実行するためにVL
SI論理を用いると、好ましい実施例の回路では、磁気デ
ィスクや、磁気テープや、エラーレートが本来高い光学
ディスクのようなセクタ化されたデータ記憶装置に対
し、デコードされたデータの許容エラーレートを低くす
ることができる。この回路は、記号480個の標準的なデ
ィスクセクタサイズを用いて、１秒当たり約70メガビッ
トの広い帯域巾と、ピーク帯域巾において約144マイク
ロ秒という短い待ち時間とを与える。このような標準サ
イズの場合、32個までのビット記号を修正しなければな
らず、これは、ある初期のデータ記憶システムよりも67
0倍も高い密度のオーバーヘッドが要求される。

好ましくは、第１図に示すように、磁気ディスク26上
に記憶される２進データビットは、データ処理システム
（図示せず）から16ビットデータバス28を経て受け取ら
れる。情報ワード及びエラー検出コード（EDC）ワード
の両方より成る２進データは、コンバータ12において、
一連のＫ個の記号に変換される。ここで、各記号は長さ
がｍビットである。好ましい実施例では、各記号は長さ
が10ビットであり、そしてＫは48ないし941個のデータ
記号から選択することができる。10ビット記号は、デー
タワード及びEDCワードから組み立てられ、各ワードは1
6ビット長さである。16ビットワードは、全てのデータ
ワード及びEDCワードがdiで表わされた10ビットデータ
記号に変換されてしまうまで起倒に変換される。完全な
記号を形成するに充分ないっぱいのビットが加えられ
る。データ記号diは、記憶ディスク26及びECC発生器14
に送られる。

ここで実施するように、エンコーダ手段は、ECC発生
器14を含んでいる。データ記号diのエラーを検出して修
正するのに用いられるECC記号eiは、生成元多項式ｇ
（ｘ）を用いてECC発生器14によって計算される。選択
されるエラー修正コードは、原始多項式ｘ¹⁰＋ｘ³＋１
によって発生されたガロアフィールドGF（２¹⁰）に対し
て対称的なリード−ソロモンコードである。好ましい実
施例のリード−ソロモンコードについては、生成元多項
式ｇ（ｘ）が次のように定められる。

式１ ここで、αⁱは、GF（２¹⁰）のエレメントである。GF
（２¹⁰）は1023個のエレメントを含んでおり、従って、
Ｎ＝1023個の記号のコードワードを形成することができ
る。好ましい実施例のコードワードは、第１図の集積回
路10の設計によりＮ＝115ないし1008に制限される。生
成元多項式ｇ（ｘ）は、67個のECC記号を形成するよう
に選択され、それ故、Ｎ−Ｋは67であり、これは、セク
タ又はコードワード当たり32個までの記号のエラーを修
正するに充分なもので、セクタ当たり35個までの全ての
エラーを100％の確率で検出することができ、且つセク
タ当たり35より大きな全てのエラーを高い確率で検出す
ることができる。多項式ｇ（ｘ）は、その個々の項まで
拡張したときに、対称的な係数を有して、数学的に以下
に定義するガロアフィールド乗算回路を1/2に減少で
き、即ち、各αⁱ項がｘの種々の累乗の係数としてｇ
（ｘ）に２回現われるように定められる。式２及び３は
式１の拡張であり、式３はｇ（ｘ）の個々の項を示す。

式２ ｇ（ｘ）＝（ｘ＋α^-32）（ｘ＋α³²）...（ｘ＋α³³） 式３ ｇ（ｘ）＝ｘ⁶⁷＋α³⁵ｘ⁶⁶＋α¹⁴⁶ｘ⁶⁵＋α⁵⁷²ｘ⁶⁴＋α
⁴⁷ｘ⁶³＋α⁵⁰⁵ｘ⁶²＋α⁹⁵⁰ｘ⁶¹＋α⁸²⁰ｘ⁶⁰＋α⁸¹²ｘ⁵⁹
＋α¹⁷⁷ｘ⁵⁸＋α²⁵⁹ｘ⁵⁷＋α⁵³⁰ｘ⁵⁶＋α⁴⁴⁴ｘ⁵⁵＋α
⁹⁷⁴ｘ⁵⁴＋α³⁴⁹ｘ⁵³＋α²⁵⁵ｘ⁵²＋α²⁶¹ｘ⁵¹＋α⁸⁹⁸ｘ
⁵⁰＋α¹⁰⁰⁴ｘ⁴⁹＋α⁴⁹⁶ｘ⁴⁸＋α⁶³⁶ｘ⁴⁷＋α⁷¹⁵ｘ⁴⁶＋
α⁴⁷⁵ｘ⁴⁵＋α²⁴⁷ｘ⁴⁴＋α⁹⁵⁷ｘ⁴³＋α⁶³ｘ⁴²＋α³⁷ｘ
⁴¹＋α⁶⁷³ｘ⁴⁰＋α⁶⁹¹ｘ³⁹＋α⁵⁹⁸ｘ³⁸＋α⁷⁸⁸ｘ³⁷＋α
¹⁸⁸ｘ³⁶＋α⁴¹ｘ³⁵＋α⁵⁵²ｘ³⁴＋α⁵⁵²ｘ³³＋α⁴¹ｘ³²
＋α¹⁸⁸ｘ³¹＋α⁷⁸⁸ｘ³⁰＋α⁵⁹⁸ｘ²⁹＋α⁶⁹¹ｘ²⁸＋α
⁶⁷³ｘ²⁷＋α³⁷ｘ²⁶＋α⁶³ｘ²⁵＋α⁹⁵⁷ｘ²⁴＋α²⁴⁷ｘ²³
＋α⁴⁷⁵ｘ²²＋α⁷¹⁵ｘ²¹＋α⁶³⁶ｘ²⁰＋α⁴⁹⁶ｘ¹⁹＋α
¹⁰⁰⁴ｘ¹⁸＋α⁸⁹⁸ｘ¹⁷＋α²⁶¹ｘ¹⁶＋α²⁵⁵ｘ¹⁵＋α³⁴⁹ｘ
¹⁴＋α⁹⁷⁴ｘ¹³＋α⁴⁴⁴ｘ¹²＋α⁵³⁰ｘ¹¹＋α²⁵⁹ｘ¹⁰＋α
¹⁷⁷ｘ⁹＋α⁸¹²ｘ⁸＋α⁸²⁰ｘ⁷＋α⁹⁵⁰ｘ⁶＋α⁵⁰⁵ｘ⁵＋α
⁴⁷ｘ⁴＋α⁵⁷²ｘ³＋α¹⁴⁶ｘ²＋α³⁵ｘ＋１ 第２図は、ECC発生器14により使用される回路で、ａ
（ｘ）をｇ（ｘ）で除算することにより67個のECC記号e
iを発生する回路を示している。数学的に、コードワー
ドａ（ｘ）は、係数aiを有する多項式であり、データ記
号diに付加される67個のECC記号eiより成る。以下の例
においては、厳密に413個のデータ記号が選択される。
以下で述べるシンドローム変更子は、この413個のデー
タ記号の選択に基づくものである。ａ（ｘ）が記号aiを
係数としてもつｘのＫ−１次多項式であると考えると、
次のようになる。

式４ ａ（ｘ）＊ｘ^N-K＝ａ_N-1ｘ^N-1＋ａ_N-2ｘ^N-2・・・・＋
ａ₁ｘ^N-K+1ａ₀ｘ^N-K 多項式の第１のＫ個の項の係数はdiであり、そして最後
のＮ−Ｋ個、即ち67個の項の係数はゼロであり、eiと交
換される。ECC記号は、第２図の回路によって示された
ように、ｄ（ｘ）＊ｘ^N-Kをｇ（ｘ）で除算することに
よって発生され、これは、第２図の回路で示されたよう
に、入ってくるデータ流diをｇ（ｘ）で除算したものに
達する。回路14は、67個のシフトレジスタＥ（０）、Ｅ
（１）・・・Ｅ（66）を備えており、その各々は10ビッ
トの並列シフトレジスタであるのが好ましく、括弧内の
数字はそのレジスタによって表わされるｘの累乗であ
る。413個のデータ記号のデータ流は、データ記号が記
憶ディスク26に送り込まれるときにECC発生器14に読み
込まれる。次いで、発生器14のモードは、データゲート
42及びフィードバックゲート44の両方を阻止することに
よって切り換えられ、回路14からのECC記号がデータ記
号に付加されるべく転送されるようになる。また、フィ
ードバックゲートを阻止すると、ECC発生器が次のセク
タのデータのためにクリアされる。○記号（その１つが
第２図に46で示されている）は、並列排他的オア、もし
くはモジュロ２加算機能を示している。ｘαⁱ記号（そ
の１つが48で示されている）は、ガロアフィールドをα
ⁱで乗算することを意味し、これは、入力記号の指数を
ｉだけ上昇させることに等しく、例えば、α^jｘαⁱ＝α
^i+jである。ここで、ｉ＋ｊはモジュロ1023と計算され
る。全てのGF乗算演算は、モジュロの原始多項式ｘ¹⁰＋
ｘ³＋１である。

ガロアフィールドについての乗算は、次のように定義
される。ｐ及びｑがいずれか２つの10ビット記号であっ
て、各ビットがp0、p1・・・p9そしてq0、q1・・・q9で
ある場合には、GF乗算関数は次のように定義される。

式５ ｐ×ｑ＝［（p9x⁹＋p9x⁸・・・p0x⁰）（q9x⁹＋q9x⁸・・
・q0⁰）］、 モジュロｘ¹⁰＋ｘ³＋１ ＝ｘ⁹［p9（q0＋q7）＋p8（q1＋q8）＋p7（q2＋q
9）＋p6q3 ＋p5q4＋p4q5＋p3q6＋p2q7＋p1q8＋p0q9］ ＋ｘ⁸［p9（q6＋q9）＋p8（q0＋q7）＋p7（q
1＋q8） ＋p6（q2＋q9）＋p5q3＋p4q4＋p3q5＋p2q6 ＋p1q7＋p0q8］ ＋ｘ⁷［.... 他の項（ｘ⁷ないしｘ⁰）は、多項式モジュロｘ¹⁰＋ｘ³
＋１の通常の積である。ｐ及びｑのエレメントは２進デ
ジットであるから、式pi（qj＋qk）の係数は、pi.AND.
（qj.XOR.qk）に等しく、ハードウェアにおいて通常の
やり方で計算される。積は論理積（AND）であり、括弧
内の加算は、排他的オア（XOR）のモジュロ２加算であ
る。

リード−ソロモンコードは繰返し性のものであるか
ら、67記号の「コセット・リーダ」は、67個のECC記号
が回路14からシフトされて出されたときにこれらの記号
と排他的オアされる。コセットリーダは、回路10のデコ
ーダ位置が誤って解釈されて不適当にシフトされたセク
タを受け入れるのを防止する。コセットリーダと排他的
オアされたビットのシフトにより、回路10は、そのセク
タの全てのデータを＞32のエラーを含むものとして解釈
する。以下で述べるデータ読み取り動作中に、ディスク
セクタから読み取られた67個のECC記号が同じコセット
リーダ記号と再び排他的オアされて、それらをECC記号
から取り除き、記号がシフトされない限りそれ以上の計
算には何の作用も及ぼさない。このとき、デコード回路
の通常の機能によって過剰なエラーが発生される。

コセットリーダは、通常のやり方でECC記号と排他的
オアされる。本発明の67個のコセットリーダ記号は、本
発明のリード−ソロモンコードをサブセットとして含む
リード−ソロモンコードのコードワードから選択され
る。経験的に決められているように、コセットリーダを
選択したコードワードは、非ゼロ記号が67以下でなけれ
ばならない。最適なコセットリーダを選択する既知の方
法はないが、表１に示す好ましい実施例のコセットリー
ダは、コードワードの記号が100個までのビットでシフ
トされた場合に33個以上のエラーを生じる。最後の記号
で始めて、８進のコセットリーダ記号は、次のようにな
る。

ディスクのユーザによって種々の長さのデータ記憶時
間が決定された後に、コードワードｙ（ｘ）がディスク
26から読み取られる。コードワード記号にはエラーが考
えられるので、ａ（ｘ）がここでｙ（ｘ）によって表わ
される。ｙ（ｘ）にエラーがなければ、ａ（ｘ）＝ｙ
（ｘ）である。第３図のフローチャートは、回路10のデ
コーダ部分によって行なわれる事象シーケンスを示して
おり、このデコーダ部分は、シンドローム発生手段（ス
テップ102）と、エラー位置決め多項式NU（ｘ）を計算
する（ステップ104）と共に、エラー評価多項式Ｗ
（ｘ）を計算する（ステップ106）ための手段と、エラ
ー位置決め多項式NU（ｘ）の値を計算する（ステップ10
8、110及び112）と同時にエラー評価多項式Ｗ（ｘ）の
値を計算する（ステップ14）ための手段と、NU（ｘ）の
各根及びＷ（ｘ）の値が計算されたときに、コードワー
ドｙ（ｘ）のエラー記号を修正してエラーのない記号ai
を実時間で形成する（ステップ116、118、120及び122）
ための手段とを備えている。第３図において、Ｎは記号
のコード長さを表わし、そしてＩは記号番号を表わす。

第１図のシンドロームコンピュータ16は、多項式Ｓ
（ｘ）の係数であるシンドロームsiを発生する（第３図
のステップ102）。第４図は、コードワードｙ（ｘ）の
記号がディスク26のセクタから読み取られるのと同時に
Ｓ（ｘ）を計算するのに用いられる回路を示している。
第４図の回路によって行なわれる計算は、次のとおりで
ある。

式６ 計算は、Ｓ₃₃ないしＳ_-33と示された10ビット巾のレジ
スタ、GF乗算器、加算器及びアンドゲート（その各々が
Ｓコンピュータである）のアレイより成るガロアフィー
ルド乗算手段によって実行される。第２図の場合と同様
に、ｘα記号は、GF乗算演算を指示し、０記号は、モジ
ュロ２加算又は排他的オアを指示する。モードの切り換
えは、479個の記号が67個全部のＳコンピュータに転送
されてしまった後にフィードバックゲート150をデアサ
ートすることによって行なわれ、この点において、67個
全部のアンドゲート（その１つが152で示されている）
が阻止され、それと同時に、480番目の記号が67個のＳ
コンピュータに入力される。フィードバックゲート150
を阻止すると、全てのＳコンピュータがクリアされ、次
のセクタに対してシンドロームを計算する。

第２の好ましい実施例では、第４図のシンドロームコ
ンピュータのガロアフィールド乗算手段を半分の記号ク
ロック（70ns）で動作させることにより、たとえこの乗
算手段が半分のレートで入力記号を受け入れたとして
も、ハードウェアの実質的な減少が達せられる。これに
より、各乗算器を１つの完全な記号周期中に２回使用し
て２つの部分シンドロームを発生することができ、これ
により、67個のα乗算器のうちの34個しか組み込む必要
がないので、ハードウェアの節約が達成される。各々の
隣接する乗算器は、簡単な関数によって関係付けされ
る。例えば、α^-33を取り出し、これにα¹を乗算するこ
とにより（−33＋１＝−32）α^-32を求めることができ
る。α¹で乗算することは、１度シフトを行なってビッ
ト９とビット２の排他的オアをとることに等しい。

10ビット記号9876543210が与えられると、この記号を
α¹で乗算したものは、8765439と2109との排他的オアに
等しくなる。これは、α^-32乗算器よりも構成するのに
非常に簡単であり且つ小規模である。シンドロームコン
ピュータにある偶数番号の全てのα乗算器は、このよう
にして奇数番号のα乗算器から得られる。この同じハー
ドウェア減少技術は第１図のYIコンピュータ20にも用い
られ、これについては以下で詳細に述べる。

67個のシンドローム値Siは、次いで、第５図の変形シ
ンドローム回路200のＳ′（Ｋ）レジスタに送られる。
シンドローム値Ｓ₃₃を除き、シンドローム値は乗算器に
入力され、その１つが番号204で識別されている。これ
は、第４図のＳ計算回路を解除し、読み込まれるべき次
のコードワードに対するシンドロームを計算させる。
又、回路200は、第１図のシンドローム発生器16の一部
分である。変形シンドローム関数は、GF（２¹⁰）のコー
ド記号を最大1023個の記号からこの例で用いられる480
個の記号に短縮し、この短縮されたコードの変形シンド
ロームを第５図のSYレジスタ210に記憶する。変形シン
ドロームの計算は、67個のシンドロームＳ（Ｋ）を、
Ｓ′（−33）ないしＳ′（33）と示されたＳ′（Ｋ）レ
ジスタへブロードサイド・ロードすることから始まる。
同時に、レジスタ202がクリアされ、0001010101に等し
いα⁴⁶²の値がロードされる。Ｓ′（Ｋ）レジスタに接
続されたマルチプレクサは、次に上位のＳ′（Ｋ）レジ
スタへ続く。GF乗算器206において行なわれる第１の乗
算は、Ｓ（−33）ｘα⁴⁶²であり、これは次いでシフト
レジスタSY（０）へシフトされる。マルチプレクサ208
は、α⁴⁶²信号をレジスタ202から分離し、GFxα⁵⁴⁴乗算
器の整列をとって、シンドロームＳ（−33）がレジスタ
Ｓ′（−33）にシフトされたときに、α⁴⁶²及びα⁵⁴⁴の
GF積であるレジスタ202の内容によって乗算されるよう
にする。それ故、レジスタSY（Ｋ）の各変形シンドロー
ムは、Ｓ′（Ｋ）レジスタからのシンドローム値に、
（α⁴⁶²）（α⁵⁴⁴）^n-1を乗算したGF積である。ｘα⁵⁴⁴
関数に、式５によって定義されたものと同じGF乗算であ
るが、10ビット記号の出力ビットをOiとしてそして入力
ビットをIiとすれば、次のような排他的オア演算によっ
て行なうこともできる。

回路200のα⁴⁶²及びα⁵⁴⁴乗算器は、好ましい実施例
の回路においてプログラム可能であり、コードワードの
長さが480記号から変った場合には変更しなければなら
ない。

エラー位置決め多項式NU（ｘ）を発生する手段が第１
図に回路18として示されている。ここで、変形シンドロ
ームSY（Ｋ）を使用し、ウェングによって変形されたバ
ーレカンプ−メッセイアルゴリズムを用いてNU（ｘ）を
計算すると共に、リグルによって示唆されたデータ流れ
技術を用いて処理速度が高められる（第３図のステップ
104）。これは、第６図のフローチャートとしてより完
全に示されている。

第６図のフローチャートは、NU（ｘ）の計算中に行な
われる個々のステップを示している。第６図は、以下で
詳細に述べるように、同時に行なわれる動作を示すため
に、クロックサイクル又は状態によって区分に分けられ
る。明瞭化のために、チャートのある区分で計算された
量がチャートの他のボックスに利用できるようにされる
が、接続線は示されていない。

第６図の初期状態がステップ252に示されている。ス
テップ252の量Ｄは、コード距離の整数値Ｎ−Ｋ＋１＝6
8である。ステップ260で計算された量Ｙは、DU＝０のと
きに０となるように定められる。状態マシン（図示せ
ず）は、67回繰り返される処理ステップを制御する。第
７図も参照すれば、状態１の間に、マルチプレクサ（図
示せず）は、32記号巾のGF乗算器350を32個のSYレジス
タ210（SY（１）−SY（32））及び32個のNUレジスタ352
へ接続する。GF積は、NU及びSYレジスタにおいて式５で
定めたように行なわれる。これにより、第６図のステッ
プ254が完了する。第６図の積Ｘ（Ｉ）は、非シフトレ
ジスタ（図示せず）へシフトされず、単一ビット記号DU
が10ビットバス356に現われるまで第７図の＋Ｔ関数354
によってツリー形態でSY（０）と排他的オアされる。こ
れにより、第６図のステップ256が完了する。＋Ｔ関数
は、全ての入力の連鎖状排他的オア和である。ｎ個の入
力Ijがある場合には、出力Ｏ＝Ｉ₀Ｉ₁・・・Ｉ_nで
ある。最大速度については、排他的オアが次のようなツ
リー状とされる。

状態１の間に、単一の10ビット記号がDUレジスタ358
にクロックされると共に、状態２の間に、レジスタ358
の出力段にクロックされる。それと同時に、第６図のス
テップ258に示されたように、カウンタ変数LLMRを含ん
だ第７図のカウントレジスタ360は、１だけ減少され
て、０より小さい状態であるかどうかテストされる。０
より小さい場合には、ゲート362がイネーブルされる。
第６図のステップ260に示されたように、状態２の間に
は、第７図のシフトレジスタ358のDUの値が出力へシフ
トされ、これを用いて、（１）以下で述べるように、Ｙ
の新たな値が計算されると共に第７図の反転プロセス36
4が行なわれ、（２）Ｑ＝DUＰの新たな値が計算され
（第７図のGF乗算器366によって行なわれる第６図のス
テップ262）そして（３）DU＝０であるかどうかのテス
トが行なわれる（第７図の論理テスト368及び第６図の
ステップ264）。DU＝０でありそしてLLMMR＜０である場
合には、ENがゲート362によりフラグとしてセットされ
る。反転演算364は、リー・ジョーウェングによって開
発された手順に基づいて行なわれ、これが第８図に示さ
れている。

第７図のGF反転回路364が第９図に詳細に示されてい
る。第９図の回路は、入力記号を32乗しそしてそれに−
33乗に下げられた入力記号を乗算することによって入力
記号αⁿの逆数α^-nを計算する。α³²ⁿｘα^-33nの結果は
α^-nである。これを行なうために10ビット記号αⁿがα
³²ⁿ排他的オア回路網400に入力される。ビット入力Ｉ₁
及びビット出力Oiは次の通りである。

各○は、排他的オアを表わす。値α³²ⁿは、αⁿで乗算さ
れて、α³³ⁿが得られる。α³³ⁿは、GF（２¹⁰）のサブフ
ィールドGF（２⁵）のエレメントであるから、いかなる
α³³ⁿについても考えられる非ゼロの値は31のみであ
る。得られる10ビットのうちの選択された５つ（Ｉ₀、
Ｉ₁、Ｉ₂、Ｉ₃、Ｉ₅）を用いると、以下の表５によって
定められる論理回路網を構成することができる。これ
は、α³³ⁿの31個の逆数（即ち、全てα^-33n）を出力す
る。Oiは、入力ビットIiから得られるα^-33n回路網の出
力ビットである。入力ビットは、記号α³³ⁿの10ビット
であり、出力ビットは、記号α³³ⁿの10ビットであり、
そして出力ビットは、記号α^-33nの10ビットである。

αⁿを反転するための最終的な動作は、前記した式５に
基づいてα³²ⁿにα^-33nを乗算してα^-nを得ることであ
る。

ENがセットされた場合には、状態３の間に、LLMRがそ
の符号ビットの補数をとっており（第６図のステップ26
8）、NR入力内容はNUの内容と取り換えられ（ステップ2
70）そしてＰの値がＹの値と交換される。ENがセットさ
れない場合には、NRがアップ方向に（上位の項に向かっ
て）シフトされる。又、状態３の間に、NUの入力内容
は、NR0Qと排他的オアされたNU出力と交換され（第６
図のステップ274）、SYレジスタはアップ方向にシフト
される（ステップ266）。これが完了すると、67個のル
ープの１つが完成し、第６図のステップ276においてＲ
によってカウントされる。第67番目のループの間に、SY
レジスタのシフトが除去され、Ｗ（ｘ）の計算の準備が
なされる。各ループの間にLLMRのテストが行なわれ、LL
MR＜０になるように確保される。さもなくば、Ｔ＝32以
上のエラーがコードワードにあり、セクタを修正するこ
とができない。67の全てのステップが行なわれた後、最
終的なNU（Ｉ）は、０＜１＜（Ｔ＋１）及びNU（０）＝
１に対しエラー位置決め多項式NU（ｘ）の係数となる。

第10図の回路448は、エラー評価多項式Ｗ（ｘ）を計
算する手段を備えている。ここに実施するように、エラ
ー評価多孔質Ｗ（ｘ）の根を計算する手段は、Ｗ個のレ
ジスタ450、変形シンドローム54のレジスタ210、エラー
位置決め多項式NVのレジスタ352、乗算器350、及び第３
図の手順を実行する（特に、ステップ106を含む）ツリ
ー式加算器354とを備えている。簡単化のために、計算
を逆の形態でステップ106に示す。Ｗ′（ｘ）の係数
は、Ｗ（ｘ）の係数を逆の順序にしたものに過ぎない。
説明のため： 式７ ｐ（ｘ）＝ｐ₀＋ｐ₁Ｘ＋ｐ₂Ｘ²＋・・・ｐ_kＸ^k である場合には、 ｐ′（ｘ）＝ｐ_k＋ｐ_k-1Ｘ＋ｐ_k-2Ｘ²＋・・・ｐ₀Ｘ^k となる。Ｓ′（ｘ）及びNU′（ｘ）についても同じこと
がいえる。NU（ｘ）コンピュータのモードは、第10図に
示すＷ（ｘ）コンピュータモードに変化する。マプチプ
レクサ（図示せず）は、NUレジスタ352及びSYレジスタ2
10をGF乗算器350に接続しそしてＷ（ｘ）の計算全体に
わたりツリー式排他的オア機能を果たすようにセットさ
れる。10ビットバス356は、Ｗ（Ｉ）シフトレジスタ450
のレジスタＷ（31）に接続される。

新たな状態１で始めて、SY及びNUの積はGF乗算器350
で乗算され、そして装置354によってツリー式排他的オ
アされる。これらの動作については既に上記した。単一
の10ビット記号はバス356からレジスタＷ（31）へ入力
される。状態２の間に、全てのＷ（Ｉ）レジスタの内容
は、32本の10ビット記号バス452を経て全てのＷ（Ｉ−
１）レジスタへ入力され（Ｗ値をダウン方向にシフトす
る）、そして全てのSY（Ｉ）の値はSY（Ｉ＋１）にシフ
トされる（SY（Ｉ）の値をアップ方向にシフトする）。
状態１及び２は、32個のサイクルが完了するまで繰り返
される。Ｗ（Ｉ）レジスタ450の内容はエラー評価多項
式Ｗ（ｘ）の係数を含みそしてNU（Ｉ）レジスタ352は
エラー位置決め多項式NU（ｘ）の係数を含む。次いで、
NU（Ｉ）及びＷ（Ｉ）の値が次の関数に転送される（第
３図のステップ108、110、112及び114）。レジスタ21
0、352及び450は、次のコードワードのNU（ｘ）及びＷ
（ｘ）を計算する準備ができることは明らかである。

第13図の回路は、エラー位置決め多項式NU（ｘ）を解
くと同時に、それに対応するエラーの値をNU（ｘ）及び
Ｗ（ｘ）から得、そして各記号が第１図のバッファ22か
らシフトされて出されるたびにコードワードｙ（ｘ）の
エラー記号を修正してエラーのない記号aiを得るための
手段を備えており、これは、（１）NU（ｘ）の各項を解
き、奇数及び偶数の累乗項を加算して、各々、NUodd
（ｘ）及びNUeven（ｘ）を得（第３図のステップ10
8）、（２）それと同時にＷ（ｘ）を評価し、そして
（３）NUodd（ｘ）及びＷ（ｘ）の計算値から導出され
たエラー位置及びエラー値によって指示されたようにｙ
（ｘ）のエラーを修正するという段階を含んでいる。所
与のコードワード記号に対してｐ（ｘ）の非ゼロ係数で
ある修正記号即ち修正ベクターYIを発生するために、第
１図のエラー値計算回路20は、NU（ｘ）の32個の記号値
と、常に１であるNU（ｘ）の最下位係数と、セクタ内の
各コードワード記号に対するＷ（ｘ）の32個の記号値と
を実時間で且つ対応する記号が第１図のバッファ22から
シフトされて出されるたびに評価する。これらの評価の
結果は、実際の修正多項式ｐ（ｘ）を発生するように操
作される。

エラー位置を決定するための通常のやり方は、チーン
サーチを使用することであり、ｘについて考えられる全
ての適正な値がテストされてNU（ｘ）の根が見い出され
る。これらの根に基づいて、エラーのある記号が識別さ
れ、Ｗ（ｘ）が評価され、ｙ（ｘ）が後で修正される。
然し乍ら、標準的な技術では、本発明よりも長い待ち時
間が必要である。待ち時間が短いという効果を与えるた
めに、Ｗ（ｘ）の同時評価を行なえるようにチーンサー
チを変更し、データの流れをパイプライン化し、そして
エラーのある記号が第１図のバッファ22から出てデータ
処理バス28へ送られる途中でこれらの記号を識別し、実
時間で修正するようにされる。これには、各記号がバッ
ファから出てくるときにNU（ｘ）及びＷ（ｘ）の値を計
算するようにチーンサーチを本発明によって変更するこ
とが必要である。この際には、記号が正しいかどうかの
判断がなされる。もし正しくなければ、NU（ｘ）及びＷ
（ｘ）から計算されたｐ（ｘ）の非ゼロ係数により、排
他的オア回路24においてエラー記号が修正される。

第11図の回路480は、10ビットシフトレジスタ及びガ
ロアフィールド乗算回路網を各々含む複数のガロアフィ
ールド乗算手段より成るものであり、この回路480は、
各コード記号がタイミングを合わせて第１図のバッファ
22を出るときにNU（αⁱ）を評価する。ここで、ｉは、
第１図の記号送出バッファ22の番号である。各クロック
サイクル中に、各NUレジスタNU₁ないしNU₃₂の内容がレ
ジスタに接続されたGF乗算器によって乗算され、これに
より、各クロックサイクルごとにNUの根αⁱについての
テストが行なわれる。回路480の各NUレジスタの内容
は、各々の対応するデータ記号ごとに一度その対応する
GF乗算器によって乗算される。ｘの偶数累乗についての
NUの値及びｘの奇数累乗についてのNUの値は、別々に加
算され、NUeven及びNUoddと称される。これにより、第
３図のステップ110及び112が完了する。NUoddは、次の
エラー値計算で必要とされる。NU（ｘ）の計算と同時に
Ｗ（ｘ）も、各記号送出バッファ22ごとに一度第12図の
回路500によって評価される。特に、第12図の回路500
は、各記号ごとにＷ（αⁱ）ｘα³⁴¹を計算し、これは第
３図のステップ116に対応している。

第13図を参照すれば、回路480は第11図に示したもの
と同じ回路であり、そして回路500は第12図に示したも
のと同じ回路である。加算器520は、NUodd及びNUevenの
和としてNU（ｘ）を計算する。NU（ｘ）＝１の場合に
は、コードワード送出バッファ22のｉ番目の記号にエラ
ーがあり、ゲート522がゲート528及び530の１つの入力
をイネーブルする。これは第３図のステップ120に対応
する。これと同時に、そしてｉ番目の記号が正しいかど
うかに拘りなく、ドライバ回路524は、ｉ番目のコード
ワード記号の正しい値、又は修正ベクトルを計算する。
これは、第３図のステップ116にYIとして示されてお
り、これについては以下で詳細に述べる。又、同時に、
論理ゲート526は、NUodd＝０であるかどうかチェックす
る。これが０であって且つNUeven＝１である場合には、
ゲート528がシステムフラグをセットし、回路10のデコ
ードされた出力にエラーがあることを第１図のデータ処
理システム28に指示する。エラーデータは、データ処理
システムへ送られるまでに廃棄される。又、NUodd＝０
である場合には、修正ベクターYIが排他的オア回路24へ
送られない。というのは、第13図のゲート530が開放状
態にロックされるからである。これは、第３図のステッ
プ118に対応する。NUodd＝０の間に見つかったエラー位
置は、デコードプロセスの不良を指示する。

第14図に詳細に示された第13図のドライバ回路524
は、第９図のGF反転回路と同様に動作するが、第２入力
及び第３乗算器が追加されている。ドライバ524は、第1
4図の記号α^mによって表わされたステップ114からのＺ
を、第14図の記号αⁿによって表わされたNUoddで除算す
ることにより、修正ベクターYIを計算する（第３図のス
テップ116）。従って、それにより得られる修正ベクタ
ーは次のようになる。

式８ YI＝Ｗ（αⁱ）（α³⁴ⁱ） これにより、第３図のステップ116が完了する。

第１図の回路24は、バッファ22からのデータ流を修正
ベクターと排他的オアすることにより（第３図のステッ
プ122）エラーのあるコードワード記号を修正する。記
号にエラーがない場合には、第13図のゲート530がオー
プンであり、修正ベクターがゼロであり、従って、排他
的オア回路24は、データ記号を不変のまゝにする。バッ
ファのデータ流をエラー値の計算と同期させて修正ベク
ターが正しいデータ記号と一致するようにしなければな
らない。

第１図のバッファ回路22は、ディスクデータポート26
から読み出されたデータに対する大型の先入れ先出し記
憶ユニットであり、バッファにデータを入力してから約
２セクタ分の時間の後に修正回路24へデータを供給す
る。好ましい実施例においては、入力記号が各々の記号
読み取り時間ごとに一度シフトレジスタにラッチされ、
30ビットワードが発生される。シフトされて入力された
３個の記号より成る各グループが保持レジスタに書き込
まれ、その後、バッファに転送され、そこで、そのグル
ープは２セクタ分の遅延時間が終るまで保持され、その
ときに、３個の記号より成るグループは読み取りシフト
レジスタによって受け取られ、一度に１記号づつ第１図
のデータ修正関数24に送り込まれる。

デコード回路によって行なされる最終的な機能は、修
正された10ビット記号を第１図のコンバータ27によって
16ビットのデータワード及びEDCワードに変換すること
である。第１データワードのビット０−９は第１記号の
ビット０−９である。第２データワードのビット10-15
は第２記号のビット０−５である。全てのデータワード
について変換を行ない、記号413のビット０−７が最終
データワードのビット８−15となりそして413番目のビ
ット８及び９が破棄されるようにする。

第15図を参照し、第１図の回路10の動作について説明
する。第15図は、エンコード及びデコード回路によって
実行される主たるデータシフト及び計算についての時間
割り当てを示している。回路10の部分間のデータ流は一
方向性であり、即ち、ハンドシェイクは行なわれない。
各部分は、手前の部分が新たなデータを供給する準備が
できたときにそのデータを受け取る準備ができる。チッ
プは、１つの単一クロックソースを有していてデータを
同期的に操作する。好ましい実施例におけるクロックの
サイクルタイムは、公称870nsであり、これは記号時間
の半分である。好ましい実施例では、全記号時間が140n
sである。

データ記号がデータ記憶装置26から第１図のバッファ
22及びシンドロームコンピュータ16へ読み取られる（各
々、第15図の時間スロット600及び602）ようにしてデコ
ードが開始される。時間スロット604においてもECC記号
がシンドロームコンピュータ16に読み込まれる。バッフ
ァ22は、時間スロット600の間に読み取ったデータを約
２セクタ分の時間中保持し、時間スロット606までデー
タを放出しない。時間スロット602のデータが第１図の
シンドロームコンピュータ16に読み込まれると、シンド
ロームコンピュータは時間スロット608の間にデータの
処理を開始する。シンドローム及び変更シンドロームの
計算に続いて、エラー評価多項式Ｗ及びエラー位置決め
多項式NUが時間スロット610及び612の間に計算され、こ
れらは、時間スロット606においてデータ記号がバッフ
ァ22から放出されるときに時間スロット614において修
正ベクターYIを計算するのに使用される。

時間スロット608の間のシンドロームの計算が完了し
た後に、シンドロームコンピュータ16は、時間スロット
616において次のコードワードに基づいて計算を開始す
る準備ができ、これらデータに対するシンドロームは時
間スロット618の間に計算されそしてエラー評価及びエ
ラー位置決め多項式は、各々、時間スロット620及び622
の間に計算される。時間スロット624の間の修正ベクタ
ーは、時間スロット616のデータに対し、それらが時間
スロット626の間にバッファ22から放出されたときに計
算される。

このタイミング図は、本発明の改良されたアルゴリズ
ム及び回路によって考えられるパイプラインモードを明
確に示している。

第２の好ましい実施例においては、シンドロームコン
ピュータについて第４図に示され、エラー評価多項式Ｗ
（ｘ）コンピュータについて第12図又は第13図に示され
そしてNUodd及びNUevenコンピュータについて第11図又
は第13図に示されたGFxαⁱ乗算を実施するのに用いられ
る排他的オア回路網（.XOR.）のハードウェアを節約す
る。本発明のｚαⁱ乗算器を実施するためには、第16図
に示されたα^-33乗算器のような排他的オア回路網を構
成することが必要である。記号は排他的オアゲートで
ある。入力は10ビット記号［SYMBOL A］でありそして出
力は10ビット記号［SYMBOL A］×α^-33である。

この形式の排他的オア回路網のサイズは、大型であ
り、第16図のα^-33乗算器として59個の排他的オアゲー
トをそして第17図のα^-32乗算器として60個の排他的オ
アゲートを必要とする。これらの大型の排他的オア回路
網は、VLSIレベルで実施するのは複雑であり、それ故、
小型のシリコン集積回路にそれらを多数組み込むことは
困難である。本発明の第２の好ましい実施例は、これら
のGF乗算回路の個数及び複雑さを減少する改良されたガ
ロアフィールド乗算手段を提供する。

ガロアフィールドにおいては、αⁱｘα^j＝α^i+jであ
る。例えば、α^-33とα¹とを乗算することによってα
^-32が形成される。それ故、所与のα乗数は、より簡単
な乗数の積から構成することができる。第18図の回路
は、α¹乗算回路、即ちシフト−１回路を示しており、
これは１つの排他的オアゲートを用いてモジュロ２加算
（ビット9.Xor.ビット２）を実行し、出力ビット３を発
生すると共に、あるクロス接続された入力及び出力ライ
ンを用いてビットを転換し、所望の出力を発生すること
ができる。第19図の回路は、α²乗算回路、即ちシフト
−２回路を示しており、これは、２つの排他的オアゲー
ト及びクロス接続された入力及び出力で構成され、所望
の出力を発生する。第20a図及び第20b図の回路は、複雑
なα乗数α^-33又はα³⁰と簡単な乗数α¹又はα²との積
によって、通常２つの複雑な乗数を必要とする出力をい
かに形成して、それにより、回路の複雑さを著しく低減
するかを示している。第20a図においては、α^-33及びα
¹乗算器は、59個の排他的オアゲート又は１つのα^-32乗
算回路網という正味の節約で、入力記号［SYMBOL A］と
α^-33との積及びα^-32との積より成る出力を発生する。
同様に、第20b図に示すように、α³⁰乗算器及びシフト
−２回路を用いて［SYMBOL B］ｘα³⁰及び［SYMBOL B］
ｘα³²の値が形成され、α³²乗算器を除去することがで
きる。

本発明のGF乗算手段にこの技術を用いることにより、
シンドロームコンピュータや、エラー位置決め及びエラ
ー評価コンピュータによって必要とされた複雑な排他的
オア回路網の約半分が除去される。第21図は、GF乗算器
の複雑さを減少する技術を用いるように第２の好ましい
実施例によって構成された第４図のシンドロームコンピ
ュータを示している。図示を簡単化するために、Ｓ（−
30）ないしＳ（−33）レジスタとそれに関連したGF乗算
器、及びマルチプレクサ（MUX）のみが示されて説明さ
れ、その他の部分は繰り返しである。シンドロームコン
ピュータの機能は、既に上記した。GF乗算手段のハード
ウェア減少技術をシンドロームコンピュータに適用する
ことについてのみ説明する。

第１図のシンドロームコンピュータ16は、第４図又は
第21図のシンドローム計算回路により、１つの記号を、
その両方の好ましい実施例において約140ns（１ちつの
全記号クロック）ごとに処理する。第21図に示されたシ
ンドローム計算回路の第２の好ましい実施例において
は、シンドローム計算回路は、２対１マルチプレクサに
よってモジュロ２加算器に接続された２つの10ビットレ
ジスタと、保持レジスタと、複雑なGF乗算排他的オア回
路網と、簡単なシフト−１マルチプレクサとで各々構成
された複数のガロアフィールド乗算手段より成る。

シンドロームコンピュータ16が計算を開始する前に、
第21図の全てのＳレジスタ702、704、706及び708がリセ
ットライン738の信号によってクリアされる。記号クロ
ックの最初の半分、即ち約70nsの間に、２対１マルチプ
レクサ（２対1MUX）710及び712がイネーブルされて、奇
数番号のＳレジスタＳ（−33）、Ｓ（−31）、等の内容
を、加算器714及び716でのGF加算により、第１図のディ
スク26からの10ビットデータ記号にモジュロ２加算でき
るようにする。それにより得られる和は保持レジスタ71
8及び720に保持される。これらの保持レジスタの内容
は、次いで、α^-31及びα^-33のGF乗算器722及び724によ
って乗算され、それにより得られた積がＳ（−31）及び
Ｓ（−33）レジスタ704及び708にロードされる。Ｓ（−
31）レジスタ704の内容は、［（手前のＳ（−31）レジ
スタの内容）＋（ディスク26からのデータ記号）］ｘα
^-31であり、そしてＳ（−33）レジスタ708の内容は、
［（手前のＳ（−33）レジスタの内容）＋（ディスク26
からのデータ記号）］ｘα^-33である。

約70nsの次の半分の記号クロックにおいて、２対１の
MUX710及び714がイネーブルされ、偶数番号のＳレジス
タ702及び706（第21図にはその２つのみが示されてい
る）の内容を選択肢、そしてこれら偶数番号のＳレジス
タの内容を加算器714及び716においてディスク26からの
データ入力バス上の同じ10ビット記号に加える。その結
果が保持レジスタ718及び720に記憶される。これらの保
持レジスタ718及び720の内容も、第21図のα^-31及びα
^-33のGF乗算器722及び724によって乗算され、その出力
の値は、次いで、シフト−１回路726及び728によって乗
算され、その結果がレジスタ702及び706に記憶される。
Ｓ（−30）レジスタ702の内容は、［（手前のＳ（−3
0）レジスタの内容）＋（ディスク26からのデータ記
号）］ｘα^-30であり、そしてＳ（−32）レジスタ706の
内容は、［（手前のＳ（−32）レジスタの内容）＋（デ
ィスク26からのデータ記号）］ｘα^-32である。この加
算及び乗算が、ディスクから検索された次の10ビットデ
ータ記号に対して繰り返される。

シンドロームコンピュータの第１の好ましい実施例で
は、Ｓの出力値が、第４図に示すように、各Ｓレジスタ
に組み合わされた各加算器の出力から与えられる。第２
の好ましい実施例では、第21図の１本の出力ライン、例
えば、730が２つのＳレジスタ706、708に対する出力を
与える。半分の記号クロックごとに、Ｓの１つの値がマ
ルチプレクサ732へ出力され、該マルチプレクサは、そ
の記号をライン734及び736を経て第５図の各Ｓ′レジス
タへ送る。

第22a図及び第22b図は、NUodd及びNUevenを計算する
ための第11図又は第13図のエラー位置決め多項式NU
（ｘ）計算回路480を示しており、これは、第２の好ま
しい実施例に基づいて、GF乗算器の複雑さを低減する技
術を利用するように構成される。第22a図及び第22b図
は、この技術の実施を説明するためにこれら計算機の僅
かな部分しか示していない。第22a図及び第22b図の回路
は、第１の好ましい実施例における第11図又は第13図の
等価回路480と同じ機能を果たし、それ故、これら回路
の機能についてはこれ以上説明しない。GF乗算器のハー
ドウェア減少技術をエラー位置決めコンピュータに適用
することについてのみ説明する。

第22a図及び第22b図に示された第２の好ましい実施例
では、NUeven及びNUoddコンピュータは、２対１のマル
チプレクサによって保持レジスタに接続された２つの10
ビットシフトレジスタと、複雑なGF乗算排他的オア回路
網と、シフトレジスタの内容にαⁱの値を繰り返し乗算
する簡単なシフト−２乗算器とを各々含んだ複数のガロ
アフィールド乗算手段で構成される。NU計算器が計算を
開始する前に、１組の10ビット記号値が、バス456の接
続部（図示せず）から、全ての偶数番号のNUレジスタ75
0、752（そのうちの代表的な２つのみが示されている）
と、全ての奇数番号のNUレジスタ771、773（そのうちの
代表的な２つのみが示されている）とにロードされる。
約70nsの最初の半分の記号クロックの間に、２対１のMU
X754、755がイネーブルされ、NU（30）及びNU（29）レ
ジスタ750、771の内容を保持レジスタ756、777へ各々コ
ピーする。次いで、保持レジスタ756、777の内容がα³⁰
及びα²⁹のGF乗算器758、779で乗算される。これらGF乗
算器758、779の出力は、それに対応するNU（30）及びNU
（29）レジスタ750、771へロードされて戻される。この
とき、NU（30）レジスタ750の内容は、［手前のNU（3
0）レジスタの内容］α³⁰であり、そしてNU（29）レジ
スタ771の内容は、［手前のNU（29）レジスタの内容］
α²⁹である。

次の半分に記号クロックの間に、２対１のMUX754、77
5がイネーブルされ、NU（32）及びNU（31）レジスタ75
2、773の内容をそれらの各々の保持レジスタ756、777に
コピーする。次いで、保持レジスタの内容が同じα³⁰及
びα²⁹のGF乗算器758、779で乗算される。GF乗算器75
8、779の出力値は、各シフト−２回路762、783において
α²で乗算された後に、対応するNU（32）及びＮ（31）
レジスタ752、773にロードされて戻される。ここで、NU
（32）レジスタ752の内容は［手前のNU（32）レジスタ
の内容］α³¹に等しい。このプロセスが次の記号クロッ
クにおいて繰り返される。

第23図は、第12図又第13図のエラー評価多項式Ｗ
（ｘ）コンピュータ回路500を示しており、この回路
は、第２の好ましい実施例により、GF乗算器の複雑さを
低減する技術を利用するように構成されている。第23図
は、この技術の実施を説明するために上記コンピュータ
の僅かな部分しか示していない。第23図の回路は、第１
の好ましい実施例における第12図又は第13図の等価回路
500の場合と同じ機能を実行し、従って、この回路の機
能についてはこれ以上説明しない。GF乗算器のハードウ
ェア減少技術をエラー評価コンピュータに適用する場合
のみについて説明する。

エラー評価回路800は、第22a図及び第22b図のNUodd及
びNUeven回路と同じ形態の複数のガロアフィールド乗算
手段より成り、これは、NUレジスタの内容にαⁱを繰り
返し乗算し、上記と同様に機能する。Ｗ（ｘ）の偶数値
は、半分の記号クロック中に計算されて偶数Ｗレジスタ
に記憶され、そして奇数値は、次の半分の記号クロック
中に計算されて奇数Ｗレジスタに記憶される。偶数番号
のα乗算器しか設けられておらず、奇数のα乗算器はシ
フト−１回路によって与えられる。

各半分の記号クロック中にＷ値の半分のみが計算され
てツリー状加算器802で加算されるので、アキュムレー
タ804は、加算器802の偶数及び奇数出力を記憶して加算
し、第13図に示すように修正ベクターの計算値としてＷ
（ｘ）の全値を形成する。

第２の好ましい実施例の技術をシンドロームコンピュ
ータに適用することにより、34個の複雑なGF乗算排他的
オア回路網しか必要とされず、これに対し、第１の好ま
しい実施例ではアルゴリズムをハードウェアで実施する
のに67個が必要とされた。同様に、この技術では、NUev
en、NUodd及びＷコンピュータに必要とされる排他的オ
ア回路網が64から32に減少される。

更に別の効果及び変更が当業者に明らかであろう。そ
れ故、本発明は、その広い観点において、図示されて説
明された特定の詳細、代表的な装置及び解説のための例
に限定されるものではない。従って、請求広範囲から逸
脱せずに、上記とは異なったやり方でも本発明を実施で
きることが明らかであろう。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ヒュイ パク ニン アメリカ合衆国 マサチューセッツ州 01604 ワーチェスター フランク ス トリート 63 イースト ヴィュー ア パートメント 97 (56)参考文献 特開 昭60−223230（ＪＰ，Ａ) 特開 昭63−318819（ＪＰ，Ａ) 特開 昭53−10239（ＪＰ，Ａ) 特表 平２−500319（ＪＰ，Ａ) 特表 平２−503855（ＪＰ，Ａ) 米国特許4397022（ＵＳ，Ａ) 米国特許4413339（ＵＳ，Ａ) ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｃｏｍｐｕｔｅｒｓ，Ｖｏｌ. Ｃ−33，Ｎｏ．２（Ｆｅｂ．1984）Ｐ. 178−189 ＩＢＭ Ｔｅｃｈｎｉｃａｌ Ｄｉｓ ｃｌｏｓｕｒｅ Ｂｕｌｌｅｔｉｎ（Ｊ ｕｌｙ 1984）Ｖｏｌ．27，Ｎｏ．２, Ｐ．1308−1309

Claims (16)

(57)【特許請求の範囲】
1. 【請求項１】リードーソロモンコードワードをつくるた
   めにリードーソロモンエラー修正コードを使用してエン
   コードされている２進データ記号におけるエラーを検出
   し、そして修正する装置において、各コードワードはそ
   の中に所定数のデータ記号を含んでおり、 A.この所定数のデータ記号を有する少なくとも一つのコ
   ードワードを受け、そしてその受けたデータ記号の各々
   を所定時間後転送するバッファ手段22、 B.i）エラー位置決め式を決定し、そしてそのエラー位
   置決め式の根を求めてエラーの位置を求めることによ
   り、そしてii）関連エラー値を求めることにより、受け
   たコードワード毎にエラー位置とエラー値とを計算する
   ためのデコーダ手段16、18、20、そして C.計算されたエラー位置とエラー値に応答して、エラー
   を持つ受けたデータ記号の各々を前記のバッファ手段か
   らの記号の転送時に修正する修正手段22、24 を備え、前記のデコーダ手段は、前記の受けたコードワ
   ードと関連した信号にαⁱを反復して掛けるための複数
   のガロアフイールド乗算手段を含み、各ガロアフイール
   ド乗算手段は、 1.第１の所定期間中第１の入力信号を通し、そして第２
   の所定期間中第２の入力信号を通して第１の出力信号を
   得るマルチプレクサ710、754もしくは775、 2.第１の出力信号に第１の所定値を乗じて第２の出力信
   号を得る第１のガロアフイールド乗算器722、758もしく
   は779、 3.前記のマルチプレクサへ第１の入力信号を与え、そし
   て第１の所定期間中第２の出力信号を蓄積するよう結合
   されている第１のレジスタ704、750もしくは771、 4.第２の出力信号に第２の所定値を乗じて第３の出力信
   号をつくる第２のガロアフイールド乗算器726、762もし
   くは783、そして 5.前記のマルチプレクサへ第２の入力信号を与え、そし
   て第２の所定時間中第３の出力信号を蓄積する第２のレ
   ジスタ702、752もしくは773を含み、 前記のデコーダ手段は、所定時間に前記の第１と第２の
   レジスタの中の選択されたレジスタの内容を組み合わ
   せ、そしてその組み合わせをエラー位置と関連エラー値
   を求めるのに利用することを特徴とする装置。
2. 【請求項２】前記のデコーダ手段は、コードワードデー
   タ記号を受けるときコードワード毎にシンドロームＳ_i
   を計算する計算手段を含み、この計算手段は、 i.シンドローム多項式関数Ｓ_Xの係数Ｓ_iを発生する複数
   のシンドロームコンピュータと、 ii.短縮コードに対応するようＳ_Xの係数を補正する補正
   シンドローム計算器200と を備える請求項１に記載の装置。
3. 【請求項３】前記のデコーダ手段は、エラー位置決め式
   と関連したエラー位置決め多項式関数NU（ｘ）の値と、
   受けたデータ記号のそれぞれに対するエラー評価多項式
   関数Ｗ（ｘ）の値とを同時に補正係数から計算する手段
   を含み、ここで、 NU（ｘ）Ｓ（ｘ）＝Ｗ（ｘ）モジュロｘ^t， であり、Ｓ（ｘ）はSiにおける係数を持つｘの多項式で
   あり、そしてｔはリードソロモンコードが修正できるエ
   ラーの数である請求項２に記載の装置。
4. 【請求項４】前記のデコーダ手段は、 A.前記のバッファから転送され、受け取られたデータ記
   号のそれぞれに対応するNU_odd（αⁱ）,NU_even（αⁱ）そ
   してＷ（αⁱ）を同時に評価する手段480、500、ここで
   αⁱはコードワード位置に対応し、そしてNU_even（αⁱ）
   とNU_odd（αⁱ）とはαⁱで計算されたエラー位置決定多
   項式のそれぞれ偶数項と奇数項であり、そして B.NU_odd（αⁱ）＋NU_even（αⁱ）を計算し、同時に前記
   の受け取られたデータ記号の各々に対応する補正ベクト
   ルYIを計算する手段522、524、 を含み、ここで YI＝Ｗ（αⁱ）^*α³³ⁱ/NU_odd（αⁱ） であり、NU_odd（αⁱ）＋NU_even（αⁱ）が所定値に等し
   いときのαⁱと関連の前記の受け取られたデータ記号の
   各々をYIと組み合わせることにより修正手段がエラーを
   修正する請求項３に記載の装置。
5. 【請求項５】シンドロームと関連している入力信号に繰
   り返しαⁱを乗じるガロアフイールド乗算器手段を含
   み、この乗算器手段は a.帰還信号と入力信号とに応答して第１の出力信号を生
   じる論理AND回路152、 b.この第１の出力信号に応答して、第２の出力信号を得
   るため所定時間に所定値を第１の出力信号に乗ずるガロ
   アフイールド乗算器ｘαⁱ、 c.第２の出力信号を蓄積する蓄積レジスタＳ_i、そして d.この蓄積された第２の出力信号をデータ信号へ加え、
   そしてその合計を論理AND回路152への入力信号として与
   えるガロアフイールド加算器 を備える請求項２に記載の装置。
6. 【請求項６】各シンドロームコンピュータが信号に繰り
   返しαⁱを乗ずるガロアフイールド乗算器手段を含み、 このガロアフイールド乗算器手段は、 A.第１の所定期間中第１の入力信号を通過させ、そして
   第２の所定期間中第２の入力信号を通過させて第１の出
   力信号を得るマルチプレクサ710、 B.第１の出力信号をデータ信号へ加えて第２の出力信号
   を得るモジュロー２加算器714、 C.第２の出力信号に第１の所定値を乗じて第３の出力信
   号をつくる第１のガロアフイールド乗算器722、 D.マルチプレクサに第１の入力信号を与え、そして第１
   の所定時間中第３の出力信号を蓄積するよう結合された
   第１のレジスタ704、 E.第３の出力信号に第２の所定値を乗じて第４の出力信
   号をつくる第２のガロアフイールド乗算器726、そして F.マルチプレクサに第２の入力信号を与え、そして第２
   の所定時間中第４の出力信号を蓄積するよう結合された
   第２のレジスタ702 を備え、所定の反復回数後前記の第１と第２のレジスタ
   の内容がシンドローム多項式Ｓ（ｘ）の係数Ｓ_iに対応
   する請求項２に記載の装置。
7. 【請求項７】エラー位置決め多項式関数NU（ｘ）の値を
   計算する手段480がNU（ｘ）の係数と関連の信号αⁱを繰
   り返して乗ずるガロアフイールド乗算器手段を含み、こ
   の乗算器手段は、 A.蓄積のための入力信号を受ける入力口と、蓄積された
   信号を出力信号として供給する出力口とを有する蓄積手
   段、そして B.出力信号に所定値を乗ずることにより入力信号を再帰
   的に発生するガロアフイールド乗算器 を備える請求項３に記載の装置。
8. 【請求項８】エラー評価装置の多項式Ｗ（ｘ）の値を計
   算する手段500が、Ｗ（ｘ）の係数と関連の信号にαⁱを
   繰り返し乗ずる複数のガロアフイールド乗算器手段を含
   み、各ガロアフイールド乗算器手段は、 A.蓄積のための入力信号を受ける入力口と、蓄積された
   信号を出力信号として供給する出力口とを有する蓄積手
   段、そして B.出力信号を所定時間に乗算するガロアフイールドによ
   り入力信号を再帰的に発生するガロアフイールド乗算器 を備える請求項３に記載の装置。
9. 【請求項９】リードーソロモンコードワードをつくるた
   めリードーソロモンエラー修正コードを使用してエンコ
   ードされている２進データ記号におけるエラーを検出
   し、そして修正する方法において、各コードワードはそ
   の中に所定数のデータ記号を含んでおり、 A.所定数のデータ記号を有する少なくとも一つのコード
   ワードを受け、そしてその受けたデータ記号の各々を所
   定時間バッファに保持する段階、 B.i）エラー位置決め式を決定し、そしてエラー位置に
   対応する前記のエラー位置決め式の根を求めることによ
   り、そしてii）関連エラー値を決定することにより、受
   けたコードワード毎にエラー位置とエラー値とを計算す
   る段階、 C.その受けたデータ記号の各々を所定期間後に前記のバ
   ッファ手段から転送する段階、そして D.計算されたエラー位置と関連エラー値とに応答して、
   記号がバッファから転送されるときエラーを有する前記
   の受けたデータ記号の各々を修正する段階を備え、前記
   の計算段階は、前記の受けたコードワードと関連した信
   号にαⁱを反復して掛けるガロアフイールド乗算を、 1.第１の所定期間中第１の出力信号を通し、そして第２
   の所定期間中第２の入力信号を通して第１の出力信号を
   得る段階、 2.ガロアフイールド乗算器内で第１の出力信号に第１の
   所定値を乗じて第２の出力信号をつくる段階、 3.第１の所定期間中第２の出力信号を第１のレジスタ内
   に蓄積する段階、 4.ガロアフイールド乗算器内で第２の出力信号に第２の
   所定値を乗じて第３の出力信号をつくる段階、 5.第２の所定時間内に第３の出力信号を第２のレジスタ
   に蓄積する段階、 6.その蓄積された第２の出力信号を第１の所定期間中に
   マルチプレクサへ結合する段階、 7.その蓄積された第３の出力信号を第２の所定期間中に
   マルチプレクサへ結合する段階、そして 8.前記の第１と第２のレジスタの中の選択されたレジス
   タの内容を所定時間に処理して、前記の受け取られたコ
   ードワードに応答するエラー位置とエラー値とを求める
   段階 によって遂行することを特徴とする方法。
10. 【請求項１０】前記のエラー位置とエラー値とを計算す
    る段階は、 a.コードワードデータ記号を受けるときコードワード毎
    にシンドロームＳ_iを計算する段階と、 b.エラー位置決め多項式関数NU（ｘ）の値と、エラー評
    価多項式関数Ｗ（ｘ）の値とを前記の受けたコードワー
    ド毎に同時に計算する段階を含み、ここで、 NU（ｘ）Ｓ（ｘ）＝Ｗ（ｘ）モジュロｘ^t， であり、Ｓ（ｘ）は係数Siを持つｘの多項式であり、ｔ
    はリードソロモンコードが修正できるエラーの数であ
    り、そしてNU（ｘ）はエラー位置決め式と関連している
    請求項９に記載の方法。
11. 【請求項１１】前記のエラー位置とエラー値とを計算す
    る段階は、 a.前記のバッファから転送され、受け取られたデータ記
    号のそれぞれに対応するNU_odd（αⁱ）,NU_even（αⁱ）そ
    してＷ（αⁱ）を同時に評価する段階、ここでαⁱはコー
    ドワード位置に対応し、そしてNU_even（αⁱ）とNU
    _odd（αⁱ）とはαⁱで計算されたエラー位置決定多項式
    のそれぞれ偶数項と奇数項の和であり、そして b.NU_odd（αⁱ）＋NU_even（αⁱ）を計算し、同時に前記
    の受け取られたデータ記号の各々に対応する補正ベクト
    ルYIを計算する段階 を含み、ここで YI＝Ｗ（αⁱ）^*α³³ⁱ/NU_odd（αⁱ） であり、NU_odd（αⁱ）＋NU_even（αⁱ）が所定値に等し
    いときのαⁱと関連の前記の受け取られたデータ記号の
    各々をYIと組み合わせることによりエラーを修正する請
    求項９に記載の方法。
12. 【請求項１２】前記のシンドロームＳ_iを計算する段階
    が、 a.複数のシンドロームコンピュータ内でシンドローム多
    項式Ｓ（ｘ）の係数Siを発生する段階と、 b.ガロアフイールド（２^m）にわたり短縮コードに対応
    するようＳ（ｘ）の係数を補正する段階 とを含む請求項10に記載の方法。
13. 【請求項１３】前記のシンドローム多項式Ｓ（ｘ）の係
    数Siを発生する段階が、 a.帰還信号と入力信号とに応答して論理AND回路から第
    １の出力信号を発生する段階、 b.ガロアフイールド乗算器内で、所定時間に第１の出力
    信号に所定値を乗じて第２の出力信号を得る段階、 C.第２の出力信号を蓄積レジスタに蓄積する段階、そし
    て d.この蓄積された第２の出力信号をデータ信号へモジュ
    ロー２加算器内で加え、そしてその合計を論理AND回路
    へ入力信号として与える段階 を備える請求項12に記載の方法。
14. 【請求項１４】前記のシンドローム多項式Ｓ（ｘ）の係
    数Siを発生する段階が、 i.マルチプレクサ内で、第１の所定期間中第１の入力信
    号を通過させ、そして第２の所定期間中第２の入力信号
    を通過させて第１の出力信号を得る段階、 ii.モジュロー２加算器内で第１の出力信号をデータ信
    号へ加えて第２の出力信号を得る段階、 iii.ガロアフイールド乗算器内で、第２の出力信号に第
    １の所定値を乗じて第３の出力信号をつくる段階、 iv.第１の所定時間中に第３の出力信号を第１のレジス
    タに蓄積する段階、 v.ガロアフイールド乗算器内で、第３の出力信号に第２
    の所定値を乗じるガロアフイールド乗算を行って第４の
    出力信号をつくる段階、 vi.第２の所定時間中に第２のレジスタに第４の出力信
    号を蓄積する段階、 vii.蓄積された第３の出力信号をマルチプレクサへ第１
    の所定時期間中に結合する段階、 viii.蓄積された第４の出力信号をマルチプレクサへ第
    ２の所定時期間中に結合する段階、そして ix.段階ｉ−viiiを所定回数反復する段階 を備え、前記の第１と第２のレジスタは、所定回数の反
    復後、シンドローム係数Siに関連の信号を含んでいる請
    求項12に記載の方法。
15. 【請求項１５】前記のエラー評価多項式関数Ｗ（ｘ）の
    値を計算する段階がガロアフイールド乗算を含み、この
    ガロアフイールド乗算は、 A.入力信号を受ける入力口と、蓄積された入力信号を出
    力信号として供給する出力口とを有する蓄積手段に入力
    信号を蓄積する段階、そして B.ガロアフイールド乗算器により出力信号を再帰的に乗
    算を施して入力信号を発生する段階 を備える請求項９に記載の方法。
16. 【請求項１６】前記のエラー評価多項式関数Ｗ（ｘ）の
    値を計算する段階が、受けたコードワードと関連の信号
    にαⁱを掛けるガロアフイールド乗算を含み、そしてこ
    のガロアフイールド乗算は、 i.マルチプレクサ内で第１の所定期間中第１の入力信号
    を通し、そして第２の所定期間中第２の入力信号を通し
    て第１の出力信号を得る段階、 ii.ガロアフイールド乗算器内で第１の出力信号に第１
    の所定値を乗じて第２の出力信号をつくる段階、 iii.第１の所定期間中第２の出力信号に第１のレジスタ
    内に蓄積する段階、 iv.ガロアフイールド乗算器内で第２の出力信号に第２
    の所定値を乗じて第４の出力信号をつくる段階、 v.第２の所定時間内に第４の出力信号を第２のレジスタ
    に蓄積する段階、 vi.その蓄積された第３の出力信号を第１の所定期間中
    にマルチプレクサへ結合する段階、 vii.その蓄積された第４の出力信号を第２の所定期間中
    にマルチプレクサへ結合する段階、そして viii.所定回数前記の段階ｉ−viiを反復する段階を備
    え、所定回数の反復後前記の第１と第２のレジスタが、
    エラー評価多項式の係数に関連した信号を含んでいる請
    求項９に記載の方法。