JPH10135846A - リードソロモン復号器 - Google Patents
リードソロモン復号器Info
- Publication number
- JPH10135846A JPH10135846A JP8283707A JP28370796A JPH10135846A JP H10135846 A JPH10135846 A JP H10135846A JP 8283707 A JP8283707 A JP 8283707A JP 28370796 A JP28370796 A JP 28370796A JP H10135846 A JPH10135846 A JP H10135846A
- Authority
- JP
- Japan
- Prior art keywords
- error
- polynomial
- unit
- signal
- reed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
- H03M13/1525—Determination and particular use of error location polynomials
- H03M13/1535—Determination and particular use of error location polynomials using the Euclid algorithm
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
- H03M13/1555—Pipelined decoder implementations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
- H03M13/158—Finite field arithmetic processing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
- H03M13/1515—Reed-Solomon codes
Landscapes
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Pure & Applied Mathematics (AREA)
- Algebra (AREA)
- Signal Processing (AREA)
- Quality & Reliability (AREA)
- General Engineering & Computer Science (AREA)
- Error Detection And Correction (AREA)
- Detection And Correction Of Errors (AREA)
Abstract
(57)【要約】
【課題】 誤り訂正数が大きい場合のリードソロモン復
号器の回路規模を低減する。 【解決手段】 第１のパイプラインステージを構成する
シンドローム計算ユニット１０１と、第２のパイプライ
ンステージを構成するユークリッド互除演算及び誤り値
計算ユニット１０２並びにチェン探索ユニット１０３
と、第３のパイプラインステージを構成する誤り訂正ユ
ニット１０５とを設ける。ユークリッド互除演算及び誤
り値計算ユニット１０２は、各々単一の逆元計算器とガ
ロア乗算器とガロア加算器との繰り返し使用によって、
シンドローム多項式Ｓ(z) から誤り位置多項式σ(z) と
誤り評価多項式ω(z) とを求めるユークリッド互除演算
と、誤り評価値ω (α-ju ) を誤り位置多項式微分値
σ'(α-ju ) で除算することにより誤りの値ｅu を求め
る計算とを達成する。
号器の回路規模を低減する。 【解決手段】 第１のパイプラインステージを構成する
シンドローム計算ユニット１０１と、第２のパイプライ
ンステージを構成するユークリッド互除演算及び誤り値
計算ユニット１０２並びにチェン探索ユニット１０３
と、第３のパイプラインステージを構成する誤り訂正ユ
ニット１０５とを設ける。ユークリッド互除演算及び誤
り値計算ユニット１０２は、各々単一の逆元計算器とガ
ロア乗算器とガロア加算器との繰り返し使用によって、
シンドローム多項式Ｓ(z) から誤り位置多項式σ(z) と
誤り評価多項式ω(z) とを求めるユークリッド互除演算
と、誤り評価値ω (α-ju ) を誤り位置多項式微分値
σ'(α-ju ) で除算することにより誤りの値ｅu を求め
る計算とを達成する。
Description
【０００１】
【発明の属する技術分野】本発明は、多重誤り訂正リー
ドソロモン（Reed-Solomon）符号の復号器、すなわちリ
ードソロモン復号器に関するものである。
ドソロモン（Reed-Solomon）符号の復号器、すなわちリ
ードソロモン復号器に関するものである。
【０００２】
【従来の技術】各種大容量記憶装置の記憶情報、高速通
信の伝送情報等において、多重誤り訂正を可能とする符
号としてリードソロモン符号が広く使用されている。
信の伝送情報等において、多重誤り訂正を可能とする符
号としてリードソロモン符号が広く使用されている。
【０００３】リードソロモン符号は、原始多項式をＷ
(z) とし、Ｗ(z) ＝０の根をαとするとき、この根αを
原始元とするガロア体（Galois field）の上の符号であ
って、ブロック誤り訂正符号の１つである。ここで、α
をガロア体ＧＦ（２m ）の原始元とし、α，α2 ，…，
α2tを根とする符号長ｎ＝２m −１のリードソロモン符
号を考える。この符号によれば、ｍビットが１処理単位
すなわち１シンボルとされる。原情報の量はｎ−２ｔシ
ンボルである。以下の説明ではｍ＝８とし、１シンボル
が８ビットすなわち１バイトで表わされるものとする。
１パケットの受信語は、ｎ個のシンボルからなる。ｔ＝
８の場合には８シンボルの誤り訂正が可能である。
(z) とし、Ｗ(z) ＝０の根をαとするとき、この根αを
原始元とするガロア体（Galois field）の上の符号であ
って、ブロック誤り訂正符号の１つである。ここで、α
をガロア体ＧＦ（２m ）の原始元とし、α，α2 ，…，
α2tを根とする符号長ｎ＝２m −１のリードソロモン符
号を考える。この符号によれば、ｍビットが１処理単位
すなわち１シンボルとされる。原情報の量はｎ−２ｔシ
ンボルである。以下の説明ではｍ＝８とし、１シンボル
が８ビットすなわち１バイトで表わされるものとする。
１パケットの受信語は、ｎ個のシンボルからなる。ｔ＝
８の場合には８シンボルの誤り訂正が可能である。
【０００４】リードソロモン符号の復号は、次のステッ
プ(i) 〜(vi)による。ただし、ステップ(iii) 〜(v) に
おいて不合理な結果を生じる場合には、訂正不可能な誤
りが生じたと判定する。
プ(i) 〜(vi)による。ただし、ステップ(iii) 〜(v) に
おいて不合理な結果を生じる場合には、訂正不可能な誤
りが生じたと判定する。
【０００５】(i) 受信語中の各シンボルを係数とする受
信多項式Ｙ(z) から、 ｓi ＝Ｙ (αi ) …（１） により、２ｔ個のシンドローム（syndrome）、すなわち
ｓ1 ，ｓ2 ，…，ｓ2tを計算する。各シンドロームｓi
はガロア体ＧＦ（２m ）の元である。シンドローム多項
式Ｓ(z) は、 Ｓ(z) ＝ｓ1 ＋ｓ2 ｚ＋…＋ｓ2tｚ2t-1 …（２） で定義される。
信多項式Ｙ(z) から、 ｓi ＝Ｙ (αi ) …（１） により、２ｔ個のシンドローム（syndrome）、すなわち
ｓ1 ，ｓ2 ，…，ｓ2tを計算する。各シンドロームｓi
はガロア体ＧＦ（２m ）の元である。シンドローム多項
式Ｓ(z) は、 Ｓ(z) ＝ｓ1 ＋ｓ2 ｚ＋…＋ｓ2tｚ2t-1 …（２） で定義される。
【０００６】(ii) シンドロームが全て零であれば、誤
りなしと判定する。
りなしと判定する。
【０００７】(iii) シンドローム中に非零のものがあれ
ば、シンドローム多項式Ｓ(z) から、誤り位置多項式
（error locator polynomial）σ(z) と、誤り評価多項
式（error evaluator polynomial）ω(z) とを求める。
具体的には、φ(z) を多項式とするとき、 φ(z) ｚ2t＋σ(z) Ｓ(z) ＝ω(z) …（３） σ(0) ＝１ …（４） を満たし、かつ互いに素であるｔ次以下の多項式σ(z)
と、ｔ−１次以下の多項式ω(z) とを求める。
ば、シンドローム多項式Ｓ(z) から、誤り位置多項式
（error locator polynomial）σ(z) と、誤り評価多項
式（error evaluator polynomial）ω(z) とを求める。
具体的には、φ(z) を多項式とするとき、 φ(z) ｚ2t＋σ(z) Ｓ(z) ＝ω(z) …（３） σ(0) ＝１ …（４） を満たし、かつ互いに素であるｔ次以下の多項式σ(z)
と、ｔ−１次以下の多項式ω(z) とを求める。
【０００８】(iv) σ(z) ＝０のｋ（ｋ≦ｔ）個の根α
-ju （ｊu ＝ｊ1 ，ｊ2 ，…，ｊk）を求める。ここ
に、ｋは誤り位置多項式σ(z) の次数であって、誤りの
個数を表わしている。σ(z) にα-i（ｉ＝０，１，…，
ｎ）を個々に代入し、σ (α-i) が零かどうかを調べる
方法を採用すれば、全ての根を探索できる。この方法は
チェン探索（Chien search）と呼ばれる。なお、ｋ個の
根α-ju の各々は、いわゆる誤りロケータ（error loca
tor ）の逆数である。
-ju （ｊu ＝ｊ1 ，ｊ2 ，…，ｊk）を求める。ここ
に、ｋは誤り位置多項式σ(z) の次数であって、誤りの
個数を表わしている。σ(z) にα-i（ｉ＝０，１，…，
ｎ）を個々に代入し、σ (α-i) が零かどうかを調べる
方法を採用すれば、全ての根を探索できる。この方法は
チェン探索（Chien search）と呼ばれる。なお、ｋ個の
根α-ju の各々は、いわゆる誤りロケータ（error loca
tor ）の逆数である。
【０００９】(v) 誤り位置多項式σ(z) の導関数すなわ
ちσ'(z)を求め、 ｅu ＝−ω (α-ju ) ／σ'(α-ju ) …（５） から、誤りの値ｅ1 ，ｅ2 ，…，ｅk を求める。ここ
に、ω (α-ju ) を誤り評価値といい、σ'(α-ju ) を
誤り位置多項式微分値という。
ちσ'(z)を求め、 ｅu ＝−ω (α-ju ) ／σ'(α-ju ) …（５） から、誤りの値ｅ1 ，ｅ2 ，…，ｅk を求める。ここ
に、ω (α-ju ) を誤り評価値といい、σ'(α-ju ) を
誤り位置多項式微分値という。
【００１０】(vi) ｋ個の根α-j1 ，α-j2 ，…，α
-jk から誤りの位置ｊ1 ，ｊ2 ，…，ｊk を求め、受信
語中のこれらの位置のシンボルからそれぞれ誤りの値ｅ
1 ，ｅ2 ，…，ｅk を差し引くことによって、受信語中
の誤りを訂正する。
-jk から誤りの位置ｊ1 ，ｊ2 ，…，ｊk を求め、受信
語中のこれらの位置のシンボルからそれぞれ誤りの値ｅ
1 ，ｅ2 ，…，ｅk を差し引くことによって、受信語中
の誤りを訂正する。
【００１１】上記ステップ(iii) において誤り位置多項
式σ(z) と誤り評価多項式ω(z) とを求める方法の１つ
として、ユークリッド法（Euclid's algorithm）が知ら
れている。ユークリッド法は、ｚ2tとＳ(z) との最大公
約多項式をユークリッド互除演算で算出することによっ
て、σ(z) とω(z) とを求めるものである。
式σ(z) と誤り評価多項式ω(z) とを求める方法の１つ
として、ユークリッド法（Euclid's algorithm）が知ら
れている。ユークリッド法は、ｚ2tとＳ(z) との最大公
約多項式をユークリッド互除演算で算出することによっ
て、σ(z) とω(z) とを求めるものである。
【００１２】ユークリッド互除演算の具体的な手順を説
明する。なお、以下の説明では多項式Ｘの次数をdeg Ｘ
で表わす。まず、４つの多項式Ａ，Ｂ，Ｌ，Ｍを、 Ａ＝ｚ2t …（６） Ｂ＝Ｓ(z) …（７） Ｌ＝０ …（８） Ｍ＝１ …（９） のように初期化する。次に、deg Ａ≧deg Ｂならば、多
項式Ａの最高次数項の係数をａとし、多項式Ｂの最高次
数項の係数をｂとするとき、 Ａ＝ｂＡ＋ａＢｚdegA-degB …（１０） Ｌ＝ｂＬ＋ａＭｚdegA-degB …（１１） にしたがって多項式Ａ及びＬをそれぞれ更新する。これ
により、deg Ａは減少し、deg Ｌは増加する。これとは
逆にdeg Ａ＜deg Ｂならば、 Ｂ＝ａＢ＋ｂＡｚdegB-degA …（１２） Ｍ＝ａＭ＋ｂＬｚdegB-degA …（１３） にしたがって多項式Ｂ及びＭをそれぞれ更新する。これ
により、deg Ｂは減少し、deg Ｍは増加する。この操作
を繰り返すうちにdeg Ａ≦ｔ−１になった場合にはω
(z) ＝Ａかつσ(z) ＝Ｌとし、deg Ｂ≦ｔ−１になった
場合にはω(z) ＝Ｂかつσ(z) ＝Ｍとする。以上の手順
によって、誤り位置多項式σ(z) と誤り評価多項式ω
(z) とが求まる。
明する。なお、以下の説明では多項式Ｘの次数をdeg Ｘ
で表わす。まず、４つの多項式Ａ，Ｂ，Ｌ，Ｍを、 Ａ＝ｚ2t …（６） Ｂ＝Ｓ(z) …（７） Ｌ＝０ …（８） Ｍ＝１ …（９） のように初期化する。次に、deg Ａ≧deg Ｂならば、多
項式Ａの最高次数項の係数をａとし、多項式Ｂの最高次
数項の係数をｂとするとき、 Ａ＝ｂＡ＋ａＢｚdegA-degB …（１０） Ｌ＝ｂＬ＋ａＭｚdegA-degB …（１１） にしたがって多項式Ａ及びＬをそれぞれ更新する。これ
により、deg Ａは減少し、deg Ｌは増加する。これとは
逆にdeg Ａ＜deg Ｂならば、 Ｂ＝ａＢ＋ｂＡｚdegB-degA …（１２） Ｍ＝ａＭ＋ｂＬｚdegB-degA …（１３） にしたがって多項式Ｂ及びＭをそれぞれ更新する。これ
により、deg Ｂは減少し、deg Ｍは増加する。この操作
を繰り返すうちにdeg Ａ≦ｔ−１になった場合にはω
(z) ＝Ａかつσ(z) ＝Ｌとし、deg Ｂ≦ｔ−１になった
場合にはω(z) ＝Ｂかつσ(z) ＝Ｍとする。以上の手順
によって、誤り位置多項式σ(z) と誤り評価多項式ω
(z) とが求まる。
【００１３】なお、上記手順において、deg Ａ≧deg Ｂ
ならば、 Ａ＝Ａ＋（ａ／ｂ）ＢｚdegA-degB …（１４） Ｌ＝Ｌ＋（ａ／ｂ）ＭｚdegA-degB …（１５） にしたがって多項式Ａ及びＬをそれぞれ更新し、deg Ａ
＜deg Ｂならば、 Ｂ＝Ｂ＋（ｂ／ａ）ＡｚdegB-degA …（１６） Ｍ＝Ｍ＋（ｂ／ａ）ＬｚdegB-degA …（１７） にしたがって多項式Ｂ及びＭをそれぞれ更新することと
してもよい。以下の説明では、これを「改良されたアル
ゴリズム」という。
ならば、 Ａ＝Ａ＋（ａ／ｂ）ＢｚdegA-degB …（１４） Ｌ＝Ｌ＋（ａ／ｂ）ＭｚdegA-degB …（１５） にしたがって多項式Ａ及びＬをそれぞれ更新し、deg Ａ
＜deg Ｂならば、 Ｂ＝Ｂ＋（ｂ／ａ）ＡｚdegB-degA …（１６） Ｍ＝Ｍ＋（ｂ／ａ）ＬｚdegB-degA …（１７） にしたがって多項式Ｂ及びＭをそれぞれ更新することと
してもよい。以下の説明では、これを「改良されたアル
ゴリズム」という。
【００１４】特開平３−１９５２１６号公報には、シス
トリックアレイ（systolic array）構造を有するユーク
リッド互除演算回路が開示されている。
トリックアレイ（systolic array）構造を有するユーク
リッド互除演算回路が開示されている。
【００１５】
【発明が解決しようとする課題】近年、誤り訂正数ｔが
８〜１６という仕様のリードソロモン符号が一般化して
きており、誤り訂正処理に必要となる計算量が飛躍的に
増大している。したがって、リードソロモン復号器にシ
ストリックアレイ構造を採用する場合には、誤り訂正数
に比例して回路規模が増大してしまうという問題があっ
た。
８〜１６という仕様のリードソロモン符号が一般化して
きており、誤り訂正処理に必要となる計算量が飛躍的に
増大している。したがって、リードソロモン復号器にシ
ストリックアレイ構造を採用する場合には、誤り訂正数
に比例して回路規模が増大してしまうという問題があっ
た。
【００１６】本発明の目的は、誤り訂正数が大きい場合
のリードソロモン復号器の回路規模を低減することにあ
る。
のリードソロモン復号器の回路規模を低減することにあ
る。
【００１７】
【課題を解決するための手段】上記の目的を達成するた
め、本発明は、ｔ重誤り訂正リードソロモン符号よりな
る受信多項式Ｙ(z) からシンドローム多項式Ｓ(z) を求
めるための第１のユニットと、ユークリッド互除演算に
よって誤り位置多項式σ(z) と誤り評価多項式ω(z) と
を求めかつ除算の実行によって誤りの値ｅu を求めるた
めの第２のユニットと、チェン探索によって誤り位置多
項式σ(z) の根α-ju を求めかつ誤り評価値ω
(α-ju ) と誤り位置多項式微分値σ'(α-ju ) とを第
２のユニットへ供給するための第３のユニットと、根α
-ju から誤りの位置を求めかつ受信多項式Ｙ(z) の中の
対応位置から誤りの値ｅu を差し引くことによって誤り
訂正された多項式Ｗ(z) を求めるための第４のユニット
とを備えたリードソロモン復号器の構成を採用したもの
である。しかも、このリードソロモン復号器は、各々１
パケットサイクルに対応する３ステージのパイプライン
構造を採用したものである。第１のユニットは第１のパ
イプラインステージを、第２及び第３のユニットは第２
のパイプラインステージを、第４のユニットは第３のパ
イプラインステージをそれぞれ構成する。
め、本発明は、ｔ重誤り訂正リードソロモン符号よりな
る受信多項式Ｙ(z) からシンドローム多項式Ｓ(z) を求
めるための第１のユニットと、ユークリッド互除演算に
よって誤り位置多項式σ(z) と誤り評価多項式ω(z) と
を求めかつ除算の実行によって誤りの値ｅu を求めるた
めの第２のユニットと、チェン探索によって誤り位置多
項式σ(z) の根α-ju を求めかつ誤り評価値ω
(α-ju ) と誤り位置多項式微分値σ'(α-ju ) とを第
２のユニットへ供給するための第３のユニットと、根α
-ju から誤りの位置を求めかつ受信多項式Ｙ(z) の中の
対応位置から誤りの値ｅu を差し引くことによって誤り
訂正された多項式Ｗ(z) を求めるための第４のユニット
とを備えたリードソロモン復号器の構成を採用したもの
である。しかも、このリードソロモン復号器は、各々１
パケットサイクルに対応する３ステージのパイプライン
構造を採用したものである。第１のユニットは第１のパ
イプラインステージを、第２及び第３のユニットは第２
のパイプラインステージを、第４のユニットは第３のパ
イプラインステージをそれぞれ構成する。
【００１８】上記本発明によれば、第２のパイプライン
ステージにおいて、まず第２のユニットのユークリッド
互除演算によって誤り位置多項式σ(z) と誤り評価多項
式ω(z) とが求められ、次に第３のユニットのチェン探
索によって誤り位置多項式σ(z) の根α-ju が求められ
かつ誤り評価値ω (α-ju ) と誤り位置多項式微分値
σ'(α-ju ) とが第２のユニットへ供給され、最後に第
２のユニットにおける除算によって誤りの値ｅu が求め
られる。つまり、第２のユニットは、ユークリッド互除
演算と、誤り値計算とに兼用される。したがって、誤り
訂正数が大きくとも、シストリックアレイ構造を採用す
る場合に比べて小さい回路規模のリードソロモン復号器
を実現できる。
ステージにおいて、まず第２のユニットのユークリッド
互除演算によって誤り位置多項式σ(z) と誤り評価多項
式ω(z) とが求められ、次に第３のユニットのチェン探
索によって誤り位置多項式σ(z) の根α-ju が求められ
かつ誤り評価値ω (α-ju ) と誤り位置多項式微分値
σ'(α-ju ) とが第２のユニットへ供給され、最後に第
２のユニットにおける除算によって誤りの値ｅu が求め
られる。つまり、第２のユニットは、ユークリッド互除
演算と、誤り値計算とに兼用される。したがって、誤り
訂正数が大きくとも、シストリックアレイ構造を採用す
る場合に比べて小さい回路規模のリードソロモン復号器
を実現できる。
【００１９】上記第２のユニットは、シンドローム多項
式Ｓ(z) を表わす信号とユークリッド互除演算の中間結
果を表わす帰還信号とを格納しかつ最終的に誤り位置多
項式σ(z) を表わす信号と誤り評価多項式ω(z) を表わ
す信号とを供給するためのデータ格納部と、該データ格
納部に格納された信号からユークリッド互除演算の中間
結果を表わす帰還信号を生成しかつ誤り値計算を実行す
るための演算部と、前記データ格納部と演算部とを制御
するための制御部とを備えたものである。しかも、演算
部は、単一の逆元計算器と、単一のガロア乗算器と、単
一のガロア加算器とを有するものである。このような構
成によれば、逆元計算器とガロア乗算器とガロア加算器
との繰り返し使用によって、ユークリッド互除演算と誤
り値計算とが、小規模の回路で達成される。
式Ｓ(z) を表わす信号とユークリッド互除演算の中間結
果を表わす帰還信号とを格納しかつ最終的に誤り位置多
項式σ(z) を表わす信号と誤り評価多項式ω(z) を表わ
す信号とを供給するためのデータ格納部と、該データ格
納部に格納された信号からユークリッド互除演算の中間
結果を表わす帰還信号を生成しかつ誤り値計算を実行す
るための演算部と、前記データ格納部と演算部とを制御
するための制御部とを備えたものである。しかも、演算
部は、単一の逆元計算器と、単一のガロア乗算器と、単
一のガロア加算器とを有するものである。このような構
成によれば、逆元計算器とガロア乗算器とガロア加算器
との繰り返し使用によって、ユークリッド互除演算と誤
り値計算とが、小規模の回路で達成される。
【００２０】上記データ格納部は、各々２ｔ＋２段のレ
ジスタで構成された第１及び第２のシフトレジスタと、
ｔ−１段のレジスタで構成された第３のシフトレジスタ
とを備える。上記制御部は、ユークリッド互除演算にお
ける中間多項式の次数を監視するための次数カウンタを
備える。
ジスタで構成された第１及び第２のシフトレジスタと、
ｔ−１段のレジスタで構成された第３のシフトレジスタ
とを備える。上記制御部は、ユークリッド互除演算にお
ける中間多項式の次数を監視するための次数カウンタを
備える。
【００２１】ユークリッド互除演算の手順において多項
式Ａ及びＢの次数が１ずつ減少するかぎり、第１のシフ
トレジスタが多項式Ａ及びＬの格納に、第２のシフトレ
ジスタが多項式Ｂ及びＭの格納にそれぞれ使用される。
この際、第３のシフトレジスタが使用されることはな
い。ユークリッド互除演算は、多項式Ａ又はＢがｔ−１
次以下の多項式になったときに終了する。ところが、多
項式Ａ又はＢの次数が一度に２以上減少することがあ
る。このような多次数減少という例外の処理を効率良く
実行するために、第３のシフトレジスタが設けられてい
る。つまり、多次数減少の場合には、第１のシフトレジ
スタと第３のシフトレジスタとの合体格納器すなわち３
ｔ＋１段のレジスタで構成されたシフトレジスタ、又
は、第２のシフトレジスタと第３のシフトレジスタとの
合体格納器すなわち３ｔ＋１段のレジスタで構成された
シフトレジスタが使用される。
式Ａ及びＢの次数が１ずつ減少するかぎり、第１のシフ
トレジスタが多項式Ａ及びＬの格納に、第２のシフトレ
ジスタが多項式Ｂ及びＭの格納にそれぞれ使用される。
この際、第３のシフトレジスタが使用されることはな
い。ユークリッド互除演算は、多項式Ａ又はＢがｔ−１
次以下の多項式になったときに終了する。ところが、多
項式Ａ又はＢの次数が一度に２以上減少することがあ
る。このような多次数減少という例外の処理を効率良く
実行するために、第３のシフトレジスタが設けられてい
る。つまり、多次数減少の場合には、第１のシフトレジ
スタと第３のシフトレジスタとの合体格納器すなわち３
ｔ＋１段のレジスタで構成されたシフトレジスタ、又
は、第２のシフトレジスタと第３のシフトレジスタとの
合体格納器すなわち３ｔ＋１段のレジスタで構成された
シフトレジスタが使用される。
【００２２】
【発明の実施の形態】図１は、本発明に係るリードソロ
モン復号器の構成を示している。図１のリードソロモン
復号器は、シンドローム計算ユニット１０１と、ユーク
リッド互除演算及び誤り値計算ユニット１０２と、チェ
ン探索ユニット１０３と、データ遅延用ＲＡＭ１０４
と、誤り訂正ユニット１０５とを備えたものである。シ
ンドローム計算ユニット１０１は、ｔ重誤り訂正リード
ソロモン符号よりなる受信多項式Ｙ(z) から、式（２）
で定義されるシンドローム多項式Ｓ(z) を求める。具体
的には、受信多項式Ｙ(z) は受信語中の各シンボルを係
数とする多項式である。この受信多項式Ｙ(z) から、式
（１）により２ｔ個のシンドローム、すなわちｓ1，ｓ
2 ，…，ｓ2tが計算される。２ｔ個のシンドロームが全
て零であれば、誤りなしとの判定を誤り訂正ユニット１
０５が下す。ユークリッド互除演算及び誤り値計算ユニ
ット１０２は、ユークリッド互除演算の改良されたアル
ゴリズムに従って、シンドローム多項式Ｓ(z) から誤り
位置多項式σ(z) と誤り評価多項式ω(z) とを求める。
具体的には、式（３）及び（４）を満たし、かつ互いに
素であるｔ次以下の多項式σ(z) と、ｔ−１次以下の多
項式ω(z) とを求める。このユニット１０２は、チェン
探索ユニット１０３から各々ｋ（ｋ≦ｔ）個の誤り評価
値ω (α-ju ) と誤り位置多項式微分値σ'(α-ju ) と
の供給を受け、式（５）によりｋ個の誤りの値ｅu 、す
なわちｅ1 ，ｅ2 ，…，ｅk を求める機能をも有する。
チェン探索ユニット１０３は、σ(z) ＝０のｋ個の根α
-ju （ｊu ＝ｊ1，ｊ2 ，…，ｊk ）を求め、該求めた
ｋ個の根α-ju を誤り訂正ユニット１０５へ供給する。
このユニット１０３は、誤り評価多項式ω(z) に該ｋ個
の根α-juをそれぞれ代入して得られる誤り評価値ω
(α-ju ) と、誤り位置多項式σ(z)の導関数σ'(z)に該
ｋ個の根α-ju をそれぞれ代入して得られる誤り位置多
項式微分値σ'(α-ju ) とをユークリッド互除演算及び
誤り値計算ユニット１０２へ供給する機能をも有する。
データ遅延用ＲＡＭ１０４は、受信多項式Ｙ(z) を２パ
ケットサイクルだけ遅延させるものである。誤り訂正ユ
ニット１０５は、チェン探索ユニット１０３から供給さ
れたｋ個の根α-ju に基づいて誤りの位置ｊ1，ｊ2 ，
…，ｊk を求め、データ遅延用ＲＡＭ１０４から供給さ
れた受信多項式Ｙ(z) の中のこれらの位置のシンボルか
らそれぞれ誤りの値ｅ1 ，ｅ2 ，…，ｅk を差し引くこ
とによって受信語中の誤りを訂正し、かつその結果であ
る誤り訂正された多項式Ｗ(z) を出力する。
モン復号器の構成を示している。図１のリードソロモン
復号器は、シンドローム計算ユニット１０１と、ユーク
リッド互除演算及び誤り値計算ユニット１０２と、チェ
ン探索ユニット１０３と、データ遅延用ＲＡＭ１０４
と、誤り訂正ユニット１０５とを備えたものである。シ
ンドローム計算ユニット１０１は、ｔ重誤り訂正リード
ソロモン符号よりなる受信多項式Ｙ(z) から、式（２）
で定義されるシンドローム多項式Ｓ(z) を求める。具体
的には、受信多項式Ｙ(z) は受信語中の各シンボルを係
数とする多項式である。この受信多項式Ｙ(z) から、式
（１）により２ｔ個のシンドローム、すなわちｓ1，ｓ
2 ，…，ｓ2tが計算される。２ｔ個のシンドロームが全
て零であれば、誤りなしとの判定を誤り訂正ユニット１
０５が下す。ユークリッド互除演算及び誤り値計算ユニ
ット１０２は、ユークリッド互除演算の改良されたアル
ゴリズムに従って、シンドローム多項式Ｓ(z) から誤り
位置多項式σ(z) と誤り評価多項式ω(z) とを求める。
具体的には、式（３）及び（４）を満たし、かつ互いに
素であるｔ次以下の多項式σ(z) と、ｔ−１次以下の多
項式ω(z) とを求める。このユニット１０２は、チェン
探索ユニット１０３から各々ｋ（ｋ≦ｔ）個の誤り評価
値ω (α-ju ) と誤り位置多項式微分値σ'(α-ju ) と
の供給を受け、式（５）によりｋ個の誤りの値ｅu 、す
なわちｅ1 ，ｅ2 ，…，ｅk を求める機能をも有する。
チェン探索ユニット１０３は、σ(z) ＝０のｋ個の根α
-ju （ｊu ＝ｊ1，ｊ2 ，…，ｊk ）を求め、該求めた
ｋ個の根α-ju を誤り訂正ユニット１０５へ供給する。
このユニット１０３は、誤り評価多項式ω(z) に該ｋ個
の根α-juをそれぞれ代入して得られる誤り評価値ω
(α-ju ) と、誤り位置多項式σ(z)の導関数σ'(z)に該
ｋ個の根α-ju をそれぞれ代入して得られる誤り位置多
項式微分値σ'(α-ju ) とをユークリッド互除演算及び
誤り値計算ユニット１０２へ供給する機能をも有する。
データ遅延用ＲＡＭ１０４は、受信多項式Ｙ(z) を２パ
ケットサイクルだけ遅延させるものである。誤り訂正ユ
ニット１０５は、チェン探索ユニット１０３から供給さ
れたｋ個の根α-ju に基づいて誤りの位置ｊ1，ｊ2 ，
…，ｊk を求め、データ遅延用ＲＡＭ１０４から供給さ
れた受信多項式Ｙ(z) の中のこれらの位置のシンボルか
らそれぞれ誤りの値ｅ1 ，ｅ2 ，…，ｅk を差し引くこ
とによって受信語中の誤りを訂正し、かつその結果であ
る誤り訂正された多項式Ｗ(z) を出力する。
【００２３】図２は、３つのステージからなる図１のリ
ードソロモン復号器のパイプライン動作を示している。
第１のパケットサイクルでは、ユニット１０１がパケッ
ト＃１のシンドローム計算を実行する。第２のパケット
サイクルでは、ユニット１０２がパケット＃１のユーク
リッド互除演算を実行し、ユニット１０３がパケット＃
１のチェン探索を実行し、ユニット１０２がパケット＃
１の誤り値計算を実行する。第３のパケットサイクルで
は、ユニット１０５がデータ遅延用ＲＡＭ１０４からパ
ケット＃１を読み出し、その誤り訂正を実行する。以上
のようなパイプライン動作を実現するため、ユニット１
０２及び１０３へ供給されるクロック信号（不図示）の
周波数は、他のユニットへ供給されるクロック信号（不
図示）の周波数の４倍に設定される。したがって、誤り
訂正数ｔが大きい場合のリードソロモン復号処理を効率
良く達成できる。なお、第３のパケットサイクルでは、
データ遅延用ＲＡＭ１０４からのパケット＃１の読み出
しと、該データ遅延用ＲＡＭ１０４へのパケット＃３の
書き込みとが並行して実行される。
ードソロモン復号器のパイプライン動作を示している。
第１のパケットサイクルでは、ユニット１０１がパケッ
ト＃１のシンドローム計算を実行する。第２のパケット
サイクルでは、ユニット１０２がパケット＃１のユーク
リッド互除演算を実行し、ユニット１０３がパケット＃
１のチェン探索を実行し、ユニット１０２がパケット＃
１の誤り値計算を実行する。第３のパケットサイクルで
は、ユニット１０５がデータ遅延用ＲＡＭ１０４からパ
ケット＃１を読み出し、その誤り訂正を実行する。以上
のようなパイプライン動作を実現するため、ユニット１
０２及び１０３へ供給されるクロック信号（不図示）の
周波数は、他のユニットへ供給されるクロック信号（不
図示）の周波数の４倍に設定される。したがって、誤り
訂正数ｔが大きい場合のリードソロモン復号処理を効率
良く達成できる。なお、第３のパケットサイクルでは、
データ遅延用ＲＡＭ１０４からのパケット＃１の読み出
しと、該データ遅延用ＲＡＭ１０４へのパケット＃３の
書き込みとが並行して実行される。
【００２４】図３は、図１中のユークリッド互除演算及
び誤り値計算ユニット１０２の内部構成を示している。
図３のユニット１０２は、データ格納部１と、演算部２
と、制御部３とを備えている。データ格納部１は、シン
ドローム多項式Ｓ(z) を表わす信号（シンドローム信
号）４と、ユークリッド互除演算の中間結果を表わす帰
還信号（帰還データ信号）１９とを格納し、中間多項式
に係る第１〜第４の計算データ信号１２，１３，１４，
１５を供給し、かつ最終的に誤り位置多項式σ(z) を表
わす信号（σ信号）９と、誤り評価多項式ω(z) を表わ
す信号（ω信号）８とを供給する。このデータ格納部１
は、不合理な結果を検出した場合に処理エラー信号１０
を供給する機能をも有する。演算部２は、第１〜第４の
計算データ信号１２，１３，１４，１５からユークリッ
ド互除演算の中間結果を表わす帰還データ信号１９を生
成する。この演算部２は、誤り評価値ω (α-ju ) を表
わす信号（ω値信号）６と、誤り位置多項式微分値σ'
(α-ju ) を表わす信号（σ微分値信号）７との供給を
受け、誤りの値ｅu を表わす信号（誤り値信号）１１を
供給する機能をも有する。制御部３は、処理開始信号５
と第１及び第３の計算データ信号１２，１４との供給を
受けて、データ格納部１を制御するための格納制御コー
ド信号１６と、演算部２を制御するための演算制御コー
ド信号１７とを供給する。この制御部３は、処理終了信
号１８を供給する機能をも有する。
び誤り値計算ユニット１０２の内部構成を示している。
図３のユニット１０２は、データ格納部１と、演算部２
と、制御部３とを備えている。データ格納部１は、シン
ドローム多項式Ｓ(z) を表わす信号（シンドローム信
号）４と、ユークリッド互除演算の中間結果を表わす帰
還信号（帰還データ信号）１９とを格納し、中間多項式
に係る第１〜第４の計算データ信号１２，１３，１４，
１５を供給し、かつ最終的に誤り位置多項式σ(z) を表
わす信号（σ信号）９と、誤り評価多項式ω(z) を表わ
す信号（ω信号）８とを供給する。このデータ格納部１
は、不合理な結果を検出した場合に処理エラー信号１０
を供給する機能をも有する。演算部２は、第１〜第４の
計算データ信号１２，１３，１４，１５からユークリッ
ド互除演算の中間結果を表わす帰還データ信号１９を生
成する。この演算部２は、誤り評価値ω (α-ju ) を表
わす信号（ω値信号）６と、誤り位置多項式微分値σ'
(α-ju ) を表わす信号（σ微分値信号）７との供給を
受け、誤りの値ｅu を表わす信号（誤り値信号）１１を
供給する機能をも有する。制御部３は、処理開始信号５
と第１及び第３の計算データ信号１２，１４との供給を
受けて、データ格納部１を制御するための格納制御コー
ド信号１６と、演算部２を制御するための演算制御コー
ド信号１７とを供給する。この制御部３は、処理終了信
号１８を供給する機能をも有する。
【００２５】図４は、図３中のデータ格納部１の内部構
成を示している。図４において、２０は第１のセレク
タ、２１は第２のセレクタ、２２は第１のシフトレジス
タ（Ａレジスタ）、２３は第２のシフトレジスタ（Ｂレ
ジスタ）、２４は第３のシフトレジスタ、２５はエラー
検査器をそれぞれ示している。第１のセレクタ(sel0)２
０は、格納コード制御信号１６に応じて、帰還データ信
号(addatA)１９と、第１の計算データ信号(sftdtA)１２
と、定数「０」のデータ信号(intA0) とのいずれかを第
１の選択データ信号２６として供給する。第２のセレク
タ(sel1)２１は、格納コード制御信号１６に応じて、第
３の計算データ信号(sftdtB)１４と、帰還データ信号(a
ddatB)１９と、定数「０」のデータ信号(intM0) とのい
ずれかを第２の選択データ信号２７として供給する。第
１のシフトレジスタ２２は、ユークリッド互除演算中の
多項式Ａの係数と多項式Ｌの係数とを格納するための２
ｔ＋２段のレジスタで構成されており、シンドローム信
号(il)４と、格納コード制御信号１６と、第１の選択デ
ータ信号２６との供給を受け、ω信号８と、σ信号９
と、第１の計算データ信号１２と、第２の計算データ信
号１３とを供給するものである。第２のシフトレジスタ
２３は、ユークリッド互除演算中の多項式Ｂの係数と多
項式Ｍの係数とを格納するための２ｔ＋２段のレジスタ
で構成されており、シンドローム信号(il)４と、格納コ
ード制御信号１６と、第２の選択データ信号２７との供
給を受け、第３の計算データ信号１４と、第４の計算デ
ータ信号１５とを供給するものである。更に、第２のシ
フトレジスタ２３は、第５の計算データ信号３０を第１
のシフトレジスタ２２へ供給する。第３のシフトレジス
タ２４は、格納コード制御信号１６によって制御される
ｔ−１段のレジスタで構成されている。第３のシフトレ
ジスタ２４は第６の計算データ信号３３を第２のシフト
レジスタ２３へ供給し、第１のシフトレジスタ２２は第
７の計算データ信号２８を第３のシフトレジスタ２４へ
供給し、第３のシフトレジスタ２４は第８の計算データ
信号３２を第１のシフトレジスタ２２へ供給し、第２の
シフトレジスタ３１は第９の計算データ信号３１を第３
のシフトレジスタ２４へ供給する。エラー検査器２５
は、第１のシフトレジスタ２２から供給された第１０の
計算データ信号２９と、第３のシフトレジスタ２４から
供給された第１１の計算データ信号３４とに基づいて、
処理エラー信号１０を生成する。
成を示している。図４において、２０は第１のセレク
タ、２１は第２のセレクタ、２２は第１のシフトレジス
タ（Ａレジスタ）、２３は第２のシフトレジスタ（Ｂレ
ジスタ）、２４は第３のシフトレジスタ、２５はエラー
検査器をそれぞれ示している。第１のセレクタ(sel0)２
０は、格納コード制御信号１６に応じて、帰還データ信
号(addatA)１９と、第１の計算データ信号(sftdtA)１２
と、定数「０」のデータ信号(intA0) とのいずれかを第
１の選択データ信号２６として供給する。第２のセレク
タ(sel1)２１は、格納コード制御信号１６に応じて、第
３の計算データ信号(sftdtB)１４と、帰還データ信号(a
ddatB)１９と、定数「０」のデータ信号(intM0) とのい
ずれかを第２の選択データ信号２７として供給する。第
１のシフトレジスタ２２は、ユークリッド互除演算中の
多項式Ａの係数と多項式Ｌの係数とを格納するための２
ｔ＋２段のレジスタで構成されており、シンドローム信
号(il)４と、格納コード制御信号１６と、第１の選択デ
ータ信号２６との供給を受け、ω信号８と、σ信号９
と、第１の計算データ信号１２と、第２の計算データ信
号１３とを供給するものである。第２のシフトレジスタ
２３は、ユークリッド互除演算中の多項式Ｂの係数と多
項式Ｍの係数とを格納するための２ｔ＋２段のレジスタ
で構成されており、シンドローム信号(il)４と、格納コ
ード制御信号１６と、第２の選択データ信号２７との供
給を受け、第３の計算データ信号１４と、第４の計算デ
ータ信号１５とを供給するものである。更に、第２のシ
フトレジスタ２３は、第５の計算データ信号３０を第１
のシフトレジスタ２２へ供給する。第３のシフトレジス
タ２４は、格納コード制御信号１６によって制御される
ｔ−１段のレジスタで構成されている。第３のシフトレ
ジスタ２４は第６の計算データ信号３３を第２のシフト
レジスタ２３へ供給し、第１のシフトレジスタ２２は第
７の計算データ信号２８を第３のシフトレジスタ２４へ
供給し、第３のシフトレジスタ２４は第８の計算データ
信号３２を第１のシフトレジスタ２２へ供給し、第２の
シフトレジスタ３１は第９の計算データ信号３１を第３
のシフトレジスタ２４へ供給する。エラー検査器２５
は、第１のシフトレジスタ２２から供給された第１０の
計算データ信号２９と、第３のシフトレジスタ２４から
供給された第１１の計算データ信号３４とに基づいて、
処理エラー信号１０を生成する。
【００２６】第１の計算データ信号１２は、第１のシフ
トレジスタ２２の中の２ｔ＋２段目のレジスタから供給
される信号である。第２の計算データ信号１３は、第１
のシフトレジスタ２２の中の２ｔ＋１段目のレジスタか
ら供給される。第３の計算データ信号１４は、第２のシ
フトレジスタ２３の中の２ｔ＋２段目のレジスタから供
給される。第４の計算データ信号１５は、第２のシフト
レジスタ２３の中の２ｔ＋１段目のレジスタから供給さ
れる。第５の計算データ信号(chg) ３０は、第２のシフ
トレジスタ２３の中の全レジスタから第１のシフトレジ
スタ２２の中の全レジスタへ転送される信号である。
トレジスタ２２の中の２ｔ＋２段目のレジスタから供給
される信号である。第２の計算データ信号１３は、第１
のシフトレジスタ２２の中の２ｔ＋１段目のレジスタか
ら供給される。第３の計算データ信号１４は、第２のシ
フトレジスタ２３の中の２ｔ＋２段目のレジスタから供
給される。第４の計算データ信号１５は、第２のシフト
レジスタ２３の中の２ｔ＋１段目のレジスタから供給さ
れる。第５の計算データ信号(chg) ３０は、第２のシフ
トレジスタ２３の中の全レジスタから第１のシフトレジ
スタ２２の中の全レジスタへ転送される信号である。
【００２７】ユークリッド互除演算中の多次数減少に際
して第１のシフトレジスタ２２と第３のシフトレジスタ
２４との合体格納器が構成される場合には、第３のシフ
トレジスタ２４を構成するｔ−１段のレジスタが、第１
のシフトレジスタ２２の中の２段目のレジスタと３段目
のレジスタとの間に挿入される。第７の計算データ信号
(usraen)２８は第１のシフトレジスタ２２の中の２段目
のレジスタから第３のシフトレジスタ２４の中の１段目
のレジスタへ供給される信号であり、第８の計算データ
信号(naen)３２は第３のシフトレジスタ２４の中のｔ−
１段目のレジスタから第１のシフトレジスタ２２の中の
３段目のレジスタへ供給される信号である。
して第１のシフトレジスタ２２と第３のシフトレジスタ
２４との合体格納器が構成される場合には、第３のシフ
トレジスタ２４を構成するｔ−１段のレジスタが、第１
のシフトレジスタ２２の中の２段目のレジスタと３段目
のレジスタとの間に挿入される。第７の計算データ信号
(usraen)２８は第１のシフトレジスタ２２の中の２段目
のレジスタから第３のシフトレジスタ２４の中の１段目
のレジスタへ供給される信号であり、第８の計算データ
信号(naen)３２は第３のシフトレジスタ２４の中のｔ−
１段目のレジスタから第１のシフトレジスタ２２の中の
３段目のレジスタへ供給される信号である。
【００２８】ユークリッド互除演算中の多次数減少に際
して第２のシフトレジスタ２３と第３のシフトレジスタ
２４との合体格納器が構成される場合には、第３のシフ
トレジスタ２４を構成するｔ−１段のレジスタが、第２
のシフトレジスタ２３の中の２段目のレジスタと３段目
のレジスタとの間に挿入される。第９の計算データ信号
(usrben)３１は第２のシフトレジスタ２３の中の２段目
のレジスタから第３のシフトレジスタ２４の中の１段目
のレジスタへ供給される信号であり、第６の計算データ
信号(nben)３３は第３のシフトレジスタ２４の中のｔ−
１段目のレジスタから第２のシフトレジスタ２３の中の
３段目のレジスタへ供給される信号である。
して第２のシフトレジスタ２３と第３のシフトレジスタ
２４との合体格納器が構成される場合には、第３のシフ
トレジスタ２４を構成するｔ−１段のレジスタが、第２
のシフトレジスタ２３の中の２段目のレジスタと３段目
のレジスタとの間に挿入される。第９の計算データ信号
(usrben)３１は第２のシフトレジスタ２３の中の２段目
のレジスタから第３のシフトレジスタ２４の中の１段目
のレジスタへ供給される信号であり、第６の計算データ
信号(nben)３３は第３のシフトレジスタ２４の中のｔ−
１段目のレジスタから第２のシフトレジスタ２３の中の
３段目のレジスタへ供給される信号である。
【００２９】第１０の計算データ信号２９は、処理エラ
ーの検査のために、第１のシフトレジスタ２２の中のｔ
＋４段目から２ｔ＋２段目までのｔ−１段のレジスタか
ら供給される。第１１の計算データ信号３４は、処理エ
ラーの検査のために、第３のシフトレジスタ２４の中の
ｔ−１段のレジスタから供給される。ω信号８は、第１
のシフトレジスタ２２の中のｔ＋３段目から２ｔ＋２段
目までのｔ段のレジスタから供給される。σ信号９は、
第１のシフトレジスタ２２の中の２段目からｔ＋２段目
までのｔ＋１段のレジスタから供給される。ただし、多
次数減少の場合には、σ信号９は、第１のシフトレジス
タ２２の中の３段目からｔ＋２段目までのｔ段のレジス
タと、第３のシフトレジスタ２４の中のｔ−１段目のレ
ジスタとから供給される。
ーの検査のために、第１のシフトレジスタ２２の中のｔ
＋４段目から２ｔ＋２段目までのｔ−１段のレジスタか
ら供給される。第１１の計算データ信号３４は、処理エ
ラーの検査のために、第３のシフトレジスタ２４の中の
ｔ−１段のレジスタから供給される。ω信号８は、第１
のシフトレジスタ２２の中のｔ＋３段目から２ｔ＋２段
目までのｔ段のレジスタから供給される。σ信号９は、
第１のシフトレジスタ２２の中の２段目からｔ＋２段目
までのｔ＋１段のレジスタから供給される。ただし、多
次数減少の場合には、σ信号９は、第１のシフトレジス
タ２２の中の３段目からｔ＋２段目までのｔ段のレジス
タと、第３のシフトレジスタ２４の中のｔ−１段目のレ
ジスタとから供給される。
【００３０】図５は、図３中の演算部２の内部構成を示
している。図５において、４０は演算入力セレクタ、４
１は逆元計算器、４２は第１のレジスタ、４３はガロア
乗算器、４４はガロア加算器、４５は第２のレジスタを
それぞれ示している。演算入力セレクタ４０は、第３の
セレクタ６４と、第４のセレクタ６５と、第５のセレク
タ６６とで構成される。第３のセレクタ(cal0)６４は、
演算制御コード信号１７に応じて、第１の計算データ信
号(rvdtA) １２と、第３の計算データ信号(rvdtB) １４
と、第２の計算データ信号(prvdtA)１３と、第４の計算
データ信号(prvdtB)１５と、σ微分値信号(sgmd)７との
いずれかを第３の選択データ信号４６として供給する。
第４のセレクタ(cal1)６５は、演算制御コード信号１７
に応じて、ω値信号(omgmgn)６と、第１の計算データ信
号(mldtA) １２と、第３の計算データ信号(mldtB) １４
と、第２の計算データ信号(pmldtA)１３と、第４の計算
データ信号(pmldtB)１５とのいずれかを第４の選択デー
タ信号４７として供給する。第５のセレクタ(cal2)６６
は、演算制御コード信号１７に応じて、第１の計算デー
タ信号(addtA) １２と、第３の計算データ信号(addtB)
１４と、第２の計算データ信号(paddtA)１３と、第４の
計算データ信号(paddtB)１５と、第１の定数データ信号
(addtB2)と、第２の定数データ信号(evalcst) とのいず
れかを第５の選択データ信号４８として供給する。逆元
計算器４１は、第３の選択データ信号４６の逆数を逆元
データ信号４９として供給する。第１のレジスタ４２
は、逆元データ信号４９を保持し、これを中間データ信
号５０として供給する。ガロア乗算器４３は、中間デー
タ信号５０と活性化された第４の選択データ信号(sben)
４７との積を積データ信号５１として供給する。第１の
レジスタ４２は、ガロア乗算器４３から供給された積デ
ータ信号５１を保持し、これを中間データ信号５０とし
てガロア乗算器４３へ供給することもできる。逆元デー
タ信号(revdat)４９と積データ信号(revdmul) ５１との
いずれを第１のレジスタ４２が保持すべきかは、演算制
御コード信号１７により指定される。ガロア加算器４４
は、積データ信号５１と活性化された第５の選択データ
信号(saen)４８との和を和データ信号５２として供給す
る。第２のレジスタ４５は、演算制御コード信号１７に
応答して和データ信号(mul) ５２を保持し、これを帰還
データ信号１９又は誤り値信号１１として供給する。
している。図５において、４０は演算入力セレクタ、４
１は逆元計算器、４２は第１のレジスタ、４３はガロア
乗算器、４４はガロア加算器、４５は第２のレジスタを
それぞれ示している。演算入力セレクタ４０は、第３の
セレクタ６４と、第４のセレクタ６５と、第５のセレク
タ６６とで構成される。第３のセレクタ(cal0)６４は、
演算制御コード信号１７に応じて、第１の計算データ信
号(rvdtA) １２と、第３の計算データ信号(rvdtB) １４
と、第２の計算データ信号(prvdtA)１３と、第４の計算
データ信号(prvdtB)１５と、σ微分値信号(sgmd)７との
いずれかを第３の選択データ信号４６として供給する。
第４のセレクタ(cal1)６５は、演算制御コード信号１７
に応じて、ω値信号(omgmgn)６と、第１の計算データ信
号(mldtA) １２と、第３の計算データ信号(mldtB) １４
と、第２の計算データ信号(pmldtA)１３と、第４の計算
データ信号(pmldtB)１５とのいずれかを第４の選択デー
タ信号４７として供給する。第５のセレクタ(cal2)６６
は、演算制御コード信号１７に応じて、第１の計算デー
タ信号(addtA) １２と、第３の計算データ信号(addtB)
１４と、第２の計算データ信号(paddtA)１３と、第４の
計算データ信号(paddtB)１５と、第１の定数データ信号
(addtB2)と、第２の定数データ信号(evalcst) とのいず
れかを第５の選択データ信号４８として供給する。逆元
計算器４１は、第３の選択データ信号４６の逆数を逆元
データ信号４９として供給する。第１のレジスタ４２
は、逆元データ信号４９を保持し、これを中間データ信
号５０として供給する。ガロア乗算器４３は、中間デー
タ信号５０と活性化された第４の選択データ信号(sben)
４７との積を積データ信号５１として供給する。第１の
レジスタ４２は、ガロア乗算器４３から供給された積デ
ータ信号５１を保持し、これを中間データ信号５０とし
てガロア乗算器４３へ供給することもできる。逆元デー
タ信号(revdat)４９と積データ信号(revdmul) ５１との
いずれを第１のレジスタ４２が保持すべきかは、演算制
御コード信号１７により指定される。ガロア加算器４４
は、積データ信号５１と活性化された第５の選択データ
信号(saen)４８との和を和データ信号５２として供給す
る。第２のレジスタ４５は、演算制御コード信号１７に
応答して和データ信号(mul) ５２を保持し、これを帰還
データ信号１９又は誤り値信号１１として供給する。
【００３１】図６は、図３中の制御部３の内部構成を示
している。図６において、６０は次数カウンタ、６１は
タイミング発生器、６２は制御コード発生器をそれぞれ
示している。次数カウンタ６０は、処理開始信号５の供
給を受けてカウント動作を開始し、ユークリッド互除演
算における中間多項式の次数を常に監視する。具体的に
は、次数カウンタ６０は、第１の計算データ信号１２と
第３の計算データ信号１４とを常に監視して、deg Ａ及
びdeg Ｂのうちのいずれかがｔ−１以下になったときに
処理終了信号１８を供給する。タイミング発生器６１
は、処理開始信号５の供給を受けて動作を開始し、第１
の計算データ信号１２と第３の計算データ信号１４とを
参照しながら制御タイミング信号６３を供給する。制御
コード発生器６２は、処理開始信号５と制御タイミング
信号６３とを受けて、格納制御コード信号１６と演算制
御コード信号１７とを生成する。
している。図６において、６０は次数カウンタ、６１は
タイミング発生器、６２は制御コード発生器をそれぞれ
示している。次数カウンタ６０は、処理開始信号５の供
給を受けてカウント動作を開始し、ユークリッド互除演
算における中間多項式の次数を常に監視する。具体的に
は、次数カウンタ６０は、第１の計算データ信号１２と
第３の計算データ信号１４とを常に監視して、deg Ａ及
びdeg Ｂのうちのいずれかがｔ−１以下になったときに
処理終了信号１８を供給する。タイミング発生器６１
は、処理開始信号５の供給を受けて動作を開始し、第１
の計算データ信号１２と第３の計算データ信号１４とを
参照しながら制御タイミング信号６３を供給する。制御
コード発生器６２は、処理開始信号５と制御タイミング
信号６３とを受けて、格納制御コード信号１６と演算制
御コード信号１７とを生成する。
【００３２】図７は、図６中の制御コード発生器６２に
よって生成される格納制御コード信号１６及び演算制御
コード信号１７の詳細を示している。これらの制御コー
ド信号１６，１７は、１５ビットの制御コードにインプ
リメントされている。図７では、ビット１４にsregen-c
tlB 、ビット１３にsregen-ctlA 、ビット１２，１１及
び１０にadin-ctl[2:0] 、ビット９にbreg-ctl、ビット
８及び７にmulreg-ctl[1:0] 、ビット６，５及び４にmu
lin-ctl[2:0]、ビット３，２及び１にreg-ctl[2:0]、ビ
ット０にinitreg-ctl のラベル付けが各々なされてい
る。
よって生成される格納制御コード信号１６及び演算制御
コード信号１７の詳細を示している。これらの制御コー
ド信号１６，１７は、１５ビットの制御コードにインプ
リメントされている。図７では、ビット１４にsregen-c
tlB 、ビット１３にsregen-ctlA 、ビット１２，１１及
び１０にadin-ctl[2:0] 、ビット９にbreg-ctl、ビット
８及び７にmulreg-ctl[1:0] 、ビット６，５及び４にmu
lin-ctl[2:0]、ビット３，２及び１にreg-ctl[2:0]、ビ
ット０にinitreg-ctl のラベル付けが各々なされてい
る。
【００３３】図８は、図３のユークリッド互除演算及び
誤り値計算ユニット１０２の動作の制御手順を示してい
る。図８に示されたアドレスはタイミング発生器６１か
ら制御コード発生器６２へタイミング信号６３として供
給されるアドレスであり、図８中の制御コードを構成す
る１５ビットは図７において説明したものである。
誤り値計算ユニット１０２の動作の制御手順を示してい
る。図８に示されたアドレスはタイミング発生器６１か
ら制御コード発生器６２へタイミング信号６３として供
給されるアドレスであり、図８中の制御コードを構成す
る１５ビットは図７において説明したものである。
【００３４】ここで、ユニット１０２におけるユークリ
ッド互除演算について説明する。図９は第１のシフトレ
ジスタ２２の初期設定を、図１０は第２のシフトレジス
タ２３の初期設定をそれぞれ示している。図９に示され
るように、シンドローム信号４として供給される２ｔ個
のシンドロームｓ1 ，ｓ2 ，…，ｓ2tのうちの最高次数
に係る１個のシンドロームｓ2tを除く２ｔ−１個のシン
ドロームが、第１のシフトレジスタ２２の中の４段目か
ら２ｔ＋２段目までの２ｔ−１段のレジスタに格納され
る。１段目のレジスタには定数データ「０」が、２段目
のレジスタには定数データ「１」が、３段目のレジスタ
には定数データ「０」がそれぞれ格納される。１段目及
び２段目のレジスタは多項式Ｌの初期係数を、３段目か
ら２ｔ＋２段目までの２ｔ段のレジスタは多項式Ａの初
期係数をそれぞれ表わしている。一方、図１０に示され
るように、第２のシフトレジスタ２３の中の３段目から
２ｔ＋２段目までの２ｔ段のレジスタに２ｔ個のシンド
ロームｓ1 ，ｓ2 ，…，ｓ2tが格納される。１段目のレ
ジスタには定数データ「１」が、２段目のレジスタには
定数データ「０」がそれぞれ格納される。１段目及び２
段目のレジスタは多項式Ｍの初期係数を、３段目から２
ｔ＋２段目までの２ｔ段のレジスタは多項式Ｂの初期係
数をそれぞれ表わしている。
ッド互除演算について説明する。図９は第１のシフトレ
ジスタ２２の初期設定を、図１０は第２のシフトレジス
タ２３の初期設定をそれぞれ示している。図９に示され
るように、シンドローム信号４として供給される２ｔ個
のシンドロームｓ1 ，ｓ2 ，…，ｓ2tのうちの最高次数
に係る１個のシンドロームｓ2tを除く２ｔ−１個のシン
ドロームが、第１のシフトレジスタ２２の中の４段目か
ら２ｔ＋２段目までの２ｔ−１段のレジスタに格納され
る。１段目のレジスタには定数データ「０」が、２段目
のレジスタには定数データ「１」が、３段目のレジスタ
には定数データ「０」がそれぞれ格納される。１段目及
び２段目のレジスタは多項式Ｌの初期係数を、３段目か
ら２ｔ＋２段目までの２ｔ段のレジスタは多項式Ａの初
期係数をそれぞれ表わしている。一方、図１０に示され
るように、第２のシフトレジスタ２３の中の３段目から
２ｔ＋２段目までの２ｔ段のレジスタに２ｔ個のシンド
ロームｓ1 ，ｓ2 ，…，ｓ2tが格納される。１段目のレ
ジスタには定数データ「１」が、２段目のレジスタには
定数データ「０」がそれぞれ格納される。１段目及び２
段目のレジスタは多項式Ｍの初期係数を、３段目から２
ｔ＋２段目までの２ｔ段のレジスタは多項式Ｂの初期係
数をそれぞれ表わしている。
【００３５】ユークリッド互除演算において、４つの多
項式Ａ，Ｂ，Ｌ，Ｍはそれぞれ式（６）〜（９）のよう
に初期化される。つまり、初期状態において、多項式Ａ
の次数は２ｔであり、多項式Ｂの次数は高々２ｔ−１で
あって、deg Ａ≧deg Ｂが成り立つ。したがって、予め
多項式Ａ及びＬをそれぞれ更新することによって、deg
Ａを減少させ、deg Ｌを増加させておくことができる。
図９に示された次数２ｔ−１の多項式Ａと次数１の多項
式Ｌとは、このようにして予め更新された結果を示して
いる。したがって、最初に、第１のシフトレジスタ２２
から第１の計算データ信号１２としてシンドロームｓ
2t-1が、第２のシフトレジスタ２３から第３の計算デー
タ信号１４としてシンドロームｓ2tがそれぞれ供給され
る。
項式Ａ，Ｂ，Ｌ，Ｍはそれぞれ式（６）〜（９）のよう
に初期化される。つまり、初期状態において、多項式Ａ
の次数は２ｔであり、多項式Ｂの次数は高々２ｔ−１で
あって、deg Ａ≧deg Ｂが成り立つ。したがって、予め
多項式Ａ及びＬをそれぞれ更新することによって、deg
Ａを減少させ、deg Ｌを増加させておくことができる。
図９に示された次数２ｔ−１の多項式Ａと次数１の多項
式Ｌとは、このようにして予め更新された結果を示して
いる。したがって、最初に、第１のシフトレジスタ２２
から第１の計算データ信号１２としてシンドロームｓ
2t-1が、第２のシフトレジスタ２３から第３の計算デー
タ信号１４としてシンドロームｓ2tがそれぞれ供給され
る。
【００３６】制御部３は、第１の計算データ信号１２と
してシンドロームｓ2t-1（多項式Ａの最高次数項の係数
ａを表わす。）を、第３の計算データ信号１４としてシ
ンドロームｓ2t（多項式Ｂの最高次数項の係数ｂを表わ
す。）をそれぞれ最初に受信する。この場合にはdeg Ａ
≧deg Ｂであるから、制御部３は、式（１４）及び（１
５）にしたがって多項式Ａ及びＬをそれぞれ更新するよ
うに、格納コード制御信号１６及び演算制御コード信号
１７を供給する。すなわち、演算部２では、まず商ａ／
ｂが第１のレジスタ４２に格納される。そして、第１及
び第２のシフトレジスタ２２，２３のシフト動作によっ
て順次送られて来る第１及び第３の計算データ信号１
２，１４の各々について式（１４）及び（１５）の計算
が実行される。一方、データ格納部１では、帰還データ
信号１９が第１のセレクタ２０を介して第１のシフトレ
ジスタ２２へ、第３の計算データ信号１４が第２のセレ
クタ２１を介して第２のシフトレジスタ２３へそれぞれ
供給される。したがって、更新された多項式Ａ及びＬが
第１のシフトレジスタ２２に、元のままの多項式Ｂ及び
Ｍが第２のシフトレジスタ２３にそれぞれ格納される。
してシンドロームｓ2t-1（多項式Ａの最高次数項の係数
ａを表わす。）を、第３の計算データ信号１４としてシ
ンドロームｓ2t（多項式Ｂの最高次数項の係数ｂを表わ
す。）をそれぞれ最初に受信する。この場合にはdeg Ａ
≧deg Ｂであるから、制御部３は、式（１４）及び（１
５）にしたがって多項式Ａ及びＬをそれぞれ更新するよ
うに、格納コード制御信号１６及び演算制御コード信号
１７を供給する。すなわち、演算部２では、まず商ａ／
ｂが第１のレジスタ４２に格納される。そして、第１及
び第２のシフトレジスタ２２，２３のシフト動作によっ
て順次送られて来る第１及び第３の計算データ信号１
２，１４の各々について式（１４）及び（１５）の計算
が実行される。一方、データ格納部１では、帰還データ
信号１９が第１のセレクタ２０を介して第１のシフトレ
ジスタ２２へ、第３の計算データ信号１４が第２のセレ
クタ２１を介して第２のシフトレジスタ２３へそれぞれ
供給される。したがって、更新された多項式Ａ及びＬが
第１のシフトレジスタ２２に、元のままの多項式Ｂ及び
Ｍが第２のシフトレジスタ２３にそれぞれ格納される。
【００３７】多項式Ａの更新によってdeg Ａ＜deg Ｂに
なった場合には、制御部３は、式（１６）及び（１７）
にしたがって多項式Ｂ及びＭをそれぞれ更新するよう
に、格納コード制御信号１６及び演算制御コード信号１
７を供給する。すなわち、演算部２では、まず商ｂ／ａ
が第１のレジスタ４２に格納される。そして、第１及び
第２のシフトレジスタ２２，２３のシフト動作によって
順次送られて来る第１及び第３の計算データ信号１２，
１４の各々について式（１６）及び（１７）の計算が実
行される。一方、データ格納部１では、帰還データ信号
１９が第２のセレクタ２１を介して第２のシフトレジス
タ２３へ、第１の計算データ信号１２が第１のセレクタ
２０を介して第１のシフトレジスタ２２へそれぞれ供給
される。したがって、更新された多項式Ｂ及びＭが第２
のシフトレジスタ２３に、元のままの多項式Ａ及びＬが
第１のシフトレジスタ２２にそれぞれ格納される。
なった場合には、制御部３は、式（１６）及び（１７）
にしたがって多項式Ｂ及びＭをそれぞれ更新するよう
に、格納コード制御信号１６及び演算制御コード信号１
７を供給する。すなわち、演算部２では、まず商ｂ／ａ
が第１のレジスタ４２に格納される。そして、第１及び
第２のシフトレジスタ２２，２３のシフト動作によって
順次送られて来る第１及び第３の計算データ信号１２，
１４の各々について式（１６）及び（１７）の計算が実
行される。一方、データ格納部１では、帰還データ信号
１９が第２のセレクタ２１を介して第２のシフトレジス
タ２３へ、第１の計算データ信号１２が第１のセレクタ
２０を介して第１のシフトレジスタ２２へそれぞれ供給
される。したがって、更新された多項式Ｂ及びＭが第２
のシフトレジスタ２３に、元のままの多項式Ａ及びＬが
第１のシフトレジスタ２２にそれぞれ格納される。
【００３８】以上の動作を繰り返すうちにdeg Ａ及びde
g Ｂのうちのいずれかがｔ−１以下になった場合には、
制御部３が処理終了信号１８を供給する。deg Ａ≦ｔ−
１になったときには、ω(z) ＝Ａかつσ(z) ＝Ｌとする
ように、第１のシフトレジスタ２２からω信号８及びσ
信号９が供給される。deg Ｂ≦ｔ−１になったときに
は、ω(z) ＝Ｂかつσ(z) ＝Ｍとするように、第２のシ
フトレジスタ２３の中の全レジスタから第１のシフトレ
ジスタ２２の中の全レジスタへの信号転送の後に、第１
のシフトレジスタ２２からω信号８及びσ信号９が供給
される。
g Ｂのうちのいずれかがｔ−１以下になった場合には、
制御部３が処理終了信号１８を供給する。deg Ａ≦ｔ−
１になったときには、ω(z) ＝Ａかつσ(z) ＝Ｌとする
ように、第１のシフトレジスタ２２からω信号８及びσ
信号９が供給される。deg Ｂ≦ｔ−１になったときに
は、ω(z) ＝Ｂかつσ(z) ＝Ｍとするように、第２のシ
フトレジスタ２３の中の全レジスタから第１のシフトレ
ジスタ２２の中の全レジスタへの信号転送の後に、第１
のシフトレジスタ２２からω信号８及びσ信号９が供給
される。
【００３９】上記ユークリッド互除演算において多次数
減少が生じた場合には、第３のシフトレジスタ２４が活
用される。すなわち、多項式Ａで多次数減少が発生した
ときには、第１のシフトレジスタ２２からなる単独の格
納器と、第２及び第３のシフトレジスタ２３，２４から
なる合体格納器とが使用される。多項式Ｂで多次数減少
が発生したときには、第２のシフトレジスタ２３からな
る単独の格納器と、第１及び第３のシフトレジスタ２
２，２４からなる合体格納器とが使用される。なお、デ
ータ格納制御の都合上、第１の計算データ信号１２を第
２の計算データ信号１３で代用し、第３の計算データ信
号１４を第４の計算データ信号１５で代用する場合もあ
る。
減少が生じた場合には、第３のシフトレジスタ２４が活
用される。すなわち、多項式Ａで多次数減少が発生した
ときには、第１のシフトレジスタ２２からなる単独の格
納器と、第２及び第３のシフトレジスタ２３，２４から
なる合体格納器とが使用される。多項式Ｂで多次数減少
が発生したときには、第２のシフトレジスタ２３からな
る単独の格納器と、第１及び第３のシフトレジスタ２
２，２４からなる合体格納器とが使用される。なお、デ
ータ格納制御の都合上、第１の計算データ信号１２を第
２の計算データ信号１３で代用し、第３の計算データ信
号１４を第４の計算データ信号１５で代用する場合もあ
る。
【００４０】以上のようにしてユークリッド互除演算で
求められた誤り位置多項式σ(z) と誤り評価多項式ω
(z) とは、チェン探索ユニット１０３へ送られる。チェ
ン探索ユニット１０３は、誤り評価値ω (α-ju ) と誤
り位置多項式微分値σ'(α-ju) とを求める。図５の演
算部２は、ω (α-ju ) を表わすω値信号６と、σ'(α
-ju ) を表わすσ微分値信号７とから、誤りの値ｅu を
表わす信号１１を生成する機能をも備えている。この
際、第３のセレクタ６４はσ微分値信号７を、第４のセ
レクタ６５はω値信号６を、第５のセレクタ６６は定数
データ「０」をそれぞれ選択する。これにより、式
（５）にしたがった誤り値計算が実行される。
求められた誤り位置多項式σ(z) と誤り評価多項式ω
(z) とは、チェン探索ユニット１０３へ送られる。チェ
ン探索ユニット１０３は、誤り評価値ω (α-ju ) と誤
り位置多項式微分値σ'(α-ju) とを求める。図５の演
算部２は、ω (α-ju ) を表わすω値信号６と、σ'(α
-ju ) を表わすσ微分値信号７とから、誤りの値ｅu を
表わす信号１１を生成する機能をも備えている。この
際、第３のセレクタ６４はσ微分値信号７を、第４のセ
レクタ６５はω値信号６を、第５のセレクタ６６は定数
データ「０」をそれぞれ選択する。これにより、式
（５）にしたがった誤り値計算が実行される。
【００４１】
【発明の効果】以上説明してきたとおり、本発明によれ
ば、各々１パケットサイクルに対応する３ステージのパ
イプライン構造を有するリードソロモン復号器を採用
し、第１のパイプラインステージではシンドローム計算
を、第２のパイプラインステージではユークリッド互除
演算、チェン探索及び誤り値計算を、第３のパイプライ
ンステージでは誤り訂正をそれぞれ実行することとした
ので、誤り訂正数が大きい場合のリードソロモン復号処
理を効率良く達成できる。
ば、各々１パケットサイクルに対応する３ステージのパ
イプライン構造を有するリードソロモン復号器を採用
し、第１のパイプラインステージではシンドローム計算
を、第２のパイプラインステージではユークリッド互除
演算、チェン探索及び誤り値計算を、第３のパイプライ
ンステージでは誤り訂正をそれぞれ実行することとした
ので、誤り訂正数が大きい場合のリードソロモン復号処
理を効率良く達成できる。
【００４２】また、本発明によれば、１個のユニットを
ユークリッド互除演算と誤り値計算とに兼用することと
したので、誤り訂正数が大きい場合のリードソロモン復
号器の回路規模を低減することができる。
ユークリッド互除演算と誤り値計算とに兼用することと
したので、誤り訂正数が大きい場合のリードソロモン復
号器の回路規模を低減することができる。
【図１】本発明に係るリードソロモン復号器の構成を示
すブロック図である。
すブロック図である。
【図２】図１のリードソロモン復号器の動作を示すタイ
ムチャート図である。
ムチャート図である。
【図３】図１中のユークリッド互除演算及び誤り値計算
ユニットの内部構成を示すブロック図である。
ユニットの内部構成を示すブロック図である。
【図４】図３中のデータ格納部の内部構成を示すブロッ
ク図である。
ク図である。
【図５】図３中の演算部の内部構成を示すブロック図で
ある。
ある。
【図６】図３中の制御部の内部構成を示すブロック図で
ある。
ある。
【図７】図６中の制御コード発生器によって生成される
格納制御コード信号及び演算制御コード信号の詳細を示
す図である。
格納制御コード信号及び演算制御コード信号の詳細を示
す図である。
【図８】図３のユークリッド互除演算及び誤り値計算ユ
ニットの動作の制御手順を示す図である。
ニットの動作の制御手順を示す図である。
【図９】図４中の第１のシフトレジスタの初期設定を示
す図である。
す図である。
【図１０】図４中の第２のシフトレジスタの初期設定を
示す図である。
示す図である。
１ データ格納部 ２ 演算部 ３ 制御部 ２０ 第１のセレクタ ２１ 第２のセレクタ ２２ 第１のシフトレジスタ（Ａレジスタ） ２３ 第２のシフトレジスタ（Ｂレジスタ） ２４ 第３のシフトレジスタ ２５ エラー検査器 ４０ 演算入力セレクタ ４１ 逆元計算器 ４２ 第１のレジスタ ４３ ガロア乗算器 ４４ ガロア加算器 ４５ 第２のレジスタ ６０ 次数カウンタ ６１ タイミング発生器 ６２ 制御コード発生器 ６４ 第３のセレクタ ６５ 第４のセレクタ ６６ 第５のセレクタ １０１ シンドローム計算ユニット １０２ ユークリッド互除演算及び誤り値計算ユニット １０３ チェン探索ユニット １０４ データ遅延用ＲＡＭ １０５ 誤り訂正ユニット
Claims (4)
- 【請求項１】 ｔ重誤り訂正リードソロモン符号よりな
る受信多項式Ｙ(z)からシンドローム多項式Ｓ(z) を求
めるための第１のユニットと、 ユークリッド互除演算によって前記シンドローム多項式
Ｓ(z) から誤り位置多項式σ(z) と誤り評価多項式ω
(z) とを求め、かつｋ（ｋ≦ｔ）個の誤り評価値を対応
する誤り位置多項式微分値で除算することによってｋ個
の誤りの値ｅu を求めるための第２のユニットと、 チェン探索によって前記誤り位置多項式σ(z) のｋ個の
根α-ju を求め、かつ前記誤り評価多項式ω(z) に前記
ｋ個の根α-ju をそれぞれ代入して得られる誤り評価値
と、前記誤り位置多項式σ(z) の導関数に前記ｋ個の根
α-ju をそれぞれ代入して得られる誤り位置多項式微分
値とを前記第２のユニットへ供給するための第３のユニ
ットと、 前記ｋ個の根α-ju からｋ個の誤り位置を求め、かつ前
記受信多項式Ｙ(z) の中の対応位置から前記ｋ個の誤り
の値ｅu のうちの対応する誤りの値をそれぞれ差し引く
ことによって、誤り訂正された多項式Ｗ(z) を求めるた
めの第４のユニットとを備え、 前記第１のユニットは１つのパケットサイクルに対応す
る第１のパイプラインステージを、前記第２及び第３の
ユニットは次のパケットサイクルに対応する第２のパイ
プラインステージを、前記第４のユニットは更に次のパ
ケットサイクルに対応する第３のパイプラインステージ
をそれぞれ構成することを特徴とするリードソロモン復
号器。 - 【請求項２】 ｔ重誤り訂正リードソロモン符号よりな
る受信多項式Ｙ(z)からシンドローム多項式Ｓ(z) を求
めるための第１のユニットと、 ユークリッド互除演算によって前記シンドローム多項式
Ｓ(z) から誤り位置多項式σ(z) と誤り評価多項式ω
(z) とを求め、かつｋ（ｋ≦ｔ）個の誤り評価値を対応
する誤り位置多項式微分値で除算することによってｋ個
の誤りの値ｅu を求めるための第２のユニットと、 チェン探索によって前記誤り位置多項式σ(z) のｋ個の
根α-ju を求め、かつ前記誤り評価多項式ω(z) に前記
ｋ個の根α-ju をそれぞれ代入して得られる誤り評価値
と、前記誤り位置多項式σ(z) の導関数に前記ｋ個の根
α-ju をそれぞれ代入して得られる誤り位置多項式微分
値とを前記第２のユニットへ供給するための第３のユニ
ットと、 前記ｋ個の根α-ju からｋ個の誤り位置を求め、かつ前
記受信多項式Ｙ(z) の中の対応位置から前記ｋ個の誤り
の値ｅu のうちの対応する誤りの値をそれぞれ差し引く
ことによって、誤り訂正された多項式Ｗ(z) を求めるた
めの第４のユニットとを備え、 前記第２のユニットは、 前記シンドローム多項式Ｓ(z) を表わす信号と、前記ユ
ークリッド互除演算の中間結果を表わす帰還信号とを格
納し、かつ最終的に前記誤り位置多項式σ(z)を表わす
信号と前記誤り評価多項式ω(z) を表わす信号とを供給
するためのデータ格納部と、 前記データ格納部に格納された信号から前記ユークリッ
ド互除演算の中間結果を表わす帰還信号を生成し、かつ
前記ｋ個の誤りの値ｅu を求めるための除算を実行する
ように、単一の逆元計算器と、単一のガロア乗算器と、
単一のガロア加算器とを有する演算部と、 前記データ格納部と前記演算部とを制御するための制御
部とを備えたことを特徴とするリードソロモン復号器。 - 【請求項３】 請求項２記載のリードソロモン復号器に
おいて、 前記データ格納部は、各々２ｔ＋２段のレジスタで構成
された第１及び第２のシフトレジスタと、ｔ−１段のレ
ジスタで構成された第３のシフトレジスタとを備えたこ
とを特徴とするリードソロモン復号器。 - 【請求項４】 請求項２記載のリードソロモン復号器に
おいて、 前記制御部は、前記ユークリッド互除演算における中間
多項式の次数を監視するための次数カウンタを備えたこ
とを特徴とするリードソロモン復号器。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28370796A JP3233860B2 (ja) | 1996-10-25 | 1996-10-25 | リードソロモン復号器 |
| TW086112405A TW388149B (en) | 1996-10-25 | 1997-08-28 | Reed-Solomon decoder |
| EP03020349A EP1370004A3 (en) | 1996-10-25 | 1997-10-10 | Arithmetic unit for Reed-Solomon decoder |
| DE69728945T DE69728945T2 (de) | 1996-10-25 | 1997-10-10 | Reed-Solomon Dekoder |
| EP97117606A EP0838905B1 (en) | 1996-10-25 | 1997-10-10 | Reed-Solomon Decoder |
| US08/951,525 US6122766A (en) | 1996-10-25 | 1997-10-16 | Reed-Solomon decoder having a three-stage pipeline structure |
| KR1019970054726A KR100497639B1 (ko) | 1996-10-25 | 1997-10-24 | 리드솔로몬복호기 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28370796A JP3233860B2 (ja) | 1996-10-25 | 1996-10-25 | リードソロモン復号器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10135846A true JPH10135846A (ja) | 1998-05-22 |
| JP3233860B2 JP3233860B2 (ja) | 2001-12-04 |
Family
ID=17669046
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28370796A Expired - Lifetime JP3233860B2 (ja) | 1996-10-25 | 1996-10-25 | リードソロモン復号器 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6122766A (ja) |
| EP (2) | EP0838905B1 (ja) |
| JP (1) | JP3233860B2 (ja) |
| KR (1) | KR100497639B1 (ja) |
| DE (1) | DE69728945T2 (ja) |
| TW (1) | TW388149B (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6553537B1 (en) | 1998-12-11 | 2003-04-22 | Matsushita Electric Industrial Co., Ltd. | Reed-Solomon decoding apparatus and control method therefor |
| US7406651B2 (en) | 2004-01-29 | 2008-07-29 | Samsung Electronics Co., Ltd. | Forward Chien search type Reed-Solomon decoder circuit |
| KR100907547B1 (ko) | 2007-03-21 | 2009-07-14 | 아주대학교산학협력단 | 리드-솔로몬 복호기의 에스-디씨엠이 알고리즘 연산방법 및그 연산회로 |
| JP2009171347A (ja) * | 2008-01-17 | 2009-07-30 | Hitachi Communication Technologies Ltd | 演算ユニット、エラー訂正復号回路及び誤り位置多項式の演算方法 |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100258952B1 (ko) * | 1997-10-14 | 2000-06-15 | 윤종용 | 새로운 다항식 배열 구조를 채용한 리드-솔로몬(rs) 복호기와그 복호방법 |
| EP0986814B1 (en) * | 1998-03-18 | 2003-11-05 | STMicroelectronics S.r.l. | Reed-solomon decoding of data read from dvd or cd supports |
| JP3238128B2 (ja) * | 1998-06-02 | 2001-12-10 | 松下電器産業株式会社 | リードソロモン符号化装置および方法 |
| US6347389B1 (en) * | 1999-03-23 | 2002-02-12 | Storage Technology Corporation | Pipelined high speed reed-solomon error/erasure decoder |
| KR100594002B1 (ko) * | 1999-04-23 | 2006-06-28 | 삼성전자주식회사 | 가변 처리가 가능한 파이프라인 구조의 리드 솔로몬 복호기 |
| US6772385B2 (en) * | 2000-01-31 | 2004-08-03 | Sanyo Electric Co., Ltd. | Error-correcting device and decoder enabling fast error correction with reduced circuit scale |
| US6671850B1 (en) * | 2000-05-01 | 2003-12-30 | International Business Machines Corporation | On-the-fly algebraic error correction system and method for reducing error location search |
| KR100370239B1 (ko) * | 2000-10-25 | 2003-01-29 | 삼성전자 주식회사 | 고속 블럭 파이프라인 구조의 리드-솔로몬 디코더에적용하기 위한 메모리 장치와 메모리 액세스 방법 및 그메모리 장치를 구비한 리드-솔로몬 디코더 |
| US7051267B1 (en) | 2002-04-08 | 2006-05-23 | Marvell International Ltd. | Efficient high-speed Reed-Solomon decoder |
| US7010739B1 (en) | 2002-04-11 | 2006-03-07 | Marvell International Ltd. | Error evaluator for inversionless Berlekamp-Massey algorithm in Reed-Solomon decoders |
| US6954892B2 (en) * | 2002-06-06 | 2005-10-11 | National Chiao Tung University | Method for calculating syndrome polynomial in decoding error correction codes |
| US20040163030A1 (en) * | 2003-02-13 | 2004-08-19 | International Business Machines Corporation | Iterative error correcting system |
| US7206993B2 (en) * | 2003-03-12 | 2007-04-17 | Matsushita Electric Industrial Co., Ltd. | Method and device for decoding Reed-Solomon code or extended Reed-Solomon code |
| CN1773863B (zh) * | 2004-11-12 | 2010-06-02 | 中国科学院空间科学与应用研究中心 | 一种可用于大容量存储器的rs（256，252）码纠错译码芯片 |
| CN1773864B (zh) * | 2004-11-12 | 2010-05-05 | 中国科学院空间科学与应用研究中心 | 一种纠错能力为2的扩展里德—所罗门码的译码方法 |
| CN100384116C (zh) * | 2005-03-31 | 2008-04-23 | 中国科学院空间科学与应用研究中心 | 一种高速译码芯片 |
| US7467346B2 (en) * | 2005-08-18 | 2008-12-16 | Hitachi Global Storage Technologies Netherlands, B.V. | Decoding error correction codes using a modular single recursion implementation |
| US20100073202A1 (en) * | 2008-09-25 | 2010-03-25 | Mazed Mohammad A | Portable internet appliance |
| US20080168335A1 (en) * | 2007-01-04 | 2008-07-10 | Broadcom Corporation, A California Corporation | Area efficient on-the-fly error correction code (ECC) decoder architecture |
| KR101433620B1 (ko) * | 2007-08-17 | 2014-08-25 | 삼성전자주식회사 | 처리량을 높이기 위하여 더블 버퍼링 구조와 파이프라이닝기법을 이용하는 디코더 및 그 디코딩 방법 |
| KR101437396B1 (ko) * | 2008-02-27 | 2014-09-05 | 삼성전자주식회사 | 레이턴시를 줄일 수 있는 에러 정정 블록을 포함하는메모리 시스템 및 그것의 에러 정정 방법 |
| US8433985B2 (en) * | 2010-03-29 | 2013-04-30 | Intel Corporation | Error correction mechanisms for flash memories |
| KR101678917B1 (ko) * | 2010-09-16 | 2016-11-24 | 삼성전자주식회사 | 디코더, 이의 동작방법, 및 이를 포함하는 장치들 |
| JP5275398B2 (ja) * | 2011-03-28 | 2013-08-28 | 株式会社東芝 | リードソロモン復号器及び受信装置 |
| CN103929209A (zh) * | 2014-04-09 | 2014-07-16 | 西安电子科技大学 | 基于fpga的高性能组合rs处理器 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4649541A (en) * | 1984-11-21 | 1987-03-10 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Reed-Solomon decoder |
| US4747103A (en) * | 1985-03-21 | 1988-05-24 | Canon Kabushiki Kaisha | Signal processing apparatus for correcting decoding errors |
| US5107503A (en) * | 1987-08-24 | 1992-04-21 | Digital Equipment Corporation | High bandwidth reed-solomon encoding, decoding and error correcting circuit |
| US4873688A (en) * | 1987-10-05 | 1989-10-10 | Idaho Research Foundation | High-speed real-time Reed-Solomon decoder |
| JP2797569B2 (ja) * | 1989-12-25 | 1998-09-17 | ソニー株式会社 | ユークリッドの互除回路 |
| US5504758A (en) * | 1992-04-28 | 1996-04-02 | Mitsubishi Denki Kabushiki Kaisha | Error-correcting apparatus |
| US5396502A (en) * | 1992-07-09 | 1995-03-07 | Advanced Hardware Architectures, Inc. | Single-stack implementation of a Reed-Solomon encoder/decoder |
| US5379305A (en) * | 1992-07-20 | 1995-01-03 | Digital Equipment Corporation | Error correction system with selectable error correction capabilities |
| US5432822A (en) * | 1993-03-12 | 1995-07-11 | Hughes Aircraft Company | Error correcting decoder and decoding method employing reliability based erasure decision-making in cellular communication system |
| US5428630A (en) * | 1993-07-01 | 1995-06-27 | Quantum Corp. | System and method for verifying the integrity of data written to a memory |
| US5771244A (en) * | 1994-03-09 | 1998-06-23 | University Of Southern California | Universal Reed-Solomon coder/encoder |
| US5610929A (en) * | 1994-03-11 | 1997-03-11 | Fujitsu Limited | Multibyte error correcting system |
| FR2721775B1 (fr) * | 1994-06-27 | 1996-09-06 | Sgs Thomson Microelectronics | Circuit de localisation d'erreurs d'un décodeur Reed-Solomon. |
| JP2963018B2 (ja) * | 1994-11-08 | 1999-10-12 | 旭化成マイクロシステム株式会社 | リード・ソロモン誤り訂正符号復号化回路 |
| EP1150435A1 (en) * | 1996-06-27 | 2001-10-31 | Matsushita Electric Industrial Co., Ltd. | Apparatus for performing Euclid's algorithm depending on the coefficients of the syndrome polynomial |
| TW311189B (en) * | 1996-09-30 | 1997-07-21 | United Microelectronics Corp | The error-corrected decoding method and its apparatus for Reed-Soloman code |
| US5889792A (en) * | 1996-10-01 | 1999-03-30 | Intel Corporation | Method and apparatus for generating syndromes associated with a block of data that employs re-encoding the block of data |
| GB9622539D0 (en) * | 1996-10-30 | 1997-01-08 | Discovision Ass | Galois field multiplier for reed-solomon decoder |
| US5905740A (en) * | 1997-04-08 | 1999-05-18 | Seagate Technology, Inc. | Apparatus and method for error correction |
| US5887005A (en) * | 1997-06-26 | 1999-03-23 | Integrated Device Technology, Inc. | Methods and apparatus for error correction |
-
1996
- 1996-10-25 JP JP28370796A patent/JP3233860B2/ja not_active Expired - Lifetime
-
1997
- 1997-08-28 TW TW086112405A patent/TW388149B/zh not_active IP Right Cessation
- 1997-10-10 EP EP97117606A patent/EP0838905B1/en not_active Expired - Lifetime
- 1997-10-10 DE DE69728945T patent/DE69728945T2/de not_active Expired - Lifetime
- 1997-10-10 EP EP03020349A patent/EP1370004A3/en not_active Withdrawn
- 1997-10-16 US US08/951,525 patent/US6122766A/en not_active Expired - Lifetime
- 1997-10-24 KR KR1019970054726A patent/KR100497639B1/ko not_active IP Right Cessation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6553537B1 (en) | 1998-12-11 | 2003-04-22 | Matsushita Electric Industrial Co., Ltd. | Reed-Solomon decoding apparatus and control method therefor |
| US7406651B2 (en) | 2004-01-29 | 2008-07-29 | Samsung Electronics Co., Ltd. | Forward Chien search type Reed-Solomon decoder circuit |
| KR100907547B1 (ko) | 2007-03-21 | 2009-07-14 | 아주대학교산학협력단 | 리드-솔로몬 복호기의 에스-디씨엠이 알고리즘 연산방법 및그 연산회로 |
| JP2009171347A (ja) * | 2008-01-17 | 2009-07-30 | Hitachi Communication Technologies Ltd | 演算ユニット、エラー訂正復号回路及び誤り位置多項式の演算方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69728945T2 (de) | 2004-09-02 |
| KR19980033139A (ko) | 1998-07-25 |
| EP1370004A2 (en) | 2003-12-10 |
| DE69728945D1 (de) | 2004-06-09 |
| EP0838905B1 (en) | 2004-05-06 |
| EP1370004A3 (en) | 2005-05-04 |
| TW388149B (en) | 2000-04-21 |
| EP0838905A3 (en) | 2001-03-21 |
| US6122766A (en) | 2000-09-19 |
| JP3233860B2 (ja) | 2001-12-04 |
| KR100497639B1 (ko) | 2005-09-08 |
| EP0838905A2 (en) | 1998-04-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3233860B2 (ja) | リードソロモン復号器 | |
| US5170399A (en) | Reed-Solomon Euclid algorithm decoder having a process configurable Euclid stack | |
| JP3970337B2 (ja) | 大規模データ・ブロックのためのハードウェア最適化リード・ソロモン・デコーダ | |
| US4567594A (en) | Reed-Solomon error detecting and correcting system employing pipelined processors | |
| US5642367A (en) | Finite field polynomial processing module for error control coding | |
| US5107503A (en) | High bandwidth reed-solomon encoding, decoding and error correcting circuit | |
| US7028247B2 (en) | Error correction code circuit with reduced hardware complexity | |
| US5446743A (en) | Coefficient updating method and apparatus for Reed-Solomon decoder | |
| US4833678A (en) | Hard-wired serial Galois field decoder | |
| US6119262A (en) | Method and apparatus for solving key equation polynomials in decoding error correction codes | |
| US6092233A (en) | Pipelined Berlekamp-Massey error locator polynomial generating apparatus and method | |
| JP5384492B2 (ja) | メッセージ剰余の決定 | |
| US5805617A (en) | Apparatus for computing error correction syndromes | |
| US5818854A (en) | Reed-solomon decoder | |
| JP3305525B2 (ja) | 復号器、誤りロケータシーケンス生成器および復号方法 | |
| JP2004032737A (ja) | リード−ソロモン復号器 | |
| EP1502356B1 (en) | A method of soft-decision decoding of reed-solomon codes | |
| JPH1093445A (ja) | 誤り位置検出多項式計算装置 | |
| JPH11225079A (ja) | 新たな多項式配列構造を採用したリード−ソロモン復号器とその復号方法 | |
| JP2800723B2 (ja) | リードソロモン復号器の誤り位置検出回路 | |
| US6915478B2 (en) | Method and apparatus for computing Reed-Solomon error magnitudes | |
| JP3343857B2 (ja) | 復号装置、演算装置およびこれらの方法 | |
| US5787100A (en) | Apparatus for determining error evaluator polynomial for use in a Reed-Solomon decoder | |
| JPH09307458A (ja) | エラー訂正向け多項式評価装置 | |
| JP2907138B2 (ja) | 誤り訂正の演算処理方法及び処理回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010904 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080921 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080921 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090921 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090921 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110921 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120921 Year of fee payment: 11 |