JPS62122333A - シンドロ−ム回路 - Google Patents
シンドロ−ム回路Info
- Publication number
- JPS62122333A JPS62122333A JP60262175A JP26217585A JPS62122333A JP S62122333 A JPS62122333 A JP S62122333A JP 60262175 A JP60262175 A JP 60262175A JP 26217585 A JP26217585 A JP 26217585A JP S62122333 A JPS62122333 A JP S62122333A
- Authority
- JP
- Japan
- Prior art keywords
- register
- circuit
- syndrome
- input
- inputting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Detection And Correction Of Errors (AREA)
- Error Detection And Correction (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は誤り訂正を行う信号の復号化に用いるシンド
ローム回路に関するものである。
ローム回路に関するものである。
第２図は従来のシンドローム回路である。図において１
は受信語を入力するための入力端子、Ａ＋ 、Ａｔ 、
Ａ３ ’ ・・Ａｌ４はシンドロームラ出力するため
の出力端子、２はＧ Ｆ （２”）上の加算回路、３は
受信語をラッチする８ビツトのレジスタ、Ｂ＋ 、Ｂ２
．Ｂ３． ・・＋、Ｂｕｓは乗算回路である。
は受信語を入力するための入力端子、Ａ＋ 、Ａｔ 、
Ａ３ ’ ・・Ａｌ４はシンドロームラ出力するため
の出力端子、２はＧ Ｆ （２”）上の加算回路、３は
受信語をラッチする８ビツトのレジスタ、Ｂ＋ 、Ｂ２
．Ｂ３． ・・＋、Ｂｕｓは乗算回路である。
の出力端子、２はＧ Ｆ （２”）上の加算回路、３は
８ビツトのレジスタ、Ｂｌ、Ｂ２．Ｂ３ ・・・Ｂ。
８ビツトのレジスタ、Ｂｌ、Ｂ２．Ｂ３ ・・・Ｂ。
は乗算回路である。
次に動作について説明する。第２図のシンドローム回路
においてシンドロームを計算する場合、レジスタ３をゼ
ロクリアし８ビツトで１シンボルの受信語を入力端子１
より順次入力する。入力されたシンボルは前のレジスタ
の値を乗算回路Ｂ、。
においてシンドロームを計算する場合、レジスタ３をゼ
ロクリアし８ビツトで１シンボルの受信語を入力端子１
より順次入力する。入力されたシンボルは前のレジスタ
の値を乗算回路Ｂ、。
Ｂ２ ・・・１３ｔｓで定数倍したものと加算回路２で
加えられ、レジスタに蓄えられる。全受信語を入力し終
わった時点で出力端子Ａ ＋ 、 Ａ ｚ、 Ａ ３
・・・Ａ ＋ ｈには計算されたシンドロームの値Ｓ
ｉが出力される。
加えられ、レジスタに蓄えられる。全受信語を入力し終
わった時点で出力端子Ａ ＋ 、 Ａ ｚ、 Ａ ３
・・・Ａ ＋ ｈには計算されたシンドロームの値Ｓ
ｉが出力される。
一方、第３図に示すチェノ回路においてチェノを計算す
る場合、レジスタ３に誤り位置多項式の各係数σ正をセ
ットし、出力端子４に出力される式 、Σσ、（αｊ）
＝が“Ｏ”かどうかを検出しなか１雪Ｏ らクロックを入れる。レジスタ３の出力は乗算回路Ｂ、
、Ｂ２ ・・・ＢＩＳによって定数倍されてレジスタ３
に蓄えられる。これを繰り返すことによっつで誤り位置
多項式の解が求まる。
る場合、レジスタ３に誤り位置多項式の各係数σ正をセ
ットし、出力端子４に出力される式 、Σσ、（αｊ）
＝が“Ｏ”かどうかを検出しなか１雪Ｏ らクロックを入れる。レジスタ３の出力は乗算回路Ｂ、
、Ｂ２ ・・・ＢＩＳによって定数倍されてレジスタ３
に蓄えられる。これを繰り返すことによっつで誤り位置
多項式の解が求まる。
従来あシンドローム回路、チェノの回路は以上のように
構成されているので、別々に構成すれば回路が大きくな
るという問題点があった。
構成されているので、別々に構成すれば回路が大きくな
るという問題点があった。
本発明はこのような問題点を解消するためになされたも
ので、シンドロームとチェノの回路を共有化し簡単化し
た回路を得ることを目的とする。
ので、シンドロームとチェノの回路を共有化し簡単化し
た回路を得ることを目的とする。
このためこの発明にかかるシンドローム回路は、レジス
タに誤り位置多項式の各係数を入力するセレクタと上記
加算器に入力する受信語を切り換えて０を入力するスイ
ッチとを設け、シンドローム回路で誤り位置多項式の解
が求められるようにしたことを特徴とするものである。
タに誤り位置多項式の各係数を入力するセレクタと上記
加算器に入力する受信語を切り換えて０を入力するスイ
ッチとを設け、シンドローム回路で誤り位置多項式の解
が求められるようにしたことを特徴とするものである。
この発明にかかるシンドローム回路において誤り位置多
項式の解を求めるとき、セレクタによって誤り位置多項
式の各係数をレジスタにセットするとともに加算器に入
力する値をスイッチで切り換えて０にする。このように
するとチェノ回路のアルゴリズムを行うことができ、シ
ンドローム回路で誤り位置多項式の解を得ることができ
る。
項式の解を求めるとき、セレクタによって誤り位置多項
式の各係数をレジスタにセットするとともに加算器に入
力する値をスイッチで切り換えて０にする。このように
するとチェノ回路のアルゴリズムを行うことができ、シ
ンドローム回路で誤り位置多項式の解を得ることができ
る。
以下この発明の一実施例について説明する。第１図にお
いて５はシンドローム時は受信語、チェン時は誤り位置
多項式の係数を入力する入力端子、ＣＩｎ Ｃｚ、 Ｃ
ｓ ・・・Ｃ６はシンドロームＳｔの出力端子、６は
チェノ計算時のｌ、σｊ（αｊ）！の出力端子、７はシ
ンドロームを出力するときは受信語をレジスタに入力し
、チェノ回路として使用する場合はＯを入力するスイッ
チ、８．９はシンドローム８０〜Ｓ’ｌ、Ｓｌｌ−Ｓ４
あるいは誤り位置多項式の係数をセットのセレクタ、ｌ
Ｏは誤り位置多項式の０次の係数をセットするためのセ
レクタ、２はＧ Ｆ （２’）上の加算回路、３は８ビ
ツトのレジスタ、Ｂ１−Ｂ２＋Ｂ３ ・・・Ｂｅは乗
算回路である。
いて５はシンドローム時は受信語、チェン時は誤り位置
多項式の係数を入力する入力端子、ＣＩｎ Ｃｚ、 Ｃ
ｓ ・・・Ｃ６はシンドロームＳｔの出力端子、６は
チェノ計算時のｌ、σｊ（αｊ）！の出力端子、７はシ
ンドロームを出力するときは受信語をレジスタに入力し
、チェノ回路として使用する場合はＯを入力するスイッ
チ、８．９はシンドローム８０〜Ｓ’ｌ、Ｓｌｌ−Ｓ４
あるいは誤り位置多項式の係数をセットのセレクタ、ｌ
Ｏは誤り位置多項式の０次の係数をセットするためのセ
レクタ、２はＧ Ｆ （２’）上の加算回路、３は８ビ
ツトのレジスタ、Ｂ１−Ｂ２＋Ｂ３ ・・・Ｂｅは乗
算回路である。
次にこの回路の動作について説明する。シンドロームを
計算する場合、まずレジスタをゼロクリアし、スイッチ
７を閉じセレクタ８．９を接点Ｃ側にする。そして、入
力端子５より受信語を入力する。入力した受信語はレジ
スタの値を定数倍したものに加えられてレジスタに蓄え
られる。受信語をすべて入力し終わった時、出力端子ｃ
ｌ、Ｃｔ。
計算する場合、まずレジスタをゼロクリアし、スイッチ
７を閉じセレクタ８．９を接点Ｃ側にする。そして、入
力端子５より受信語を入力する。入力した受信語はレジ
スタの値を定数倍したものに加えられてレジスタに蓄え
られる。受信語をすべて入力し終わった時、出力端子ｃ
ｌ、Ｃｔ。
Ｃ３・・・Ｃ６にはシンドロームの値Ｓ０〜Ｓ７が出力
される。セレクタ８．９を接点す側にして同様に受信語
を入力すると出力端子Ｃ＋、Ｃｚ、Ｃ＋・・・Ｃ１１に
はシンドロームの値Ｓ、〜ＳＩＳが出力される。
される。セレクタ８．９を接点す側にして同様に受信語
を入力すると出力端子Ｃ＋、Ｃｚ、Ｃ＋・・・Ｃ１１に
はシンドロームの値Ｓ、〜ＳＩＳが出力される。
チェノの計算をする場合、初期値としてスイッチ７を開
きセレクタ８，９．１０を接点ａ側にして入力端子５よ
り誤り位置多項式の係数を低次から順に入力する。９シ
ンボルのデータがレジスタＤ０〜Ｄ、にスト了された時
、セレクタ８．１０を接点す側に、セレクタ９を接点Ｃ
側にして回路を動作させる。９シンボルのデータが入力
された時のクロックを“Ｏ”としてカウントをはじめ、
演算結果である出力端子６の出力が“０゛になった時の
クロック数のカウント値が誤り位置多項式％式％ なお、上記実施例ではシンドロームを２分割で求めてい
るが１度に求める回路でも同様に構成することができる
。また距離１７について説明したがすべてのＲＥＥＤ−
３ＯＬＯＭＯＮ符号に適用が可能である。
きセレクタ８，９．１０を接点ａ側にして入力端子５よ
り誤り位置多項式の係数を低次から順に入力する。９シ
ンボルのデータがレジスタＤ０〜Ｄ、にスト了された時
、セレクタ８．１０を接点す側に、セレクタ９を接点Ｃ
側にして回路を動作させる。９シンボルのデータが入力
された時のクロックを“Ｏ”としてカウントをはじめ、
演算結果である出力端子６の出力が“０゛になった時の
クロック数のカウント値が誤り位置多項式％式％ なお、上記実施例ではシンドロームを２分割で求めてい
るが１度に求める回路でも同様に構成することができる
。また距離１７について説明したがすべてのＲＥＥＤ−
３ＯＬＯＭＯＮ符号に適用が可能である。
以上述べたようにこの発明によれば、レジスタに誤り位
置多項式の各係数を入力するセレクタと上記加算器に入
力する受信語を切り換えて０を入カするスイッチとを設
け、シンドローム回路で誤り位置多項式の解が求められ
るようにしたので、回路規模の小さな復号回路を得るこ
とができる。
置多項式の各係数を入力するセレクタと上記加算器に入
力する受信語を切り換えて０を入カするスイッチとを設
け、シンドローム回路で誤り位置多項式の解が求められ
るようにしたので、回路規模の小さな復号回路を得るこ
とができる。
第１図は発明の一実施例によるシンドローム回路、第２
図は従来のシンドローム回路、第３図は従来のチェン回
路である。 ２は加算回路、３はレジスタ、７はスイッチ、８．９．
１０はセレクタ、Ｂ、、Ｂ、、Ｂ３．・・・Ｂ４は乗算
回路。 なお、図中、同一符号は同一、又は相当部分を示す。 代理人 大 岩 増 雄（ほか２名）第 １
図 第 ３図 シンドローム回路 ３．補正をする者 代表者志岐守哉 ４、代理人 ５、補正の対象 発明の詳細な説明、図面の欄。 ６、補正の内容 （１１明細書第２頁第８行目「チェノ回路である。」と
あるのを次のとおり補正する。 「チェノ回路、チェノ回路とは例えば宮用、岩垂。 今井著、符号理論（昭晃堂、コンピュータ基礎講座１８
ＰＰ２６２−２６４）に詳述されているように誤り位置
多項式の係数をシンドロームより計算して求めた後、誤
り位置を具体的に誤り位置多項式の根として求める方法
である。」 （２）同書第３頁第３行目「チェノ回路においてチ（３
）同書第３頁第８行目「Ｂ７．□」とあるのを「Ｂ８」
と補正する。 （４）同書第４頁第１４行目「路で誤り位置多項式」と
あるのを「路のシンドロームＳ Ｏ＋ Ｓ １ ＊
’−・−・・−８８を求める部分を用いて誤り位置多項
式」と補］′與する。 （５）同書第５頁第５行目「セットのセレクタ」とある
のを「セントするセレクタ」と補正する。 （６）同書第６頁第１行目「チェノの計算をする」と補
正する。 （７）図面、第２図、第３図を別紙のとおり補正する。 以上
図は従来のシンドローム回路、第３図は従来のチェン回
路である。 ２は加算回路、３はレジスタ、７はスイッチ、８．９．
１０はセレクタ、Ｂ、、Ｂ、、Ｂ３．・・・Ｂ４は乗算
回路。 なお、図中、同一符号は同一、又は相当部分を示す。 代理人 大 岩 増 雄（ほか２名）第 １
図 第 ３図 シンドローム回路 ３．補正をする者 代表者志岐守哉 ４、代理人 ５、補正の対象 発明の詳細な説明、図面の欄。 ６、補正の内容 （１１明細書第２頁第８行目「チェノ回路である。」と
あるのを次のとおり補正する。 「チェノ回路、チェノ回路とは例えば宮用、岩垂。 今井著、符号理論（昭晃堂、コンピュータ基礎講座１８
ＰＰ２６２−２６４）に詳述されているように誤り位置
多項式の係数をシンドロームより計算して求めた後、誤
り位置を具体的に誤り位置多項式の根として求める方法
である。」 （２）同書第３頁第３行目「チェノ回路においてチ（３
）同書第３頁第８行目「Ｂ７．□」とあるのを「Ｂ８」
と補正する。 （４）同書第４頁第１４行目「路で誤り位置多項式」と
あるのを「路のシンドロームＳ Ｏ＋ Ｓ １ ＊
’−・−・・−８８を求める部分を用いて誤り位置多項
式」と補］′與する。 （５）同書第５頁第５行目「セットのセレクタ」とある
のを「セントするセレクタ」と補正する。 （６）同書第６頁第１行目「チェノの計算をする」と補
正する。 （７）図面、第２図、第３図を別紙のとおり補正する。 以上
Claims (1)
- 入力端子から入力された受信語をラッチするレジスタと
、レジスタにラッチされた受信語に定数を乗算する乗算
回路と、この乗算回路から出された定数倍の受信語に上
記レジスタにラッチされていた前の上記受信語を加算す
る加算回路とを備えたシンドローム回路において、上記
レジスタに誤り位置多項式の各係数を入力するセレクタ
と、上記加算器に入力する受信語を切り換えて０を入力
するスイッチとを設け、シンドローム回路で誤り位置多
項式の解が求められるようにしたことを特徴とするシン
ドローム回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60262175A JPS62122333A (ja) | 1985-11-21 | 1985-11-21 | シンドロ−ム回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60262175A JPS62122333A (ja) | 1985-11-21 | 1985-11-21 | シンドロ−ム回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62122333A true JPS62122333A (ja) | 1987-06-03 |
Family
ID=17372108
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60262175A Pending JPS62122333A (ja) | 1985-11-21 | 1985-11-21 | シンドロ−ム回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62122333A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63123231A (ja) * | 1986-11-13 | 1988-05-27 | Matsushita Electric Ind Co Ltd | 誤り位置検出装置 |
| JPS63146619A (ja) * | 1986-12-10 | 1988-06-18 | Matsushita Electric Ind Co Ltd | ガロア体演算装置 |
| JPH05139318A (ja) * | 1991-11-20 | 1993-06-08 | Toyoda Gosei Co Ltd | ステアリングホイールのホーンスイツチ |
| US6647529B2 (en) | 2000-01-18 | 2003-11-11 | Matsushita Electric Industrial Co., Ltd. | Chien's searching apparatus |
-
1985
- 1985-11-21 JP JP60262175A patent/JPS62122333A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63123231A (ja) * | 1986-11-13 | 1988-05-27 | Matsushita Electric Ind Co Ltd | 誤り位置検出装置 |
| JPS63146619A (ja) * | 1986-12-10 | 1988-06-18 | Matsushita Electric Ind Co Ltd | ガロア体演算装置 |
| JPH05139318A (ja) * | 1991-11-20 | 1993-06-08 | Toyoda Gosei Co Ltd | ステアリングホイールのホーンスイツチ |
| US6647529B2 (en) | 2000-01-18 | 2003-11-11 | Matsushita Electric Industrial Co., Ltd. | Chien's searching apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5905740A (en) | Apparatus and method for error correction | |
| EP0366331B1 (en) | System and method for error detection in the result of an arithmetic operation | |
| JPS62122333A (ja) | シンドロ−ム回路 | |
| JP2001127645A (ja) | 誤り訂正方法および誤り訂正装置 | |
| JPS63186338A (ja) | 誤り訂正回路 | |
| JP2800723B2 (ja) | リードソロモン復号器の誤り位置検出回路 | |
| Timarchi et al. | A unified addition structure for moduli set {2 n− 1, 2 n, 2 n+ 1} based on a novel RNS representation | |
| JP3614978B2 (ja) | ガロア体の除算方法および除算装置 | |
| EP1037148B1 (en) | Error coding method | |
| EP0341851A2 (en) | Method and apparatus for interleaved encoding | |
| JPH0345020A (ja) | 巡回符号処理回路 | |
| JPS6324724A (ja) | 符号化回路 | |
| JP3850512B2 (ja) | リードソロモン復号装置 | |
| JPH0750595A (ja) | 復号化装置 | |
| JP2705162B2 (ja) | 演算処理装置 | |
| EP0431417A2 (en) | Method and apparatus for SRT divison using gray coded quotient bit signals | |
| JP3280470B2 (ja) | 誤り訂正回路 | |
| JPH03149924A (ja) | 誤り訂正復号装置 | |
| JP2803788B2 (ja) | パリテイ予測およびストリング制御を有する高速パイプライン・シフタ要素 | |
| JPH0834439B2 (ja) | ガロア体演算装置 | |
| JPH09162753A (ja) | 符号語の復号方式 | |
| JP3096574B2 (ja) | 倍精度乗算を実行する方法及び演算装置 | |
| JPS6345923A (ja) | シンドロ−ム計算回路 | |
| JPH0834440B2 (ja) | ガロア体演算方法 | |
| JPH0345019A (ja) | シンドローム算出回路 |