JP2001127645A - 誤り訂正方法および誤り訂正装置 - Google Patents

誤り訂正方法および誤り訂正装置

Info

Publication number
JP2001127645A
JP2001127645A JP30262299A JP30262299A JP2001127645A JP 2001127645 A JP2001127645 A JP 2001127645A JP 30262299 A JP30262299 A JP 30262299A JP 30262299 A JP30262299 A JP 30262299A JP 2001127645 A JP2001127645 A JP 2001127645A
Authority
JP
Japan
Prior art keywords
syndrome
code
cycle
polynomial
error correction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP30262299A
Other languages
English (en)
Other versions
JP3502583B2 (ja
Inventor
Toshinori Maeda
俊則 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP30262299A priority Critical patent/JP3502583B2/ja
Priority to US09/694,816 priority patent/US6738947B1/en
Publication of JP2001127645A publication Critical patent/JP2001127645A/ja
Application granted granted Critical
Publication of JP3502583B2 publication Critical patent/JP3502583B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/158—Finite field arithmetic processing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/1515—Reed-Solomon codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/159—Remainder calculation, e.g. for encoding and syndrome calculation

Abstract

(57)【要約】 【課題】 読み出されたデータをデインタリーブするこ
となく直接演算することが可能な、演算の並列度の高
い、高速演算処理の行える誤り訂正方法および誤り訂正
装置を提供する。 【解決手段】 誤り訂正装置５０は、演算の並列度に応
じてシンドローム演算回路２１を複数備え、各シンドロ
ーム演算回路２１は、演算途中のシンドローム演算結果
に次数補正用の係数を乗じるための第二のガロア体乗算
回路２５を備える。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、誤り訂正方法およ
び誤り訂正装置に関するもので、特に、インタリーブさ
れた情報データを、デインタリーブすることなくシンド
ローム演算を行い誤り訂正をする誤り訂正方法および装
置に関するものである。
【０００２】
【従来の技術】ＣＤ−ＲＯＭ（Compact Disc-Read Only
Memory）の誤り訂正処理のうち、シンドローム演算に
ついて図４〜図７を用いて説明する。図４は、オーディ
オデータ（Ｌ，Ｒステレオ信号）に基づいて表わしたＣ
Ｄ−ＲＯＭ１セクタのデータフォーマットを示す図であ
る。Ｌ−ＣＨは左チャネルのデータを、Ｒ−ＣＨは右チ
ャネルのデータを、Ｌは最下位ビット(LSB：Least Sign
ificant Bit)を、Ｍは最上位ビット(MSB：Most Signifi
cant Bit)を、１で示した上側の３行は１セクタを表わ
す同期パターンを、この１の下の２で示した次の５８５
行はデータのパターンをそれぞれ示す。
【０００３】また図５は、図４に示す１セクタのデータ
の中の、下位バイトのみを選んで作ったマップであり、
このように下位バイトのみで構成された面を最下位面と
呼ぶ。また上位バイトのみで構成された面は最上位面と
呼ぶ。また、４で示した上側の２４列は同期パターンを
除いたヘッダーおよびユーザーデータを、５で示した次
の２列はＰパリティを、６で示した次の２列はＱパリテ
ィを、それぞれ示す。また最上位面も最下位面も同一の
形態で構成されており、それぞれの面に対し、同じＥＣ
Ｃ(Error Check and Correct)が適用される。またＰ系
列、Ｑ系列と示したが、ＣＤ−ＲＯＭでは２つの系列に
ついてＥＣＣが行われている。
【０００４】また図６および図７は、図５に示すＱ系列
を、行（ｊ）方向に並べ直したものであり、符号長ｎが
４５バイト（ｊ＝０から４４）からなる符号列が２６
（ｉ＝０から２５）行に渡っていることがわかる。シン
ドロームの演算はｉ＝０の場合、「０」，「４４」，
「８８」，…という具合に「４４」おきに読み出して行
われる。ｉ＝１の場合も同様に、「４３」，「８７」，
「１３１」，…という具合に「４４」おきに読み出して
行う。これは、以下のように表せる。
【０００５】 Ｑ＝４３ｉ＋４４ｊ ｍｏｄ １１１８（ｉ＝０〜２５，ｊ＝０〜４４） (式１３)
【０００６】このようにバイト単位で入れ替えられて並
んだ、即ちインタリーブされたＱ系列のデータを、元の
並びに入れ替えて戻すことなく、即ちデインタリーブす
ることなく並列にシンドローム演算し、誤り訂正する方
法として、例えば特開平５−１２８１４号公報では、最
上位面と最下位面は、ＥＣＣ（Error-Correcting Cod
e）が互いに無関係、つまり独立であるという性質を利
用して、バッファメモリにアドレスを連続させて格納し
ているデータの、各最上位面と最下位面（該特許ではｐ
ａｇｅ０と１と表記）で、それぞれ行（ｊ）方向に並ん
だ符号列の１番目のデータから順番に１バイトずつ計２
バイトを読み出し、最上位面と最下位面のそれぞれに対
応させて設けた２つのシンドローム演算回路で並列に演
算が行なわれている。
【０００７】
【発明が解決しようとする課題】従来の誤り訂正装置
は、上述のようにインタリーブされたデータを、各符号
列の一番目のデータから順に、最上位面と最下位面でそ
れぞれ１バイトずつ計２バイトを読み出し、２つのシン
ドローム演算回路で並列に演算を行うことにより、演算
の高速化を図っているが、更に高速化を図るために演算
の並列度を増すというのは困難であるという問題点があ
った。
【０００８】これを具体的に説明するために、例えば従
来の２バイトに加え、更に後続するアドレスの２バイト
データを読み出すものとすると、読み出されるデータは
「００００Ｌ」，「００００Ｍ」の他に、「０００１
Ｌ」，「０００１Ｍ」が読み出され、計４バイトとな
る。ここで「００００Ｌ」，「００００Ｍ」は、図６に
示す「０」に相当し符号列ｉ＝０の１番目（ｊ＝０）の
データであるのに対して、「０００１Ｌ」，「０００１
Ｍ」は、図６に示す「１」に相当し符号列ｉ＝２５の２
番目（ｊ＝１）のデータである。
【０００９】つまり、「００００Ｌ」，「００００Ｍ」
と「０００１Ｌ」，「０００１Ｍ」とは演算順序が異な
るため並列に演算処理が行えない。また、「０００１
Ｌ」，「０００１Ｍ」のように、符号列の途中のデータ
から演算を開始するとシンドローム演算結果に誤差が生
じてしまう。このため、インタリーブされたデータを元
の並びに戻して、即ちデインタリーブして、シンドロー
ム演算を行なわなければならず、読み出しデータのバイ
ト数を単に増加させるだけでは、シンドロームの並列演
算を行うことはできない。
【００１０】本発明はこのような問題を解決するために
なされたもので、シンドローム演算回路の並列度に応じ
て読み出した複数バイトのデータをデインタリーブする
ことなく直接演算することが可能な、高速演算処理の行
える誤り訂正方法および誤り訂正装置を提供することを
目的とする。
【００１１】
【課題を解決するための手段】請求項１に記載の発明に
係る誤り訂正方法は、符号長ｎ（ｎは正の整数）の、第
０から第（ｎ−１）までの符号語からなる符号列のう
ち、上記符号列の途中の符号語ｓ（１≦ｓ≦ｎ−１）を
演算開始データとし、符号語ｎ−１までのｎ−ｓ個の符
号語を用いて積和演算を繰り返し、第一の部分シンドロ
ーム多項式を求める第一のステップと、上記第一の部分
シンドローム多項式に、次数補正のための係数を乗算す
ることにより第二の部分シンドローム多項式を求める第
二のステップと、上記第二の部分シンドローム多項式を
元にして、上記符号列の最初の符号語ｍ（ｍ＝０）を演
算再開データとし、符号語ｓ−１までのｓ個の符号語を
用いて積和演算を繰り返し、上記符号列のシンドローム
多項式を求める第三のステップと、を有するものであ
る。
【００１２】また、請求項２に記載の発明に係る誤り訂
正方法は、上記請求項１に記載の誤り訂正方法におい
て、上記符号列の最初の符号語ｍ（ｍ＝０）を演算開始
データとする場合に、符号語ｎ−１までのｎ個の符号語
を用いて積和演算を繰り返し行うことにより、上記符号
列のシンドローム多項式を求めるものである。
【００１３】また、請求項３に記載の発明に係る誤り訂
正方法は、請求項１に記載の誤り訂正方法において、上
記符号列の最初の符号語ｍ（ｍ＝０）を演算開始データ
とする場合に、上記第一及び第二のステップを実行し
て、上記符号列のシンドローム多項式を求めるものであ
る。
【００１４】また、請求項４に記載の発明に係る誤り訂
正装置は、符号長ｎ（ｎは正の整数）の、第０から第
（ｎ−１）までの符号語からなる符号列ｉ（ｉは０以上
の整数）のうち、符号語ｓ（１≦ｓ≦ｎ−１）を演算開
始データとしてシンドローム演算を開始し、上記符号語
ｓのシンドローム演算が終了すると、該シンドローム演
算結果に次の符号語ｓ＋１を加算した多項式に対してシ
ンドローム演算を行う、というサイクルをｎ回繰り返す
ことにより、ｎ項からなるシンドローム多項式を求める
シンドローム演算手段を備えた誤り訂正装置において、
上記シンドローム演算手段は、ｐ（１≦ｐ≦ｎ−１）サ
イクル目のシンドローム演算結果と、ｐ＋１サイクル目
の符号語とを加算し、ｐ＋１項からなる多項式を求める
加算手段と、上記加算手段からの多項式の各項にガロア
体の元αiを乗算し、ｐ＋１サイクル目のシンドローム
多項式を求める第一のガロア体乗算手段と、上記第一の
ガロア体乗算回路からのｐ＋１サイクル目のシンドロー
ム多項式を、演算途中結果として格納する演算結果格納
手段と、上記演算結果格納手段からの演算途中結果に次
数補正用の係数を乗算し、部分シンドロームとして出力
する第二のガロア体乗算手段と、上記演算結果格納手段
からの演算途中結果と上記第二のガロア体乗算手段から
の部分シンドロームのうちいずれか一方を選択し、ｐ＋
１サイクル目のシンドローム演算結果として上記加算手
段へ出力する次数補正出力選択手段と、を備え、上記次
数補正出力選択手段は、上記符号列の最後の符号語のシ
ンドローム演算を行うｎ−ｓサイクル目のときに、上記
第二のガロア体乗算手段からの部分シンドロームを選択
するものである。
【００１５】また、請求項５に記載の発明に係る誤り訂
正装置は、請求項４記載の誤り訂正装置において、上記
シンドローム演算手段を複数個備え、複数の符号列の符
号語を読み出して、それぞれを対応する符号列用のシン
ドローム演算手段に入力することにより、複数の符号列
のシンドローム多項式演算を並列に行うものである。
【００１６】また、請求項６に記載の発明に係る誤り訂
正装置は、請求項４または５に記載の誤り訂正装置にお
いて、上記複数の符号列の中で最初に次数補正を行う符
号列の次数補正サイクル信号を発生するカウンタ手段
と、上記次数補正サイクル信号を基準として、上記次数
補正サイクル信号から順次ｋサイクル（ｋは正の整数）
ずつ遅延した、複数のシンドローム演算手段の個数ｈ
（ｈは正の整数）に対応した、ｈ個の遅延信号を発生す
る遅延手段と、を備え、上記遅延手段は、上記各シンド
ローム演算手段が備える上記次数補正出力選択手段へ、
上記遅延信号を、選択信号としてそれぞれ出力すること
により、各々のシンドローム演算手段での演算途中結果
の次数補正を、ｋサイクルずつ遅らせて実行させるもの
である。
【００１７】
【発明の実施の形態】実施の形態１．図１は、本実施の
形態１における誤り訂正装置５０の構造を説明するため
のブロック図である。誤り訂正装置５０は、入力された
シリアルデータ１００を同期保護してデスクランブル処
理を施すフォーマットインタフェース１０と、フォーマ
ットインタフェース１０からの処理後の情報データを格
納するバッファメモリ３１と、バッファメモリ３１に格
納された情報データに対する誤り訂正を行う誤り訂正部
２０と、誤りを訂正したデータを外部装置へ転送するデ
ータ転送回路３２と、上記フォーマットインタフェース
１０、上記誤り訂正部２０、上記データ転送回路３２か
らのバッファメモリ３１へのアクセス要求を調停してバ
ッファメモリ３１への書き込みとバッファメモリ３１か
らの読み出しを制御するバッファメモリマネージャ３０
と、を有している。
【００１８】また上記誤り訂正部２０は、与えられた符
号長ｎ（ｎは正の整数）の第０から第（ｎ−１）までの
符号語からなる符号列ｉに対して積和演算を繰り返し、
各符号列毎にシンドローム多項式を求める第一と第二の
シンドローム演算回路２１ａ，２１ｂと、上記第一と第
二のシンドローム演算回路２１ａ，２１ｂのシンドロー
ム演算結果２０２ａ，２０２ｂからそれぞれの符号列の
誤り位置を算出する誤り位置算出回路２７と、上記誤り
位置算出回路２７からの誤り位置２０５と、上記第一及
び第二のシンドローム演算回路２１ａ，２１ｂからのシ
ンドローム演算結果２０２ａ，２０２ｂとよりそれぞれ
の符号列の誤り数値を求めて各符号列ｉの誤り訂正を行
う誤り訂正回路２８と、を有している。
【００１９】また上記第一と第二のシンドローム演算回
路２１ａ，２１ｂは、符号列ｎの途中の第ｓ番目の符号
語ｓ（１≦ｓ≦ｎ−１）を演算開始データとして演算を
開始する。ｐ（１≦ｐ≦ｎ−１）サイクル目のシンドロ
ーム演算結果２０４として得られるシンドローム多項式
と、符号列ｉのｐ＋１サイクル目の符号語２０８とを加
算してｐ＋１項からなる多項式２００を求める加算回路
２２と、上記加算回路２２からの多項式２００の各項に
ガロア体の元αiを乗算し、ｐ＋１サイクル目のシンド
ローム多項式２０１を求める第一のガロア体乗算回路２
３と、上記第一のガロア体乗算回路２３からのｐ＋１サ
イクル目のシンドローム多項式２０１を、演算途中結果
として格納する演算結果格納回路２４と、上記演算結果
格納回路２４からの演算途中結果２０２ａ，２０２ｂに
次数補正用の係数を乗算し、部分シンドロームとして出
力する第二のガロア体乗算回路２５と、上記演算結果格
納回路２４からの演算途中結果２０２と上記第二のガロ
ア体乗算回路２５からの部分シンドローム２０３のうち
いずれか一方を選択し、ｐ＋１サイクル目のシンドロー
ム演算結果２０４として上記加算回路２２へ出力する次
数補正出力選択回路２６と、を備え、上記次数補正出力
選択回路２６は、上記符号列の最後の符号語のシンドロ
ーム演算を行うｎ−ｓサイクル目のときに、上記第二の
ガロア体乗算回路２５からの部分シンドロームを選択す
るように構成されている。
【００２０】このように誤り訂正部２０では、上記シン
ドローム演算回路２１を２個備え、バッファメモリ３１
より読み出した２つの符号列の符号語を、符号列毎にそ
れぞれ対応するシンドローム演算回路２１ａまたは２１
ｂに入力し、２つの符号列のシンドローム多項式演算を
並列に行いながら、必要に応じて適宜シンドローム演算
途中で、演算途中結果の次数補正を行うように構成され
ている。
【００２１】また、誤り訂正装置５０内の各回路の動作
を制御するマイクロコントローラ４０には、図には示し
ていないが、上記符号列の中で最初に次数補正を行う符
号列の次数補正サイクル信号を発生するカウンタ手段
と、上記次数補正サイクル信号を基準として、上記次数
補正サイクル信号から０×ｋ（ｋは正の整数）サイク
ル、１×ｋサイクル、…（ｈ−１）×ｋサイクルと、順
次ｋサイクルずつ遅延した、シンドローム演算手段の個
数ｈ（ｈは正の整数）に応じてｈ個の遅延信号を発生す
る遅延手段と、が設けられている。この遅延手段は、上
記各シンドローム演算回路２１ａ，２１ｂが備える上記
次数補正出力選択回路２６へ、上記遅延信号を、選択信
号としてそれぞれ出力し、これにより誤り訂正部２０
は、各々のシンドローム演算回路２１ａ，２１ｂでのシ
ンドローム多項式の次数補正するサイクルを、ｋサイク
ルずつ遅れて実行されるように構成されている。
【００２２】次に動作について説明する。まずコンパク
トディスク用ディジタル信号処理装置(Compact Disc-Di
gital Signal Processor)（図示せず）より誤り訂正装
置５０へシリアルデータ１００が入力される。シリアル
データ１００は、フォーマットインタフェース１０で同
期保護、デスクランブル処理が施され、処理後のデータ
１０１はバッファメモリマネージャ３０を介してバッフ
ァメモリ３１に格納される。バッファメモリマネージャ
３０は、フォーマットインタフェース１０、誤り訂正部
２０、データ転送回路３２などの複数のバスマスタから
バッファメモリ３１へのアクセス要求を調停してバッフ
ァメモリ３１の書き込み・読み出しを制御する。
【００２３】誤り訂正部２０では、バッファメモリ３１
から読み出したデータ２０８を入力し、第一のシンドロ
ーム演算回路２１ａと第二のシンドローム演算回路２１
ｂによりシンドローム演算結果２０２ａと２０２ｂが求
められ、誤り位置算出回路２７と誤り訂正回路２８に出
力される。なお、シンドローム演算回路２１ａと２１ｂ
は同一の構成であり、それぞれ割り当てられた符号列の
シンドローム演算が行われる。
【００２４】具体的に、誤り訂正部２０では、バッファ
メモリ３１より２つの符号列データ３００が読み出さ
れ、バッファメモリマネージャ３０を介して第一と第二
のシンドローム演算回路２１ａ，２１ｂにそれぞれ符号
列が割り当てられて入力され、第一と第二のシンドロー
ム演算回路２１ａ，２１ｂでは、それぞれ符号列の演算
開始データである符号語から順に、シンドローム多項式
演算が開始される。このシンドローム多項式演算は、第
一と第二のシンドローム演算回路２１ａ，２１ｂで並行
して行われる。
【００２５】各シンドローム演算回路２１では、符号列
の演算開始データである符号語が入力されると、入力さ
れた符号語は加算回路２２を通過して第一のガロア体乗
算回路２３に入力され、第一のガロア体乗算回路２３で
は入力された符号語にガロア体の元αiが乗じられて、
乗算結果２０１は演算結果格納回路２４に出力され、演
算結果格納回路２４では入力された乗算結果２０１が演
算途中結果として格納される。演算結果格納回路２４か
らの演算途中結果は、次数補正出力選択回路２６で選択
されて１サイクル目のシンドローム演算結果として加算
回路２２に出力される。
【００２６】次の第２サイクルでは、次数補正出力選択
回路２６からの１サイクル目のシンドローム演算結果
と、演算順序が２番目の符号語とが加算回路２２で加算
され、２項からなる多項式２００となる。第１のガロア
体乗算回路２３では、この多項式２００の各項にそれぞ
れガロア体の元αiが乗じられ、求められた第２サイク
ル目のシンドローム多項式２０１は、演算結果格納回路
２４に演算途中結果として格納される。演算結果格納回
路２４からの演算途中結果は、次数補正出力選択回路２
６で選択されて加算回路２２に出力される。
【００２７】同様に、第３サイクルでは、次数補正出力
選択回路２６からの第２サイクル目のシンドローム演算
結果と、演算順序が３番目の符号語とが加算回路２２で
加算され、３項からなる多項式２００となる。第１のガ
ロア体乗算回路２３では、この多項式２００の各項にそ
れぞれガロア体の元αiが乗じられ、求められた第３サ
イクル目のシンドローム多項式２０１は、演算結果格納
回路２４に演算途中結果として格納される。
【００２８】以上のサイクルを、各第一と第二のシンド
ローム演算回路２１ａ，２１ｂでは、各演算開始データ
から符号列のｎ−１番目の符号語、即ち最後の符号語ｎ
−１までそれぞれ繰り返し続けられる。
【００２９】そして、第一または第二のシンドローム演
算回路２１ａ，２１ｂで、上記シンドローム演算が、符
号列の最後に配列する符号語ｎ−１に到達すると、次数
補正出力選択回路２６では、第二のガロア体乗算回路２
５からの出力である、上記演算結果格納回路２４からの
演算途中結果２０２に次数補正用の係数としてα-n、こ
の実施の形態においてはα-45が乗じられて求められた
部分シンドロームを選択して加算回路２２へ出力する。
【００３０】つまり、符号列の途中の符号語ｓ（１≦ｓ
≦ｎ−１）を演算開始データとしてシンドローム演算を
開始すると、求められるシンドローム多項式の次数に１
項目から誤差を生じるので、上記符号列に対するシンド
ローム演算の途中のｎ−ｓサイクル目で一度、求められ
るシンドローム多項式の次数補正を行う。なお、この次
数補正は、演算開始データが符号列の最初に配列する符
号語である場合は、求められるシンドローム多項式の次
数に誤差は生じないが、この符号列の最初に配列する符
号語から演算を開始する場合も次数補正が行なわれ、こ
れにより他の演算開始データとの処理の共通化が図られ
ている。また最終的に求められるシンドローム多項式の
全体の補正は、シンドローム演算以降の後続の処理で適
宜行われる。
【００３１】加算回路２２では、入力された部分シンド
ロームと次のサイクルの符号語、つまり符号列の一番先
頭に配列する符号語とが加算されて加算結果２００が第
一のガロア体乗算回路２３に入力される。加算結果２０
０は第一のガロア体乗算回路２３で、ガロア体の元αi
が乗算されて乗算結果２０１が演算結果格納回路２４に
演算途中結果として格納される。演算結果格納回路２４
からの演算途中結果は、次数補正出力選択回路２６で選
択されて加算回路２２に入力され、加算回路２２で次の
サイクルの符号語と加算される。以降は、割り当てられ
た符号列ｉのシンドローム演算が終了するまで、以上の
サイクルが繰り返される。
【００３２】そして、第一と第二のシンドローム演算回
路２１ａ，２１ｂで、それぞれ割り当てられた符号列ｉ
に対するシンドローム演算が終了すると、求められたシ
ンドローム演算結果２０２ａ，２０２ｂは、演算結果格
納回路２４に格納される。これによって並列にシンドロ
ーム演算が行うことができる。
【００３３】誤り位置算出回路２７では、第一と第二の
シンドローム演算回路２１ａ，２１ｂの各演算結果格納
回路２４より入力されたシンドローム演算結果２０２
ａ，２０２ｂからそれぞれ誤り位置２０５が求められ、
誤り訂正回路２８へ出力される。
【００３４】また誤り訂正回路２８では、誤り位置算出
回路２７の出力する誤り位置２０５と、シンドローム演
算結果２０２ａ，２０２ｂとから誤り数値がそれぞれ求
められ、訂正できる誤りがあれば誤りデータ２０６が読
み出され、誤り訂正をしてバッファメモリ３１に誤り訂
正後のデータ２０７を再び書き戻される。
【００３５】またバッファメモリ３１より誤り訂正の終
了したデータ３００が読み出され、バッファメモリマネ
ージャ３０を介してデータ３０１がデータ転送回路３２
に入力され、誤り訂正装置５０からホストコンピュータ
などの外部装置に対して転送データ３０２が出力され
る。なお、これら動作の全体制御は、マイクロコントロ
ーラ４０から出力される制御信号４００に基づいて行わ
れる。
【００３６】次に、上記誤り訂正部２０で行われる一連
の演算処理について詳細に説明する。第一と第二のシン
ドローム演算回路２１ａ，２１ｂで求めるシンドローム
演算結果２０２ａ，２０２ｂとは、次の
【数１】 に示す（式１）〜（式６）の多項式で表わされ、ＣＤ−
ＲＯＭの場合には、各符号列毎に２つのシンドロームＳ
０，Ｓ１が定義されている。Ｓ０はガロア体の元α0が
１であることから受信データを加算するのみ、即ち受信
データの排他的論理和を求めることのみで求めることが
でき、その加算結果は加算順序にも依存しないことから
ここでは説明を省き、Ｓ１のみについて、特に最下位面
でのシンドローム演算を２符号列で並列に行う場合につ
いて説明するものとする。
【００３７】例えば図６および図７を参照して、バッフ
ァメモリ３１より読み出されたｉ＝０とｉ＝２５の符号
列に対してシンドローム演算を行い、第一のシンドロー
ム演算回路２１ａでｉ＝０の符号列を、第二のシンドロ
ーム演算回路２１ｂでｉ＝２５の符号列を、それぞれシ
ンドローム演算するものとする。また図２および図３
は、図４を詳細に示したもので、特にｉ＝０とｉ＝２５
の符号列を並列にシンドローム演算する際の演算順序を
示した図である。
【００３８】図２を参照して、第一サイクルではデータ
２０８として「０，１」が読み出され、続く第２サイク
ルでは「４４，４５」が読み出され、第一のシンドロー
ム演算回路２１ａには「０」に続き「４４」が、第二の
シンドローム演算回路２１ｂには「１」に続き「４５」
が入力される。ここで、「０」は、図４，または図５に
示す「００００Ｌ」に相当し、「１」は「０００１Ｌ」
に相当する。また、「４４」は「００４４Ｌ」に相当
し、「４５」は「００４５Ｌ」に相当する。
【００３９】また、図２および図３から容易に把握でき
るように、「７３０，１１４３」、「１１１８，１１６
９」「１１４４，１０７５」のＱパリティを含む場合を
除くと、その他は２バイトずつ連続するアドレスのデー
タが読み込まれていることがわかる。また、「１１０
０，１１０１」の次には「２６，２７」が読み出され、
先の（式１３）で示したｍｏｄ１１１８の剰余演算によ
る折り返しが発生していることが分かる。
【００４０】ちなみに、演算開始データｓとして最初に
読み出されるのは、図６から分かるように符号列ｉ＝０
の場合は１番目（ｊ＝０）のデータであるが、ｉ＝２５
の符号列の場合は、２番目（ｊ＝１）のデータとなる。
このようにｉ＝０の符号列はｊ＝０から、ｉ＝２５の符
号列はｊ＝１から、それぞれ演算が開始される。
【００４１】次数補正の乗算は、符号列の最後のデータ
（ｊ＝４４）、例えばｉ＝２５の符号列の場合、４４サ
イクル目のデータ「１１６９」について演算した後のデ
ータ２０２に対して行われる。この次数補正の乗算は、
符号列により行うサイクルが異なり、一般化していえ
ば、次数補正サイクルは、 ｃ＝ｎ−ｓ （式１４） で示される。ここで、ｃは次数補正サイクル、ｎは符号
長、ｓは演算開始データである。
【００４２】本来ｉ＝０の符号列の場合には、最初のデ
ータ（ｊ＝０）から演算が開始されるので次数補正サイ
クルは必要ないが、（式１４）のように、ｉ＝０の符号
列の場合も４５サイクル目で次数補正を行うようにして
一般化することで、並列演算を行う隣接符号列において
は、１サイクルずつ次数補正サイクルが異なることにな
る。この性質を利用して、ｉ＝０とｉ＝２５の符号列を
並列に演算する場合にはｉ＝２５に合わせてマイクロコ
ンピュータ４０に設けた次数補正サイクルカウンタ（図
示せず）に「４４」を設定して次数補正サイクル信号を
発生させ、更に次数補正サイクル信号を基準に１サイク
ル遅らせた信号を遅延回路により発生させる。すると、
ｉ＝０の符号列を演算する第一のシンドローム演算回路
２１ａは、次数補正サイクル信号を用いて４５サイクル
目に、またｉ＝２５の符号列を演算する第二のシンドロ
ーム演算回路２１ｂは、次数補正サイクル信号を１サイ
クル遅らせた信号で４４サイクル目に、それぞれ次数補
正が実行されることとなる。
【００４３】このようにしてシンドローム演算を行え
ば、演算終了時には
【数２】
【数３】
【数４】 のうち、（式７），（式８），（式９）に示したような
多項式が得られ、演算結果格納回路２４に格納される。
これらの式を、求めるべきシンドローム（式２），（式
４），（式６）と比べると、（式１０），（式１１），
（式１２）に示すように、それぞれ全体に係数がかかっ
ていることが分かる。全体にかかっている係数αindex
の次数部分を一般化していえば、 index＝−（ｎ−ｓ） （式１５） のようになる。したがって、シンドローム多項式全体に
かかっている係数を補正することで、求めるべきシンド
ローム多項式をえることができる。なお、シンドローム
多項式全体にかかっている係数については、後続の処
理、例えば誤り位置を求める処理中で必要に応じて補正
すればよい。
【００４４】このように、本実施の形態１における誤り
訂正装置では、各シンドローム演算回路に次数補正用の
第二のガロア体乗算回路を設け、演算途中で必要なとき
は次数補正を行っているので、Ｑ系列のデータをデイン
タリーブすることなくシンドローム演算ができる。これ
により並列度、すなわち読み出すデータのバイト数に見
合ったシンドローム演算回路を備えることにより、読み
出したデータをデインタリーブすることなく直接演算す
ることができるので、高速にシンドローム演算を実行す
ることができる。
【００４５】また、バッファメモリから読み出したデー
タを、デインタリーブすることなくシンドローム演算回
路に供給するだけで、並列度の高いシンドローム演算を
実行することができるので、デインタリーブするために
発生する無駄なバッファメモリへのアクセスが不要とな
り低電力化が図れると共に、デインタリーブを行ってい
る間、シンドローム演算回路に待ちが発生することによ
る性能低下をなくすことができる。さらに、必要な性能
に応じてシンドローム演算回路の並列度を決定すると、
最適な回路規模で高い誤り訂正処理性能を持った誤り訂
正装置を提供できる。
【００４６】以上、シンドロームＳ１についてのみ説明
したが、Ｓ０もＳ１と並列に求めることができる。ただ
し、Ｓ０については、係数は１であるため第一のガロア
体乗算回路２３は不要であり、演算順序は演算結果に関
係しない。したがって次数補正する必要がないため、第
二のガロア体乗算回路２５と次数補正出力選択回路２６
も不要である。つまり、シンドロームＳ０は、加算回路
２２と演算結果格納回路２４のみで演算できる。
【００４７】また本実施の形態１では、２バイトの並列
演算、即ち２符号列の並列演算について述べたが、読み
出すデータのバイト数を更に増やしそれに見合った数の
シンドローム演算回路を備えることで読み出すデータの
バイト数に応じて高速化が図れる。また、簡単のため最
下位面におけるＱ系列のシンドローム演算について述べ
たが最上位面についても同様に演算できる。更にバッフ
ァメモリには最上位面と最下位面とのデータが連続して
格納されていることから並列にデータを読み出すことで
最上位面と最下位面の符号列の並列演算も容易に行え
る。また、次数補正サイクルカウンタはマイクロコンピ
ュータ４０に設けるとしたが、誤り訂正部２０内部に設
けてもよい。
【００４８】
【発明の効果】以上のように、請求項１に記載の発明に
係る誤り訂正方法によれば、符号長ｎ（ｎは正の整数）
の、第０から第（ｎ−１）までの符号語からなる符号列
のうち、上記符号列の途中の符号語ｓ（１≦ｓ≦ｎ−
１）を演算開始データとし、符号語ｎ−１までのｎ−ｓ
個の符号語を用いて積和演算を繰り返し、第一の部分シ
ンドローム多項式を求める第一のステップと、上記第一
の部分シンドローム多項式に、次数補正のための係数を
乗算することにより第二の部分シンドローム多項式を求
める第二のステップと、上記第二の部分シンドローム多
項式を元にして、上記符号列の最初の符号語ｍ（ｍ＝
０）を演算再開データとし、符号語ｓ−１までのｓ個の
符号語を用いて積和演算を繰り返し、上記符号列のシン
ドローム多項式を求める第三のステップと、を有するよ
うにしたので、読み出したデータをデインタリーブする
ことなく直接演算することができ、高速なシンドローム
演算を行うことができる。
【００４９】また請求項２に記載の発明に係る誤り訂正
方法によれば、上記請求項１に記載の誤り訂正方法にお
いて、上記符号列の最初の符号語ｍ（ｍ＝０）を演算開
始データとする場合に、符号語ｎ−１までのｎ個の符号
語を用いて積和演算を繰り返し行うことにより、上記符
号列のシンドローム多項式を求めるようにしたので、高
速なシンドローム演算を行うことができる。
【００５０】また請求項３に記載の発明に係る誤り訂正
方法によれば、請求項１に記載の誤り訂正方法におい
て、上記符号列の最初の符号語ｍ（ｍ＝０）を演算開始
データとする場合に、上記第一及び第二のステップを実
行して、上記符号列のシンドローム多項式を求めるよう
にしたので、並列度の高いシンドローム演算を行うこと
ができる。
【００５１】また請求項４に記載の発明に係る誤り訂正
装置によれば、符号長ｎ（ｎは正の整数）の、第０から
第（ｎ−１）までの符号語からなる符号列ｉ（ｉは０以
上の整数）のうち、符号語ｓ（１≦ｓ≦ｎ−１）を演算
開始データとしてシンドローム演算を開始し、上記符号
語ｓのシンドローム演算が終了すると、該シンドローム
演算結果に次の符号語ｓ＋１を加算した多項式に対して
シンドローム演算を行う、というサイクルをｎ回繰り返
すことにより、ｎ項からなるシンドローム多項式を求め
るシンドローム演算手段を備えた誤り訂正装置におい
て、上記シンドローム演算手段は、ｐ（１≦ｐ≦ｎ−
１）サイクル目のシンドローム演算結果と、ｐ＋１サイ
クル目の符号語とを加算し、ｐ＋１項からなる多項式を
求める加算手段と、上記加算手段からの多項式の各項に
ガロア体の元αiを乗算し、ｐ＋１サイクル目のシンド
ローム多項式を求める第一のガロア体乗算手段と、上記
第一のガロア体乗算回路からのｐ＋１サイクル目のシン
ドローム多項式を、演算途中結果として格納する演算結
果格納手段と、上記演算結果格納手段からの演算途中結
果に次数補正用の係数を乗算し、部分シンドロームとし
て出力する第二のガロア体乗算手段と、上記演算結果格
納手段からの演算途中結果と上記第二のガロア体乗算手
段からの部分シンドロームのうちいずれか一方を選択
し、ｐ＋１サイクル目のシンドローム演算結果として上
記加算手段へ出力する次数補正出力選択手段と、を備
え、上記次数補正出力選択手段は、上記符号列の最後の
符号語のシンドローム演算を行うｎ−ｓサイクル目のと
きに、上記第二のガロア体乗算手段からの部分シンドロ
ームを選択するものとしたので、読み出したデータをデ
インタリーブすることなく直接演算することができ、高
速なシンドローム演算を行うことができる。
【００５２】また請求項５に記載の発明に係る誤り訂正
装置によれば、請求項４記載の誤り訂正装置において、
上記シンドローム演算手段を複数個備え、複数の符号列
の符号語を読み出して、それぞれを対応する符号列用の
シンドローム演算手段に入力することにより、複数の符
号列のシンドローム多項式演算を並列に行うものとした
ので、並列度の高いシンドローム演算が可能となり、高
速に演算処理を行うことができる。
【００５３】また請求項６に記載の発明に係る誤り訂正
装置によれば、請求項４または５に記載の誤り訂正装置
において、上記複数の符号列の中で最初に次数補正を行
う符号列の次数補正サイクル信号を発生するカウンタ手
段と、上記次数補正サイクル信号を基準として、上記次
数補正サイクル信号から順次ｋサイクル（ｋは正の整
数）ずつ遅延した、複数のシンドローム演算手段の個数
ｈ（ｈは正の整数）に対応した、ｈ個の遅延信号を発生
する遅延手段と、を備え、上記遅延手段は、上記各シン
ドローム演算手段が備える上記次数補正出力選択手段
へ、上記遅延信号を、選択信号としてそれぞれ出力する
ことにより、各々のシンドローム演算手段での演算途中
結果の次数補正を、ｋサイクルずつ遅らせて実行させる
ものとしたので、自動的に各符号列の次数補正が行なわ
れ、並列度の高いシンドローム演算が可能となるため、
高速に演算処理を行うことができる。
【図面の簡単な説明】
【図１】本発明の誤り訂正装置５０の構成を説明するた
めのブロック図である。
【図２】本発明によるＱ系列のシンドローム演算時にお
けるデータのアクセス動作を説明するための図である。
【図３】本発明によるＱ系列のシンドローム演算時にお
けるデータのアクセス動作を説明するための図である。
【図４】オーディオデータを元に表わしたＣＤ−ＲＯＭ
の１セクタのデータフォーマット図である。
【図５】１セクタのデータの中で下位バイトのみを選ん
で作ったマップ図である。
【図６】Ｑ系列のシンドローム演算順序を説明するため
の図である。
【図７】Ｑ系列のシンドローム演算順序を説明するため
の図である。
【符号の説明】
１０ フォーマットインタフェース回路 ２０ 誤り訂正部 ２１ａ 第一のシンドローム演算回路 ２１ｂ 第二のシンドローム演算回路 ２２ 加算回路 ２３ 第一のガロア体乗算回路 ２４ 演算結果格納回路 ２５ 第二のガロア体乗算回路 ２６ 次数補正出力選択回路 ２７ 誤り位置算出回路 ２８ 誤り訂正回路 ３０ バッファメモリマネージャ ３１ バッファメモリ ３２ データ転送回路 ４０ マイクロコントローラ ５０ 誤り訂正装置
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１２年１０月２７日（２０００．１０．
２７）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正内容】
【０００６】このようにバイト単位で入れ替えられて並
んだ、即ちインタリーブされたＱ系列のデータを、元の
並びに入れ替えて戻すことなく、即ちデインタリーブす
ることなく並列にシンドローム演算し、誤り訂正する方
法として、例えば特開平５−１２８１４号公報では、最
上位面と最下位面は、ＥＣＣ（Error-Correcting Cod
e）が互いに無関係、つまり独立であるという性質を利
用して、バッファメモリにアドレスを連続させて格納し
ているデータの、各最上位面と最下位面（該公開公報で
はｐａｇｅ０と１と表記）で、それぞれ行（ｊ）方向に
並んだ符号列の１番目のデータから順番に１バイトずつ
計２バイトを読み出し、最上位面と最下位面のそれぞれ
に対応させて設けた２つのシンドローム演算回路で並列
に演算が行なわれている。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正内容】
【００１９】また上記第一と第二のシンドローム演算回
路２１ａ，２１ｂは、符号列ｎの途中の第ｓ番目の符号
語ｓ（１≦ｓ≦ｎ−１）を演算開始データとして演算を
開始する。ｐ（１≦ｐ≦ｎ−１）サイクル目のシンドロ
ーム演算結果２０４として得られるシンドローム多項式
と、符号列ｉのｐ＋１サイクル目の符号語２０８とを加
算してｐ＋１項からなる多項式２００を求める加算回路
２２と、上記加算回路２２からの多項式２００の各項に
ガロア体の元αiを乗算し、ｐ＋１サイクル目のシンド
ローム多項式２０１を求める第一のガロア体乗算回路２
３と、上記第一のガロア体乗算回路２３からのｐ＋１サ
イクル目のシンドローム多項式２０１を、演算途中結果
として格納する演算結果格納回路２４と、上記演算結果
格納回路２４からの演算途中結果２０２、即ち第一のシ
ンドローム演算回路２１ａでは２０２ａ，第二のシンド
ローム演算回路２１ｂでは２０２ｂに次数補正用の係数
を乗算し、部分シンドロームとして出力する第二のガロ
ア体乗算回路２５と、上記演算結果格納回路２４からの
演算途中結果２０２と上記第二のガロア体乗算回路２５
からの部分シンドローム２０３のうちいずれか一方を選
択し、ｐ＋１サイクル目のシンドローム演算結果２０４
として上記加算回路２２へ出力する次数補正出力選択回
路２６と、を備え、上記次数補正出力選択回路２６は、
上記符号列の最後の符号語のシンドローム演算を行うｎ
−ｓサイクル目のときに、上記第二のガロア体乗算回路
２５からの部分シンドロームを選択するように構成され
ている。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正内容】
【００２０】このように誤り訂正部２０では、上記シン
ドローム演算回路２１を２個備え、バッファメモリ３１
より読み出した２つの符号列の符号語を、符号列毎にそ
れぞれ対応するシンドローム演算回路２１ａ，２１ｂに
入力し、２つの符号列のシンドローム多項式演算を並列
に行いながら、必要に応じて適宜シンドローム演算途中
で、演算途中結果の次数補正を行うように構成されてい
る。
【手続補正４】
【補正対象書類名】図面
【補正対象項目名】図１
【補正方法】変更
【補正内容】
【図１】
【手続補正５】
【補正対象書類名】図面
【補正対象項目名】図４
【補正方法】変更
【補正内容】
【図４】
【手続補正６】
【補正対象書類名】図面
【補正対象項目名】図５
【補正方法】変更
【補正内容】
【図５】

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 符号長ｎ（ｎは正の整数）の、第０から
    第（ｎ−１）までの符号語からなる符号列のうち、上記
    符号列の途中の符号語ｓ（１≦ｓ≦ｎ−１）を演算開始
    データとし、符号語ｎ−１までのｎ−ｓ個の符号語を用
    いて積和演算を繰り返し、第一の部分シンドローム多項
    式を求める第一のステップと、 上記第一の部分シンドローム多項式に、次数補正のため
    の係数を乗算することにより第二の部分シンドローム多
    項式を求める第二のステップと、 上記第二の部分シンドローム多項式を元にして、上記符
    号列の最初の符号語である第０の符号語を演算再開デー
    タとし、符号語ｓ−１までのｓ個の符号語を用いて積和
    演算を繰り返し、上記符号列のシンドローム多項式を求
    める第三のステップと、を有することを特徴とする誤り
    訂正方法。
  2. 【請求項２】 請求項１記載の誤り訂正方法において、 上記符号列の最初の符号語である第０の符号語を演算開
    始データとする場合に、符号語ｎ−１までのｎ個の符号
    語を用いて積和演算を繰り返し行うことにより、上記符
    号列のシンドローム多項式を求めることを特徴とする誤
    り訂正方法。
  3. 【請求項３】 請求項１記載の誤り訂正方法において、 上記符号列の最初の符号語である第０の符号語を演算開
    始データとする場合に、上記第一及び第二のステップを
    実行して、上記符号列のシンドローム多項式を求めるこ
    とを特徴とする誤り訂正方法。
  4. 【請求項４】 符号長ｎ（ｎは正の整数）の、第０から
    第（ｎ−１）までの符号語からなる符号列ｉ（ｉは０以
    上の整数）のうち、符号語ｓ（１≦ｓ≦ｎ−１）を演算
    開始データとしてシンドローム演算を開始し、上記符号
    語ｓのシンドローム演算が終了すると、該シンドローム
    演算結果に次の符号語ｓ＋１を加算した多項式に対して
    シンドローム演算を行う、というサイクルをｎ回繰り返
    すことにより、ｎ項からなるシンドローム多項式を求め
    るシンドローム演算手段を備えた誤り訂正装置におい
    て、 上記シンドローム演算手段は、 ｐ（１≦ｐ≦ｎ−１）サイクル目のシンドローム演算結
    果と、ｐ＋１サイクル目の符号語とを加算し、ｐ＋１項
    からなる多項式を求める加算手段と、 上記加算手段からの多項式の各項にガロア体の元αiを
    乗算し、ｐ＋１サイクル目のシンドローム多項式を求め
    る第一のガロア体乗算手段と、 上記第一のガロア体乗算回路からのｐ＋１サイクル目の
    シンドローム多項式を、演算途中結果として格納する演
    算結果格納手段と、 上記演算結果格納手段からの演算途中結果に次数補正用
    の係数を乗算し、部分シンドロームとして出力する第二
    のガロア体乗算手段と、 上記演算結果格納手段からの演算途中結果と上記第二の
    ガロア体乗算手段からの部分シンドロームのうちいずれ
    か一方を選択し、ｐ＋１サイクル目のシンドローム演算
    結果として上記加算手段へ出力する次数補正出力選択手
    段と、を備え、 上記次数補正出力選択手段は、上記符号列の最後の符号
    語のシンドローム演算を行うｎ−ｓサイクル目のとき
    に、上記第二のガロア体乗算手段からの部分シンドロー
    ムを選択する、ことを特徴とする誤り訂正装置。
  5. 【請求項５】 請求項４記載の誤り訂正装置において、 上記シンドローム演算手段を複数個備え、複数の符号列
    の符号語を、それぞれが対応する符号列用のシンドロー
    ム演算手段に入力することにより、複数の符号列のシン
    ドローム多項式演算を並列に行うことを特徴とする誤り
    訂正装置。
  6. 【請求項６】 請求項４または５に記載の誤り訂正装置
    において、 上記複数の符号列の中で最初に次数補正を行う符号列の
    次数補正サイクル信号を発生するカウンタ手段と、 上記次数補正サイクル信号を基準として、上記次数補正
    サイクル信号から順次ｋサイクル（ｋは正の整数）ずつ
    遅延した、複数のシンドローム演算手段の個数ｈ（ｈは
    正の整数）に対応した、ｈ個の遅延信号を発生する遅延
    手段と、を備え、 上記遅延手段は、 上記各シンドローム演算手段が備える上記次数補正出力
    選択手段へ、上記遅延信号を、選択信号としてそれぞれ
    出力することにより、各々のシンドローム演算手段での
    演算途中結果の次数補正を、ｋサイクルずつ遅らせて実
    行させることを特徴とする誤り訂正装置。
JP30262299A 1999-10-25 1999-10-25 誤り訂正方法および誤り訂正装置 Expired - Fee Related JP3502583B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP30262299A JP3502583B2 (ja) 1999-10-25 1999-10-25 誤り訂正方法および誤り訂正装置
US09/694,816 US6738947B1 (en) 1999-10-25 2000-10-24 Method and apparatus for error correction

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30262299A JP3502583B2 (ja) 1999-10-25 1999-10-25 誤り訂正方法および誤り訂正装置

Publications (2)

Publication Number Publication Date
JP2001127645A true JP2001127645A (ja) 2001-05-11
JP3502583B2 JP3502583B2 (ja) 2004-03-02

Family

ID=17911212

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30262299A Expired - Fee Related JP3502583B2 (ja) 1999-10-25 1999-10-25 誤り訂正方法および誤り訂正装置

Country Status (2)

Country Link
US (1) US6738947B1 (ja)
JP (1) JP3502583B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7571439B1 (en) * 2002-05-31 2009-08-04 Teradata Us, Inc. Synchronizing access to global resources
US7114116B2 (en) * 2002-09-13 2006-09-26 Sun Microsystems, Inc. Accelerated Galois data integrity crosscheck system and method
US7188296B1 (en) 2003-10-30 2007-03-06 Sun Microsystems, Inc. ECC for component failures using Galois fields
US7228490B2 (en) * 2004-02-19 2007-06-05 Quantum Corporation Error correction decoder using cells with partial syndrome generation
US7426678B1 (en) * 2004-07-20 2008-09-16 Xilinx, Inc. Error checking parity and syndrome of a block of data with relocated parity bits
US20070033507A1 (en) * 2005-08-03 2007-02-08 Xueping Jiang Efficient error code correction
US8171377B2 (en) * 2008-01-31 2012-05-01 International Business Machines Corporation System to improve memory reliability and associated methods
JP5599267B2 (ja) * 2010-09-07 2014-10-01 株式会社メディアグローバルリンクス デジタル放送信号再送信システム
US9239757B2 (en) * 2014-05-30 2016-01-19 Sandisk Technologies Inc. Method and apparatus for relocating data in non-volatile memory
US20180006664A1 (en) * 2016-06-29 2018-01-04 Altera Corporation Methods and apparatus for performing reed-solomon encoding by lagrangian polynomial fitting
US10002086B1 (en) * 2016-12-20 2018-06-19 Sandisk Technologies Llc Multi-channel memory operations based on bit error rates
DE102017125617B8 (de) * 2017-11-02 2020-08-27 Infineon Technologies Ag Bestimmung und verwendung von bytefehlerpositionssignalen

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5490260A (en) * 1990-12-14 1996-02-06 Ceram, Inc. Solid-state RAM data storage for virtual memory computer using fixed-sized swap pages with selective compressed/uncompressed data store according to each data size
US5384786A (en) 1991-04-02 1995-01-24 Cirrus Logic, Inc. Fast and efficient circuit for identifying errors introduced in Reed-Solomon codewords
JPH0512814A (ja) 1991-07-02 1993-01-22 Nec Corp 誤り訂正回路
US5912905A (en) 1994-03-25 1999-06-15 Mitsubishi Denki Kabushiki Kaisha Error-correcting encoder, error-correcting decoder and data transmitting system with error-correcting codes
FR2721774B1 (fr) 1994-06-27 1996-09-06 Sgs Thomson Microelectronics Décodeur reed-solomon.
US5642366A (en) * 1994-07-05 1997-06-24 Adaptec, Inc. Global parity symbol for interleaved reed-solomon coded data
US5577054A (en) * 1994-09-13 1996-11-19 Philips Electronics North America Corporation Device and method for performing error detection on an interleaved signal portion, and a receiver and decoding method employing such error detection
JPH10107648A (ja) 1996-09-30 1998-04-24 Sanyo Electric Co Ltd 誤り訂正処理回路

Also Published As

Publication number Publication date
JP3502583B2 (ja) 2004-03-02
US6738947B1 (en) 2004-05-18

Similar Documents

Publication Publication Date Title
US5592404A (en) Versatile error correction system
US4928280A (en) Fast processor for multi-bit error correction codes
US5805617A (en) Apparatus for computing error correction syndromes
JP2001127645A (ja) 誤り訂正方法および誤り訂正装置
JP3281387B2 (ja) Ｃｒｃ／ｅｄｃチェッカシステム
EP0781472B1 (en) Multipurpose error correction calculation circuit
KR100258951B1 (ko) 리드-솔로몬(rs) 복호기와 그 복호방법
US6662336B1 (en) Error correction method and apparatus
JP2662472B2 (ja) 誤り訂正処理用シンドローム演算回路
JP3614978B2 (ja) ガロア体の除算方法および除算装置
EP0584864B1 (en) A hardware-efficient method and device for encoding BCH codes and in particular Reed-Solomon codes
JP3812983B2 (ja) エラー評価多項式係数計算装置
EP1037148B1 (en) Error coding method
JP2718481B2 (ja) ロングディスタンスコードの誤り訂正装置
JP2907138B2 (ja) 誤り訂正の演算処理方法及び処理回路
JPH09162753A (ja) 符号語の復号方式
JP2591611B2 (ja) ｔ重誤り訂正符号の符号化復号化回路
JP2622957B2 (ja) Ｂｃｈ符号の符号化及び復号化方法
JP2622383B2 (ja) ロングディスタンスコードの誤り訂正装置
JPS6355815B2 (ja)
JP2001069014A (ja) リードソロモン符号復号化装置
JP2003032122A (ja) 符号化装置
WO1998007238A1 (en) Parallel input ecc encoder and associated method of remainder computation
KR19980040848A (ko) 에러 정정 신드롬 계산 장치
JPS635928B2 (ja)

Legal Events

Date Code Title Description
A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20031205

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071212

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081212

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091212

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091212

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101212

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101212

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111212

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees