JP3135552B2 - リードソロモン符号の誤り検出及び訂正装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はリードソロモン符号の誤り検出及び訂正装置
に関する。詳しくはディジタルビデオテープレコーダー
（DVTR）、ディジタルオーディオテープレコーダー（DA
T）等において、信頼性向上のために所定の方法で生成
されたパリティ信号を付加されたリードソロモン符号か
らなるディジタル信号を再生する場合に、付加したパリ
ティ信号をもとに所定の方法で誤りを検出し、元の正し
い信号に訂正する誤り検出及び訂正装置に係り、特に誤
り位置を特定するチェン探索法を用いたリードソロモン
符号の誤り検出及び訂正装置に関する。

〔従来の技術〕

従来、リードソロモン符号の誤り検出及び訂正方法に
ついては、電子通信学会論文誌、第J64−Ａ巻、第２号
（1981年２月）第137頁乃至第144頁において論じられて
いる。該リードソロモン符号の誤り検出及び訂正方法
は、 （１）シンドロームの計算及び誤りの検出 （２）誤りシンボル数の判定及び誤り位置多項式の係数
算出 （３）誤り位置多項式の根の導出 （４）誤りの大きさ算出 （５）訂正の実行 の手順で行われる。ここでは、データである11シンボル
（１シンボル８ビット）に対して、生成多項式 Ｇ（Ｘ）＝（Ｘ−１）（Ｘ−α）（Ｘ−α^２）（Ｘ−
α^３） …（１） により生成したパリティ４シンボルを付加したリードソ
ロモン符号である、（15,11）リードソロモン符号の復
号を例にとり、復号動作を説明する。なお、以下の説明
の中の演算はすべて有限体GF（2⁸）上で行われる。

（１）シンドロームの計算及び誤りの検出 符号長15の符号語Ｃ＝（c₁₄,c₁₃,…,c₀）を記録して
これを再生したとき、再生系列Ｒ＝（r₁₄,r₁₃,…,r₀）
が再生されたとする。ここで、再生系列Ｒに含まれる誤
り系列すなわち再生系列Ｒと符号語Ｃの差をＥ＝（e₁₄,
e₁₃,…,e₀）とするとき、Ｒは次のように表現される。

Ｒ（Ｘ）＝Ｃ（Ｘ）＋Ｅ（Ｘ） ここで、生成多項式Ｇ（Ｘ）が式（１）であるから、
シンドロームは、 S_i＝Ｒ（α^ｉ） ＝Ｅ（α^ｉ） ｉ＝0,1,2,3 …（２） で定義される。パリティのシンボル数だけ存在するシン
ドロームは、再生系列Ｒに誤りがない場合にはすべて０
（０ベクトル）になる。これより、シンドロームに０で
ないものが存在した場合は、再生系列Ｒの中に誤りが発
生しているということが検出できる。

シンドロームに０でないものが存在し、誤りが検出さ
れたならば、以下に示す訂正動作が行われる。

（２）誤りシンボル数の判定、及び誤り位置多項式の係
数算出 パリティを４シンボル持つ（15,11）リードソロモン
符号は２個以下の誤りを訂正できるが、誤りが２個かそ
れより多いかを判定することはできない。そこで、まず
訂正能力最大の２個の誤りが位置i,jにそれぞれEi,Ejの
大きさで発生したと仮定すると、式（２）から次式が得
られる。

S₀＝Ei＋Ej …（３） S₁＝αⁱEi＋α^jEj …（４） S2＝α²ⁱEi＋α^2jEj …（５） S3＝α^3jEi＋α^3jEj …（６） 誤り位置を根に持つ誤り位置多項式を２次式 σ（Ｘ）＝X²α^aX＋α^ｂ …（７） とすると、 σ（Ｘ）＝（Ｘ＋α^ｉ）（Ｘ＋α^ｊ） であることから α^ａ＝α^ｉ＋α^ｊ α^ｂ＝α^ｉα^ｊ の関係を持つ。したがって、式（３）〜（６）よりα^ｉ
＋α^j,α^ｉα^ｊをS₀〜S₃の関係式で表すことができれ
ば、誤り位置多項式（７）の係数をシンドロームの演算
により求めることができる。

式（４），（５）よりα²ⁱ,α^2jの項を消去すると S₂＋（α^ｉ＋α^ｊ）×S₁＝α^ｉα^ｊ（Ei＋Ej） である。したがって S₂＝α^aS₁＋α^bS₀ …（８） の関係がある。また、式（４）〜（６）より S₃＝α^aS₂＋α^bS₁ …（９） の関係がある。式（８），（９）を行列表現で表すと となるから である。したがって α^ａ＝（S₁S₂＋S₀S₃）／Δ α^ｂ＝（S₂₂＋S₁S₃）／Δ Δ＝S₁ ²＋S₀S₂ である。ここで、誤りが位置ｉ、大きさEiの１つであっ
た場合は Δ＝（αⁱEi）^２＋Eiα²ⁱEi＝０ となることから、Δを誤りシンボル数の判定式として用
いることができる。Δ＝０のときは誤りが１つの場合で
あり、その誤り位置多項式 σ（Ｘ）＝Ｘ＋α^ａ …（10） の定数項α^ａは、σ（Ｘ）＝０がα^ｉを解に持つことか
ら、式（３），（４）より、 α^ａ＝α^ｉ＝S₁/S₀ と簡単に求めることができる。

（３）誤り位置多項式の根の導出 誤り位置多項式の根を求める方法としては、主に以下
に述べる２つの方法がある 第１の方法は誤り位置多項式を順次計算できるような
いくつかの多項式に変形し、それぞれの多項式の根を予
め求めて記憶したROMを参照することにより解く方法で
ある。

誤りが１個の場合は式（10）より明らかに、誤り位置
多項式の根はα^ａである。誤りが２個の場合の誤り位置
多項式は、 X²＋α^aX＋α^ｂ＝０ …（11） であり、α^ａ＝０の時は２乗根となる。

これより、X₁＝X₂＝（α^ｂ）¹²の関係があり、アドレ
スに対してその1/2乗を出力するROMを予め用意しておけ
ば、それを参照することにより根を求めることができ
る。

さて、α^ａ≠０の時、式（11）の解をROMにより求め
ようとするならば、α^a,α^ｂの２信号を入力する必要が
生じる。ROMのアドレスを16ビットにすれば、単純にROM
を参照することも可能であるが、その場合512kビット
（＝216ワード×８ビット）のROMが必要となり、回路規
模等の点で非常に無駄が多い。そこで、 Ｘ＝α^aYとおくことにより、式（11）を、 Y²＋Ｙ＋α^b/α^2a＝０ …（12） と変形する。式（12）は定数項のみに外部から入力を必
要とする項を持ち、定数項に対する式（12）の根Y₁,Y₂
をROMに格納しておけば、4kビット（＝2⁸ワード×８ビ
ット）のROMにより効率良く解くことができる。

このように、式（11）を式（12）に変形することで小
容量のROMにより誤り位置多項式の根を求めることがで
きる。同様に３訂正以上の場合もこの観点から解くこと
ができる。詳しくは前述の公知例に述べられている。

第２の方法は本発明のもとになる従来技術で、誤り位
置多項式に全ての元を代入し、それが０となる元を根と
するもので、これは一般にチェン（Chien）探索法と呼
ばれる。例えば誤りが２個の場合を考えると、全ての元
に対するσ（Ｘ）すなわち を求めそれが０となる元を根とする方法である。

σ（α^０）〜σ（α¹⁴）は、初期値として K₂（０）＝1,K₁（０）＝α^a,K₀（０）＝α^ｂ σ（α^０）＝K₂（０）＋K₁（０）＋K₀（０） を与えると、次のような繰り返し計算により求めること
ができる。

K₂（ｉ）＝α²K₂（ｉ−１） K₁（ｉ）＝αK₁（ｉ−１） K₀（ｉ）＝K₀（ｉ−１） σ（α^ｉ）＝K₂（ｉ）＋K₁（ｉ）＋K₀（ｉ） （４）誤りの大きさ算出 有限体GF（2⁸）上のリードソロモン符号は１シンボル
が８ビットから構成されるため、誤りを訂正するために
は誤りの位置だけでなく、誤りの大きさも求めることが
必要である。式（３）〜（６）を見れば明かなように、
誤りの大きさは誤りの位置とシンドロームから求めるこ
とができる。式（３）、（４）を行列表現を用いて表す
と、 となる。したがって、 となる。１誤りの場合は式（３）から明らかに、Ei＝S₀
である。

（５）訂正の実行 以上のように求めた再生系列Ｒのi,j位置のシンボル
からEi,Ejをそれぞれ除くことにより、誤りを訂正する
ことができる。

〔発明が解決しようとする課題〕

上記従来技術の「（３）誤り位置多項式の根の導出」
において、第１の方法であるROMを参照して多項式を解
く方法は、前述のように1,2訂正のときは小容量のROMで
実現することができた。しかし、３訂正,4訂正になる
と、前述の方法により工夫を凝らしても、ROMのアドレ
スはそれぞれ16ビット,24ビットとなり、ハード化の実
現が容易でないという問題があった。

一方、第２の方法であるチェン探索法は、σ（α^０）
からσ（α^１），σ（α^１）からσ（α^２），……，σ
（α^N-2）からσ（α^N-1）を求める（Ｎは整数で符号
長）、という具合に誤り位置多項式σ（Ｘ）に全ての元
を１個ずつ代入することにより誤り位置を求めている。
すなわち符号長範囲内のすべての位置を代入するため、
訂正する誤りの個数にかかわらず符号長に応じた処理時
間を要し処理に時間がかかる。このためDVTRのような高
速信号処理の要求される装置においては適用が困難であ
るという問題があった。

本発明の目的は、前記第２の方法であるチェン探索法
を改良することにより誤り位置多項式の根の探索時間の
短縮を図ったリードソロモン符号の誤り検出及び訂正装
置を提供することにある。

〔課題を解決するための手段〕

上記目的は、 リードソロモン符号により符号化したディジタル信号
及び誤り検出符号からなるディジタルデータを一時的に
記憶するメモリと、該メモリに記憶された該ディジタル
データに対して所定の有限体上の演算を施すことによ
り、該ディジタルデータの誤りを検出し、訂正する手段
を有するリードソロモン符号の誤り検出及び訂正装置に
おいて、 並列チェン探索により誤り位置多項式の根を求めるこ
とを特徴とするリードソロモン符号の誤り検出及び訂正
装置とすることにより達成される。

ここで上記の並列チェン探索は、チェン探索を並列し
て行なうものを言う。

並列チェン探索の１つの手法は まずσ（α^０），σ（α），……，σ（α^P-1）（Ｐは
２以上の整数）を求める。

σ（α^０），σ（α），……，σ（α^P-1）から σ（α），σ（α^P+1），……，σ（α^2p-1）を求める
という具合に全ての元を代入するまで、複数個の元を並
列に代入することにより誤り位置を求めるものである。

例えば、ｐ＝２、すなわち２並列にした場合は、従来
の直列チェン探索と同様に初期値を K₂＝1,K₁＝α^a,K₀＝α^ｂ と与えると、以下のようになる。

以上の繰り返し計算で求めることができる。

並列チェン探索の他の手法として、１つの符号語を複
数個のブロックに分割し、各ブロックについて従来技術
のごとく誤り位置多項式σ（Ｘ）に元を代入してチェン
探索を行なうこともできる。

〔作用〕

本発明によれば、チェン探索を並列に行なうため、符
号長の数より少ないステップ数ですべての元を探索する
ことが可能である。上記並列チェン探索の上記１つの手
法においては、 σ（α^2m）とσ（２α^2m+1）（ただしｍは負でない整
数）が同時に求められる並列処理であることから、すべ
ての元に対するσ（Ｘ）を求めるステップ数を大幅に短
縮できる。例えば上記のｐ＝２の例の場合には、従来の
直列チェン探索のステップ数の約1/2に短縮できる。

従ってリードソロモン符号の誤り検出および訂正の処
理に要する時間が大幅に短縮され、ディジタルVTRのよ
うな高速信号処理の要求される装置において適用が可能
になる。

〔実施例〕

第１図は本発明の実施例による、（15,11）リードソ
ロモン符号の復号を行なう誤り検出及び訂正装置のブロ
ック図を示したものである。リードソロモン符号の復号
は大きく分けて、シンドロームの計算及び誤りの検出，
誤りシンボル数の判定及び誤り位置多項式の係数算出，
誤り位置多項式の根の導出，各誤りの大きさ検出，入力
デイジタルデータの訂正、の５つの段階を経ることによ
り実行される。プログラムROM130はそれら各段階におけ
る回路の制御命令を予め記憶したものであり、プログラ
ムカウンタ131により発生するアドレスに応じて、回路
の各部分に制御信号を供給する。以下第１図を用い、本
発明の動作を各訂正段階に分けて簡単に説明する。

（１）シンドロームの計算及び誤りの検出 第１図において、101は情報部D₁₀〜D₀およびパリテイ
部P₃〜P₀からなる（15,11）リードソロモン符号を一時
的に記憶するメモリである。メモリ101に記憶されたデ
ィジタルデータはD₁₀から順次読み出され、、シンドロ
ーム生成部102に送られる。シンドローム生成部102では
メモリ101から読み出されたディジタルデータPDから、
（15,11）リードソロモン符号の誤りを検出，訂正する
際に必要となる４つのシンドロームS₀〜S₃を生成する。
第２図は第１図のシンドローム生成部102を示す図であ
る。図のようにSS₀レジスタ201,SS₁レジスタ202,SS₂レ
ジスタ203,SS₃レジスタ204,加算回路205〜208,α¹,α²,
α^３乗算器209〜211により構成されている。ここでは一
例として、シンドロームS₃を求める手順について説明す
る。

（ａ）まず、SS₀レジスタ201,SS₁レジスタ202,SS₂レジ
スタ203,SS₃レジスタ204がすべてクリアされて０の状態
となる。

（ｂ）D₁₀が第１図メモリ101から読み出され、加算回路
208に入力される。一方、SS₃レジスタ204の内容０とα
^３の乗算がα^３乗算器211で行われ、この結果も同時に
加算回路208に供給される。ここで、α^３器の入力をＩ
＝（U₇,U₆,U₅,U₄,U₃,U₂,U₁,U₀）、出力を０＝（V₇,V₆,V
₅,V₄,V₃,V₂,V₁,V₀）とすると、 ０＝（U₇,U₆,U₅,U₄,U₃,U₂,U₁,U₀） ×（0,0,0,0,1,0,0,0） ＝（U₇α^７＋U₆α^６＋U₅α^５＋U₄α^４＋U₃α^３＋U₂α^２＋U₁α^１ ＋U₀）×α^３ ＝（U₇α¹⁰＋U₆α^９＋U₅α^８＋U₄α^７＋U₃α^６＋U₂α^５ ＋U₁α^４＋U₀α^３） である。有限体GF（2⁸）の原始多項式は、 X⁸＋X⁴＋X³＋X²＋１＝０ であるから、 α^８＝α^４＋α^３＋α^２＋１ α^９＝α^５＋α^４＋α^３＋α α¹⁰＝α^６＋α^５＋α^４＋α^２ ある。したがって、 ０＝U₇＋（α^６＋α^５＋α^４＋α^２）＋U₆（α^５＋α^４＋α^３＋α） ＋U₅（α^４＋α^３＋α^２＋１）＋U₄α^７＋U₃α^６＋U₂α^５ ＋U₁α^４＋U₀α^３ ＝U₄α^７＋（U₇＋U₃）α^６＋（U₇＋U₆＋U₂）α^５ ＋（U₇＋U₆＋U₅＋U₁）α^４＋（U₆＋U₅＋U₀）α^３ ＋（U₇＋U₅）α^２＋U₆α＋U₅ より、 V₇＝U₄ V₃＝U₀＋U₅＋U₆ V₆＝U₃＋U₇ V₂＝U₅＋U₇ V₅＝U₂＋U₆＋U₇ V₁＝U₆ V₄＝U₁＋U₅＋U₆＋U₇ V₀＝U₅ の関係が得られる。したがって、第３図に示すようにα
^３器は８個の排他的論理和301〜308で構成することがで
きる。また、α^１乗算器209,α^２乗算器210、及び以降
で用いるαのべき乗器（固定係数乗算器と呼ぶ）はすべ
てこの方法で構成できる。

加算回路208では、２つの入力をビットごとに排他的
論理和演算し（205〜207も同様である）、その結果を新
しくSS₃レジスタ204にセットする。式で表せば次の様に
なる。

０×α^３＋D₁₀＝D₁₀→SS₃ （ｃ）加算回路208にはメモリ101から読み出されたD
₉と、SS₃レジスタ204の内容とα^３の積が入力する。加
算回路208は上述のようにビットごとの排他的論理和演
算（以下、単に加算と称す）を行い、その結果をSS₃レ
ジスタ204にセットする。

D₁₀×α^３＋D₉→SS₃ 以下同様の操作が繰り返され、最後にメモリ101からP
₀が読み出され、最終的には次の値がSS₃レジスタ204に
セットされる。

（…（（D₁₀×α^３＋D₉）×α^３＋D₈）…＋P₁）×α^３＋P₀→SS₃ すなわち、 D₁₀×（α^３）¹⁴＋D₉×（α^３）¹³＋…＋P₁×α^３＋P₀→SS₃ これは、情報部D₁₀〜D₀およびパリティ部P₃〜P₀から
なる（15,11）リードソロモン符号のシンドロームS₃で
ある。

他のシンドロームS₀,S₁,S₂も同様に、それぞれに対応
する演算回路において、メモリ101から読み出されるデ
ータD₁₀,…,P₀から生成され、それぞれSS₀レジスタ201,
SS₁レジスタ202,SS₂レジスタ203にセットされる。

このようにして求められたシンドロームS₀〜S₃は、SS
₀〜SS₃レジスタ201〜204より第１図０検出器103及びシ
ンドロームレジスタ104〜107に供給される。０検出器10
3はシンドロームS₀〜S₃が全て０であるかどうかを検出
する。すなわち、入力データの誤りの有無を検出する回
路である。第４図は０検出器103を示す図である。論理
和401〜404にはシンドロームS₀〜S₃それぞれのビット成
分が入力し、すべてのビット成分が“0"、すなわちシン
ドロームが０でありば“0"を出力する。それぞれの出力
はNOR405に入力し、シンドロームS₀〜S₃のすべてが０で
あれば、０検出器103の出力NEは“1"になる。信号NEは
プログラムカウンタ131に供給され、NEが“0"、すなわ
ち入力データに誤りが存在すればプログラムカウンタ13
1はカウントを開始し、以下の訂正動作が行われる。

（２）誤り位置多項式の係数算出 誤り位置多項式の係数を求める演算は、プログラムRO
M130の制御により、データセレクタ108,算術演算部10
9、及びＡレジスタ110〜Ｄレジスタ113間で行われる。

算術演算部109は、従来技術の項で記述した、誤り位
置多項式の係数を算出するために必要な演算を行う部分
であり、そのブロック図は第５図に示される。第５図に
おいて、501は有限体GF（2⁸）上の加算器、502は乗算器
であり、それぞれ入力U,Vの和，積を出力する。ここ
で、有限体GF（2⁸）上の乗算Ｕ×Ｖは、Ｕ＝（U₇,U₆,
U₅,U₄,U₃,U₂,U₁,U₀）、Ｖ＝（V₇,V₆,V₅,V₄,V₃,V₂,V₁,
V₀）とすると、 と表すことができるから、第５図の乗算器502は第６図
のように構成できる。601〜608は固定係数乗算器、64個
の609は２入力論理積ゲート、610〜617はパリティジェ
ネレータ回路である。前述のように、固定係数乗算器は
排他的論理和ゲートから、パリティジェネレータもまた
排他的論理和ゲートにより構成されるので、有限体GF
（2⁸）上の乗算器502は、２入力論理積ゲートと排他的
論理和ゲートにより構成できる。また、第５図503は入
力の逆元を出力するROM、504はデータセレクタ、505は
レジスタセレクタである。

従来技術の項で述べた誤り位置多項式の係数算出手順
が予め記憶されているプログラムROM130は、データセレ
クタ504,レジスタセレクタ505及び第１図データセレク
タ108に制御信号を供給する。各部分はその命令にした
がって動作し、最終的にＢレジスタ111とＣレジスタ112
に係数をセットする。ここで、次に誤り位置多項式の根
を導出する都合上、誤りが２つの場合はＡレジスタ110
に１、Ｂレジスタ111にα^ａ、Ｃレジスタ112にα^ｂをセ
ットし、１つの場合はＡレジスタ110に０、Ｂレジスタ1
11に１、Ｃレジスタ112にα^ａをセットする。

（３）誤り位置多項式の根の導出 算術演算部109で求められた誤り位置多項式の係数K₂,
K₁,K₀はチェン探索部114に送られる。第７図は探索を４
並列にした場合の第１のチェン探索部114の詳細図であ
る。チェン探索部はレジスタ701〜703、固定係数乗算器
704〜711、０検出器712〜715、マルチプレクサ716,71
7、レジスタ718、固定係数乗算器719〜722、マルチプレ
クサ723,724、レジスタセレクタ725、レジスタADR₀728,
ADR₁727及びコントロール信号発生回路728で構成され
る。以下、並列チェン探索の回路動作を簡単に説明す
る。

（２）で求められた誤り位置多項式の係数K₂,K₁,K
₀は、第１図Ａレジスタ110〜Ｃレジスタ112からレジス
タ701〜703にラッチされ、プログラムカウンタ131がホ
ールドされると共に並列チェン探索が開始される。第７
図の704〜707はそれぞれレジスタＡのα^２器，α^４器，
α^６器，α^８器、708〜711はレジスタＢのα^１器，α^２
器，α^３器，α^４器である。それぞれの乗算器は第３図
に示したα^３器と同様に、排他的論理和ゲート10〜20個
程度で構成できる。レジスタ701に記憶された値を
α^０、レジスタ702に記憶された値をα^３とすると、各
固定係数乗算器の出力信号はそれぞれA₁＝α²,A₂＝α⁴,
A₃＝α⁶,A₄＝α⁸,B₁＝α^ａα,B₂＝α^ａα²,B₃＝α
^ａα³,B₄＝α^ａα^４となる。

各乗算器の出力は第７図712〜715の０検出器、及び71
6,717のマルチプレクサに供給される。０検出器712〜71
5は誤りを探索する回路であり、マルチプレクサ716,717
は並列探索後新たにレジスタ701,702に信号をセットす
る回路である。第８図は上記の０検出器712の詳細図で
ある。レジスタ701,702,703に記憶された信号をそれぞ
れα^a,α^b,α^ｃとすると、入力端子にはそれぞれα^a,α
^b,α^ｃが入力し、加算回路801により各成分ごとの排他
的論理和が出力される。これが、誤り位置多項式 σ（Ｘ）＝α^aX²＋α^bX＋α^ｃ のＸ＝α^０とした時、 σ（α^０）＝α^ａ（α^０）^２＋α^ｂ（α^０）＋α^ｃ ＝α^ａ＋α^ｂ＋α^ｃ の相当する。このσ（α^０）が０ベクトルであれば、位
置α^０すなわちP₀が誤りであると言える。σ（α^０）は
σ（α^０）の各ビツト成分の論理和802により０ベクト
ルであるかどうかを検出され、０ベクトであれば出力信
号ER₀は“0"、そうでなければ“1"となる。同様に、０
検出器713の入力端子にはα^３α²,α^ｂα，α^ｃが入力
し、 σ（α^１）＝σ^ａ（α^１）^２＋α^ｂ（α^１）＋α^ｃ が０ベクトルであれば出力信号ER₁は“0"、そうでなけ
れば“1"となる。信号ER₂,ER₃も同様にして０検出器71
4,715から出力される。

また、課題を解決する手段の項で述べたごとく、並列
チェン接索の他の手法として１つの符号語を複数個のブ
ロックに分割し、各ブロックごとに対応する元を１つず
つ代入する手法にすることは、言うまでもなく可能であ
る。

誤り位置多項式σ（Ｘ）は解を２つ持つことから、信
号ER₀,…ER₃は最大２個まで“0"になる可能がある。し
たがって、この結果をROMによりレジスタADR₀726,ADR₁7
27に取り込もうとしたならば、ROMのアドレスには出力E
R₀,…ER₃の他に、過去に検出された根の情報としてレジ
スタADR₀726,ADR₁727の内容が必要とされる。

上記のようにチェン探索を並列に行うと、根が同時に
複数個求まることがあるため、根をレジスタに格納する
ためのハードウェアはそのすべての可能性に合わせて構
成する必要がある。例えば単純にROMで構成するなら
ば、並列に計算した各σ（Ｘ）が０であるかどうかの情
報の他に、どこのレジスタに格納するか、すなわち根を
格納するレジスタの現在の状態の情報がアドレスとして
必要となる。したがって、誤り訂正能力の高い符号を復
号する場合には根を格納するレジスタが多くなり、符号
長が長い等の理由で多並列にした場合はσ（Ｘ）が多く
なるので、それぞれ大容量のROMが必要となる。

そこで、回路規模を抑えるために、１回の探索ではα
の指数部の小さい方から１つのみを根とする。例えば２
並列探索の場合においては、σ（α^２）とσ（α^３）が
ともに０であった場合にはα^２のみを根とする。そし
て、 K₂＝K₂α²,K₁＝K₁α,K₀＝K₀ とすることにより、σ（α^３）が次回再び計算されるよ
うに制御する。K₂,K₁を制御する回路、及びその制御信
号を供給する回路は、大容量のROMに較べるとはるかに
小さな規模で構成することができる。

本実施例の２訂正,4並列チェン探索の場合では、根を
レジスタADR₀726,ADR₁727にセットするROMは、アドレス
がER₀〜ER₃,ADR₀726,ADR₁727の６ビット、出力がADR₀72
6,ADR₁727の２ビットの2⁶×２ビットの小容量のもので
構成することができる。しかし、誤り訂正能力の高い符
号を訂正する場合や、符号長が長いために多並列にした
場合、例えば４訂正,8並列探索とした場合には2¹²×４
ビットの大容量のROMが必要となる。そこで、本発明で
は１探索で検出する誤りを最大１個とする。αの指数部
が小さい方から１つのみを検出することで、ROMを用い
ずに小さなハードウェア規模で並列チェン探索を構成す
る構成を次に示す。

第７図はこのように構成した場合の回路図である。コ
ントロール信号発生回路728はER₀,…,ER₃から、検出す
る誤りの位置を示す２ビットの信号CTL₀、誤りの有無を
示す１ビットの信号CTL₁を発生する回路であり、出力信
号CTL₀はマルチプレクサ716,717及びマルチプレクサ72
3,724に、CTL₁はレジスタセレクタ725に供給される。マ
ルチプレクサ716,717は制御信号CTL₀に応じて新たにレ
ジスタ701,702に信号をセツトする。例えば、位置α^１
が誤りである（ER₁＝“0"）、すなわちσ（α^１）＝０
であると検出されたとする。CTL₀は“01"となってマル
チプレクサ716,717に入力し、レジスタ701,702にはそれ
ぞれα⁴,α^ａα^２がセットされ、次の探索は位置α^２〜
α^５が行われる。また、位置α^３が誤りである（ER₃＝
“0"）と検出された場合、または位置α^０〜α^３には誤
りがないと判断した場合には、レジスタ701,702にはそ
れぞれα⁸,α^ａα^４がセットされ次の探索はα^４〜α^７
が行われる。

一方、レジスタ718,固定係数乗算器719〜722、マルチ
プレクサ723,724、レジスタセレクタ725では、コントロ
ール信号発生回路の出力CTL₀,CTL₁による制御をともな
って、レジスタADR₀726,ADR₁727に誤り位置のセットを
行う。第９図はレジスタセレクタ725の詳細図を示した
ものである。第９図に示すようにレジスタセレクタ725
はダウンカウンタ901、フリップフロップ902,903から構
成されており、制御信号としてコントロール信号発生回
路728からCTL₁、プログラムROM130から誤りの個数Ｎを
入力する。レジスタ718はレジスタ701〜703に誤り位置
多項式の係数K₂,K₁,K₀がセットされるのと同時に１（＝
α^０）にセットされる。各乗算器719〜722はレジスタ71
8の出力信号SA₀にα^１〜α^４を乗じた信号SA₁〜SA₄を出
力し、SA₀〜SA₃がマルチプレクサ724へ、SA₁〜SA₄がマ
ルチプレクサ723へ供給される。マルチプレクサ723は１
探索終了後にレジスタ718にセットする信号を出力し、
マルチプレクサ724は誤り位置を出力する。例えば、２
誤りでCTL₀信号が“01"、すなわち位置α^１が誤りであ
ったならば、マルチプレクサ724はレジスタセレクタ725
を介してADR₁にα^１をセットする。また、マルチプレク
サ723はα^２をレジスタ718にセットし、次の探索時には
マルチプレクサ724の入力端子はα^２〜α^５が入力され
る。ここで、CTL₀が“11"、すなわち位置α^３が誤りで
あるか誤りが存在しない場合、マルチプレクサ714はと
もにα^３を出力するが、この場合にはレジスタセレクタ
717のコントロール信号CTL₁により、α^３をレジスタADR
₀726にセットするかしないかの制御を行う。

（４）各誤りの誤りの大きさの算出 並列チェン探索によって求められた誤りの位置P₂,P₁
は、第１図のシンドロームレジスタS₂106,S₃107にセッ
トされる。誤りの大きさを求める演算は（２）の誤り位
置多項式の係数を求める演算と同様に、プログラムROM1
30の制御により、データレクタ108,算術演算部109、及
びＡレジスタ110〜Ｄレジスタ113間で行われる。従来技
術の項で述べた誤りの大きさ算出手順が予め記憶されて
いるプログラムROM130は、データセレクタ504,レジスタ
セレクタ505及び第１図データセレクタ108に制御信号を
供給する。各部分はその命令にしたがって動作し、最終
的にＡレジスタ110とＢレジスタ111に係数をセットす
る。ここで、Ａレジスタ110にセットされる誤りの大き
さは、レジスタADR₀726に格納されている誤りの位置に
対応し、Ｂレジスタ111はADR₁727に対応する。

（５）入力ディジタルデータの訂正 第10図は第１図の訂正部115の詳細図である。訂正部
はRAM1001,ROM1002,マルチプレクサ1003,1004,コンパレ
ータ1005,ラッチ1006,カウンタ1007,1008,加算回路1009
から構成され、誤りの位置P₁,P₂と誤りの大きさK₁,K₂か
ら入力データを訂正し、訂正後のデータNDを出力する回
路である。RAM1001はデータの位置を示すダウンカウン
タ1007からアドレス信号を入力し、予め書き込まれた訂
正前のデータPDを出力する。なお、ダウンカウンタ1007
は初期状態で符号長にセットされている。マルチプレク
サ1003,1004はそれぞれ次回訂正する誤りの誤りの位置
と誤りの大きさを出力し、カウンタ1008はその制御信号
を供給する。初期状態では、カウンタ1008は“1"にセッ
トされ、マルチプレクサ1003,1004からはそれぞれP₂,K₂
が出力されている。マルチプレクサ1003の出力はROM100
2のアドレスとして入力し、ROM1002はベクトルとして記
憶されている誤りの位置をαを指数部に変換する。

訂正開始と共にRAM1001はカウンタ1007からアドレス
信号を入力し、格納しているデータを出力する。コンパ
レータ1005はカウンタ1007の出力とROM1002の出力が一
致しているか、すなわちデータが誤りであるかどうかを
調べ、加算回路1009に制御信号を供給する。加算回路10
09ではその制御信号によりデータが誤りであるかどうか
を判断し、誤りであればマルチプレクサ1004の出力、す
なわち誤りの大きさとデータの排他的論理和をとり訂正
する。

また、コンパレータの出力はラッチ1006にも供給さ
れ、次のクロックでラッチ1006の出力がカウンタ1008の
クロックとして入力する。カウンタ1008の内容は２とな
り、マルチプレクサ1003,1004からはP₁,K₁が出力され
る。以下、同様な処理を行いRAM1001からすべてのデー
タが出力されることにより訂正が完了する。

〔発明の効果〕

本発明で述べた並列チェン探索を行うことにより、す
べての位置を調べるのに必要な探索回数は、従来の直列
チェン探索の符号長回に対して高々、［符号長／並列段
数回］（［Ｘ］:X以上の最大整数）になる。例えば、実
施例で用いた符号長15の符号で比較すると、従来の直列
チェン探索は15クロック要するのに対して、実施例の４
並列チェン探索は４クロックですべての元を探索するこ
とができる。この探索回数の低減は符号長が長くなるほ
どより顕在化する。

しかし、符号長が長いために多並列にした場合や、訂
正能力の高い符号の復号を行う場合には、探索結果をレ
ジスタに取り込む為に必要なハードウェア量は指数的に
多くなる。それに対して本発明によれば、１度の並列探
索で決定する根を最大１個とする制御回路を設けること
で、探索回数は誤りの個数回ほど多くなるが、ハードウ
ェア量の増加はごくわずかに抑えることができる。

【図面の簡単な説明】

第１図は本発明の実施例による、（15,11）リードソロ
モン符号の復号を行なう誤り検出及び訂正装置のブロッ
ク図、第２図は第１図のシンドローム生成部102を示す
図、第３図は第２図のα^３乗算器211を示す図、第４図
は第１図の０検出器103を示す図、第５図は第１図の算
術演算部109を示す図、第６図は第５図の乗算器502を示
す図、第７図は第１図のチェン探索部114の詳細図、第
８図は第７図の０検出器706の詳細図、第９図は第７図
のレジスタセレクタ725の詳細図、第10図は第１図の訂
正部115の詳細図である。

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H03M 13/00 G06F 11/10 330

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】リードソロモン符号により符号化したディ
   ジタル信号及び誤り検査符号からなるディジタルデータ
   を一時的に記憶するメモリと、該メモリに記憶された該
   ディジタルデータに対して所定の有限体上の演算を施す
   ことにより、該ディジタルデータの誤りを検出し、訂正
   する手段を有するリードソロモン符号の誤り検出及び訂
   正装置において、並列チェン探索により誤り位置多項式
   の根を求め、一回の探索で検出する根の数を最大１個と
   し、複数個の根が存在する場合には、次の探索は検出し
   た根の次の元から該並列チェン探索を行うリードソロモ
   ン符号の誤り検出及び訂正装置。