JP5422974B2 - 誤り判定回路及び共有メモリシステム - Google Patents

誤り判定回路及び共有メモリシステム Download PDF

Info

Publication number
JP5422974B2
JP5422974B2 JP2008294828A JP2008294828A JP5422974B2 JP 5422974 B2 JP5422974 B2 JP 5422974B2 JP 2008294828 A JP2008294828 A JP 2008294828A JP 2008294828 A JP2008294828 A JP 2008294828A JP 5422974 B2 JP5422974 B2 JP 5422974B2
Authority
JP
Japan
Prior art keywords
error
data
polynomial
code
block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008294828A
Other languages
English (en)
Other versions
JP2010122828A (ja
Inventor
昌樹 鵜飼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2008294828A priority Critical patent/JP5422974B2/ja
Priority to US12/604,544 priority patent/US8327236B2/en
Priority to EP09174357A priority patent/EP2187527A3/en
Priority to CN200910212292A priority patent/CN101740135A/zh
Priority to KR1020090110818A priority patent/KR101050744B1/ko
Publication of JP2010122828A publication Critical patent/JP2010122828A/ja
Application granted granted Critical
Publication of JP5422974B2 publication Critical patent/JP5422974B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/52—Multiplying; Dividing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/1575—Direct decoding, e.g. by a direct determination of the error locator polynomial from syndromes and subsequent analysis or by matrix operations involving syndromes, e.g. for codes with a small minimum Hamming distance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
    • G06F11/1028—Adjacent errors, e.g. error in n-bit (n>1) wide storage units, i.e. package error
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/1515—Reed-Solomon codes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Pure & Applied Mathematics (AREA)
  • Algebra (AREA)
  • Probability & Statistics with Applications (AREA)
  • Quality & Reliability (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Computing Systems (AREA)
  • Error Detection And Correction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Detection And Correction Of Errors (AREA)

Description

本発明は、誤り判定回路及び共有メモリシステムに係り、特に主記憶メモリのデータ保証をする誤り判定回路及び共有メモリシステムに関する。
マルチプロセッサシステム又は共有メモリシステムにおいてキャッシュコヒーレンシーを保つ方法としては、ＳＭＰ（Symmetric Multi Processing）方式とｃｃＮＵＭＡ（cache coherent Non-Uniform Memory Access）方式がある。
ｃｃＮＵＭＡ方式では、一般的に主記憶メモリをあるサイズのブロック毎に分割し、各ブロックに対してディレクトリ（Directory）と呼ばれるキャッシュコヒーレンシー（Coherency）を保つための情報を主記憶メモリに格納するフルディレクトリ（Full Directory）方式が採用されている。ブロックサイズは、キャッシュメモリのラインサイズと等しいことが多い。
ディレクトリを格納する領域を、主記憶メモリとは別の領域に確保する手法がある。しかし、ディレクトリを格納するために主記憶メモリとは別のメモリを設けると、主記憶メモリとして使用できる領域を確保することはできるものの、システムのコストが増加してしまう。
一方、特にサーバとして使用されるシステムの主記憶メモリは例えば８：１の割合の１の部分にパリティ（Parity）情報又は誤り訂正コードのチェックビットを格納できるようなＤＩＭＭ（Dual Inline Memory Module）が一般的であり、この８：１の割合の１の部分をパリティ情報の代わりにディレクトリを格納する領域とする手法もある。しかし、サーバとして使用されるシステムの主記憶メモリ、即ち、ＤＩＭＭでは、格納されたデータの信頼性（即ち、データ化けが起きていないこと）を保証する必要がある。
ｃｃＮＵＭＡ方式以外の方式、即ち、主記憶メモリにデータ以外を格納する必要が無いＳＭＰ方式等では、１バイト分のところにＳＥＣ−ＤＥＤ（Single Error Correct, Double Error Detect）誤り訂正コード（ＥＣＣ：Error Check and correction Code）を格納したり、或いは、複数回データを読み出す単位でチェックすることでＳ８ＥＣ−Ｄ８ＥＤ（Single-8-bit-group Error Correct, Double-8-bit-group Error Detect）ＥＣＣ方式が採用されている。特に後者の場合、市販の例えば１８チップで構成されたＤＩＭＭにおいて１チップが故障したとしても、データ訂正によりＤＩＭＭの運用が可能となる。
従って、サーバとして使用されるシステムがフルディレクトリ方式のｃｃＮＵＭＡ方式を採用する場合、ＳＭＰ方式のようなＤＩＭＭの１チップ故障にも耐えられるデータインテグリティ（Data Integrity）又はデータ保証をしつつ、ディレクトリのための領域を確保することが望ましい。
一方、主記憶メモリをページと呼ばれる単位に区切り、ページ毎にストレージキー（Storage Key）と呼ばれる情報を格納するメインフレーム等のアーキテクチャが提案されている。主記憶メモリの領域に例えば４ビットのキー情報を格納しておくことで、同一キー情報を持つアクセスのみを許可するメモリ保護機能（又は、メモリプロテクト機能）を実現できる。しかし、近年のマルチプロセッサシステムでは、主記憶メモリの容量が増大しているので、主記憶メモリの容量の増大に比例してページ数も増大し、キー情報の総量も増大している。又、主記憶メモリには安価な規格化されたＤＩＭＭを用いるのが一般的であるため、キー情報を格納する領域を別途安価に構築することが難しい。
そこで、従来は、ＤＩＭＭで構築される主記憶メモリの領域の一部をキー情報の格納領域に転用している。このため、本来なら主記憶メモリの領域として使用したい領域がキー情報の格納用に使用されており、主記憶メモリの利用効率を向上するのが難しい。
特開平１１−２３２１２９号公報 特開平９−１２０６７１号公報 特開２００６−２５２５４５号公報 特開昭５４−５７８４８号公報
従来のマルチプロセッサシステム又は共有メモリシステムでは、主記憶メモリの領域の一部をキャッシュコヒーレンシーを保つための情報、データ保証をするための情報、メモリを保護するための情報等を格納するために使用するため、システムのコストを増加させることなく主記憶メモリの領域の利用効率を向上してデータ保証を行うことが難しいという問題があった。
そこで、本発明は、システムのコストを増加させることなく主記憶メモリの領域の利用効率を向上してデータ保証を行うことが可能な誤り判定回路及び共有メモリシステムを提供することを目的とする。
本発明の一観点によれば、Ｐ（ｘ）をガロア体ＧＦ（２）上のｍ次（ｍは８以上の自然数）の原始多項式とし、ガロア拡大体ＧＦ（２ｍ）の原始元をαとし、Ｐ（ｘ）＝０の根をαｉ（ｉ＝０，...，ｍ−１）とすると、（Ｋ，Ｋ−３）リード・ソロモン符号（Ｋは２ｍ以下の自然数）を用いたＳｍＥＣ−ＤｍＥＤにおいて、ｍビットブロック単位のデータに対し、誤りから保護するべき対象である元符号の多項式表現Ｉ（ｘ）に対し、Ｃ（ｘ）＝ｘ２Ｉ（ｘ）ｍｏｄＰ（ｘ）なる多項式剰余演算により訂正コードのチェックビットの生成を前記ガロア拡大体ＧＦ（２ｍ）上の加算で行う第１の排他的論理和ツリーと、前記元符号に前記チェックビットを添加した符号Ｃ（ｘ）に対して、エラーが混入した可能性のある誤りを検出するべき対象である符号の多項式表現をＹ（ｘ）とし、シンドロームＳ０，Ｓ１，Ｓ２をＳｎ＝Ｙ（αｎ）（ｎ＝０，１，２）から生成する第２の排他的論理和ツリーと、Ｓ１ ２＝Ｓ０Ｓ２が成立しているか否かに基づいて、１ブロックの誤り、２ブロックの誤り、或いは、誤りがないことを検出すると共に、ブロック誤りの位置ｐを前記ガロア拡大体ＧＦ（２ｍ）上でＳ０αｐ＝Ｓ１から検出する誤り検出回路部を備え、前記第１の排他的論理和ツリーは、原始多項式Ｐ（ｘ）の性質Ｐ（α）＝０よりαの次数をｍ−１以下にする誤り判定回路が提供される。
本発明の一観点によれば、プロセッサ、主記憶メモリ及びキャッシュメモリを有するノードが複数接続された共有メモリシステムであって、各ノードは、Ｐ（ｘ）をガロア体ＧＦ（２）上のｍ次（ｍは８以上の自然数）の原始多項式とし、ガロア拡大体ＧＦ（２ｍ）の原始元をαとし、Ｐ（ｘ）＝０の根をαｉ（ｉ＝０，...，ｍ−１）とすると、（Ｋ，Ｋ−３）リード・ソロモン符号（Ｋは２ｍ以下の自然数）を用いたＳｍＥＣ−ＤｍＥＤにおいて、ｍビットブロック単位のデータに対し、誤りから保護するべき対象である元符号の多項式表現Ｉ（ｘ）に対し、Ｃ（ｘ）＝ｘ２Ｉ（ｘ）ｍｏｄＰ（ｘ）なる多項式剰余演算により訂正コードのチェックビットの生成を前記ガロア拡大体ＧＦ（２ｍ）上の加算で行う第１の排他的論理和ツリーと、前記元符号に前記チェックビットを添加した符号Ｃ（ｘ）に対して、エラーが混入した可能性のある誤りを検出するべき対象である符号の多項式表現をＹ（ｘ）とし、シンドロームＳ０，Ｓ１，Ｓ２をＳｎ＝Ｙ（αｎ）（ｎ＝０，１，２）から生成する第２の排他的論理和ツリーと、Ｓ１ ２＝Ｓ０Ｓ２が成立しているか否かに基づいて、１ブロックの誤り、２ブロックの誤り、或いは、誤りがないことを検出すると共に、ブロック誤りの位置ｐを前記ガロア拡大体ＧＦ（２ｍ）上でＳ０αｐ＝Ｓ１から検出する誤り検出回路部を備え、前記第１の排他的論理和ツリーは、原始多項式Ｐ（ｘ）の性質Ｐ（α）＝０よりαの次数をｍ−１以下にする共有メモリシステムが提供される。
開示の誤り判定回路及び共有メモリシステムによれば、システムのコストを増加させることなく主記憶メモリの領域の利用効率を向上してデータ保証を行うことができる。
開示の誤り判定回路及び共有メモリシステムでは、Ｐ（ｘ）をガロア体ＧＦ（２）上のｍ次（ｍは８以上の自然数）の原始多項式とし、ガロア拡大体（Galois Field）ＧＦ（２ｍ）の原始元をαとし、Ｐ（ｘ）＝０の根をαｉ（ｉ＝０，...，ｍ−１）とすると、（ｋ，ｋ−３）リード・ソロモン（Reed-Solomon）符号（ｋは２ｍ以下の自然数）を用いたＳｍＥＣ−ＤｍＥＤにおいて、ｍビットブロック単位のデータに対し、誤りから保護するべき対象である元符号の多項式表現Ｉ（ｘ）に対し、Ｃ（ｘ）＝ｘ２Ｉ（ｘ）ｍｏｄＰ（ｘ）なる多項式剰余演算により訂正コードのチェックビットの生成を前記ガロア拡大体ＧＦ（２ｍ）上の加算で行う第１の排他的論理和ツリーと、元符号にチェックビットを添加した符号Ｃ（ｘ）に対してエラーが混入した可能性のある誤りを検出するべき対象である符号の多項式表現をＹ（ｘ）とし、シンドロームＳ０，Ｓ１，Ｓ２をＳｎ＝Ｙ（αｎ）（ｎ＝０，１，２）から生成する第２の排他的論理和ツリーと、Ｓ１ ２＝Ｓ０Ｓ２が成立しているか否かに基づいて、１ブロックの誤り、２ブロックの誤り、或いは、誤りがないことを検出すると共に、ブロック誤りの位置ｐを前記ガロア拡大体ＧＦ（２ｍ）上でＳ０αｐ＝Ｓ１から検出する誤り検出回路部を用いる。
主記憶メモリに格納されて読み出されるデータに対して上記の如きリードソロモン符号を用いた符号化及び復号化処理を行うことで、主記憶メモリの空き領域を生み出して別の用途に転用すると共に誤り訂正強度を従来と同程度に保つことで、主記憶メモリの領域の利用効率を向上してデータ保証を行うことができる。
以下に、本発明の誤り判定回路及び共有メモリシステムの各実施例を、図面と共に説明する。
図１は、本発明の一実施例における共有メモリシステムを示すブロック図である。図１に示す共有メモリシステムは、ｃｃＮＵＭＡ方式のマルチプロセッサシステムである。共有メモリシステムは、複数のノード１が周知の接続手段２により接続された構成を有する。ここでは説明の便宜上、１つのノード１のみを示す。ノード１は、ＣＰＵ（Central Processing Unit）等のプロセッサ１１、ディレクトリコントローラ（ＤＣ：Directory Controller）１２、主記憶メモリ１３及びキャッシュメモリ１４を有する。ｃｃＮＵＭＡ方式を採用するため、主記憶メモリ１３にはデータに加え、キャッシュメモリ１４に格納されるデータのコヒーレンシーを保つためのディレクトリ情報も格納される。
後述するように、符号化回路は、Ｐ（ｘ）をガロア体ＧＦ（２）上のｍ次（ｍは８以上の自然数）の原始多項式とし、ガロア拡大体（Galois Field）ＧＦ（２ｍ）の原始元をαとし、Ｐ（ｘ）＝０の根をαｉ（ｉ＝０，...，ｍ−１）とすると、（ｋ，ｋ−３）リード・ソロモン（Reed-Solomon）符号（ｋは２ｍ以下の自然数）を用いたＳｍＥＣ−ＤｍＥＤにおいて、ｍビットブロック単位のデータに対し、誤りから保護するべき対象である元符号の多項式表現Ｉ（ｘ）に対し、Ｃ（ｘ）＝ｘ２Ｉ（ｘ）ｍｏｄＰ（ｘ）なる多項式剰余演算により訂正コードのチェックビットの生成を前記ガロア拡大体ＧＦ（２ｍ）上の加算で行う第１の排他的論理和ツリーを有する。一方、復号化回路は、前記元符号に前記チェックビットを添加した符号Ｃ（ｘ）に対して、エラーが混入した可能性のある誤りを検出するべき対象である符号の多項式表現をＹ（ｘ）とし、シンドロームＳ０，Ｓ１，Ｓ２をＳｎ＝Ｙ（αｎ）（ｎ＝０，１，２）から生成する第２の排他的論理和ツリーと、Ｓ１ ２＝Ｓ０Ｓ２が成立しているか否かに基づいて、１ブロックの誤り、２ブロックの誤り、或いは、誤りがないことを検出すると共に、ブロック誤りの位置ｐを前記ガロア拡大体ＧＦ（２ｍ）上でＳ０αｐ＝Ｓ１から検出する誤り検出回路部を有する。後述するように、誤り判定回路は、第１の排他的論理和ツリー、第２の排他的論理和ツリー及び誤り検出回路部を有する。

尚、本実施例では、説明の便宜上、ｋ＝３６であるものとする。この場合、（ｋ，ｋ−３）リード・ソロモン符号は、（３６，３３）リード・ソロモン符号である。
又、ｍが８未満の自然数であると、（ｋ，ｋ−３）リード・ソロモン符号とならないため、ｍは８以上の自然数である必要がある。本実施例では、説明の便宜上、ｍ＝８であるものとするが、例えばｍ＝１６等であっても良いことは言うまでもない。
主記憶メモリ１３は複数のＤＩＭＭ１３０を有する。各ＤＩＭＭ１３０は、図２に示すように、１８個のメモリチップ１３１−１〜１３１−１８を有する。各メモリチップ１３１−１〜１３１−１８は、４ビットのデータ幅を有する。図２は、ＤＩＭＭ１３０の構成を示す図であり、データ線以外のアドレス線等の図示は省略してある。
ＥＣＣを用いたデータ訂正可能なＤＩＭＭ１３０を用いた主記憶メモリ１３は、データ幅が例えば８バイト＋１バイト（＝７２ビット）である。この場合、ＤＩＭＭ１３０が１チップ故障に耐えられることがデータの信頼性を保証する上で必要条件であると、Ｓ４ＥＣ−Ｄ４ＥＤを行えば十分である。例えば、１６バイトのデータに対して１６ビットのチェックビットを設けることで、Ｓ４ＥＣ−Ｄ４ＥＤを実現できることが知られている（例えば、特許文献４）。この場合のデータとチェックビットの比率は８：１であるため、図３に示すように、ＤＩＭＭ１３０には余分のデータを格納するだけのビットの余りはない。図３は、２個のＤＩＭＭ１３０を用いて１６バイトのデータ幅の誤り検出及び訂正処理を実現する場合を示す図である。
そこで、本実施例では、２インターリーブ（2 interleave）により２回の読み出しを１つの単位とすることで、Ｓ８ＥＣ−Ｄ８ＥＤコードであれば、１チップ故障による場合でも８ビットブロックの単一誤りとして取り扱う。これにより、余分のデータを格納するために８ビット（１バイト）の領域を確保することができ、他のチップに誤りが無ければ、データ訂正が可能である。図４は、２個のＤＩＭＭ１３０を用いて２インターリーブにより２回の読み出しを１つの単位とする誤り検出及び訂正処理を行う場合を示す図である。
本実施例では、Ｓ８ＥＣ−Ｄ８ＥＤ符号として、ガロア拡大体ＧＦ（２８）における（３６，３３）リードソロモン符号を用いる、高速処理が可能な符号化及び復号化回路を構成する。ガロア体ＧＦ（２）上の８次の原始多項式Ｐ（ｘ）には、例えばＰ（ｘ）＝ｘ８＋ｘ４＋ｘ３＋ｘ２＋１を用いる。ガロア拡大体ＧＦ（２８）の原始元（ガロア体ＧＦ（２）の原始元でもある）をαとすると、原始多項式Ｐ（ｘ）が８次多項式なのでＰ（ｘ）＝０の根は８個あり、αｉ（ｉ＝０，...，７）となる。
〔符号化回路〕
Ｓ８ＥＣ−Ｄ８ＥＤは、１バイト誤り訂正可能で２バイト誤り検出可能な符号であり、データと誤り訂正コードを合わせて３６バイトになるリードソロモン符号は、符号間距離を３にすればデータ部が３３バイトで誤り訂正コードが３バイトの（３６，３３）リードソロモン符号となる。この（３６，３３）リードソロモン符号の生成多項式Ｇ（ｘ）は、Ｇ（ｘ）＝（ｘ＋α０）（ｘ＋α１）（ｘ＋α２）で表すことができる。
この場合、誤りから保護するべき対象（即ち、誤り保護対象）である元符号の多項式をＩ（ｘ）とすると、誤り訂正コードの多項式Ｃ（ｘ）はＣ（ｘ）＝ｘ２Ｉ（ｘ）ｍｏｄＰ（ｘ）なる多項式剰余演算で表され、保護された符号Ｆ（ｘ）はＦ（ｘ）＝ｘ２Ｉ（ｘ）＋Ｃ（ｘ）で表される。
符号化処理を高速なハードウェア回路で実現する際に問題となるのは、上記多項式剰余演算の部分である。多項式剰余演算を既存のＳＥＣ−ＤＥＤ ＥＣＣと同様の生成行列の形で表すことができれば、符号化処理のハードウェアへの実装は容易になる。
元符号の３３バイトのデータビット列Ｄ＝｛ｄ２６３，ｄ２６２，...，ｄ０｝は、次の多項式で表すことができる。次の多項式において、ｉは３３バイトのブロックのバイト位置（バイト０〜３２）を示し、ｊはバイトブロック内のビット位置（ビット０〜７）を示し、各ｄは０又は１の値を取る。
Figure 0005422974
 ここで、ある単一ビットのみが１であるようなデータビット列をＤｉ＝｛（２６３−ｉ）番目のみが１で他が０のビット列｝と定義し、Ｉｉ（ｘ）を各データビット列Ｄｉに対応する多項式とするとき、線形性により元符号の多項式Ｉ（ｘ）はｄｉ＝１であるデータビットに対応する多項式Ｉｉ（ｘ）の線形和で表すことができる。Ｄｉ，Ｉｉ（ｘ），ｄｉにおいて、ｉは０から２６３までの自然数である。このため、誤り訂正コードの多項式Ｃ（ｘ）もＣｉ（ｘ）＝ｘ２Ｉｉ（ｘ）ｍｏｄＰ（ｘ）の線形和、即ち、Ｃ（ｘ）＝ΣＣｉ（ｘ）で表すことができる。従って、データビット列Ｄｉに関する誤り訂正コードの多項式Ｃｉ（ｘ）を予め求めておくことができ、誤り訂正コードの多項式Ｃｉ（ｘ）から生成行列を構成可能である。
原始多項式Ｐ（ｘ）の性質Ｐ（α）＝０より、本実施例ではα８＝α４＋α３＋α２＋１を繰り返し用いてαの次数を７以下にする。このようにすると、誤り訂正コードの多項式Ｃｉ（ｘ）を次のように表すことができる。
Figure 0005422974
 誤り訂正コードの多項式Ｃｉ（ｘ）において、ｋ＝０，１，２であり、Ｃｉ〔ｎ〕（上記の多項式中、ｎは８ｋ＋ｊ）の「ｉ」は「Ｃ」の添え字、「〔ｎ〕」は「ｉ」の添え字を表し、各Ｃｉ〔ｎ〕は０又は１の値を取り、ｉは０〜２６３である。この｛Ｃｉ〔ｎ〕｝（ｎ＝２３...０）の線形結合がチェックビット列｛Ｃｎ｝（ｎ＝２３...０）になる。
Figure 0005422974
 上記の式は、ガロア拡大体ＧＦ（２８）上の加算なので、実体は排他的論理和である。
図５及び図６は、上記の如く求めた生成行列の一例を示す図である。図５及び図６では、バイト毎に区切られるブロック番号Block35〜Block3について生成行列ｃ２３〜ｃ０が示されているが、ブロック番号の利用方法自体については復号化回路の動作と共に後述する。尚、ブロック番号Block2〜Block0は、２４ビットの誤り訂正コードに割り当てられる。
尚、データビットがオール０（All-0）となるデータ壊れの検出耐性を向上するために、Ｃｎのうちいくつかを反転してＤＩＭＭ１３０に格納する等の保護対策を取るようにしても良い。尚、このような保護対策自体は周知であるため、その説明は省略する。
図７は、符号化回路を示すブロック図であり、図８は、符号化回路の排他的論理和（ＥＯＲ：Exclusive-OR）ツリーの構成を示す回路図である。符号化回路は、ノード１においてプロセッサ１１内又はプロセッサ１１外に設けられている。
図７に示すように、ＥＯＲツリー２１には３３バイトのデータDataが入力され、２４ビットのチェックビットCheckBitが出力される。ＥＯＲツリー２１は、図８に示す如く接続されたＥＯＲ回路２１１を有し、データData[262]〜Data[5]に対してチェックビットCheckBit[23]を出力する。ＥＯＲツリー２１は、図６及び７に示す生成行列中「１」のビットについて全て排他的論理和を求める。
データData及び誤り訂正コードのチェックビットCheckBitは、図４と共に説明したように主記憶メモリ１３（ＤＩＭＭ１３０）に格納される。
〔復号化回路〕
図９は、復号化回路を示すブロック図である。復号化回路は、図９に示す如く接続されたＥＯＲツリー３１、誤り検出回路部３２及び誤り訂正回路部３３を有する。復号化回路は、ノード１においてプロセッサ１１内又はプロセッサ１１外に設けられている。
ＥＯＲツリー３１は、図８に示すＥＯＲツリー２１と同様の構成を有するので、その図示及び説明は省略する。ＥＯＲツリー３１は、符号化されたデータReadData[263:0]及びチェックビットReadCheckBit[23:0]に基づいて以下に説明するシンドロームSyndrom0[7:0], Syndrom1[7:0], Syndrom2[7:0]を生成する。
Ｓ８ＥＣ−Ｄ８ＥＤのために、本実施例では８ビットのシンドロームを３種類生成する。形式的には２４ビットのシンドロームを生成することと実質的に同じであるが、誤り検出及び訂正処理の説明を簡単にするため、シンドロームをＳ０，Ｓ１，Ｓ２で表す。主記憶メモリ１３（ＤＩＭＭ１３０）から読み出された符号が、データとチェックビットを合わせて３６バイトの多項式表現Ｙ（ｘ）で表されるものとすると、シンドロームＳ０，Ｓ１，Ｓ２はＳｎ＝Ｙ（αｎ）（ｎ＝０，１，２）なるシンドローム生成行列の抽象表現式で表される。つまり、Ｙ（ｘ）は、誤りが検出される対象（即ち、誤り検出対象）である符号の多項式表現である。ここでは、読み出されたデータ列Ｄ'をＤ'＝ｄ'２６３，...，ｄ'０，ｃ'２３，...，ｃ'０で表す。ＤＩＭＭ１３０に保存されている間にデータが壊れた、或いは、誤りが混入した可能性があるので、格納前のデータとは読み出し後のデータに「'」なる記号を付けて区別すると、読み出された符号は次のような多項式表現Ｙ（ｘ）で表される。
Figure 0005422974
 ここで、シンドロームＳ０，Ｓ１，Ｓ２についても上記生成行列を作ったときと同様に、読み出したデータとチェックビットからなるビット列が１つだけ１であるような線形結合で表すことができる。この場合も、符号化時と同様にしてα８＝α４＋α３＋α２＋１により次数を落とすことでシンドロームＳ０，Ｓ１，Ｓ２を求める生成行列を得ることができる。チェックビットが加わるものの、シンドロームＳ０，Ｓ１，Ｓ２を求める行列を得る手法は符号化時に用いる手法と同様であるため、その説明は省略する。
以下の行列表現においては、Ｓ０＝ΣＳ０ｉαｉ、Ｓ１＝ΣＳ１ｉαｉ、Ｓ２＝ΣＳ２ｉαｉであり、各Ｓ０ｉ，Ｓ１ｉ，Ｓ２ｉは０又は１の値を取る。
図１０及び図１１は、シンドロームを求める行列の一例を示す図である。図１０及び図１１は、ブロック番号Block35〜Block0についてシンドロームＳ０の生成行列要素Ｓ０７〜Ｓ００、シンドロームＳ１の生成行列要素Ｓ１７〜Ｓ１０、シンドロームＳ２の生成行列要素Ｓ２７〜Ｓ２０を示す。
図１２は、誤り検出回路部３２を示す回路図である。誤り検出回路部３２は、図１２に示す如く接続されたデコード・エンコード回路４１、指数部分ｍｏｄ２５５付き加算回路４２、誤り判定回路４３、インバータ回路４４及び並び替え回路４５を有する。
上記の如く得られた３つのシンドロームＳ０，Ｓ１，Ｓ２の値がいずれも０であれば誤りは無い。少なくとも１つのシンドロームが０でなければ、何らかの誤りがある。少なくとも１つのシンドロームが０でない場合、ガロア拡大体ＧＦ（２８）上で方程式Ｓ１ ２＝Ｓ０Ｓ２が成立すると、復元可能な１ブロック誤りである。リード・ソロモン符号としては、方程式の等号不成立ならば２ブロック誤りであるが、方程式の等号成立、且つ、Ｓ０＝０、即ち３ブロック以上誤りというのは式上あり得ない。方程式の等号不成立であれば、２ブロック以上誤りであり、Ｓ８ＥＤの能力を超えているためデータの訂正（回復）は不可能であるが、Ｄ８ＥＤ能力により検出可能である。このようにデータの訂正が不可能である場合には、システムにより誤りを通知したり、或いは、誤りマーク処理等の適切な処置を行う必要がある。又、ここではα２５５＝１であることも考慮する必要がある。
上記の如く、シンドロームＳ０，Ｓ１，Ｓ２はＳ０＝ΣＳ０ｉαｉ、Ｓ１＝ΣＳ１ｉαｉ、Ｓ２＝ΣＳ２ｉαｉなる７次以下のαの項の和で表されているので、このままでは方程式Ｓ１ ２＝Ｓ０Ｓ２を評価するのは容易ではない。そこで、この評価と後述する誤り訂正処理の両方において、図１３に示す対数変換をデコード・エンコード回路４１により行う。図１３は、対数変換の一例を説明する図であり、対数変換表の内容を示す。Ｓｎ７，Ｓｎ６，Ｓｎ５，Ｓｎ４，Ｓｎ３，Ｓｎ２，Ｓｎ１，Ｓｎ０（ｎ＝０，１，２）を１つの１６進数２桁（２進数８桁）の数値としてこの対数変換表を辿ると、その交点がαｋのべき指数ｋを表している。ビット誤りを起こしている場合にこの対数変換表を用いるため、シンドロームＳ０もシンドロームＳ１も０にはならない。従って、対数変換表の定義域は１以上である。尚、対数変換表の内容は１６進数で示されている。この対数変換表は、αｎ（ｎ＝０，...，２５４）の夫々に対してα８＝α４＋α３＋α２＋１により次数を落とすことで得ることができる。
このようにして、ＥＯＲツリー３１が出力するシンドロームSyndrom0[7:0], Syndrom1[7:0], Syndrom2[7:0]に基づいて、３個のデコード・エンコード回路４１は対数変換後のシンドロームAlog_Syndrom0[7:0], Alog_Syndrom1[7:0], Alog_Syndrom2[7:0]を出力すると共に、１ブロック誤りを示すSingleBlockErrorData[7:0]を出力する。
加算回路４２は、図１２に示す如く接続された加算器４２１、アンド（ＡＮＤ）回路４２２、オア（ＯＲ）回路４２３及びインクリメント回路４２４を有する。加算器４２１のキャリー（Carry）ビットはオア回路４２３に入力される。インクリメント回路４２４のキャルービットは無視する。加算回路４２は、ブロック誤りの判定及びブロック誤りの位置を計算するために、ｍｏｄ２５５演算を含む剰余演算を行う。
図１２において、上側の加算回路４２は、一番上側のデコード・エンコード回路４１の出力するシンドロームAlog_Syndrom0[7:0]をインバータ回路４４を介して入力されると共に、上から２番目のデコード・エンコード回路４１の出力するシンドロームAlog_Syndrom1[7:0]を入力され、１ブロック誤りの位置（即ち、訂正するべきバイト位置）ｐを示すSingleBlockErrorPos[7:0]を出力する。
又、図１２において、下側の加算回路４２は、一番上側のデコード・エンコード回路４１の出力するシンドロームAlog_Syndrom0[7:0]を入力されると共に、一番下側のデコード・エンコード回路４１の出力するシンドロームAlog_Syndrom2[7:0]を入力される。対数変換後のシンドロームＳ０とシンドロームＳ２の積は、べき指数部の加算で実現できるので、下側の加算回路４２はこのべき数部の加算結果Alog_Syn2_PL_Syn0_mod[7:0]を出力する。このようにして、α２５５＝１（＝α０）を考慮したべき指数部の加算を実現できる。
誤り判定回路４３は、図１２に示す如く接続された加算器４３１、一致検出回路４３２、インバータ回路４３３、アンド回路４３４及びノア（ＮＯＲ）回路４３５を有する。加算器４３１には、ＥＯＲツリー３１が出力するシンドロームSyndrom0[7:0], Syndrom1[7:0], Syndrom2[7:0]が入力される。加算器４３１からは、誤りが無いことを示すビットNo_Errorを出力する。一致検出回路４３２には、図１２において上から２番目のデコード・エンコード回路４１は出力するシンドロームAlog_Syndrom1[7:0]のビットの並び替えを行う並び替え回路４５の出力Alog_Syndrom1[6:0,7]と、下側の加算回路４２の出力Alog_Syn2_PL_Syn0_mod[7:0]が入力される。アンド回路４３４からは、１ブロック誤りを示すビットSingleBlockErrorが出力される。ノア回路４３５からは、２ブロック誤りを示すビットDoubleBlockErrorが出力される。このように、Ｓ１ ２は、α２５５＝１（＝α０）を考慮すると指数部のビットの並び替えのみで実現でき、シンドロームＳ０，Ｓ２の一致検出を行うことで場合分けができる。
図１４は、誤り訂正回路部３３を示す回路図である。誤り訂正回路部３３は、図１４に示す如く接続されたデコード回路５１、３６個のアンド回路５２及び３６個のＥＯＲ回路５３を有する。デコード回路５１には、図１２において上側の誤り判定回路４２が出力する、１ブロック誤りの位置ｐを示すSingleBlockErrorPos[7:0]が入力される。デコード回路５１の３６ビットの出力は、対応するアンド回路５２に入力される。又、デコード回路５１は、１ブロック以上の誤りの位置を示す値BlockPosErrorを出力する。各アンド回路５２には、デコード・エンコード回路４１が出力する、１ブロック誤りを示すSingleBlockErrorData[7:0]も入力される。上側の３３個のＥＯＲ回路５３は、対応するアンド回路５２の出力とデータReadData[253:255]〜ReadData[7:0]を入力され、訂正データCorrectData[263:255]〜CorrectData[7:0]を出力する。又、下側の３個のＥＯＲ回路５３は、対応するアンド回路５２の出力とチェックビットReadCheckBit[23:16], ReadCheckBit[15:8], ReadCheckBit[7:0]を入力され、訂正チェックビットCorrectCB[23:16], CorrectCB[15:8], CorrectCB[7:0]を出力する。つまり、誤り訂正回路部３３からは、訂正データCorrectData[263:0]、訂正チェックビットCorrectCB[23:0]及び１ブロック以上の誤りの位置を示す値BlockPosErrorが出力される。
誤り訂正回路部３３が出力する訂正データCorrectData[263:0]が誤り訂正処理を施された（即ち、訂正後の）正しいデータとなるので、２ブロック誤りでなければこの訂正データを使用すれば良い。又、誤り訂正回路部３３が出力する訂正チェックビットCorrectCB[23:0]をその後の処理で使用しない場合には、誤り訂正回路部３３中の訂正チェックビットCorrectCB[23:0]を生成する回路部分は省略しても良い。又、１ブロック誤りの位置ｐを示すSingleBlockErrorData[7:0] （誤り訂正回路部３３は値BlockPosErrorを出力する）の値が０〜３５の範囲外、即ち、３６以上になった場合には、多ブロック誤りと判断し、２ブロック誤りと同様の扱いにすれば良い。
方程式Ｓ１ ２＝Ｓ０Ｓ２が成立している場合、シンドロームＳ０が訂正データを意味しており、又、訂正するべきバイト位置ｐは、ガロア拡大体ＧＦ（２８）上でＳ０αｐ＝Ｓ１より求められる。従って、読み出しデータのブロック位置ｐにある８ビットデータに対し、シンドロームＳ０との排他的論理和を演算すれば誤りが訂正され、Ｓ８ＥＣの能力が確保される。
尚、上記の如くα２５５＝１（＝α０）が成り立つので、べき指数の加算時にガロア拡大体ＧＦ（２８）上で方程式Ｓ１ ２＝Ｓ０Ｓ２の等号成立検出や誤り位置検出の回路を構成する際は、べき指数の加算結果が０だけでなく２５５になる場合もあることを考慮する必要があることは。言うまでもない。
次に、上記実施例の符号化回路及び復号化回路の回路規模とレイテンシについて説明する。
生成行列の大きさから分かるように、符号化回路の回路規模は約１４０ビットのＥＯＲ回路が２４個である。符号化回路のレイテンシは、ＥＯＲツリーを用いるので、２ビットのＥＯＲ回路が９段分程度となる。
復号化回路において、シンドロームを生成する回路の規模は（シンドロームＳ０だけは疎行列のため他のシンドロームより若干小さいが）約１４０ビットのＥＯＲ回路が２４個である。シンドロームを生成する回路のレイテンシは、符号化回路と同様にＥＯＲツリーを用いるので、２ビットのＥＯＲ回路が９段分程度となる。誤り検出回路部及び誤り訂正回路部は、生成されたシンドロームから誤り訂正処理を行うために８ビットから８ビットへの対数変換のための回路を３個、誤り判定のために８ビット加算器と一致検出回路を１個、シングルブロック訂正のための回路を１個（ＡＮＤ−ＥＯＲ回路を２６４ビット分）を少なくとも必要とする。対数変換回路として機能する８ビットデコード・エンコード回路は、ＡＮＤ−ＯＲ回路で構成可能である。従って、誤り検出回路部及び誤り訂正回路部のレイテンシは、シンドロームを生成する回路よりやや時間が必要となる。
上記実施例の如く簡略化されたＥＣＣのチェックビットは、ＤＩＭＭ１３０中の１チップが故障してもデータ訂正を可能とする。上記の例の場合、図４に示すように３６バイトのうち３３バイトをデータ領域（３２バイトが元々のデータ、１バイトが余分のデータのために新規に確保される空き領域）となる。従来であれば、上記の例の場合、図３に示すように主記憶メモリ１３は例えば８：１の割合の１の部分（２バイト）にチェックビットを格納するが、本実施例では、図４に示すように１１：１の割合の１の部分（３バイト）にチェックビットを格納しても、従来と同等のデータの信頼性を確保することができる。
このように、上記実施例の場合、３２バイトデータに対して従来と同等の誤り訂正、検出能力を維持しつつ、必要となるチェックビットの数を減らして、主記憶メモリ１３に１バイト分の余分なデータ（又は、情報）を格納可能な空き領域を確保できる。この１バイト分の空き領域を用いて、ｃｃＮＵＭＡのディレクトリ情報や、メインフレームのキー情報等を格納することができる。つまり、従来と同等の誤り訂正、検出能力を維持し、且つ、主記憶メモリ１３の領域の一部を、キャッシュコヒーレンシーを保つための情報、データ保証をするための情報、メモリを保護するための情報等の格納用に使用できる。従って、システムのコストを増加させることなく、主記憶メモリ１３の領域の利用効率を向上してデータ保証を行うことが可能となる。
以上の実施例を含む実施形態に関し、更に以下の付記を開示する。
（付記１）
Ｐ（ｘ）をガロア体ＧＦ（２）上のｍ次（ｍは８以上の自然数）の原始多項式とし、ガロア拡大体ＧＦ（２ｍ）の原始元をαとし、Ｐ（ｘ）＝０の根をαｉ（ｉ＝０，...，ｍ−１）とすると、（ｋ，ｋ−３）リード・ソロモン符号（ｋは２ｍ以下の自然数）を用いたＳｍＥＣ−ＤｍＥＤにおいて、ｍビットブロック単位のデータに対し、誤りから保護するべき対象である元符号の多項式表現Ｉ（ｘ）に対し、Ｃ（ｘ）＝ｘ２Ｉ（ｘ）ｍｏｄＰ（ｘ）なる多項式剰余演算により訂正コードのチェックビットの生成を前記ガロア拡大体ＧＦ（２ｍ）上の加算で行う第１の排他的論理和ツリーと、
前記元符号に前記チェックビットを添加した符号Ｃ（ｘ）に対して、エラーが混入した可能性のある誤りを検出するべき対象である符号の多項式表現をＹ（ｘ）とし、シンドロームＳ０，Ｓ１，Ｓ２をＳｎ＝Ｙ（αｎ）（ｎ＝０，１，２）から生成する第２の排他的論理和ツリーと、
Ｓ１ ２＝Ｓ０Ｓ２が成立しているか否かに基づいて、１ブロックの誤り、２ブロックの誤り、或いは、誤りがないことを検出すると共に、ブロック誤りの位置ｐを前記ガロア拡大体ＧＦ（２ｍ）上でＳ０αｐ＝Ｓ１から検出する誤り検出回路部を備えた、誤り判定回路。
（付記２）
前記誤り検出回路部は、積Ｓ０Ｓ２を指数部の加算で求める対数変換回路を含む、付記１記載の誤り判定回路。
（付記３）
前記データと、前記誤り検出回路部から出力される前記２ブロック誤りの位置及び前記１ブロック誤りの位置に基づいて、１ブロック以上の誤りの位置を検出すると共に、Ｓ１ ２＝Ｓ０Ｓ２が成立している場合にはシンドロームＳ０から訂正データを出力する誤り訂正回路部を更に備えた、付記１又は２記載の誤り判定回路。
（付記４）
前記誤り訂正回路部は、１ブロック誤りまでが訂正された訂正データを出力する、付記３記載の誤り判定回路。
（付記５）
ｍ＝８である、付記１乃至４のいずれか１項記載の誤り判定回路。
（付記６）
前記第２の排他的論理和ツリーに入力される前記データ及び前記チェックビットは、９バイトのメモリモジュール２個に対して２インターリーブにより２回の読み出しを１つの単位として行うことで得られた３２バイトのデータ、３バイトのチェックビット及び１バイトの余りデータに含まれる、付記５記載の誤り判定回路。
（付記７）
ｋ＝３６である、付記１乃至６のいずれか１項記載の誤り判定回路。
（付記８）
プロセッサ、主記憶メモリ及びキャッシュメモリを有するノードが複数接続された共有メモリシステムであって、
各ノードは、
Ｐ（ｘ）をガロア体ＧＦ（２）上のｍ次（ｍは８以上の自然数）の原始多項式とし、ガロア拡大体ＧＦ（２ｍ）の原始元をαとし、Ｐ（ｘ）＝０の根をαｉ（ｉ＝０，...，ｍ−１）とすると、（ｋ，ｋ−３）リード・ソロモン符号（ｋは２ｍ以下の自然数）を用いたＳｍＥＣ−ＤｍＥＤにおいて、ｍビットブロック単位のデータに対し、誤りから保護するべき対象である元符号の多項式表現Ｉ（ｘ）に対し、Ｃ（ｘ）＝ｘ２Ｉ（ｘ）ｍｏｄＰ（ｘ）なる多項式剰余演算により訂正コードのチェックビットの生成を前記ガロア拡大体ＧＦ（２ｍ）上の加算で行う第１の排他的論理和ツリーと、
前記元符号に前記チェックビットを添加した符号Ｃ（ｘ）に対して、エラーが混入した可能性のある誤りを検出するべき対象である符号の多項式表現をＹ（ｘ）とし、シンドロームＳ０，Ｓ１，Ｓ２をＳｎ＝Ｙ（αｎ）（ｎ＝０，１，２）から生成する第２の排他的論理和ツリーと、
Ｓ１ ２＝Ｓ０Ｓ２が成立しているか否かに基づいて、１ブロックの誤り、２ブロックの誤り、或いは、誤りがないことを検出すると共に、ブロック誤りの位置ｐを前記ガロア拡大体ＧＦ（２ｍ）上でＳ０αｐ＝Ｓ１から検出する誤り検出回路部を備えた、共有メモリシステム。
（付記９）
前記誤り検出回路部は、積Ｓ０Ｓ２を指数部の加算で求める対数変換回路を含む、付記８記載の共有メモリシステム。
（付記１０）
各ノードは、
前記データと、前記誤り検出回路部から出力される前記２ブロック誤りの位置及び前記１ブロック誤りの位置に基づいて、１ブロック以上の誤りの位置を検出すると共に、Ｓ１ ２＝Ｓ０Ｓ２が成立している場合にはシンドロームＳ０から訂正データを出力する誤り訂正回路部を更に備えた、付記８又は９記載の共有メモリシステム。
（付記１１）
前記誤り訂正回路部は、１ブロック誤りまでが訂正された訂正データを出力する、付記１０記載の共有メモリシステム。
（付記１２）
ｍ＝８である、付記８乃至１１のいずれか１項記載の共有メモリシステム。
（付記１３）
前記第２の排他的論理和ツリーに入力される前記データ及び前記チェックビットは、前記主記憶メモリ内の複数の９バイトのメモリモジュールのうち２個のメモリモジュールに対して２インターリーブにより２回の読み出しを１つの単位として行うことで得られた３２バイトのデータ、３バイトのチェックビット及び１バイトの余りデータに含まれる、付記１２記載の共有メモリシステム。
（付記１４）
前記１バイトの余りデータは、各ノードの前記キャッシュメモリに格納されるデータのコヒーレンシーを保つための情報、データ保証をするための情報、メモリを保護するための情報のいずれかである、付記１３記載の共有メモリシステム。
（付記１５）
前記１バイトの余りデータは、ｃｃＮＵＭＡ方式で使用されるディレクトリ情報である、付記１３又は１４記載の共有メモリシステム。
（付記１６）
ｋ＝３６である、付記８乃至１５のいずれか１項記載の共有メモリシステム。
以上、本発明を実施例により説明したが、本発明は上記実施例に限定されるものではなく、本発明の範囲内で種々の変形及び改良が可能であることは言うまでもない。
本発明の一実施例における共有メモリシステムを示すブロック図である。 ＤＩＭＭの構成を示す図である。 ２個のＤＩＭＭを用いて１６バイトのデータ幅の誤り検出及び訂正処理を実現する場合を示す図である。 ２個のＤＩＭＭを用いて２インターリーブにより２回の読み出しを１つの単位とする誤り検出及び訂正処理を行う場合を示す図である。 生成行列の一例を示す図である。 生成行列の一例を示す図である。 符号化回路を示すブロック図である。 符号化回路のＥＯＲツリーの構成を示す回路図である。 復号化回路を示すブロック図である。 シンドロームを求める行列の一例を示す図である。 シンドロームを求める行列の一例を示す図である。 誤り検出回路部を示す回路図である。 対数変換の一例を説明する図である。 誤り訂正回路部を示す回路図である。
符号の説明
１ ノード
２ 接続手段
１１ プロセッサ
１２ ＤＣ
１３ 主記憶メモリ
１４ キャッシュメモリ
２１，３１ ＥＯＲツリー
３２ 誤り検出回路部
３３ 誤り訂正回路部

Claims (13)

  1. Ｐ（ｘ）をガロア体ＧＦ（２）上のｍ次（ｍは８以上の自然数）の原始多項式とし、ガロア拡大体ＧＦ（２ｍ）の原始元をαとし、Ｐ（ｘ）＝０の根をαｉ（ｉ＝０，...，ｍ−１）とすると、（Ｋ，Ｋ−３）リード・ソロモン符号（Ｋは２ｍ以下の自然数）を用いたＳｍＥＣ−ＤｍＥＤにおいて、ｍビットブロック単位のデータに対し、誤りから保護するべき対象である元符号の多項式表現Ｉ（ｘ）に対し、Ｃ（ｘ）＝ｘ２Ｉ（ｘ）ｍｏｄＰ（ｘ）なる多項式剰余演算により訂正コードのチェックビットの生成を前記ガロア拡大体ＧＦ（２ｍ）上の加算で行う第１の排他的論理和ツリーと、
    前記元符号に前記チェックビットを添加した符号Ｃ（ｘ）に対して、エラーが混入した可能性のある誤りを検出するべき対象である符号の多項式表現をＹ（ｘ）とし、シンドロームＳ０，Ｓ１，Ｓ２をＳｎ＝Ｙ（αｎ）（ｎ＝０，１，２）から生成する第２の排他的論理和ツリーと、
    Ｓ１ ２＝Ｓ０Ｓ２が成立しているか否かに基づいて、１ブロックの誤り、２ブロックの誤り、或いは、誤りがないことを検出すると共に、ブロック誤りの位置ｐを前記ガロア拡大体ＧＦ（２ｍ）上でＳ０αｐ＝Ｓ１から検出する誤り検出回路部を備え、
    前記第１の排他的論理和ツリーは、原始多項式Ｐ（ｘ）の性質Ｐ（α）＝０よりαの次数をｍ−１以下にする、誤り判定回路。
  2. 前記誤り検出回路部は、積Ｓ０Ｓ２を指数部の加算で求める対数変換回路を含む、請求項１記載の誤り判定回路。
  3. 前記データと、前記誤り検出回路部から出力される前記２ブロック誤りの位置及び前記１ブロック誤りの位置に基づいて、１ブロック以上の誤りの位置を検出すると共に、Ｓ１ ２＝Ｓ０Ｓ２が成立している場合にはシンドロームＳ０から訂正データを出力する誤り訂正回路部を更に備えた、請求項１又は２記載の誤り判定回路。
  4. ｍ＝８であり、
    前記第１の排他的論理和ツリーは、α ８ ＝α ４ ＋α ３ ＋α ２ ＋１を繰り返し用いてαの次数を７以下にして誤り訂正コードの多項式Ｃ ｉ （ｘ）を次式から求め、
    Figure 0005422974
     前記誤り訂正コードの多項式Ｃ ｉ （ｘ）中、ｋ＝０，１，２であり、ｎは８ｋ＋ｊであり、Ｃ ｉ〔ｎ〕 のｉはＣの添え字、〔ｎ〕はｉの添え字を表し、各Ｃ ｉ〔ｎ〕 は０又は１の値を取り、ｉは０〜２６３であり、｛Ｃ ｉ〔ｎ〕 ｝（ｎ＝２３...０）の線形結合がチェックビット列｛Ｃ ｎ ｝（ｎ＝２３...０）になる、請求項１乃至３のいずれか１項記載の誤り判定回路。
  5. 前記第２の排他的論理和ツリーに入力される前記データ及び前記チェックビットは、９バイトのメモリモジュール２個に対して２インターリーブにより２回の読み出しを１つの単位として行うことで得られた３２バイトのデータ、３バイトのチェックビット及び１バイトの余りデータに含まれる、請求項４記載の誤り判定回路。
  6. Ｋ＝３６である、請求項１乃至５のいずれか１項記載の誤り判定回路。
  7. プロセッサ、主記憶メモリ及びキャッシュメモリを有するノードが複数接続された共有メモリシステムであって、
    各ノードは、
    Ｐ（ｘ）をガロア体ＧＦ（２）上のｍ次（ｍは８以上の自然数）の原始多項式とし、ガロア拡大体ＧＦ（２ｍ）の原始元をαとし、Ｐ（ｘ）＝０の根をαｉ（ｉ＝０，...，ｍ−１）とすると、（Ｋ，Ｋ−３）リード・ソロモン符号（Ｋは２ｍ以下の自然数）を用いたＳｍＥＣ−ＤｍＥＤにおいて、ｍビットブロック単位のデータに対し、誤りから保護するべき対象である元符号の多項式表現Ｉ（ｘ）に対し、Ｃ（ｘ）＝ｘ２Ｉ（ｘ）ｍｏｄＰ（ｘ）なる多項式剰余演算により訂正コードのチェックビットの生成を前記ガロア拡大体ＧＦ（２ｍ）上の加算で行う第１の排他的論理和ツリーと、
    前記元符号に前記チェックビットを添加した符号Ｃ（ｘ）に対して、エラーが混入した可能性のある誤りを検出するべき対象である符号の多項式表現をＹ（ｘ）とし、シンドロームＳ０，Ｓ１，Ｓ２をＳｎ＝Ｙ（αｎ）（ｎ＝０，１，２）から生成する第２の排他的論理和ツリーと、
    Ｓ１ ２＝Ｓ０Ｓ２が成立しているか否かに基づいて、１ブロックの誤り、２ブロックの誤り、或いは、誤りがないことを検出すると共に、ブロック誤りの位置ｐを前記ガロア拡大体ＧＦ（２ｍ）上でＳ０αｐ＝Ｓ１から検出する誤り検出回路部を備え、
    前記第１の排他的論理和ツリーは、原始多項式Ｐ（ｘ）の性質Ｐ（α）＝０よりαの次数をｍ−１以下にする、共有メモリシステム。
  8. 前記誤り検出回路部は、積Ｓ０Ｓ２を指数部の加算で求める対数変換回路を含む、請求項７記載の共有メモリシステム。
  9. 各ノードは、
    前記データと、前記誤り検出回路部から出力される前記２ブロック誤りの位置及び前記１ブロック誤りの位置に基づいて、１ブロック以上の誤りの位置を検出すると共に、Ｓ１ ２＝Ｓ０Ｓ２が成立している場合にはシンドロームＳ０から訂正データを出力する誤り訂正回路部を更に備えた、請求項７又は８記載の共有メモリシステム。
  10. ｍ＝８であり、
    前記第１の排他的論理和ツリーは、α ８ ＝α ４ ＋α ３ ＋α ２ ＋１を繰り返し用いてαの次数を７以下にして誤り訂正コードの多項式Ｃ ｉ （ｘ）を次式から求め、
    Figure 0005422974
     前記誤り訂正コードの多項式Ｃ ｉ （ｘ）中、ｋ＝０，１，２であり、ｎは８ｋ＋ｊであり、Ｃ ｉ〔ｎ〕 のｉはＣの添え字、〔ｎ〕はｉの添え字を表し、各Ｃ ｉ〔ｎ〕 は０又は１の値を取り、ｉは０〜２６３であり、｛Ｃ ｉ〔ｎ〕 ｝（ｎ＝２３...０）の線形結合がチェックビット列｛Ｃ ｎ ｝（ｎ＝２３...０）になる、請求項７乃至９のいずれか１項記載の共有メモリシステム。
  11. 前記第２の排他的論理和ツリーに入力される前記データ及び前記チェックビットは、前記主記憶メモリ内の複数の９バイトのメモリモジュールのうち２個のメモリモジュールに対して２インターリーブにより２回の読み出しを１つの単位として行うことで得られた３２バイトのデータ、３バイトのチェックビット及び１バイトの余りデータに含まれる、請求項１０記載の共有メモリシステム。
  12. 前記１バイトの余りデータは、各ノードの前記キャッシュメモリに格納されるデータのコヒーレンシーを保つための情報、データ保証をするための情報、メモリを保護するための情報のいずれかである、請求項１１記載の共有メモリシステム。
  13. Ｋ＝３６である、請求項７乃至１２のいずれか１項記載の共有メモリシステム。
JP2008294828A 2008-11-18 2008-11-18 誤り判定回路及び共有メモリシステム Expired - Fee Related JP5422974B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2008294828A JP5422974B2 (ja) 2008-11-18 2008-11-18 誤り判定回路及び共有メモリシステム
US12/604,544 US8327236B2 (en) 2008-11-18 2009-10-23 Error judging circuit and shared memory system
EP09174357A EP2187527A3 (en) 2008-11-18 2009-10-28 Error judging circuit and shared memory system
CN200910212292A CN101740135A (zh) 2008-11-18 2009-11-16 错误判断电路和共享的存储器系统
KR1020090110818A KR101050744B1 (ko) 2008-11-18 2009-11-17 오류 판정 회로 및 공유 메모리 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008294828A JP5422974B2 (ja) 2008-11-18 2008-11-18 誤り判定回路及び共有メモリシステム

Publications (2)

Publication Number Publication Date
JP2010122828A JP2010122828A (ja) 2010-06-03
JP5422974B2 true JP5422974B2 (ja) 2014-02-19

Family

ID=42045253

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008294828A Expired - Fee Related JP5422974B2 (ja) 2008-11-18 2008-11-18 誤り判定回路及び共有メモリシステム

Country Status (5)

Country Link
US (1) US8327236B2 (ja)
EP (1) EP2187527A3 (ja)
JP (1) JP5422974B2 (ja)
KR (1) KR101050744B1 (ja)
CN (1) CN101740135A (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7539924B1 (en) 2005-11-15 2009-05-26 Western Digital Technologies, Inc. Disk drive implementing data path protection by encoding large host blocks into sub blocks
US8397107B1 (en) * 2009-12-11 2013-03-12 Western Digital Technologies, Inc. Data storage device employing data path protection using both LBA and PBA
JP2012177964A (ja) * 2011-02-25 2012-09-13 Nec Computertechno Ltd メモリシステム及びメモリモジュール制御方法
JP5601256B2 (ja) * 2011-03-20 2014-10-08 富士通株式会社 メモリコントローラ及び情報処理装置
US8671250B2 (en) 2011-12-15 2014-03-11 Western Digital Technologies, Inc. Data storage device generating redundancy for data path protection of a parity sector
JP5464226B2 (ja) 2012-03-30 2014-04-09 富士通株式会社 情報処理装置、情報処理装置制御方法及び情報処理装置制御プログラム
US9362953B2 (en) * 2013-08-02 2016-06-07 Infineon Technologies Ag Efficient error correction of multi-bit errors
CN105808497B (zh) * 2014-12-30 2018-09-21 华为技术有限公司 一种数据处理方法
US11061772B2 (en) 2018-12-14 2021-07-13 Samsung Electronics Co., Ltd. FPGA acceleration system for MSR codes
KR20210138241A (ko) 2020-05-12 2021-11-19 삼성전자주식회사 메모리 컨트롤러, 메모리 시스템 및 메모리 모듈

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4162480A (en) * 1977-01-28 1979-07-24 Cyclotomics, Inc. Galois field computer
JPS594741B2 (ja) 1977-10-15 1984-01-31 日本電信電話株式会社 ブロツク誤り検出訂正方式
DE3377029D1 (en) * 1982-06-15 1988-07-14 Toshiba Kk Apparatus for dividing the elements of a galois field
JPS58219852A (ja) * 1982-06-15 1983-12-21 Toshiba Corp エラ−訂正回路
US4637021A (en) * 1983-09-28 1987-01-13 Pioneer Electronic Corporation Multiple pass error correction
JPS61126826A (ja) * 1984-11-22 1986-06-14 Hiroichi Okano 倍長単一誤り訂正２重誤り検出リ−ド・ソロモン符号の復号器
JPH01158828A (ja) * 1987-12-15 1989-06-21 Victor Co Of Japan Ltd 誤り検出・訂正装置
JP2810397B2 (ja) * 1989-02-16 1998-10-15 キヤノン株式会社 誤り訂正装置
CA2019351A1 (en) * 1989-07-06 1991-01-06 Francis H. Reiff Fault tolerant memory
US5226043A (en) 1990-12-27 1993-07-06 Raytheon Company Apparatus and method for data error detection and correction and address error detection in a memory system
US5325370A (en) * 1991-11-12 1994-06-28 Storage Technology Corporation Method and apparatus for recording data on magnetic tape media
KR100253171B1 (ko) 1992-06-02 2000-04-15 구자홍 데이타 오류정정 방법 및 회로
JPH07226687A (ja) * 1994-02-10 1995-08-22 Matsushita Electric Ind Co Ltd 誤り訂正処理装置
EP0674316B1 (en) * 1994-03-19 2006-05-31 Sony Corporation Optical disk and method and apparatus for recording and then playing information back from that disk
IN188196B (ja) * 1995-05-15 2002-08-31 Silicon Graphics Inc
JPH10255402A (ja) * 1997-03-10 1998-09-25 Fujitsu Ltd 磁気ディスク装置
JPH1117557A (ja) 1997-05-01 1999-01-22 Mitsubishi Electric Corp 誤り訂正方法及び誤り訂正装置
WO1999035575A1 (en) 1998-01-08 1999-07-15 Seagate Technology Llc A physical block address recovery apparatus, system and method for cyclic error correction codes
JP3678574B2 (ja) 1998-02-09 2005-08-03 日本電気エンジニアリング株式会社 チェックビット生成回路及びエラー訂正回路並びにそれ等を使用したｅｃｃ制御回路
JP4105819B2 (ja) * 1999-04-26 2008-06-25 株式会社ルネサステクノロジ 記憶装置およびメモリカード
JP3345385B2 (ja) * 2000-01-18 2002-11-18 松下電器産業株式会社 チェンサーチ装置
JP3668673B2 (ja) * 2000-06-09 2005-07-06 株式会社日立コミュニケーションテクノロジー エラー訂正符号の構成方法、復号方法、伝送装置、ネットワーク
GB2370681B (en) * 2000-10-04 2004-03-03 Global Silicon Ltd Replaying digital media
TW522657B (en) * 2002-01-17 2003-03-01 Via Tech Inc PGZ algorithm based multi-mode Reed-Solomon decoder and its method
US7392347B2 (en) * 2003-05-10 2008-06-24 Hewlett-Packard Development Company, L.P. Systems and methods for buffering data between a coherency cache controller and memory
US7437651B2 (en) * 2004-06-29 2008-10-14 Hewlett-Packard Development Company, L.P. System and method for controlling application of an error correction code (ECC) algorithm in a memory subsystem
US7353336B2 (en) 2005-03-09 2008-04-01 Hewlett-Packard Development Company, L.P. External RAID-enabling cache
GB2428496A (en) 2005-07-15 2007-01-31 Global Silicon Ltd Error correction for flash memory
US7600176B2 (en) * 2006-03-07 2009-10-06 Broadcom Corporation Performing multiple Reed-Solomon (RS) software error correction coding (ECC) Galois field computations simultaneously
US7721140B2 (en) 2007-01-02 2010-05-18 International Business Machines Corporation Systems and methods for improving serviceability of a memory system
JP2008242034A (ja) * 2007-03-27 2008-10-09 Japan Aerospace Exploration Agency データ圧縮／伸張と暗号化／復号と誤り制御とを行う統合符号化及び復号装置、並びに方法
TWI334277B (en) * 2007-06-06 2010-12-01 Lite On Technology Corp Method for calculating syndrome efficiently in reed-solomon decoding and machine readable storage medium storing instructions for performing the method

Also Published As

Publication number Publication date
EP2187527A3 (en) 2012-10-10
US20100125771A1 (en) 2010-05-20
US8327236B2 (en) 2012-12-04
EP2187527A2 (en) 2010-05-19
KR20100056389A (ko) 2010-05-27
CN101740135A (zh) 2010-06-16
JP2010122828A (ja) 2010-06-03
KR101050744B1 (ko) 2011-07-21

Similar Documents

Publication Publication Date Title
JP5422974B2 (ja) 誤り判定回路及び共有メモリシステム
US5418796A (en) Synergistic multiple bit error correction for memory of array chips
US7296213B2 (en) Error correction cache for flash memory
US7398449B1 (en) Encoding 64-bit data nibble error correct and cyclic-redundancy code (CRC) address error detect for use on a 76-bit memory module
JP4036338B2 (ja) 誤りバイト数を制限したバイト内複数スポッティバイト誤り訂正・検出方法及び装置
US20070268905A1 (en) Non-volatile memory error correction system and method
US5768294A (en) Memory implemented error detection and correction code capable of detecting errors in fetching data from a wrong address
US8117526B2 (en) Apparatus and method for generating a transmit signal and apparatus and method for extracting an original message from a received signal
JP2015507409A (ja) 代数符号を用いるマルチフェーズｅｃｃ符号化
JP2008165808A (ja) 誤り訂正確率を減らすエラー訂正回路、その方法及び前記回路を備える半導体メモリ装置
US20050188292A1 (en) Method and apparatus for encoding special uncorrectable errors in an error correction code
US7890846B2 (en) Electronic data flash card with Reed Solomon error detection and correction capability
JPH08330975A (ja) 誤り訂正符号復号化方法およびこの方法を用いる回路
US20040260994A1 (en) Method for constructing erasure correcting codes whose implementation requires only exclusive ORs
EP0147336A2 (en) Error correcting and detecting system
JP4790790B2 (ja) 誤り検出訂正回路及び半導体メモリ
US20050149834A1 (en) (18, 9) Error correction code for double error correction and triple error detection
JPH0831806B2 (ja) エラー訂正方法
US5761221A (en) Memory implemented error detection and correction code using memory modules
US12040034B2 (en) Method to increase the usable word width of a memory providing an error correction scheme
JP2732862B2 (ja) データ伝送試験装置
CN106021012B (zh) 数据处理电路
Lala A single error correcting and double error detecting coding scheme for computer memory systems
JP2006323434A (ja) データ処理装置及びそのメモリ訂正方法
TW200839502A (en) Flash memory system and method for controlling the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110808

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130806

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131007

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131029

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131111

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5422974

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees