JPH10255402A

JPH10255402A - 磁気ディスク装置

Info

Publication number: JPH10255402A
Application number: JP5436697A
Authority: JP
Inventors: Takenori Oshima; 武典大島
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1997-03-10
Filing date: 1997-03-10
Publication date: 1998-09-25

Abstract

(57)【要約】【課題】セクタ毎に必要最小限のインタリーブ数で最適
な誤り訂正ができる【解決手段】コントローラ１８は、媒体アクセス時に、
セクタ番号に応じた最適なインタリーブ数Ｎを設定す
る。符号化部１０は、入力セクタデータをコントローラ
１８の設定インタリーブ数Ｎによりビット単位又はバイ
ト単位にインタリーブして誤り訂正符号を生成して付加
し、セクタデータに並び替えて媒体４０に記録回路３５
を通じて書込ませる。復号化部１２は、復調回路４４で
復調されたセクタデータをコントローラ１８の設定イン
タリーブ数Ｎにより一定長に分割して誤り訂正符号に基
づいて訂正した後に、ビット又はバイト単位にデ・イン
タリーブして出力する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、媒体トラック上に
セクタ単位に読み書きするデータに誤り検出訂正符号
（ＥＣＣ）を生成して付加することにより読出データの
誤りを訂正する磁気ディスク装置に関し、特にバースト
誤りに対する訂正能力を向上するためにセクタデータを
インタリーブ(Interleave:交錯）して誤り訂正を行う磁
気ディスク装置に関する。

【０００２】

【従来の技術】従来、インタリーブによる誤り検出訂正
符号を用いた磁気ディクス装置としては図９のものがあ
る。図９において、ライトチャネル側となる符号化部１
００には、インタリーブ回路６２、複数の符号器１６−
１，１６−２・・・１６−Ｎ、セレクタ回路３８が設け
られる。インタリーブ回路６２は、記録回路３５及びヘ
ッド４２によって媒体４０のトラック上にセクタ単位に
データを書込む際に、入力データを固定的に決められた
インタリーブ数Ｎに従ってビット単位又はバイト単位に
インタリーブする。

【０００３】インタリーブされたＮ個のデータは、符号
器１６−１〜１６−Ｎに与えられ、各データから所定の
誤り検出訂正符号を生成して付加し、セレクタ回路２６
でデータストリームに並べて記録回路３５に出力してい
る。またリードチャネル側となる復号化部１０２には、
セレクタ回路、復号器４８−１〜４８−Ｎ及びデ・イン
タリーブ回路５０が設けられる。ヘッド４２による媒体
４０のトラックからの読出しにより復調回路４４でセク
タデータが復調される。

【０００４】復調されたセクタデータはセレクタ回路６
４で固定的に決められているインタリーブ数に従ってＮ
個の一定長データに分割され、復号器４８−１〜４８−
Ｎの各々でエラー検出に基づく訂正が行われ、デ・イン
タリーブ回路５０で元の並びにデ・インタリーブしてリ
ードデータとして出力する。

【０００５】

【発明が解決しようとする課題】しかしながら、このよ
うな従来の磁気ディスク装置のインタリーブによる誤り
訂正にあっては、セクタの如何にかかわらず、固定的に
決めたインタリーブ数を常に使用している。通常、イン
タリーブ数は、装置内で生じるバーストエラーとランダ
ムノイズによるエラーの確率によってある値に決められ
ている。この想定値を超えるバーストエラーが発生する
と誤り訂正ができずにエラーしてしまう。また想定値よ
りバーストエラーが少なければ、無駄な処理を行うこと
になる。

【０００６】このように従来の磁気ディスク装置では、
バーストエラーを固定的に考えて所定のインタリーブ数
により誤り検出訂正を行っているが、実際の装置におい
てはバーストエラーの分布は一様ではなく、エラー訂正
ができなったり、必要以上の無駄な処理を行っていると
いう問題があった。本発明は、このような従来の問題点
に鑑みてなされたもので、セクタ毎に必要最小限のイン
タリーブ数で最適な誤り訂正ができるようにした磁気デ
ィクス装置を提供することを目的とする。

【０００７】

【課題を解決するための手段】図１は本発明の原理説明
図である。まず本発明は、媒体４０のトラック上にヘッ
ド４２によりセクタ単位にデータを読み書きする磁気デ
ィスク装置を対象とする。磁気ディクス装置は、媒体４
０のトラック上にフォーマッテング等によってセクタが
割り当てられれば、各セクタ内で生じるバーストエラー
の長さがほぼ判明する。単純なランダムノイズによるエ
ラーはバーストエラーの長さに比べれば十分に小さく、
訂正可能である。そこで、最悪ケースとして、ランダム
ノイズがバーストエラーに加わった場合を考える。しか
し、この最悪ケースでもバーストエラーの長さがカバー
できれば、ランダムノイズによる長さの増加はリリード
によって無視できると推測される。

【０００８】そこで、本発明の磁気ディスク装置にあっ
ては、セクタ単位に初期のエラーの分布を測定し、各セ
クタにおいて最適なインタリーブ数に予め設定し、媒体
アクセス時に誤り訂正の機能を最大の状態で使用するこ
とがなく、セクタ毎に最適なインタリーブ数を設定して
誤り訂正を行うため、各セクタにつき必要最小限の処理
と回路機能で済み、消費電力を最小源に抑えることがで
きる。

【０００９】即ち、本発明の磁気ディスク装置にあって
は、媒体アクセス時に、セクタ番号に応じた最適なイン
タリーブ数Ｎを設定するコントローラ１８と、入力した
セクタデータをコントローラ１８で設定されたインタリ
ーブ数Ｎに従ってビット単位又はバイト単位にインタリ
ーブし、インタリーブされた複数データの各々につき誤
り訂正符号を生成して付加した後にセクタデータに並び
替えて前記媒体４０に記録回路３５を通じて書込ませる
符号化部１０と、媒体４０から読み出して復調回路４４
で復調されたセクタデータをコントローラ１８で設定さ
れたインタリーブ数Ｎに従って一定長に分割し、分割し
たデータの各々につき誤り訂正符号に基づいて訂正した
後にビット又はバイト単位にデ・インタリーブして出力
する復号化部１２とを備えたことを特徴とする。

【００１０】具体的には、符号化部１０は、入力データ
をコントローラ１８で設定されたインタリーブ数に応じ
てビット又はバイト単位にインタリーブするインタリー
ブ回路１４、コントローラ１８で設定可能な最大インタ
リーブ数Ｎmax 分設けられ、インタリーブ回路１４でイ
ンタリーブされた各データから誤り検出訂正符号を生成
して付加する複数の符号器１６−１〜１６Ｎmax 、及び
符号器１６−１〜１６Ｎmax からの符号化データをセク
タデータに並び替えて記録回路３５に出力するセレクタ
回路２６を備える。

【００１１】また復号化部１２は、媒体読取時に復調回
路４４から出力されたセクタデータを、コントローラ１
８による設定インタリーブ数Ｎで一定長に分割するセレ
クタ回路４６、コントローラで設定可能な最大インタリ
ーブ数Ｎmax 分設けられ、セレクタ回路１６でＮ分割さ
れた各データにつき誤り訂正符号に基づいて誤りを訂正
する複数の復号器１６−１〜１６−Ｎmax 、及び復号器
１６−１〜１６−Ｎmax の出力データをビット又はバイ
ト単位にデ・インタリーブし、リードデータとして出力
するデ・インタリーブ回路５２を備える。

【００１２】コントローラ１８は、セクタデータのアク
セス時に使用していない符号化部１０の符号器又は復号
化部１２の復号器に対する電源供給を遮断する。またコ
ントローラ１８は、測定した媒体上の欠陥の分布により
セクタ番号に対するインタリーブ数を決定してメモリに
記憶し、媒体アクセス時にセクタ番号によりメモリから
対応するインタリーブ数を読み出して設定する。

【００１３】またコントローラは、読出しデータに訂正
不能な誤りを起した場合、設定インタリーブ数を最大イ
ンタリーブ数を超えない範囲において増加させることが
望ましい。更にコントローラ１８は、例えばインタリー
ブ数Ｎを２ⁿとなるように設定する。

【００１４】

【発明の実施の形態】図２は本発明の磁気ディスク装置
のライトチャネル側に設けられる符号化部１０の基本的
なブロック図である。図２において、符合化部１０には
コントローラ１８が設けられ、コントローラ１８に対し
ＩＣメモリ２８を接続している。ＩＣメモリ２８には、
ディスク媒体のセクタ番号に対応して最適なインタリー
ブ数Ｎが予め記憶されている。

【００１５】このＩＣメモリ２８に記憶する各セクタご
との最適なインタリーブ数は、磁気ディスク装置の製造
段階でディスク媒体のセクタフォーマットを行った後に
試験的にリードライトを行って測定した媒体上の欠陥の
分布に基づいて、即ち各セクタのバーストエラーの分布
に基づいて理想的なインタリーブ数Ｎを決定して記憶し
ている。

【００１６】このため、ライトアクセスの際にセクタ番
号がＩＣメモリ２８に入力されると、入力したセクタ番
号に対応する予め記憶されたインタリーブ数Ｎが読み出
され、コントローラ１８に与えられる。この実施形態に
あっては、コントローラ１８により設定するインタリー
ブ数ＮはＮ＝２ⁿとしており、例えばｎ＝２とすること
で、最大インタリーブ数Ｎmax ＝２ⁿ＝２²＝４として
いる。

【００１７】ライトアクセスの際に供給されるライトデ
ータはバッファ２０に保持された後、インタリーブ回路
１４−１，１４−２，１４−３によって２インタリーブ
または４インタリーブが行われる。インタリーブ回路１
４−１，１４−２，１４−３のそれぞれにおけるインタ
リーブは、ビット単位または所定ビット数のバイト単位
に行われる。

【００１８】説明を簡単にするため、ビット単位のイン
タリーブをインタリーブ回路１４−１について説明する
と、バッファ２０に格納した１セクタ分のライトデータ
を先頭から奇数ビットと偶数ビットに交互に分けて出力
することで、奇数ビットデータと偶数ビットデータの２
つのデータにインタリーブする。インタリーブ回路１４
−２，１４−３についても同様に、奇数ビットと偶数ビ
ットにそれぞれインタリーブする。

【００１９】前段のインタリーブ回路１４−１と後段の
２つのインタリーブ回路１４−２，１４−３との間に
は、コントローラ１８によりオンオフされるスイッチＳ
１１，Ｓ１２及びスイッチＳ２１，Ｓ２２，Ｓ２３が設
けられている。更に、電源供給をオンオフするスイッチ
Ｓ２４も設けられている。これらのスイッチＳ１１〜Ｓ
２４は、スイッチＳ１１，Ｓ１２とスイッチＳ２１〜Ｓ
２４のグループに分けてオンオフされる。即ち図３に示
すように、インタリーブ数ＮがＮ＝２のときスイッチＳ
１１，Ｓ１２はオンとなり、スイッチＳ２１〜Ｓ２４は
オフとなる。またインタリーブ数Ｎ４の場合、逆にスイ
ッチＳ１１，Ｓ１２はオフとなり、スイッチＳ２１〜Ｓ
２４はオンとなる。

【００２０】再び図２を参照するに、スイッチＳ１１，
Ｓ２１，Ｓ２２はデータの伝送ラインに設けられている
が、これに対しスイッチＳ１２，Ｓ２３はクロックの伝
送ラインに設けられている。前段のインタリーブ回路１
４−１は、１／２分周回路２２の分周クロックにより駆
動される。この１／２分周回路２２にはライトデータに
同期したクロックが入力しており、この入力クロックを
１／２に分周してインタリーブ回路１４−１に供給する
ことで、バッファ２０に格納された１セクタ分のライト
データを奇数ビットと偶数ビットに交互にインタリーブ
する。

【００２１】１／２分周回路２２の分周クロックは、ス
イッチＳ１２を介して後段のインタリーブ回路１４−２
に与えられている。また１／２分周回路２２の分周クロ
ックは１／２分周回路２４で更に分周されて１／４分周
クロックとなり、スイッチＳ２３を介して後段のインタ
リーブ回路１４−２に供給されると共に、インタリーブ
回路１４−３には直接供給されている。

【００２２】図３のインタリーブ数Ｎ＝２の場合、スイ
ッチＳ１１，Ｓ１２がオンし、それ以外のスイッチＳ２
１〜Ｓ２３はオフとなる。このため、バッファ２０に保
持された１セクタ分のライトデータは、オン状態となっ
たスイッチＳ１１を介してインタリーブ回路１４−２に
供給される。同時にスイッチＳ１２がオンすることで、
１／２分周回路２２からの分周クロックがインタリーブ
回路１４−２に供給される。

【００２３】このとき、それ以外のインタリーブ回路１
４−１，１４−３は、その動作を停止している。具体的
には、スイッチＳ２４がオフとなることで電源供給が断
たれて動作を停止している。このため、バッファ２０の
ライトデータはインタリーブ回路１４−２によって１／
２分周クロックにより交互に奇数ビットと偶数ビットに
インタリーブされ、それぞれ符号器１６−１，１６−２
に入力することになる。

【００２４】一方、図３のインタリーブ数Ｎ＝４の場合
には、コントローラ１８によってスイッチＳ２１〜Ｓ２
４が図示のようにオンとなり、このときスイッチＳ１
１，Ｓ１２は図示のようにオフとなっている。このため
バッファ２０のライトデータはインタリーブ回路１４−
１に入力され、１／２分周回路２２からの１／２分周ク
ロックにより、奇数ビットと偶数ビットの各データにイ
ンタリーブされ、スイッチ２１，Ｓ２２を介して次段の
インタリーブ回路１４−２，１４−３に並列的に与えら
れる。

【００２５】このときインタリーブ回路１４−２には、
オン状態にあるスイッチＳ２３を介して１／２分周回路
２４からの１／４分周クロックが与えられており、また
インタリーブ回路１４−３には１／２分周回路２４より
直接１／４分周クロックが与えられている。このため、
インタリーブ回路１４−４でインタリーブされた奇数ビ
ットのデータを奇数ビットと偶数ビットにインタリーブ
し、符号器１６−１，１６−２に供給する。

【００２６】同時にインタリーブ回路１４−３は、イン
タリーブ回路１４−１からの偶数ビットのデータを更に
奇数ビットと偶数ビットにインタリーブして、それぞれ
符号器１６−３，１６−４に供給する。符号器１６−１
〜１６−４のそれぞれは、所定長のインタリーブされた
データを入力して、入力データからエラー検出訂正符号
ＥＣＣを作成し、入力データに付加してセレクタ回路２
６に出力する。

【００２７】ここで符号器１６−１，１６−２は２イン
タリーブと４インタリーブの各々で符号化を行ってお
り、２インタリーブの場合の入力データ長は１／２セク
タ長であり、４インタリーブの場合は１／４セクタ長で
あり、これらの入力データのセクタ長を認識して誤り検
出訂正符号を生成する。これに対し符号器１６−３，１
６−４は４インタリーブの場合に使用されることから、
１／４セクタ長の入力データのみから誤り検出訂正符号
を作成するだけでよい。

【００２８】次に図２の符号化部１０の動作を説明す
る。いまライトアクセスに基づいてあるセクタ番号がＩ
Ｃメモリ２８に与えられ、このセクタ番号に対応してイ
ンタリーブ数Ｎ＝４が演算されてコントローラ１８に与
えられたとする。コントローラ１８はＩＣメモリ２８か
らのインタリーブ数Ｎ＝４を認識し、図３のインタリー
ブ数Ｎ＝４に示すように、スイッチＳ１１，Ｓ１２をオ
フし、スイッチＳ２１〜Ｓ２４をオンとする。

【００２９】同時にバッファ２０に対しては１セクタ分
のライトデータが格納され、格納後のクロックに同期し
てインタリーブ回路１４−１に出力される。インタリー
ブ回路１４−１にあっては、１／２分周回路２２からの
１／２分周クロックに同期してバッファ２０からのライ
トデータを２ビット単位ににインタリーブし、奇数番目
の２ビットデータはスイッチＳ２１を介してインタリー
ブ回路１４−２に与えられ、偶数晩目のま２ビットデー
タはスイッチＳ２２を介してインタリーブ回路１４−３
に与えられる。

【００３０】インタリーブ回路１４−２にあっては、イ
ンタリーブ回路１４−１からの奇数番目の２ビットデー
タを更に１ビット単位にインタリーブし、符号器１６−
１，１６−２に入力して符号化する。インタリーブ回路
１４−３側にあっても、インタリーブ回路１４−１から
の偶数番目の２ビットデータを入力して１ビット単位に
インタリーブして符号器１６−３，１６−４に供給す
る。

【００３１】例えば、１セクタ分のデータのビットを番
号「１，２，３，４，５，６，７，８、・・・ｍ」で表
わすと、インタリーブ回路１４−１〜１４−３のインタ
リーブによって符号器１６−１〜１６−４に対するデー
タは、「１，５，・・・，ｍ−３」「２，６，・・・，ｍ−２」「３，７，・・・，ｍ−１」「４，８，・・・，ｍ」の４つにインタリーブされる。尚、ｍは１セクタのビッ
ト数で例えば５１２バイト又は１０２４バイト相当であ
る。

【００３２】このとき符号器１６−１〜１６−４長は、
４インタリーブされた各データから誤り検出訂正符号を
生成し、これを末尾に付加してセレクタ回路２６に出力
する。セレクタ回路２６は、符号器１６−１〜１６−４
から出力された４つにインタリーブされて誤り検出訂正
符号が付加されたデータを、符号器１６−１〜１６−４
の順番に並び替えてセクタデータとし、図１の記録回路
３５側に出力し、ヘッド４２により媒体４０の指定され
たトラックのセクタ位置に書き込む。

【００３３】一方、ライトアクセスのセクタ番号の入力
に対しＩＣメモリ２８からインタリーブ数Ｎ＝２が読み
出された場合には、コントローラ１８は図３のインタリ
ーブ数Ｎ＝２の場合のように、スイッチＳ１１，Ｓ１２
のみをオンし、残りのスイッチＳ２１〜Ｓ２４は全てオ
フとする。このためバッファ２０に格納されたライトデ
ータはスイッチＳ１１を介してインタリーブ回路１４−
２に供給される。

【００３４】インタリーブ回路１４−２には１／２分周
回路２２より１／２分周クロックがスイッチＳ１２を介
して供給されているため、バッファ２０からのライトデ
ータを１ビット単位に奇数ビットと偶数ビットの各デー
タにインタリーブし、それぞれ符号器１６−１，１６−
２に供給する。このとき符号器１６−１，１６−２は、
１／２セクタ長のデータ入力に基づいて誤り検出訂正符
号を作成する動作状態に切り替わっており、１／２セク
タ長のデータ入力が得られた時点で誤り検出訂正符号を
作成し、末尾に付加してセレクタ回路２６に出力する。

【００３５】セレクタ回路２６は、符号器１６−１，１
６−２から得られたインタリーブされて誤り訂正符号が
付加されたデータを順番に記録装置３５に出力し、図１
に示したように、ヘッド４２により媒体４０に書き込
む。この２インタリーブの動作時にあっては、コントロ
ーラ１８はスイッチＳ２４をオフしているため、使用さ
れていない１／２分周回路２４、インタリーブ回路１４
−３及び符号器１６−３，１６−４に対する電源供給が
停止しており、２インタリーブに必要な回路部分のみに
電源を供給して動作している。

【００３６】図４は図３の符号化部１０の具体的な回路
ブロック図であり、スイッチＳ１１〜Ｓ２４にリレーコ
イルＬ１１〜Ｌ２４で駆動されるリレー接点を用いたこ
とを特徴とする。またセクタ番号から２インタリーブま
たは４インタリーブの制御に必要なスイッチＳ１１〜Ｓ
２４に対する制御信号を出力するため、例えば図５のよ
うなテーブル情報が予め記憶されている。図５はセクタ
番号に対するメモリ読出出力を示しており、＋５Ｖで４
インタリーブを設定し、０Ｖで２インタリーブを設定し
ている。

【００３７】図４のコントローラ１８はバッファ３０と
インバータ回路３２で構成される。バッファ３０には、
セクタ番号の入力でＩＣメモリ２８から出力された図５
の出力値が保持される。インバータ回路３２は、バッフ
ァ３０の保持値を反転して出力する。例えば図５のセク
タ番号００にあっては、４インタリーブを示す＋５Ｖが
ＩＣメモリ２８から読み出されてバッファ３０に保持さ
れ、バッファ３０の＋５Ｖ出力によりスイッチＳ２１〜
Ｓ２４のリレーコイルＬ２１〜Ｓ２４が通電してスイッ
チＳ２１〜Ｓ２４がオンする。同時にバッファ３０の出
力する＋５Ｖはインバータ回路３２で反転されて０Ｖと
なり、このためリレーコイルＬ１１，Ｌ１２は通電され
ずに、スイッチＳ１１，Ｓ１２はオフとなる。

【００３８】またセクタ番号０１の入力に対しＩＣメモ
リ２８の出力は、２インタリーブを示す０Ｖとなってバ
ッファ３０に保持される。このためバッファ３０からの
０Ｖ出力によりリレーコイルＬ２１〜Ｌ２４の通電が停
止し、スイッチＳ２１〜Ｓ２４はオフとなる。このとき
バッファ３０の０Ｖを反転してインバータ回路３２の出
力は＋５Ｖとなり、リレーＬ１１，Ｌ１２が通電されて
スイッチＳ１１，Ｓ１２がオンとなる。

【００３９】図６は図４のインタリーブ回路１４−１の
ブロック図である。インタリーブ回路１４−１には、レ
ベルホールド回路３４，３６、及びインバータ回路３８
が設けられている。レベルホールド回路３４，３６は、
クロックに同期してデータを１ビット単位に保持して出
力する。即ち、データクロックがＨレベルのときレベル
ホールド回路３４がそのときのデータビットをホールド
し、これを奇数列のデータビットとして出力する。

【００４０】次にクロックがＬレベルに反転すると、イ
ンバータ回路３８によりレベルホールド回路３６に対す
るクロック出力がＨレベルとなる。レベルホールド回路
３６でデータの次の偶数ビットをホールドして、偶数列
のデータとして出力する。このようなレベルホールド回
路３４による奇数ビットのホールドとレベルホールド回
路３６による偶数ビットのホールドを交互に繰り返すこ
とで、入力したデータを奇数列のデータと偶数列のデー
タにインタリーブすることができる。

【００４１】図４のインタリーブ回路１４−２，１４−
３についても図６と同じであり、入力するクロックの周
期が異なるだけである。また図４のスイッチＳ１１〜Ｓ
２４にリレーコイルＬ１１〜Ｌ２４でオンオフされるリ
レー接点を用いた実施形態の動作は、図２の基本的な回
路ブロック図と同じである。図７は本発明の磁気ディス
ク装置のリードチャネル側に設けられる復号化部１２の
基本的な回路ブロックである。図７において、コントロ
ーラ１８とＩＣメモリ２８は図２の符号化部１０と同じ
ものを使用している。もちろん、符号化部１０と別に設
けてもよい。

【００４２】図１に示した媒体４０よりヘッド４２によ
り読み出された信号は復調回路４４で復調され、読み出
されたセクタデータとしてバッファ５４に格納される。
バッファ５４に続いてはセレクタ回路４６−１を設けて
いる。セレクタ回路４６−１に続いてはセレクタ回路４
６−２，４６−３を並列的に設けている。セレクタ回路
４６−１とセレクタ回路４６−２，４６−３の間には、
スイッチＳ１１とＳ２１〜Ｓ２４を設けている。

【００４３】このスイッチＳ１１〜Ｓ２４はコントロー
ラ１８によってオン、オフ制御され、インタリーブ数Ｎ
＝２，４に対するオン、オフ制御の状態は図３の符号化
部１０と同じになる。即ち２インタリーブの場合には、
スイッチＳ１１，Ｓ１２がオンし、スイッチＳ２１〜Ｓ
２４はオフとなる。このため、バッファ５４の読み出さ
れたセクタデータはスイッチＳ１１を介してセレクタ回
路４６−２に与えられ、セレクタ回路４６−２によって
１／２セクタ長となる２つのデータに分割され、符号器
４８−１，４８−２に供給される。

【００４４】一方、インタリーブ数Ｎ＝４の場合には、
スイッチＳ２１〜Ｓ２４がオンとなり、スイッチＳ１
１，Ｓ１２はオフとなる。このためバッファ５４のセク
タデータセレクタ回路４６−１に与えられて１／２セク
タ長を持つ２つのデータに分割され、スイッチＳ２１，
Ｓ２２を介して次段のセレクタ回路４６−２，４６−３
に供給される。

【００４５】セレクタ回路４６−２は、２インタリーブ
の場合には入力データを１／２セクタ長１／２セクタ長
に分割して復号器４８−１，４８−２に供給するが、４
インタリーブの際には１／４セクタ長に分割して復号器
４８−１，４８−２に供給する。セレクタ回路４６−３
は４インタリーブの際にのみスイッチＳ２４のオンで電
源供給を受けることから、１／２セクタ長の入力データ
を１／４セクタ長に分割して復号器４８−３，４８−４
に供給する。

【００４６】復号器４８−１〜４８−４は入力データに
付加された誤り検出訂正符号に基づいて誤り訂正を行
い、デ・インタリーブ回路５０に誤り訂正が済んだデー
タを出力する。デ・インタリーブ回路５０は、２インタ
リーブの際には復号器４８−１からのデータと復号器４
８−２からの１／２セクタ長のデータをビット単位に交
互に切り替えて元のセクタデータを作り出し、リードデ
ータとして出力する。

【００４７】また４インタリーブの際には、復号器４８
−１〜４８−４からの１／４セクタ長データをビット単
位に順番に切替えて並べ替え、元のセクタデータを生成
してリードデータとして出力する。セレクタ回路４６−
１，４６−３の入力データの切替えは、１／２カウント
回路５６と１／４カウント回路５８により行われる。１
／２カウント回路５６は、リードデータに同期したクロ
ックを計数し、１セクタの１／２のクロックカウント、
即ち１／２セクタ長の検出で切替信号を出力する。また
１／４カウント回路５８は、リードデータに同期したク
ロックを開始し、１／４セクタ長の検出毎に切替信号を
出力する。

【００４８】このためインタリーブ数Ｎ＝２でセレクタ
回路４６−２が使用される場合には、バッファ５４から
のリードデータの前半の１／２セクタ長をスイッチＳ１
１を介してセレクタ回路４６に入力して復号器４８−１
側に供給しており、その後１／２セクタ分のクロックカ
ウントで１／２カウント回路５６が切替信号を出力する
と、スイッチＳ１２を介してセレクタ回路４８−２が切
替信号により復号器４８−２側の出力に切り替わり、後
半の１／２セクタ長を符号器４８−２に供給する。この
ためセレクタ回路４６−２によって、入力したリードデ
ータは、１／２セクタ長となる２つのインタリーブされ
たデータに分割される。

【００４９】従って、インタリーブ数Ｎ＝２の場合に
は、復号器４８−１，４８−２の順番に１／２セクタ長
の２インタリーブされたデータについての訂正が行わ
れ、デ・インタリーブ回路５０で元のビット配列に戻し
て出力される。一方、インタリーブ数Ｎ＝４の場合に
は、バッファ５４からのリードデータはセレクタ回路４
６−１に入力され、１／２セクタ長に亘りスイッチＳ２
１を介してセレクタ回路４６−２に供給される。この
時、セレクタ回路４６−２は、出力を符号器４８−１に
切替えており、最初のデータは符号器４８−１に入力さ
れる。

【００５０】この状態でセクタ先頭から１／４セクタ分
のクロックカウントが１／４カウント回路５８で行われ
ると、切替信号がスイッチＳ２３を介してセレクタ回路
４６−２に与えられ、それまでの復号器４８−１に対す
る出力から復号器４８−２に対する出力に切り替わる。
更に１／２セクタ長のクロックカウントが行われて１／
２カウント回路５６が切替出力を生ずると、セレクタ回
路４６−１がそれまでのスイッチＳ２１側への出力をス
イッチＳ２２側に切り替える。このとき１／４カウント
回路５８も再度の１／４セクタ長のクロックカウントで
切替信号を出力しており、セレクタ回路４６−１からス
イッチＳ２２を通ったデータはセレクタ回路４６−３に
より復号器４８−３に供給される。

【００５１】更に１／４セクタ長のクロックカウンタ、
即ちセクタ先頭から３／４セクタ分のクロックカウント
が行われると、１／４カウント回路５８が切替信号を出
力してセレクタ回路４６−３の出力を復号器４８−４に
切り替える。このため、インタリーブ数Ｎ＝４の場合に
は、復号器４８−１〜４８−４の順番に４分割された１
／４セクタ長のデータの訂正が順次行われ、訂正終了後
にデ・インタリーブ回路５０で元のビット配列に並び替
えて出力される。

【００５２】この図７の復号化部１２の具体例として
は、スイッチＳ１１〜Ｓ２４の構成及び制御が図２の符
号化部１０と同じであることから、図４に示したと同じ
リレーコイルＬ１１〜Ｌ２４のリレー接点をスイッチＳ
１１〜Ｓ２４に用いた実施形態がそのまま適用できる。
図８は図２及び図７に示した本発明の磁気ディスク装置
における符号化部１０及び復号化部１２による処理の流
れをインタリーブ数Ｎ＝４の場合を例にとって示してお
り、ビット番号は１〜４の繰り返しで表わしている。ま
ず符号化部１０にあっては、１セクタ分の入力ライトデ
ータＷＤをビット番号１〜４で示す４ビット他印に１ビ
ットずつ振り分けて４つのインタリーブのデータ列を生
成し、各インタリーブされたデータ列について誤り検出
訂正符号ＥＣＣを発生して付加し、その後にビット順番
１〜４の順番に並べて媒体に書き込むことで、媒体デー
タＭＤとしている。

【００５３】一方、復号化部１２にあっては、媒体デー
タＭＤをリードし、これを１／４セクタ長ごとに分割し
た後、復号器で誤り検出訂正符号ＥＣＣを使用して誤り
訂正を行って１／４セクタ長単位の４インタリーブされ
たデータとし、最終的に４つのインタリーブされたデー
タのビット番号１〜４の順に順次並び替えるデ・インタ
リーブを行って、リードデータＲＤを出力する。

【００５４】尚、上記の実施形態にあっては、入力デー
タをビット単位にインタリーブする場合を例にとってい
るが、所定ビット長単位、具体的にバイト長単位にイン
タリーブするようにしてもよい。バイト長単位でインタ
リーブした場合には、図２，図４，図７の実施例に示し
ているデータラインは１バイトを構成するビット数分の
パラレルラインを使用することになる。

【００５５】また上記の実施形態にあっては、インタリ
ーブ数ＮをＮ＝２ⁿ（但しｎ＝１，２，・・・の整数）
としているが、インタリーブ数Ｎは２以上であれば適宜
の数を定めるようにしてもよい。更に、セクタ番号に基
づいて最適なインタリーブ数Ｎを格納したコントローラ
１８のＩＣメモリ２８については、現在設定しているイ
ンタリーブ数Ｎによるリードアクセスで訂正不能な誤り
が発生した場合には、最大インタリーブ数の範囲内でイ
ンタリーブ数Ｎを増加させればよい。このインタリーブ
数Ｎの増加は、ＩＣメモリ２８からのインタリーブ数Ｎ
により訂正できない誤りが生じたときのリリードとして
行うことが望ましい。もちろん、ＩＣメモリ２８に記憶
しているインタリーブ数を書替えにより増加させてもよ
い。

【００５６】更に上記の実施例にあっては、コントロー
ラ１８としてハードウェア構成のものを例にとっている
が、磁気ディスク装置に設けているＭＰＵのプログラム
制御によりセクタ番号からインタリーブ数を求め、イン
タリーブ数に対応した符号化部１０及び復号化部１２の
スイッチ切替制御を行うようにしてもよいことはもちろ
んである。

【００５７】

【発明の効果】以上説明してきたように本発明によれ
ば、磁気ディスク装置に特有のエラー発生を考慮し、セ
クタごとに必要最小限のインタリーブ数で最適な誤り訂
正を実現し、各セクタにつき必要最小限の処理と回路機
能で済み、最大インタリーブ数に対応した回路を備えて
いても必要な回路部のみの動作で済むことから、消費電
力を最小限に抑えることができる。

【図面の簡単な説明】

【図１】本発明の原理説明図

【図２】本発明で用いる符号化部の基本構成のブロック
図

【図３】図２におけるインタリーブ数に対するスイッチ
制御の説明図

【図４】図２の符号化部の具体的な回路ブロック図

【図５】図４のメモリの格納テーブルの説明図

【図６】図４のセレクタ回路の回路ブロック図

【図７】本発明で用いる復号化部の基本構成のブロック
図

【図８】本発明による符号化部のインタリーブ及び復号
化部のデ・インタリーブの説明図

【図９】従来装置のブロック図

【符号の説明】

１０：符号化部１２：復号化部１４，１４−１〜１４−３：インタリーブ回路１６−１〜１６−Ｎmax ：符号器１８：コントローラ２０，３０：バッファ２２，２４：１／２分周回路２６：セレクタ回路２８：ＩＣメモリ３２，３８：インバータ回路３４，３６：レベルホールド回路３５：記録回路４０：媒体４２：ヘッド４４：復調回路４６：セレクタ回路４８−１〜４８−Ｎmax ：復号器５０：デ・インタリーブ回路５６：１／２カウント回路５８：１／４カウント回路Ｓ11〜Ｓ24：スイッチＬ11〜Ｌ24：リレーコイル

Claims

【特許請求の範囲】

【請求項１】媒体トラック上にセクタ単位にデータを読
み書きする磁気ディスク装置に於いて、媒体アクセス時
に、セクタ番号に応じた最適なインタリーブ数Ｎを設定
するコントローラと、入力したセクタデータを前記コン
トローラで設定されたインタリーブ数Ｎに従ってインタ
リーブし、インタリーブされた複数データの各々につき
誤り訂正符号を生成して付加した後にセクタデータに並
び替えて前記媒体に書込ませる符号化部と、前記媒体か
ら読み出したセクタデータを前記コントローラで設定さ
れたインタリーブ数Ｎに従って一定長に分割し、分割し
たデータの各々につき誤り訂正符号に基づいて訂正した
後にデ・インタリーブして出力する復号化部と、を備え
たことを特徴とする磁気ディスク装置。
【請求項２】請求項１記載の磁気ディスク装置に於い
て、前記符号化部は、入力データを前記コントローラで
設定されたインタリーブ数に応じてビット又はバイト単
位にインタリーブするインタリーブ回路と、前記コント
ローラにより設定可能な最大インタリーブ数分設けら
れ、前記インタリーブ回路でインタリーブされた各デー
タから誤り検出訂正符号を生成して付加する複数の符号
器と、前記複数の符号器からの符号化データをセクタデ
ータに並び代えて記録回路に出力するセレクタ回路を備
え、前記復号化部は、媒体読取り時に復調回路から出力されたセクタデータ
を、前記コントローラによるリードセクタの設定インタ
リーブ数Ｎに応じて一定長に分割するセレクタ回路と、前記コントローラにより設定可能な最大インタリーブ数
分設けられ、前記セレクタ回路で分割された各データに
つき誤り訂正符号に基づいて誤りを訂正する複数の復号
器と、前記複数の復号器の出力データをビット又はバイト単位
にデ・インタリーブしリードデータとして出力するデ・
インタリーブ回路と、を備えたことを特徴とする磁気デ
ィスク装置。
【請求項３】請求項２記載の磁気ディスク装置に於い
て、前記コントローラは、セクタデータのアクセス時に
使用していない前記符号化部の符号器又は前記復号化部
の復号器に対する電源供給を遮断することを特徴とする
磁気ディスク装置。
【請求項４】請求項１記載の磁気ディスク装置に於い
て、前記コントローラは、測定した媒体上の欠陥の分布
に基づいてセクタ番号に対するインタリーブ数を決定し
てメモリに記憶し、媒体アクセス時にセクタ番号により
前記メモリから対応するインタリーブ数を読み出して設
定することを特徴とする磁気ディスク装置。
【請求項５】請求項１記載の磁気ディスク装置に於い
て、前記コントローラは、読出しデータに訂正不能な誤
りを起した場合、前記設定インタリーブ数を最大インタ
リーブ数を超えない範囲において増加させることを特徴
とする磁気ディスク装置。
【請求項６】請求項１記載の磁気ディスク装置に於い
て、前記コントローラは、インタリーブ数Ｎを２ⁿとな
るように設定することを特徴とする磁気ディスク装置。