JP2001136079A - 多段符号化方法、多段復号方法、多段符号化装置、多段復号装置およびこれらを用いた情報伝送システム - Google Patents
多段符号化方法、多段復号方法、多段符号化装置、多段復号装置およびこれらを用いた情報伝送システムInfo
- Publication number
- JP2001136079A JP2001136079A JP31583299A JP31583299A JP2001136079A JP 2001136079 A JP2001136079 A JP 2001136079A JP 31583299 A JP31583299 A JP 31583299A JP 31583299 A JP31583299 A JP 31583299A JP 2001136079 A JP2001136079 A JP 2001136079A
- Authority
- JP
- Japan
- Prior art keywords
- decoding
- sequence
- input
- stage
- encoding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
- H03M13/2707—Simple row-column interleaver, i.e. pure block interleaving
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
- H03M13/2721—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions the interleaver involves a diagonal direction, e.g. by using an interleaving matrix with read-out in a diagonal direction
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6561—Parallelized implementations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
- H03M13/1515—Reed-Solomon codes
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Probability & Statistics with Applications (AREA)
- Mathematical Physics (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
(57)【要約】
【課題】 従来のメモリを用いたインタリーブ処理やデ
インタリーブ処理では、書込みと読み出しとを順次実行
しなければならず、それによる遅延時間が大きく、しか
も、多量のメモリを必要とするなどの課題があった。 【解決手段】 カウンタとセレクタとでインタリーブ処
理やデインタリーブ処理を実施するとともに、複数の符
号系列を同時に処理するようにしたものである。
インタリーブ処理では、書込みと読み出しとを順次実行
しなければならず、それによる遅延時間が大きく、しか
も、多量のメモリを必要とするなどの課題があった。 【解決手段】 カウンタとセレクタとでインタリーブ処
理やデインタリーブ処理を実施するとともに、複数の符
号系列を同時に処理するようにしたものである。
Description
【０００１】
【発明が属する技術分野】この発明は、光ケーブルなど
を用いた各種の情報伝送システムや、ハードディスク装
置などを備えた各種の情報処理システムなどにおいて、
上記光ケーブルなどの伝送媒体や上記ハードディスク装
置などの記憶媒体などにおいて生じる情報系列の誤りを
検出／訂正（検査）するための多段符号化方法、多段復
号方法、多段符号化装置、多段復号装置およびこれらを
用いた情報伝送システムに係り、特に、積符号化処理
（積復号処理）や連接符号化処理（連接復号処理）など
に代表される複数回にわたる符号化処理（復号処理）を
実施してこれにより誤り検出／訂正能力を向上させた場
合に問題となる情報の伝送遅延などを効果的に抑制し、
より高速の情報伝送を可能ならしめるための改良に関す
るものである。
を用いた各種の情報伝送システムや、ハードディスク装
置などを備えた各種の情報処理システムなどにおいて、
上記光ケーブルなどの伝送媒体や上記ハードディスク装
置などの記憶媒体などにおいて生じる情報系列の誤りを
検出／訂正（検査）するための多段符号化方法、多段復
号方法、多段符号化装置、多段復号装置およびこれらを
用いた情報伝送システムに係り、特に、積符号化処理
（積復号処理）や連接符号化処理（連接復号処理）など
に代表される複数回にわたる符号化処理（復号処理）を
実施してこれにより誤り検出／訂正能力を向上させた場
合に問題となる情報の伝送遅延などを効果的に抑制し、
より高速の情報伝送を可能ならしめるための改良に関す
るものである。
【０００２】
【従来の技術】従来この種の複数回の符号化処理を行な
う技術は、「符号理論」（今井秀樹著、電子情報通信学
会、平成２年発行）や特開平１０−１９０４８６号公報
に開示されている。図６は、複数回にわたる符号化処理
や復号処理を実施しつつ情報系列を順次伝送する従来の
情報伝送システムの構成を示すブロック図である。図に
おいて、２９は連接符号化装置、３０は連接復号装置、
３はこれらの間に接続される伝送媒体である。
う技術は、「符号理論」（今井秀樹著、電子情報通信学
会、平成２年発行）や特開平１０−１９０４８６号公報
に開示されている。図６は、複数回にわたる符号化処理
や復号処理を実施しつつ情報系列を順次伝送する従来の
情報伝送システムの構成を示すブロック図である。図に
おいて、２９は連接符号化装置、３０は連接復号装置、
３はこれらの間に接続される伝送媒体である。
【０００３】連接符号化装置２９において、３１は入力
情報系列が入力される情報系列入力回路、３２は入力情
報系列を符号化するリードソロモン外符号化回路、３３
は複数の外符号化系列を順次記憶するインタリーブメモ
リ、３４はこのインタリーブメモリ３３への書込および
読出を制御するアドレス生成回路、３５は読み出された
符号系列を更に符号化するリードソロモン内符号化回
路、３６は内符号化系列を出力連接符号化系列として伝
送媒体３へ出力する連接符号化系列出力回路である。
情報系列が入力される情報系列入力回路、３２は入力情
報系列を符号化するリードソロモン外符号化回路、３３
は複数の外符号化系列を順次記憶するインタリーブメモ
リ、３４はこのインタリーブメモリ３３への書込および
読出を制御するアドレス生成回路、３５は読み出された
符号系列を更に符号化するリードソロモン内符号化回
路、３６は内符号化系列を出力連接符号化系列として伝
送媒体３へ出力する連接符号化系列出力回路である。
【０００４】連接復号装置３０において、３７は入力連
接符号化系列が入力される連接符号化系列入力回路、３
８は入力連接符号化系列を復号するリードソロモン内復
号回路、３９は複数の内復号系列を順次記憶するデイン
タリーブメモリ、４０はこのデインタリーブメモリ３９
への書込および読出を制御するアドレス生成回路、４１
は読み出された復号系列を更に復号するリードソロモン
外復号回路、４２は外復号系列を出力情報系列として出
力する情報系列出力回路である。
接符号化系列が入力される連接符号化系列入力回路、３
８は入力連接符号化系列を復号するリードソロモン内復
号回路、３９は複数の内復号系列を順次記憶するデイン
タリーブメモリ、４０はこのデインタリーブメモリ３９
への書込および読出を制御するアドレス生成回路、４１
は読み出された復号系列を更に復号するリードソロモン
外復号回路、４２は外復号系列を出力情報系列として出
力する情報系列出力回路である。
【０００５】次に動作について説明する。情報系列入力
回路３１に入力情報系列が入力されると、リードソロモ
ン外符号化回路３２がこれを符号化してインタリーブメ
モリ３３に順次蓄積する。そして、所定数の外符号化系
列が書き込まれたらアドレス生成回路３４は書込順とは
異なる順番ですべてのデータを出力する。リードソロモ
ン内符号化回路３５はこの読出データを更に符号化し、
連接符号化系列出力回路３６がこの内符号化系列を出力
連接符号化系列として伝送媒体３へ出力する。
回路３１に入力情報系列が入力されると、リードソロモ
ン外符号化回路３２がこれを符号化してインタリーブメ
モリ３３に順次蓄積する。そして、所定数の外符号化系
列が書き込まれたらアドレス生成回路３４は書込順とは
異なる順番ですべてのデータを出力する。リードソロモ
ン内符号化回路３５はこの読出データを更に符号化し、
連接符号化系列出力回路３６がこの内符号化系列を出力
連接符号化系列として伝送媒体３へ出力する。
【０００６】伝送媒体３から連接符号化系列入力回路３
７へ入力連接符号化系列が入力されると、リードソロモ
ン内復号回路３８がこれを復号し、デインタリーブメモ
リ３９に順次蓄積される。そして、所定数の内復号系列
が書き込まれたらアドレス生成回路４０は書込順とは異
なる順番ですべてのデータを出力する。リードソロモン
外復号回路４１はこの読出データを更に復号し、情報系
列出力回路４２がこの外復号系列を出力情報系列として
出力する。
７へ入力連接符号化系列が入力されると、リードソロモ
ン内復号回路３８がこれを復号し、デインタリーブメモ
リ３９に順次蓄積される。そして、所定数の内復号系列
が書き込まれたらアドレス生成回路４０は書込順とは異
なる順番ですべてのデータを出力する。リードソロモン
外復号回路４１はこの読出データを更に復号し、情報系
列出力回路４２がこの外復号系列を出力情報系列として
出力する。
【０００７】そして、このような従来の情報伝送システ
ムでは、連接符号化装置２９に順次情報系列を入力し、
これを連接符号系列に変換した後伝送媒体３を介して連
接復号装置３０に伝送し、更に、この連接復号装置３０
において復号することにより上記情報系列をその誤りを
検出／訂正しつつ伝送することができる。
ムでは、連接符号化装置２９に順次情報系列を入力し、
これを連接符号系列に変換した後伝送媒体３を介して連
接復号装置３０に伝送し、更に、この連接復号装置３０
において復号することにより上記情報系列をその誤りを
検出／訂正しつつ伝送することができる。
【０００８】
【発明が解決しようとする課題】従来の情報伝送システ
ムは以上のように構成されているので、例えば連接符号
化装置２９を例に説明すると、リードソロモン外符号化
回路３２から出力された外符号化系列を順次インタリー
ブメモリ３３に記憶させ、所定数を記憶したらこの記憶
順とは異なる方向から順番に読み出すことで、２つの符
号化回路３２，３５における符号化方向を異ならせ、ひ
いてはこれによって数次に渡る符号化処理による高い誤
り検出／訂正能力を発揮させるようにしているので、必
ず上記所定数の出力符号系列を記憶することができる容
量のインタリーブメモリ３３が必要であり、且つ、必ず
一旦インタリーブメモリ３３への蓄積が完了してからで
ないと次の読み出しをすることができないのでその間の
遅延時間が非常に長くなってしまうなどの課題がある。
ムは以上のように構成されているので、例えば連接符号
化装置２９を例に説明すると、リードソロモン外符号化
回路３２から出力された外符号化系列を順次インタリー
ブメモリ３３に記憶させ、所定数を記憶したらこの記憶
順とは異なる方向から順番に読み出すことで、２つの符
号化回路３２，３５における符号化方向を異ならせ、ひ
いてはこれによって数次に渡る符号化処理による高い誤
り検出／訂正能力を発揮させるようにしているので、必
ず上記所定数の出力符号系列を記憶することができる容
量のインタリーブメモリ３３が必要であり、且つ、必ず
一旦インタリーブメモリ３３への蓄積が完了してからで
ないと次の読み出しをすることができないのでその間の
遅延時間が非常に長くなってしまうなどの課題がある。
【０００９】図７はこの従来の情報伝送システムのイン
タリーブメモリ３３に対する書込および読出動作を説明
するためのフォーマット図である。同図では、外符号化
系列が左列から右へ順番に記憶され、右端に最後の外符
号化系列が記憶されたら上の行から順番に読出がなされ
る場合の例である。そして、このようなインタリーブメ
モリ３３を用いた場合には、外符号化系列が左端から右
端まで記憶されるまで読出処理を行なうことができず、
かつ、最下行の読出が終了しなければ次の書込を行なう
ことができないので、それだけ遅延時間が生じてしま
う。また、図８は１つの外符号化系列がインタリーブメ
モリ３３の複数行に渡る場合のフォーマット図である。
タリーブメモリ３３に対する書込および読出動作を説明
するためのフォーマット図である。同図では、外符号化
系列が左列から右へ順番に記憶され、右端に最後の外符
号化系列が記憶されたら上の行から順番に読出がなされ
る場合の例である。そして、このようなインタリーブメ
モリ３３を用いた場合には、外符号化系列が左端から右
端まで記憶されるまで読出処理を行なうことができず、
かつ、最下行の読出が終了しなければ次の書込を行なう
ことができないので、それだけ遅延時間が生じてしま
う。また、図８は１つの外符号化系列がインタリーブメ
モリ３３の複数行に渡る場合のフォーマット図である。
【００１０】特に、符号化回路３２，３５の個数が増え
るたびにトータルのメモリ３３の記憶容量やトータルの
遅延時間は略比例関係的に増加してしまい、その遅延時
間を超えた速度で情報伝送はできないので、伝送した情
報の信頼性を確保しつつ情報の伝送速度を向上させるに
は自ずと限界があった。
るたびにトータルのメモリ３３の記憶容量やトータルの
遅延時間は略比例関係的に増加してしまい、その遅延時
間を超えた速度で情報伝送はできないので、伝送した情
報の信頼性を確保しつつ情報の伝送速度を向上させるに
は自ずと限界があった。
【００１１】なお、連接復号装置３０においても同様の
問題がある。
問題がある。
【００１２】この発明は上記のような課題を解決するた
めになされたもので、互いに符号化方向が異なる符号化
処理（復号処理）を複数回実施しつつも、上記従来の情
報伝送システムにおける遅延時間よりも短い遅延時間に
おいて当該多段処理を実施することができ、ひいては上
記従来の情報伝送システムと同等の伝送情報の信頼性を
確保しつつ上記従来の情報伝送システムよりも高速に情
報を伝送することができる多段符号化方法、多段復号方
法、多段符号化装置、多段復号装置およびこれらを用い
た情報伝送システムを得ることを目的とする。
めになされたもので、互いに符号化方向が異なる符号化
処理（復号処理）を複数回実施しつつも、上記従来の情
報伝送システムにおける遅延時間よりも短い遅延時間に
おいて当該多段処理を実施することができ、ひいては上
記従来の情報伝送システムと同等の伝送情報の信頼性を
確保しつつ上記従来の情報伝送システムよりも高速に情
報を伝送することができる多段符号化方法、多段復号方
法、多段符号化装置、多段復号装置およびこれらを用い
た情報伝送システムを得ることを目的とする。
【００１３】
【課題を解決するための手段】この発明に係る多段符号
化方法は、入力符号系列に検査ビット列を付加して出力
符号系列を出力する符号化処理工程を複数備え、入力情
報系列に対して順次この複数回の符号化処理工程を実施
して多段符号化系列を生成する多段符号化方法におい
て、各符号化処理工程は、複数の入力符号系列に対して
並列に検査ビット列の付加処理を実施するとともに、連
続する２つの符号化処理工程の間のうちの少なくとも１
個所には、前段の符号化処理工程から出力される複数の
出力符号系列の間で入れ替えによるインタリーブを行う
入れ替え処理工程を設けるものである。
化方法は、入力符号系列に検査ビット列を付加して出力
符号系列を出力する符号化処理工程を複数備え、入力情
報系列に対して順次この複数回の符号化処理工程を実施
して多段符号化系列を生成する多段符号化方法におい
て、各符号化処理工程は、複数の入力符号系列に対して
並列に検査ビット列の付加処理を実施するとともに、連
続する２つの符号化処理工程の間のうちの少なくとも１
個所には、前段の符号化処理工程から出力される複数の
出力符号系列の間で入れ替えによるインタリーブを行う
入れ替え処理工程を設けるものである。
【００１４】この発明に係る多段符号化方法は、符号化
処理工程は全て同数の入力符号系列に対して並列に検査
ビット列の付加処理を実施し、連続する２つの符号化処
理工程の間には全て入れ替え処理工程を設け、且つ、当
該入れ替え処理工程は全て上記符号化処理工程に入力さ
れる入力符号系列の並列数と同数の出力符号系列の間で
入れ替え処理を実施するものである。
処理工程は全て同数の入力符号系列に対して並列に検査
ビット列の付加処理を実施し、連続する２つの符号化処
理工程の間には全て入れ替え処理工程を設け、且つ、当
該入れ替え処理工程は全て上記符号化処理工程に入力さ
れる入力符号系列の並列数と同数の出力符号系列の間で
入れ替え処理を実施するものである。
【００１５】この発明に係る多段符号化方法は、入れ替
え処理工程が、入力される出力符号系列のビット数ある
いはシンボル数を入れ替え処理の単位で割った値までカ
ウントし、各カウント値毎に互いに異なる入れ替え状態
となるものである。
え処理工程が、入力される出力符号系列のビット数ある
いはシンボル数を入れ替え処理の単位で割った値までカ
ウントし、各カウント値毎に互いに異なる入れ替え状態
となるものである。
【００１６】この発明に係る多段復号方法は、入力符号
系列に対してそれぞれの検査ビット列に基づいて復号
し、これを出力符号系列として出力する復号処理工程を
複数備え、多段符号化系列に対して順次この複数回の復
号処理工程を実施して出力情報系列を生成する多段復号
方法において、各復号処理工程は、複数の入力符号系列
に対して並列に復号処理を実施するとともに、連続する
２つの復号処理工程の間のうちの少なくとも１個所に
は、前段の復号処理工程から出力される複数の出力符号
系列の間で逆入れ替えによるデインタリーブを行う逆入
れ替え処理工程を設けるものである。
系列に対してそれぞれの検査ビット列に基づいて復号
し、これを出力符号系列として出力する復号処理工程を
複数備え、多段符号化系列に対して順次この複数回の復
号処理工程を実施して出力情報系列を生成する多段復号
方法において、各復号処理工程は、複数の入力符号系列
に対して並列に復号処理を実施するとともに、連続する
２つの復号処理工程の間のうちの少なくとも１個所に
は、前段の復号処理工程から出力される複数の出力符号
系列の間で逆入れ替えによるデインタリーブを行う逆入
れ替え処理工程を設けるものである。
【００１７】この発明に係る多段復号方法は、復号処理
工程は全て同数の入力符号系列に対して並列に復号処理
を実施し、連続する２つの復号処理工程の間には全て逆
入れ替え処理工程を設け、且つ、当該逆入れ替え処理工
程は全て上記復号処理工程に入力される入力符号系列の
並列数と同数の出力符号系列の間で逆入れ替え処理を実
施するものである。
工程は全て同数の入力符号系列に対して並列に復号処理
を実施し、連続する２つの復号処理工程の間には全て逆
入れ替え処理工程を設け、且つ、当該逆入れ替え処理工
程は全て上記復号処理工程に入力される入力符号系列の
並列数と同数の出力符号系列の間で逆入れ替え処理を実
施するものである。
【００１８】この発明に係る多段復号方法は、逆入れ替
え処理工程が、入力される出力符号系列のビット数ある
いはシンボル数を逆入れ替え処理の単位で割った値まで
カウントし、各カウント値毎に互いに異なる逆入れ替え
状態となるものである。
え処理工程が、入力される出力符号系列のビット数ある
いはシンボル数を逆入れ替え処理の単位で割った値まで
カウントし、各カウント値毎に互いに異なる逆入れ替え
状態となるものである。
【００１９】この発明に係る多段符号化装置は、複数の
入力符号系列に同時に検査ビット列を付加して複数の出
力符号系列を出力する複数の符号化処理手段と、複数の
入力符号系列の間において、入れ替えによるインタリー
ブを行って同数の出力符号系列を出力する少なくとも１
つ以上の入れ替え処理手段とを備え、入力情報系列に対
して順次符号化処理手段による検査ビット列付加処理を
実施すると共にその間において入れ替え処理手段による
入れ替え処理を実施して多段符号化系列を生成するもの
である。
入力符号系列に同時に検査ビット列を付加して複数の出
力符号系列を出力する複数の符号化処理手段と、複数の
入力符号系列の間において、入れ替えによるインタリー
ブを行って同数の出力符号系列を出力する少なくとも１
つ以上の入れ替え処理手段とを備え、入力情報系列に対
して順次符号化処理手段による検査ビット列付加処理を
実施すると共にその間において入れ替え処理手段による
入れ替え処理を実施して多段符号化系列を生成するもの
である。
【００２０】この発明に係る多段符号化装置は、全ての
符号化処理手段に入力される入力符号系列の個数と、全
ての入れ替え処理手段に入力される入力符号系列の個数
とが同一であるものである。
符号化処理手段に入力される入力符号系列の個数と、全
ての入れ替え処理手段に入力される入力符号系列の個数
とが同一であるものである。
【００２１】この発明に係る多段符号化装置は、入れ替
え処理手段が、入力符号系列のビット数あるいはシンボ
ル数を入れ替え処理の単位で割った値までカウントする
入れ替えカウンタと、入力符号系列の数と同じ数だけ設
けられ、全ての入力符号系列が入力されるとともにこの
入れ替えカウンタのカウント値に応じて１つの入力符号
系列を選択して出力符号系列として出力する入れ替えセ
レクタとを備えるものである。
え処理手段が、入力符号系列のビット数あるいはシンボ
ル数を入れ替え処理の単位で割った値までカウントする
入れ替えカウンタと、入力符号系列の数と同じ数だけ設
けられ、全ての入力符号系列が入力されるとともにこの
入れ替えカウンタのカウント値に応じて１つの入力符号
系列を選択して出力符号系列として出力する入れ替えセ
レクタとを備えるものである。
【００２２】この発明に係る多段符号化装置は、複数の
入れ替えセレクタが、入力符号系列の数と同じ切り替え
回数毎に同一の入力符号系列を選択するものである。
入れ替えセレクタが、入力符号系列の数と同じ切り替え
回数毎に同一の入力符号系列を選択するものである。
【００２３】この発明に係る多段符号化装置は、全ての
符号化処理手段が、リードソロモン符号化方法に基づい
て検査ビット列を付加するものである。
符号化処理手段が、リードソロモン符号化方法に基づい
て検査ビット列を付加するものである。
【００２４】この発明に係る多段復号装置は、複数の入
力符号系列に対して同時にそれぞれの検査ビット列に基
づいて復号処理を実施して複数の出力符号系列を出力す
る複数の復号処理手段と、複数の入力符号系列の間にお
いて、逆入れ替えによるデインタリーブを行って同数の
出力符号系列を出力する少なくとも１つ以上の逆入れ替
え処理手段とを備え、多段符号化系列に対して順次この
複数回の復号処理工程を実施するとともにその間におい
て逆入れ替え処理手段による逆入れ替え処理を実施して
出力情報系列を生成するものである。
力符号系列に対して同時にそれぞれの検査ビット列に基
づいて復号処理を実施して複数の出力符号系列を出力す
る複数の復号処理手段と、複数の入力符号系列の間にお
いて、逆入れ替えによるデインタリーブを行って同数の
出力符号系列を出力する少なくとも１つ以上の逆入れ替
え処理手段とを備え、多段符号化系列に対して順次この
複数回の復号処理工程を実施するとともにその間におい
て逆入れ替え処理手段による逆入れ替え処理を実施して
出力情報系列を生成するものである。
【００２５】この発明に係る多段復号装置は、全ての復
号処理手段に入力される入力符号系列の個数と、全ての
逆入れ替え処理手段に入力される入力符号系列の個数と
が同一であるものである。
号処理手段に入力される入力符号系列の個数と、全ての
逆入れ替え処理手段に入力される入力符号系列の個数と
が同一であるものである。
【００２６】この発明に係る多段復号装置は、逆入れ替
え処理手段が、入力符号系列のビット数あるいはシンボ
ル数を入れ替え処理の単位で割った値までカウントする
逆入れ替えカウンタと、入力符号系列の数と同じ数だけ
設けられ、全ての入力符号系列が入力されるとともにこ
の逆入れ替えカウンタのカウント値に応じて１つの入力
符号系列を選択して出力符号系列として出力する逆入れ
替えセレクタとを備えるものである。
え処理手段が、入力符号系列のビット数あるいはシンボ
ル数を入れ替え処理の単位で割った値までカウントする
逆入れ替えカウンタと、入力符号系列の数と同じ数だけ
設けられ、全ての入力符号系列が入力されるとともにこ
の逆入れ替えカウンタのカウント値に応じて１つの入力
符号系列を選択して出力符号系列として出力する逆入れ
替えセレクタとを備えるものである。
【００２７】この発明に係る多段復号装置は、複数の逆
入れ替えセレクタが、入力符号系列の数と同じ切り替え
回数毎に同一の入力符号系列を選択するものである。
入れ替えセレクタが、入力符号系列の数と同じ切り替え
回数毎に同一の入力符号系列を選択するものである。
【００２８】この発明に係る多段復号装置は、全ての復
号処理手段が、リードソロモン符号化方法に基づいて復
号処理を実施するものである。
号処理手段が、リードソロモン符号化方法に基づいて復
号処理を実施するものである。
【００２９】この発明に係る多段復号装置は、いずれか
の復号処理手段と同様の復号処理を実施する少なくとも
１つの再復号処理手段を当該復号処理手段の直後以外の
位置に配設するとともに、上記復号処理手段と再復号処
理手段との間に配設され、上記復号処理手段に入力され
る入力符号系列と同様の符号化状態にある符号系列を生
成して再復号処理手段へ出力する再入れ替え処理手段を
設け、更に、上記復号処理手段で利用された検査ビット
列は上記再復号処理手段に伝送されるものである。
の復号処理手段と同様の復号処理を実施する少なくとも
１つの再復号処理手段を当該復号処理手段の直後以外の
位置に配設するとともに、上記復号処理手段と再復号処
理手段との間に配設され、上記復号処理手段に入力され
る入力符号系列と同様の符号化状態にある符号系列を生
成して再復号処理手段へ出力する再入れ替え処理手段を
設け、更に、上記復号処理手段で利用された検査ビット
列は上記再復号処理手段に伝送されるものである。
【００３０】この発明に係る多段復号装置は、全ての復
号処理手段で検査された誤りビット数あるいは誤りシン
ボル数の総和を伝送媒体上で生じた誤り数と推定する誤
り数推定回路を備えるものである。
号処理手段で検査された誤りビット数あるいは誤りシン
ボル数の総和を伝送媒体上で生じた誤り数と推定する誤
り数推定回路を備えるものである。
【００３１】この発明に係る情報伝送システムは、以上
の多段符号化装置と、以上の多段復号装置と、上記多段
符号化装置の多段符号化系列を上記多段復号装置へ伝送
する伝送媒体とを備えるものである。
の多段符号化装置と、以上の多段復号装置と、上記多段
符号化装置の多段符号化系列を上記多段復号装置へ伝送
する伝送媒体とを備えるものである。
【００３２】
【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１はこの発明の実施の形態１による情
報伝送システムの構成を示すブロック図である。図にお
いて、１は複数の情報シンボルからなる入力情報系列が
順次入力されるとともにこの入力情報系列に基づいて出
力連接符号化系列を生成して出力する連接符号化装置
（多段符号化装置）、２は入力連接符号化系列が順次入
力されるとともにこの入力連接符号化系列に基づいて出
力情報系列を生成して出力する連接復号装置（多段復号
装置）、３は連接符号化装置１と連接復号装置２との間
に接続され、連接符号化装置１が出力した出力連接符号
化系列を連接復号装置２に伝送して入力連接符号化系列
として出力する光ファイバなどの伝送媒体である。
説明する。 実施の形態１．図１はこの発明の実施の形態１による情
報伝送システムの構成を示すブロック図である。図にお
いて、１は複数の情報シンボルからなる入力情報系列が
順次入力されるとともにこの入力情報系列に基づいて出
力連接符号化系列を生成して出力する連接符号化装置
（多段符号化装置）、２は入力連接符号化系列が順次入
力されるとともにこの入力連接符号化系列に基づいて出
力情報系列を生成して出力する連接復号装置（多段復号
装置）、３は連接符号化装置１と連接復号装置２との間
に接続され、連接符号化装置１が出力した出力連接符号
化系列を連接復号装置２に伝送して入力連接符号化系列
として出力する光ファイバなどの伝送媒体である。
【００３３】連接符号化装置１において、４は入力情報
系列をＬ（Ｌは整数）個ずつ並列化してＬ個の並列入力
情報系列を同時に同期させて出力する情報系列入力回
路、５は同一動作をするＬ個のリードソロモン符号化回
路を備え、このＬ個のリードソロモン符号化回路がそれ
ぞれ同時に各並列入力情報系列の符号化処理を行い、同
一符号長さのＬ個の外符号化系列を出力する外符号化回
路（符号化処理手段、符号化処理工程）、６はＬ個の入
力部とＬ個の出力部とを備え、外符号化系列の新たなシ
ンボルが入力されるたびに各入力部と各出力部との接続
を切り替えることで入れ替えによるインタリーブを行
い、上記Ｌ個の外符号化系列を新たなシンボル入力の毎
にインタリーブ処理したＬ個のインタリーブ符号化系列
を出力するインタリーブ回路（入れ替え処理手段、入れ
替え処理工程）、７は同一動作をするＬ個のリードソロ
モン符号化回路を備え、このＬ個のリードソロモン符号
化回路がそれぞれ同時に各インタリーブ符号化系列の符
号化処理を行い、同一符号長さのＬ個の内符号化系列を
出力する内符号化回路（符号化処理手段、符号化処理工
程）、８はこのＬ個の内符号化系列をＬ個の出力連接符
号化系列として伝送媒体３へ順次出力する連接符号化系
列出力回路である。
系列をＬ（Ｌは整数）個ずつ並列化してＬ個の並列入力
情報系列を同時に同期させて出力する情報系列入力回
路、５は同一動作をするＬ個のリードソロモン符号化回
路を備え、このＬ個のリードソロモン符号化回路がそれ
ぞれ同時に各並列入力情報系列の符号化処理を行い、同
一符号長さのＬ個の外符号化系列を出力する外符号化回
路（符号化処理手段、符号化処理工程）、６はＬ個の入
力部とＬ個の出力部とを備え、外符号化系列の新たなシ
ンボルが入力されるたびに各入力部と各出力部との接続
を切り替えることで入れ替えによるインタリーブを行
い、上記Ｌ個の外符号化系列を新たなシンボル入力の毎
にインタリーブ処理したＬ個のインタリーブ符号化系列
を出力するインタリーブ回路（入れ替え処理手段、入れ
替え処理工程）、７は同一動作をするＬ個のリードソロ
モン符号化回路を備え、このＬ個のリードソロモン符号
化回路がそれぞれ同時に各インタリーブ符号化系列の符
号化処理を行い、同一符号長さのＬ個の内符号化系列を
出力する内符号化回路（符号化処理手段、符号化処理工
程）、８はこのＬ個の内符号化系列をＬ個の出力連接符
号化系列として伝送媒体３へ順次出力する連接符号化系
列出力回路である。
【００３４】連接復号装置２において、９は入力連接符
号化系列をＬ（Ｌは整数）個ずつ並列化してＬ個の並列
入力連接符号化系列を同時に同期させて出力する連接符
号化系列入力回路、１０は同一動作をするＬ個のリード
ソロモン復号回路を備え、このＬ個のリードソロモン復
号回路がそれぞれ同時に各並列入力連接符号化系列の復
号処理を行い、同一符号長さのＬ個の内復号系列を出力
する内復号回路（復号処理手段、復号処理工程）、１１
はＬ個の入力部とＬ個の出力部とを備え、内復号系列の
新たなシンボルが入力されるたびに各入力部と各出力部
との接続を切り替えることで入れ替えによるデインタリ
ーブを行い、上記Ｌ個の内復号系列を新たなシンボルの
入力の毎にデインタリーブ処理したＬ個のデインタリー
ブ復号系列を出力するデインタリーブ回路（逆入れ替え
処理手段、逆入れ替え処理工程）、１２は同一動作をす
るＬ個のリードソロモン復号回路を備え、このＬ個のリ
ードソロモン復号回路がそれぞれ同時に各デインタリー
ブ復号系列の復号処理を行い、同一符号長さのＬ個の外
復号系列を出力する外復号回路（復号処理手段、復号処
理工程）、１３はこのＬ個の外復号系列をＬ個の情報系
列として順次出力する情報系列出力回路、１４はリード
ソロモン復号回路全体において訂正した全ての誤りビッ
ト数の総和を演算し、この値を誤り数と推定して出力す
る誤り数推定回路である。
号化系列をＬ（Ｌは整数）個ずつ並列化してＬ個の並列
入力連接符号化系列を同時に同期させて出力する連接符
号化系列入力回路、１０は同一動作をするＬ個のリード
ソロモン復号回路を備え、このＬ個のリードソロモン復
号回路がそれぞれ同時に各並列入力連接符号化系列の復
号処理を行い、同一符号長さのＬ個の内復号系列を出力
する内復号回路（復号処理手段、復号処理工程）、１１
はＬ個の入力部とＬ個の出力部とを備え、内復号系列の
新たなシンボルが入力されるたびに各入力部と各出力部
との接続を切り替えることで入れ替えによるデインタリ
ーブを行い、上記Ｌ個の内復号系列を新たなシンボルの
入力の毎にデインタリーブ処理したＬ個のデインタリー
ブ復号系列を出力するデインタリーブ回路（逆入れ替え
処理手段、逆入れ替え処理工程）、１２は同一動作をす
るＬ個のリードソロモン復号回路を備え、このＬ個のリ
ードソロモン復号回路がそれぞれ同時に各デインタリー
ブ復号系列の復号処理を行い、同一符号長さのＬ個の外
復号系列を出力する外復号回路（復号処理手段、復号処
理工程）、１３はこのＬ個の外復号系列をＬ個の情報系
列として順次出力する情報系列出力回路、１４はリード
ソロモン復号回路全体において訂正した全ての誤りビッ
ト数の総和を演算し、この値を誤り数と推定して出力す
る誤り数推定回路である。
【００３５】図２はこの発明の実施の形態１によるイン
タリーブ回路６の内部構成を示すブロック図である。図
において、１５は外符号化系列のシンボル数を並列入力
シンボル数で割った値と同数までカウントするとともに
外符号化系列の新たなシンボルが入力される度にその時
のカウント値情報を備えるセレクト切り替え信号を出力
するカウンタ（入れ替えカウンタ）、１６はそれぞれＬ
個の外符号化系列が入力され、上記セレクト切り替え信
号のカウント値情報に応じてその値に対して固定的に割
り付けられた１つの外符号化系列を選択してインタリー
ブ符号化系列として出力するＬ個のセレクタ（入れ替え
セレクタ）である。なお、デインタリーブ回路１１も同
様の内部構成である。
タリーブ回路６の内部構成を示すブロック図である。図
において、１５は外符号化系列のシンボル数を並列入力
シンボル数で割った値と同数までカウントするとともに
外符号化系列の新たなシンボルが入力される度にその時
のカウント値情報を備えるセレクト切り替え信号を出力
するカウンタ（入れ替えカウンタ）、１６はそれぞれＬ
個の外符号化系列が入力され、上記セレクト切り替え信
号のカウント値情報に応じてその値に対して固定的に割
り付けられた１つの外符号化系列を選択してインタリー
ブ符号化系列として出力するＬ個のセレクタ（入れ替え
セレクタ）である。なお、デインタリーブ回路１１も同
様の内部構成である。
【００３６】次に動作について説明する。連接符号化装
置１に入力情報系列が入力されると、情報系列入力回路
４はこの入力情報系列をＬ個ずつ並列化してＬ個の並列
入力情報系列を同時に同期させて１シンボルずつ出力す
る。外符号化回路５は、Ｌ個のリードソロモン符号化回
路が上記シンボルが入力されるたびに同時に各並列入力
情報系列の符号化処理を行い、最終的には上記各並列入
力情報系列の最後に外誤り訂正ビット列を付加した外符
号化系列をＬ個ずつ出力する。インタリーブ回路６は新
たなシンボルが入力されると、カウンタ１５が新たなカ
ウント値を出力し、各セレクタ１６，・・・，１６がこ
れに応じて予め定められた外符号化系列を選択してイン
タリーブ符号化系列として出力する。なお、このＬ個の
セレクタ１６，・・・，１６はそれぞれ各シンボルの入
力タイミングにおいて別々の外符号化系列を選択するよ
うに設定されている。内符号化回路７は、Ｌ個のリード
ソロモン符号化回路がシンボルが入力されるたびに同時
に各インタリーブ符号化系列のさらなる符号化処理を行
い、最終的には上記各インタリーブ符号化系列の最後に
内誤り訂正ビット列を付加した内符号化系列をＬ個ずつ
出力する。そして、連接符号化系列出力回路８は、この
Ｌ個の内符号化系列をＬ個の出力連接符号化系列として
伝送媒体３へ順次出力する。
置１に入力情報系列が入力されると、情報系列入力回路
４はこの入力情報系列をＬ個ずつ並列化してＬ個の並列
入力情報系列を同時に同期させて１シンボルずつ出力す
る。外符号化回路５は、Ｌ個のリードソロモン符号化回
路が上記シンボルが入力されるたびに同時に各並列入力
情報系列の符号化処理を行い、最終的には上記各並列入
力情報系列の最後に外誤り訂正ビット列を付加した外符
号化系列をＬ個ずつ出力する。インタリーブ回路６は新
たなシンボルが入力されると、カウンタ１５が新たなカ
ウント値を出力し、各セレクタ１６，・・・，１６がこ
れに応じて予め定められた外符号化系列を選択してイン
タリーブ符号化系列として出力する。なお、このＬ個の
セレクタ１６，・・・，１６はそれぞれ各シンボルの入
力タイミングにおいて別々の外符号化系列を選択するよ
うに設定されている。内符号化回路７は、Ｌ個のリード
ソロモン符号化回路がシンボルが入力されるたびに同時
に各インタリーブ符号化系列のさらなる符号化処理を行
い、最終的には上記各インタリーブ符号化系列の最後に
内誤り訂正ビット列を付加した内符号化系列をＬ個ずつ
出力する。そして、連接符号化系列出力回路８は、この
Ｌ個の内符号化系列をＬ個の出力連接符号化系列として
伝送媒体３へ順次出力する。
【００３７】伝送媒体３から入力連接符号化系列が入力
されると連接復号装置２の連接符号化系列入力回路９
は、この入力連接符号化系列をＬ個ずつ並列化してＬ個
の並列入力連接符号化系列を同時に同期させて１シンボ
ルずつ出力する。内復号回路１０は、Ｌ個のリードソロ
モン復号回路が上記シンボルが入力されるたびに同時に
各並列入力連接符号化系列の復号処理を行い、最終的に
は内誤り訂正ビット列によりビット誤りが訂正された内
復号系列をＬ個ずつ出力する。この内復号系列は伝送媒
体３などで誤りが一切なかったものとすれば上記インタ
リーブ符号化系列と同一な系列となる。デインタリーブ
回路１１は新たなシンボルが入力されると、カウンタ１
５が新たなカウント値を出力し、各セレクタ１６，・・
・，１６がこれに応じて予め定められた内復号系列を選
択してデインタリーブ復号系列として出力する。なお、
このＬ個のセレクタ１６，・・・，１６は各シンボルの
入力タイミングにおいてそれぞれ別々の内復号系列を選
択するように設定されている。このデインタリーブ復号
系列は伝送媒体３などで誤りが一切なかったものとすれ
ば上記外符号化系列と同一な系列となる。外復号回路１
２は、Ｌ個のリードソロモン復号回路がシンボルが入力
されるたびに同時に各デインタリーブ復号系列のさらな
る復号処理を行い、最終的には外誤り訂正ビット列によ
りビット誤りが訂正された外復号系列をＬ個ずつ出力す
る。この外復号系列は伝送経路３などで誤りが一切なか
ったものとすれば上記並列入力情報系列と同一な系列と
なる。そして、情報系列出力回路１３は、このＬ個の外
復号系列をＬ個の出力情報系列として順次出力する。
されると連接復号装置２の連接符号化系列入力回路９
は、この入力連接符号化系列をＬ個ずつ並列化してＬ個
の並列入力連接符号化系列を同時に同期させて１シンボ
ルずつ出力する。内復号回路１０は、Ｌ個のリードソロ
モン復号回路が上記シンボルが入力されるたびに同時に
各並列入力連接符号化系列の復号処理を行い、最終的に
は内誤り訂正ビット列によりビット誤りが訂正された内
復号系列をＬ個ずつ出力する。この内復号系列は伝送媒
体３などで誤りが一切なかったものとすれば上記インタ
リーブ符号化系列と同一な系列となる。デインタリーブ
回路１１は新たなシンボルが入力されると、カウンタ１
５が新たなカウント値を出力し、各セレクタ１６，・・
・，１６がこれに応じて予め定められた内復号系列を選
択してデインタリーブ復号系列として出力する。なお、
このＬ個のセレクタ１６，・・・，１６は各シンボルの
入力タイミングにおいてそれぞれ別々の内復号系列を選
択するように設定されている。このデインタリーブ復号
系列は伝送媒体３などで誤りが一切なかったものとすれ
ば上記外符号化系列と同一な系列となる。外復号回路１
２は、Ｌ個のリードソロモン復号回路がシンボルが入力
されるたびに同時に各デインタリーブ復号系列のさらな
る復号処理を行い、最終的には外誤り訂正ビット列によ
りビット誤りが訂正された外復号系列をＬ個ずつ出力す
る。この外復号系列は伝送経路３などで誤りが一切なか
ったものとすれば上記並列入力情報系列と同一な系列と
なる。そして、情報系列出力回路１３は、このＬ個の外
復号系列をＬ個の出力情報系列として順次出力する。
【００３８】また、誤り数推定回路１４は、リードソロ
モン復号回路全体において訂正した全ての誤りビット数
の総和を演算し、この値を誤り数と推定して出力する。
なお、この誤り数は伝送媒体３の伝送状態を示す指標と
なるものであり、これをもちいてたとえば受信アンプの
増幅倍率などを最適化することができる。
モン復号回路全体において訂正した全ての誤りビット数
の総和を演算し、この値を誤り数と推定して出力する。
なお、この誤り数は伝送媒体３の伝送状態を示す指標と
なるものであり、これをもちいてたとえば受信アンプの
増幅倍率などを最適化することができる。
【００３９】図３（ａ）はこの発明の実施の形態１の情
報伝送システムにおける連接符号化処理を詳細に説明す
るためのフォーマット図である。図において、＃１，・
・・，＃Ｌはそれぞれ同時に処理される並列入力情報系
列の番号、左端から２２３シンボルが並列入力情報系列
のシンボル列、２２４から２３９が外誤り訂正ビット
列、２４０から２５５シンボルまでが内誤り訂正ビット
列を意味する。つまり、外符号化系列は符号長２３９バ
イト、情報２２３バイトのリードソロモン符号、内符号
化系列は符号長２５５バイト、情報２３９バイトのリー
ドソロモン符号となる。そして、外符号化回路５の各リ
ードソロモン符号化回路には各並列入力情報系列がその
まま入力され、これに外誤り訂正ビット列を付加した外
符号化系列を出力する。この外符号化系列のうちの１つ
は同図の矢線１７に相当する。また、この外符号化系列
がそれを順番に周期的に選択するようにインタリーブさ
れる場合、内符号化回路７の各リードソロモン符号化回
路には各外符号化系列のシンボルが順次切り替わって入
力され、それに内誤り訂正ビット列を付加した内符号化
系列を出力する。この内符号化系列のうちの１つは同図
の矢線１８に相当する。そして、同図で明らかなように
外符号化系列の符号化方向と内符号化系列の符号化方向
とは異なる方向となっている。
報伝送システムにおける連接符号化処理を詳細に説明す
るためのフォーマット図である。図において、＃１，・
・・，＃Ｌはそれぞれ同時に処理される並列入力情報系
列の番号、左端から２２３シンボルが並列入力情報系列
のシンボル列、２２４から２３９が外誤り訂正ビット
列、２４０から２５５シンボルまでが内誤り訂正ビット
列を意味する。つまり、外符号化系列は符号長２３９バ
イト、情報２２３バイトのリードソロモン符号、内符号
化系列は符号長２５５バイト、情報２３９バイトのリー
ドソロモン符号となる。そして、外符号化回路５の各リ
ードソロモン符号化回路には各並列入力情報系列がその
まま入力され、これに外誤り訂正ビット列を付加した外
符号化系列を出力する。この外符号化系列のうちの１つ
は同図の矢線１７に相当する。また、この外符号化系列
がそれを順番に周期的に選択するようにインタリーブさ
れる場合、内符号化回路７の各リードソロモン符号化回
路には各外符号化系列のシンボルが順次切り替わって入
力され、それに内誤り訂正ビット列を付加した内符号化
系列を出力する。この内符号化系列のうちの１つは同図
の矢線１８に相当する。そして、同図で明らかなように
外符号化系列の符号化方向と内符号化系列の符号化方向
とは異なる方向となっている。
【００４０】図３（ｂ）は同図（ａ）と同様の内容を伝
送媒体３に出力される出力連接符号化系列において見た
場合のフォーマット図である。そして、たとえば同図の
１行ずつ順番に伝送媒体３に出力すると考えた場合、同
図に示すように各内符号化系列はそのすべてのシンボル
が連続してまとめて出力されることになるが、各外符号
化系列、つまり各情報系列の各シンボルや各外誤り訂正
ビット列は離散した状態で伝送媒体３に出力されること
なり、これにより単一のビット誤りやバースト誤りに対
して誤り検出／訂正が可能であることがわかる。また、
Ｌシンボル毎のブロック符号処理がなされていることに
なる。
送媒体３に出力される出力連接符号化系列において見た
場合のフォーマット図である。そして、たとえば同図の
１行ずつ順番に伝送媒体３に出力すると考えた場合、同
図に示すように各内符号化系列はそのすべてのシンボル
が連続してまとめて出力されることになるが、各外符号
化系列、つまり各情報系列の各シンボルや各外誤り訂正
ビット列は離散した状態で伝送媒体３に出力されること
なり、これにより単一のビット誤りやバースト誤りに対
して誤り検出／訂正が可能であることがわかる。また、
Ｌシンボル毎のブロック符号処理がなされていることに
なる。
【００４１】なお、各リードソロモン符号化回路や各リ
ードソロモン復号回路のカウンタはそれぞれに入力され
る系列の符号長と同じ値までカウントしている。また、
セレクタは上記並列数Ｌ毎に同じ入力部を選択するよう
に動作している。
ードソロモン復号回路のカウンタはそれぞれに入力され
る系列の符号長と同じ値までカウントしている。また、
セレクタは上記並列数Ｌ毎に同じ入力部を選択するよう
に動作している。
【００４２】以上のように、この実施の形態１によれ
ば、Ｌ個の並列入力情報系列に同時に誤り訂正ビット列
を付加してＬ個の外符号化系列を出力する外符号化回路
５と、Ｌ個の外符号化系列に対して入れ替えによるイン
タリーブを行って同数のインタリーブ符号系列を出力す
るインタリーブ回路６と、Ｌ個のインタリーブ符号系列
に同時に内誤り訂正ビット列を付加してＬ個の内符号化
系列を出力する内符号化回路７とを備え、並列入力情報
系列に対して外符号化回路５および内符号化回路７によ
る誤り訂正符号付加処理を実施すると共にその間におい
てインタリーブ回路６による入れ替え処理を実施して出
力連接符号化系列を生成するので、外符号化回路５およ
び内符号化回路７における処理能力がＬ倍となり、且
つ、外符号化回路５から出力されたＬ個の外符号化系列
が入れ替えによるインタリーブにて内符号化回路７に入
力される。
ば、Ｌ個の並列入力情報系列に同時に誤り訂正ビット列
を付加してＬ個の外符号化系列を出力する外符号化回路
５と、Ｌ個の外符号化系列に対して入れ替えによるイン
タリーブを行って同数のインタリーブ符号系列を出力す
るインタリーブ回路６と、Ｌ個のインタリーブ符号系列
に同時に内誤り訂正ビット列を付加してＬ個の内符号化
系列を出力する内符号化回路７とを備え、並列入力情報
系列に対して外符号化回路５および内符号化回路７によ
る誤り訂正符号付加処理を実施すると共にその間におい
てインタリーブ回路６による入れ替え処理を実施して出
力連接符号化系列を生成するので、外符号化回路５およ
び内符号化回路７における処理能力がＬ倍となり、且
つ、外符号化回路５から出力されたＬ個の外符号化系列
が入れ替えによるインタリーブにて内符号化回路７に入
力される。
【００４３】従って、単に各符号化回路５，７における
処理能力がＬ倍となるだけでなく、Ｌ個の外符号化系列
を蓄積させることなく直に外符号化回路５から内符号化
回路７へＬ個の外符号化系列を伝送することができてそ
こにおける遅延時間を格段に削減することができるの
で、インタリーブメモリに外符号化系列を順次記憶させ
た後読み出しを行う従来のものに比べて格段に情報の伝
送速度が向上し、トータルの遅延時間が格段に削減され
ることになる。また、インタリーブ処理のためにメモリ
が一切不要となる。
処理能力がＬ倍となるだけでなく、Ｌ個の外符号化系列
を蓄積させることなく直に外符号化回路５から内符号化
回路７へＬ個の外符号化系列を伝送することができてそ
こにおける遅延時間を格段に削減することができるの
で、インタリーブメモリに外符号化系列を順次記憶させ
た後読み出しを行う従来のものに比べて格段に情報の伝
送速度が向上し、トータルの遅延時間が格段に削減され
ることになる。また、インタリーブ処理のためにメモリ
が一切不要となる。
【００４４】それゆえ、２回に渡る符号化処理をその途
中でインタリーブ処理をしつつ実行することで伝送した
情報の信頼性を従来と同様に確保しつつ、従来のものに
比べ格段に遅延時間や使用メモリ容量を削減することが
でき、ひいては伝送した情報の信頼性を確保しつつ従来
には実現し得ない伝送速度にて情報を伝送させることが
できる効果がある。
中でインタリーブ処理をしつつ実行することで伝送した
情報の信頼性を従来と同様に確保しつつ、従来のものに
比べ格段に遅延時間や使用メモリ容量を削減することが
でき、ひいては伝送した情報の信頼性を確保しつつ従来
には実現し得ない伝送速度にて情報を伝送させることが
できる効果がある。
【００４５】この実施の形態１によれば、外符号化回路
５、内符号化回路７およびインタリーブ回路６で同時に
処理する符号系列数がＬ個で統一されているので、例え
ば一部において同時に処理される符号系列の並列数が削
減されているような場合に生じるトータルの情報伝送速
度のボトルネックが生じることはなく、２段にわたる符
号化処理全体でのスループットを少なくともＬ倍には向
上させることができ、従来の数倍の非常に高速な符号化
処理速度を実現することができる効果がある。
５、内符号化回路７およびインタリーブ回路６で同時に
処理する符号系列数がＬ個で統一されているので、例え
ば一部において同時に処理される符号系列の並列数が削
減されているような場合に生じるトータルの情報伝送速
度のボトルネックが生じることはなく、２段にわたる符
号化処理全体でのスループットを少なくともＬ倍には向
上させることができ、従来の数倍の非常に高速な符号化
処理速度を実現することができる効果がある。
【００４６】この実施の形態１によれば、インタリーブ
回路６が、外符号化系列のビット数あるいはシンボル数
までカウントするカウンタ１５と、全ての外符号化系列
が入力されるとともにこのカウンタ１５のカウント値に
応じて１つの外符号化系列を選択してインタリーブ符号
系列として出力するＬ個のセレクタ１６，・・・，１６
とを備えるので、外符号化系列の符号長を単位として内
符号化回路７がブロック符号化処理を実施することがで
きる効果がある。
回路６が、外符号化系列のビット数あるいはシンボル数
までカウントするカウンタ１５と、全ての外符号化系列
が入力されるとともにこのカウンタ１５のカウント値に
応じて１つの外符号化系列を選択してインタリーブ符号
系列として出力するＬ個のセレクタ１６，・・・，１６
とを備えるので、外符号化系列の符号長を単位として内
符号化回路７がブロック符号化処理を実施することがで
きる効果がある。
【００４７】この実施の形態１によれば、Ｌ個のセレク
タ１６，・・・，１６がＬシンボルごとに同一の外符号
化系列を選択するので、内符号化回路７は最大カウント
値を単位として周期的なブロックインタリーブ処理を実
施することができる効果がある。
タ１６，・・・，１６がＬシンボルごとに同一の外符号
化系列を選択するので、内符号化回路７は最大カウント
値を単位として周期的なブロックインタリーブ処理を実
施することができる効果がある。
【００４８】この実施の形態１によれば、外符号化回路
５および内符号化回路７が共にリードソロモン符号化方
法に基づいて誤り訂正符号を付加するので、このリード
ソロモン符号化方法の下でシンボル（バイト）毎の符号
化処理を実施させることができ、これ以外のＢＣＨ（Ｂ
ｏｓｅ−Ｃｈａｕｄｈｕｒｉ−Ｈｏｃｑｕｅｎｇｈｅ
ｍ）符号化方法などに基づいて検査ビット列を付加する
場合に比べて簡易な構成で効率良く並列処理を実施する
ことができる効果がある。
５および内符号化回路７が共にリードソロモン符号化方
法に基づいて誤り訂正符号を付加するので、このリード
ソロモン符号化方法の下でシンボル（バイト）毎の符号
化処理を実施させることができ、これ以外のＢＣＨ（Ｂ
ｏｓｅ−Ｃｈａｕｄｈｕｒｉ−Ｈｏｃｑｕｅｎｇｈｅ
ｍ）符号化方法などに基づいて検査ビット列を付加する
場合に比べて簡易な構成で効率良く並列処理を実施する
ことができる効果がある。
【００４９】この実施の形態１によれば、Ｌ個の並列入
力連接符号系列に対して同時にそれぞれの誤り訂正ビッ
ト列に基づいて復号処理を実施してＬ個の内復号系列を
出力する内復号回路１０と、逆入れ替えによるデインタ
リーブを行ってＬ個のデインタリーブ復号系列を出力す
るデインタリーブ回路１１と、Ｌ個のデインタリーブ復
号系列に対して同時にそれぞれの誤り訂正ビット列に基
づいて復号処理を実施してＬ個の外復号系列を出力する
外復号回路１２とを備え、入力連接符号化系列に対して
順次この複数回の復号処理工程を実施するとともにその
間においてデインタリーブ回路１１による逆入れ替え処
理を実施して外復号系列を生成するので、内復号回路１
０および外復号回路１２の処理能力がＬ倍となり、且
つ、内復号回路１０から出力されたＬ個の内復号系列が
逆入れ替えによるデインタリーブにて外復号回路１２に
入力される。
力連接符号系列に対して同時にそれぞれの誤り訂正ビッ
ト列に基づいて復号処理を実施してＬ個の内復号系列を
出力する内復号回路１０と、逆入れ替えによるデインタ
リーブを行ってＬ個のデインタリーブ復号系列を出力す
るデインタリーブ回路１１と、Ｌ個のデインタリーブ復
号系列に対して同時にそれぞれの誤り訂正ビット列に基
づいて復号処理を実施してＬ個の外復号系列を出力する
外復号回路１２とを備え、入力連接符号化系列に対して
順次この複数回の復号処理工程を実施するとともにその
間においてデインタリーブ回路１１による逆入れ替え処
理を実施して外復号系列を生成するので、内復号回路１
０および外復号回路１２の処理能力がＬ倍となり、且
つ、内復号回路１０から出力されたＬ個の内復号系列が
逆入れ替えによるデインタリーブにて外復号回路１２に
入力される。
【００５０】従って、単に内復号回路１０および外復号
回路１２における処理能力がＬ倍となるだけでなく、Ｌ
個の内復号系列を蓄積させることなく直に内復号回路１
０から外復号回路１２へ伝送することができてそこにお
ける遅延時間を格段に削減することができるので、デイ
ンタリーブメモリに内復号系列を順次記憶させた後読み
出しを行う従来のものに比べて格段に情報の伝送速度が
向上し、トータルの遅延時間が格段に削減されることに
なる。また、デインタリーブ処理のためにメモリが一切
不要となる。
回路１２における処理能力がＬ倍となるだけでなく、Ｌ
個の内復号系列を蓄積させることなく直に内復号回路１
０から外復号回路１２へ伝送することができてそこにお
ける遅延時間を格段に削減することができるので、デイ
ンタリーブメモリに内復号系列を順次記憶させた後読み
出しを行う従来のものに比べて格段に情報の伝送速度が
向上し、トータルの遅延時間が格段に削減されることに
なる。また、デインタリーブ処理のためにメモリが一切
不要となる。
【００５１】それゆえ、２回に渡る復号処理をその途中
でデインタリーブ処理をしつつ実行することで伝送した
情報の信頼性を従来と同様に確保しつつ、従来のものに
比べ格段に遅延時間や使用メモリ容量を削減することが
でき、ひいては伝送した情報の信頼性を確保しつつ従来
には実現し得ない伝送速度にて情報を伝送させることが
できる効果がある。
でデインタリーブ処理をしつつ実行することで伝送した
情報の信頼性を従来と同様に確保しつつ、従来のものに
比べ格段に遅延時間や使用メモリ容量を削減することが
でき、ひいては伝送した情報の信頼性を確保しつつ従来
には実現し得ない伝送速度にて情報を伝送させることが
できる効果がある。
【００５２】この実施の形態１によれば、内復号回路１
０と、デインタリーブ回路１１と、外復号回路１２とで
並列に処理する符号系列がＬ個に統一されているので、
例えば一部において並列数が削減されたりしたような場
合に生じるトータルの情報伝送速度のボトルネックが生
じないので、多段にわたる復号処理全体でのスループッ
トを少なくとも上記並列数分は向上させることができ、
従来の数倍の非常に高速な復号処理速度を実現すること
ができる効果がある。
０と、デインタリーブ回路１１と、外復号回路１２とで
並列に処理する符号系列がＬ個に統一されているので、
例えば一部において並列数が削減されたりしたような場
合に生じるトータルの情報伝送速度のボトルネックが生
じないので、多段にわたる復号処理全体でのスループッ
トを少なくとも上記並列数分は向上させることができ、
従来の数倍の非常に高速な復号処理速度を実現すること
ができる効果がある。
【００５３】この実施の形態１によれば、デインタリー
ブ回路１１が、内復号系列のビット数あるいはシンボル
数までカウントするカウンタ１５と、全ての内復号系列
が入力されるとともにこのカウンタ１５のカウント値に
応じて１つの内復号系列を選択してデインタリーブ復号
系列として出力するＬ個のセレクタ１６，・・・，１６
とを備えるので、例えば内復号系列を最大カウント値を
単位として外復号回路１２がブロック復号処理を実施す
ることができる効果がある。
ブ回路１１が、内復号系列のビット数あるいはシンボル
数までカウントするカウンタ１５と、全ての内復号系列
が入力されるとともにこのカウンタ１５のカウント値に
応じて１つの内復号系列を選択してデインタリーブ復号
系列として出力するＬ個のセレクタ１６，・・・，１６
とを備えるので、例えば内復号系列を最大カウント値を
単位として外復号回路１２がブロック復号処理を実施す
ることができる効果がある。
【００５４】この実施の形態１によれば、Ｌ個のセレク
タ１６，・・・，１６がＬビットあるいはシンボルごと
に同一の内復号系列を選択するので、外復号回路１２は
上記Ｌを単位として周期的なブロックデインタリーブ処
理を実施することができる効果がある。
タ１６，・・・，１６がＬビットあるいはシンボルごと
に同一の内復号系列を選択するので、外復号回路１２は
上記Ｌを単位として周期的なブロックデインタリーブ処
理を実施することができる効果がある。
【００５５】この実施の形態１によれば、内復号回路１
０および外復号回路１２が共にリードソロモン符号化方
法に基づいて復号処理を実施するので、このリードソロ
モン符号化方法の下でバイト毎の復号処理を実施させる
ことができ、これ以外のＢＣＨ（Ｂｏｓｅ−Ｃｈａｕｄ
ｈｕｒｉ−Ｈｏｃｑｕｅｎｇｈｅｍ）符号の復号方法に
比べて簡易な構成で効率良く並列処理を実施することが
できる効果がある。
０および外復号回路１２が共にリードソロモン符号化方
法に基づいて復号処理を実施するので、このリードソロ
モン符号化方法の下でバイト毎の復号処理を実施させる
ことができ、これ以外のＢＣＨ（Ｂｏｓｅ−Ｃｈａｕｄ
ｈｕｒｉ−Ｈｏｃｑｕｅｎｇｈｅｍ）符号の復号方法に
比べて簡易な構成で効率良く並列処理を実施することが
できる効果がある。
【００５６】この実施の形態１によれば、上述した連接
符号化装置１と、上述した連接復号装置２と、これらの
間に接続された伝送媒体３とを備えると共に、上記連接
符号化装置１の複数の符号化回路５，７およびインタリ
ーブ回路６と、連接復号装置２の複数の復号回路１０，
１２およびデインタリーブ回路１１とが、伝送媒体３を
対称軸として線対象となる配列となっているので、伝送
した情報の信頼性を従来と同様に確保しつつ、従来のも
のに比べ格段に遅延時間や使用メモリ容量を削減するこ
とができ、ひいては伝送した情報の信頼性を確保しつつ
従来には実現し得ない伝送速度にて情報を伝送させるこ
とができる効果がある。
符号化装置１と、上述した連接復号装置２と、これらの
間に接続された伝送媒体３とを備えると共に、上記連接
符号化装置１の複数の符号化回路５，７およびインタリ
ーブ回路６と、連接復号装置２の複数の復号回路１０，
１２およびデインタリーブ回路１１とが、伝送媒体３を
対称軸として線対象となる配列となっているので、伝送
した情報の信頼性を従来と同様に確保しつつ、従来のも
のに比べ格段に遅延時間や使用メモリ容量を削減するこ
とができ、ひいては伝送した情報の信頼性を確保しつつ
従来には実現し得ない伝送速度にて情報を伝送させるこ
とができる効果がある。
【００５７】実施の形態２．図４はこの発明の実施の形
態２による情報伝送システムの構成を示すブロック図で
ある。図において、１９は情報系列入力回路４と外符号
化回路５との間に設けられ、Ｌ個の入力部とＬ個の出力
部とを備え、並列入力情報系列の新たなシンボルが入力
されるたびに各入力部と各出力部との接続を切り替える
ことで入れ替えによるインタリーブを行い、上記Ｌ個の
並列入力情報系列を新たなシンボル入力の毎にインタリ
ーブ処理したＬ個のインタリーブ情報系列を出力するイ
ンタリーブ回路（入れ替え処理手段、入れ替え処理工
程）であり、このＬ個のインタリーブ情報系列が外符号
化回路５に入力される。また、２０は外復号回路１２と
情報系列出力回路１３との間に設けられ、Ｌ個の入力部
とＬ個の出力部とを備え、外復号系列の新たなシンボル
が入力されるたびに各入力部と各出力部との接続を切り
替えることで入れ替えによるデインタリーブを行い、上
記Ｌ個の外復号系列を新たなシンボルの入力の毎にデイ
ンタリーブ処理したＬ個のデインタリーブ復号情報系列
を出力するデインタリーブ回路（逆入れ替え処理手段、
逆入れ替え処理工程）であり、このＬ個のデインタリー
ブ復号情報系列が情報系列出力回路１３に入力される。
なお、これらのインタリーブ回路１９およびデインタリ
ーブ回路２０の内部構成は図２と同様である。これ以外
の構成は実施の形態１と同様であり説明を省略する。
態２による情報伝送システムの構成を示すブロック図で
ある。図において、１９は情報系列入力回路４と外符号
化回路５との間に設けられ、Ｌ個の入力部とＬ個の出力
部とを備え、並列入力情報系列の新たなシンボルが入力
されるたびに各入力部と各出力部との接続を切り替える
ことで入れ替えによるインタリーブを行い、上記Ｌ個の
並列入力情報系列を新たなシンボル入力の毎にインタリ
ーブ処理したＬ個のインタリーブ情報系列を出力するイ
ンタリーブ回路（入れ替え処理手段、入れ替え処理工
程）であり、このＬ個のインタリーブ情報系列が外符号
化回路５に入力される。また、２０は外復号回路１２と
情報系列出力回路１３との間に設けられ、Ｌ個の入力部
とＬ個の出力部とを備え、外復号系列の新たなシンボル
が入力されるたびに各入力部と各出力部との接続を切り
替えることで入れ替えによるデインタリーブを行い、上
記Ｌ個の外復号系列を新たなシンボルの入力の毎にデイ
ンタリーブ処理したＬ個のデインタリーブ復号情報系列
を出力するデインタリーブ回路（逆入れ替え処理手段、
逆入れ替え処理工程）であり、このＬ個のデインタリー
ブ復号情報系列が情報系列出力回路１３に入力される。
なお、これらのインタリーブ回路１９およびデインタリ
ーブ回路２０の内部構成は図２と同様である。これ以外
の構成は実施の形態１と同様であり説明を省略する。
【００５８】次に動作について説明する。情報系列入力
回路４からＬ個の並列入力情報系列が同時に同期して１
シンボルずつ出力されると、インタリーブ回路１９のカ
ウンタ１５が新たなカウント値を出力し、各セレクタ１
６，・・・，１６がこれに応じて予め定められた並列入
力情報系列を選択してインタリーブ情報系列として外符
号化回路５へ出力する。なお、このＬ個のセレクタ１
６，・・・，１６はそれぞれ各タイミングにおいて別々
の外符号化系列を選択するように設定されている。
回路４からＬ個の並列入力情報系列が同時に同期して１
シンボルずつ出力されると、インタリーブ回路１９のカ
ウンタ１５が新たなカウント値を出力し、各セレクタ１
６，・・・，１６がこれに応じて予め定められた並列入
力情報系列を選択してインタリーブ情報系列として外符
号化回路５へ出力する。なお、このＬ個のセレクタ１
６，・・・，１６はそれぞれ各タイミングにおいて別々
の外符号化系列を選択するように設定されている。
【００５９】外復号回路１２からＬ個の外復号系列が出
力されると、デインタリーブ回路２０は新たなシンボル
が入力される度に、カウンタが新たなカウント値を出力
し、各セレクタ１６，・・・，１６がこれに応じて予め
定められた外復号系列を選択してデインタリーブ復号情
報系列として情報系列出力回路１３へ出力する。なお、
このＬ個のセレクタ１６，・・・，１６は各タイミング
においてそれぞれ別々の外復号系列を選択するように設
定されている。このデインタリーブ復号情報系列は伝送
媒体３などで誤りが一切なかったものとすれば上記並列
入力情報系列と同一な系列となる。これ以外の動作は実
施の形態１と同様であり説明を省略する。
力されると、デインタリーブ回路２０は新たなシンボル
が入力される度に、カウンタが新たなカウント値を出力
し、各セレクタ１６，・・・，１６がこれに応じて予め
定められた外復号系列を選択してデインタリーブ復号情
報系列として情報系列出力回路１３へ出力する。なお、
このＬ個のセレクタ１６，・・・，１６は各タイミング
においてそれぞれ別々の外復号系列を選択するように設
定されている。このデインタリーブ復号情報系列は伝送
媒体３などで誤りが一切なかったものとすれば上記並列
入力情報系列と同一な系列となる。これ以外の動作は実
施の形態１と同様であり説明を省略する。
【００６０】そして、このような構成であれば、単に外
符号化系列の符号化方向と内符号化系列の符号化方向と
を異ならせるだけでなく、情報系列に対する外符号化系
列の符号化方向および情報系列に対する内符号化系列の
符号化方向を任意の方向に設定することができ、ひいて
は外符号化系列の符号化方向と内符号化系列の符号化方
向とを直交させることができ、従来のインタリーブメモ
リを用いた場合と同様の誤り訂正を実施することができ
る。
符号化系列の符号化方向と内符号化系列の符号化方向と
を異ならせるだけでなく、情報系列に対する外符号化系
列の符号化方向および情報系列に対する内符号化系列の
符号化方向を任意の方向に設定することができ、ひいて
は外符号化系列の符号化方向と内符号化系列の符号化方
向とを直交させることができ、従来のインタリーブメモ
リを用いた場合と同様の誤り訂正を実施することができ
る。
【００６１】実施の形態３．図５はこの発明の実施の形
態３による情報伝送システムの構成を示すブロック図で
ある。図において、２１は内誤り訂正符号を用いて実施
の形態１の内復号回路１０と同様の復号処理を実施して
内復号系列を出力するとともに内誤り訂正ビット列を出
力する内復号回路（復号処理手段、復号処理工程）、２
２は内復号系列に対しては実施の形態１のデインタリー
ブ回路１１と同様のデインタリーブ処理を実施してデイ
ンタリーブ復号系列を出力するとともに上記内誤り訂正
ビット列はスルーさせるデインタリーブ回路（入れ替え
処理手段、入れ替え処理工程）、２３はデインタリーブ
復号系列に対しては外誤り訂正ビット列を用いて実施の
形態１の外復号回路１２と同様の復号処理を実施して外
復号系列を出力するとともに上記内誤り訂正ビット列お
よび外誤り訂正ビット列を出力する外復号回路（復号処
理手段、復号処理工程）、２４は外復号系列および外誤
り訂正ビット列に対しては連接符号化装置のインタリー
ブ回路６と同様のインタリーブ処理をして再生インタリ
ーブ符号化系列を出力するとともに内誤り訂正ビット列
をスルーする再インタリーブ回路（再入れ替え処理手
段）、２５は再生インタリーブ符号化系列に対しては内
誤り訂正ビット列を用いて上記内復号回路２１と同様の
復号処理を実施して再生内復号系列を出力する再内復号
回路（再復号処理手段）、２６は再生内復号系列に対し
て上記デインタリーブ回路２２と同様のデインタリーブ
処理を実施して再生デインタリーブ復号系列を出力する
再デインタリーブ回路（再入れ替え処理手段）、２７は
再生デインタリーブ復号系列に対して外誤り訂正ビット
列を用いて上記外復号回路２３と同様の復号処理を実施
して情報系列出力回路１３へ再生外復号系列を出力する
再外復号回路（再復号処理手段）、２８はリードソロモ
ン復号回路全体において訂正した全ての誤りビット数の
総和を演算し、この値を誤り数と推定して出力する誤り
数推定回路である。これ以外の構成は実施の形態１と同
様であり説明を省略する。
態３による情報伝送システムの構成を示すブロック図で
ある。図において、２１は内誤り訂正符号を用いて実施
の形態１の内復号回路１０と同様の復号処理を実施して
内復号系列を出力するとともに内誤り訂正ビット列を出
力する内復号回路（復号処理手段、復号処理工程）、２
２は内復号系列に対しては実施の形態１のデインタリー
ブ回路１１と同様のデインタリーブ処理を実施してデイ
ンタリーブ復号系列を出力するとともに上記内誤り訂正
ビット列はスルーさせるデインタリーブ回路（入れ替え
処理手段、入れ替え処理工程）、２３はデインタリーブ
復号系列に対しては外誤り訂正ビット列を用いて実施の
形態１の外復号回路１２と同様の復号処理を実施して外
復号系列を出力するとともに上記内誤り訂正ビット列お
よび外誤り訂正ビット列を出力する外復号回路（復号処
理手段、復号処理工程）、２４は外復号系列および外誤
り訂正ビット列に対しては連接符号化装置のインタリー
ブ回路６と同様のインタリーブ処理をして再生インタリ
ーブ符号化系列を出力するとともに内誤り訂正ビット列
をスルーする再インタリーブ回路（再入れ替え処理手
段）、２５は再生インタリーブ符号化系列に対しては内
誤り訂正ビット列を用いて上記内復号回路２１と同様の
復号処理を実施して再生内復号系列を出力する再内復号
回路（再復号処理手段）、２６は再生内復号系列に対し
て上記デインタリーブ回路２２と同様のデインタリーブ
処理を実施して再生デインタリーブ復号系列を出力する
再デインタリーブ回路（再入れ替え処理手段）、２７は
再生デインタリーブ復号系列に対して外誤り訂正ビット
列を用いて上記外復号回路２３と同様の復号処理を実施
して情報系列出力回路１３へ再生外復号系列を出力する
再外復号回路（再復号処理手段）、２８はリードソロモ
ン復号回路全体において訂正した全ての誤りビット数の
総和を演算し、この値を誤り数と推定して出力する誤り
数推定回路である。これ以外の構成は実施の形態１と同
様であり説明を省略する。
【００６２】次に動作について説明する。連接符号化系
列入力回路９から並列入力連接符号化系列が入力される
と、内復号回路２１は内誤り訂正ビット列を用いて復号
処理を実施し、内復号系列と内誤り訂正ビット列とを出
力する。デインタリーブ回路２２はこの内復号系列をデ
インタリーブ処理するとともに内誤り訂正ビット列をス
ルーし、外復号回路２３は、外誤り訂正ビット列を用い
て内復号系列を復号し、外復号系列とともに内誤り訂正
ビット列および外誤り訂正ビット列を出力する。そし
て、伝送媒体３などにおいてまったく誤りが生じていな
ければこの外復号系列は入力情報系列と同一なものとな
る。
列入力回路９から並列入力連接符号化系列が入力される
と、内復号回路２１は内誤り訂正ビット列を用いて復号
処理を実施し、内復号系列と内誤り訂正ビット列とを出
力する。デインタリーブ回路２２はこの内復号系列をデ
インタリーブ処理するとともに内誤り訂正ビット列をス
ルーし、外復号回路２３は、外誤り訂正ビット列を用い
て内復号系列を復号し、外復号系列とともに内誤り訂正
ビット列および外誤り訂正ビット列を出力する。そし
て、伝送媒体３などにおいてまったく誤りが生じていな
ければこの外復号系列は入力情報系列と同一なものとな
る。
【００６３】再インタリーブ回路２４はこの外復号系列
および外誤り訂正ビット列を再度インターリーブして再
生インタリーブ符号化系列を出力するとともに内誤り訂
正ビット列をスルーし、再内復号回路２５は内誤り訂正
ビット列を用いてこの再生インタリーブ符号化系列を復
号して出力し、再デインタリーブ回路２６は再生内復号
系列をデインタリーブし、再外復号回路２７は再生デイ
ンタリーブ復号系列を復号して再生外復号系列を出力す
る。そして、これら一連の復号系列は、伝送媒体３など
においてまったく誤りが生じていなければ上記各復号系
列と同一なものとなる。また、上記１回目の内復号処理
および外復号処理の結果として一部のビットの誤りが訂
正されるものの、その外復号処理の結果が内復号処理の
結果として適切でないような状態となってしまうことが
ありえるが、それに対して再度内復号処理を実施してい
るので、そのような誤りであってもこれを訂正してより
適切に復号することができる。
および外誤り訂正ビット列を再度インターリーブして再
生インタリーブ符号化系列を出力するとともに内誤り訂
正ビット列をスルーし、再内復号回路２５は内誤り訂正
ビット列を用いてこの再生インタリーブ符号化系列を復
号して出力し、再デインタリーブ回路２６は再生内復号
系列をデインタリーブし、再外復号回路２７は再生デイ
ンタリーブ復号系列を復号して再生外復号系列を出力す
る。そして、これら一連の復号系列は、伝送媒体３など
においてまったく誤りが生じていなければ上記各復号系
列と同一なものとなる。また、上記１回目の内復号処理
および外復号処理の結果として一部のビットの誤りが訂
正されるものの、その外復号処理の結果が内復号処理の
結果として適切でないような状態となってしまうことが
ありえるが、それに対して再度内復号処理を実施してい
るので、そのような誤りであってもこれを訂正してより
適切に復号することができる。
【００６４】そして、このような構成であれば、内復号
回路２１で使用した内誤り訂正ビット列が再内復号回路
２５まで伝送されて２回目の誤り訂正に利用される。同
様に、外復号回路２３で使用した外誤り訂正ビット列が
再外復号回路２７まで伝送されて２回目の誤り訂正に利
用される。従って、入力連接符号化系列にビット誤りが
発生して１回ではその誤りを完全に除去できないような
場合であっても、再度外復号および内復号を繰り返すこ
とにより、より確からしい情報系列を得ることができ
る。
回路２１で使用した内誤り訂正ビット列が再内復号回路
２５まで伝送されて２回目の誤り訂正に利用される。同
様に、外復号回路２３で使用した外誤り訂正ビット列が
再外復号回路２７まで伝送されて２回目の誤り訂正に利
用される。従って、入力連接符号化系列にビット誤りが
発生して１回ではその誤りを完全に除去できないような
場合であっても、再度外復号および内復号を繰り返すこ
とにより、より確からしい情報系列を得ることができ
る。
【００６５】なお、この実施の形態では、内誤り訂正ビ
ット列を再インタリーブ回路２４などにおいてスルーさ
せているが、ここでインタリーブしてもかまわない。つ
まり、いずれにしても再内復号回路２５や再外復号回路
２７において利用される際に正しく誤り訂正ビット列が
再現されていればよい。特に、デインタリーブ回路２２
と再インタリーブ回路２４とが全く逆の入れ替え処理を
する関係にあれば、上記スルー処理などの特別な処理を
することなくそれぞれの誤り訂正ビット列をそれぞれの
再復号回路２５，２７に適切に入力することができる。
ット列を再インタリーブ回路２４などにおいてスルーさ
せているが、ここでインタリーブしてもかまわない。つ
まり、いずれにしても再内復号回路２５や再外復号回路
２７において利用される際に正しく誤り訂正ビット列が
再現されていればよい。特に、デインタリーブ回路２２
と再インタリーブ回路２４とが全く逆の入れ替え処理を
する関係にあれば、上記スルー処理などの特別な処理を
することなくそれぞれの誤り訂正ビット列をそれぞれの
再復号回路２５，２７に適切に入力することができる。
【００６６】以上のように、この実施の形態３によれ
ば、外復号回路２３の後に、再インタリーブ回路２４、
再内復号回路２５、再デインタリーブ回路２６および再
外復号回路２７を設けるとともに、内復号回路２１から
再内復号回路２５までおよび外復号回路２３から再外復
号回路２７まで誤り訂正ビット列を伝送しているので、
外復号処理の結果内復号処理の結果として不適切な復号
系列となった場合や、再内復号処理の結果外復号処理の
結果として不適切な復号系列となった場合には再内復号
回路２５や再外復号回路２７においてこれを訂正するこ
とができるので、より適切な復号系列にすることができ
る。つまり、受信した情報系列のデータ信頼性を更に向
上させることができる効果がある。
ば、外復号回路２３の後に、再インタリーブ回路２４、
再内復号回路２５、再デインタリーブ回路２６および再
外復号回路２７を設けるとともに、内復号回路２１から
再内復号回路２５までおよび外復号回路２３から再外復
号回路２７まで誤り訂正ビット列を伝送しているので、
外復号処理の結果内復号処理の結果として不適切な復号
系列となった場合や、再内復号処理の結果外復号処理の
結果として不適切な復号系列となった場合には再内復号
回路２５や再外復号回路２７においてこれを訂正するこ
とができるので、より適切な復号系列にすることができ
る。つまり、受信した情報系列のデータ信頼性を更に向
上させることができる効果がある。
【００６７】この実施の形態３によれば、内復号回路２
１、外復号回路２３、再内復号回路２５および再外復号
回路２７で訂正された誤りビット数の総和を伝送媒体３
上で生じた誤り数と推定する誤り数推定回路２８を備え
るので、特に再内復号回路２５および再外復号回路２７
における誤り訂正をも考慮することができ、受信した連
接符号化系列に含まれるビット誤り数をより高精度に検
出／訂正することができる効果がある。
１、外復号回路２３、再内復号回路２５および再外復号
回路２７で訂正された誤りビット数の総和を伝送媒体３
上で生じた誤り数と推定する誤り数推定回路２８を備え
るので、特に再内復号回路２５および再外復号回路２７
における誤り訂正をも考慮することができ、受信した連
接符号化系列に含まれるビット誤り数をより高精度に検
出／訂正することができる効果がある。
【００６８】なお、以上の実施の形態では、リードソロ
モン符号を２つ組み合わせた例で説明したが、この他の
符号であるＢＣＨ符号やブロック符号、符号長が制限さ
れた畳み込み符号などを用いても同様の効果がえられ
る。また、その組合せや段数も任意である。
モン符号を２つ組み合わせた例で説明したが、この他の
符号であるＢＣＨ符号やブロック符号、符号長が制限さ
れた畳み込み符号などを用いても同様の効果がえられ
る。また、その組合せや段数も任意である。
【００６９】また、以上の実施の形態では、連接復号装
置２において２度繰り返して復号する例について示した
が、この復号処理の繰り返し回数は任意である。特に、
この発明ではデインタリーブ回路１１などにおける遅延
時間を格段に削減することができるので、このような繰
り返し技術を用いたとしても従来と遜色ない遅延時間で
処理することができるので、従来では到底得ることがで
きなかったレベルにて高速処理と高信頼性とを両立する
ことができる。
置２において２度繰り返して復号する例について示した
が、この復号処理の繰り返し回数は任意である。特に、
この発明ではデインタリーブ回路１１などにおける遅延
時間を格段に削減することができるので、このような繰
り返し技術を用いたとしても従来と遜色ない遅延時間で
処理することができるので、従来では到底得ることがで
きなかったレベルにて高速処理と高信頼性とを両立する
ことができる。
【００７０】更に、誤り数推定回路は、誤りビット数の
総和を演算するものを例示したが、誤りシンボル数の総
和を演算するものであっても良い。
総和を演算するものを例示したが、誤りシンボル数の総
和を演算するものであっても良い。
【００７１】
【発明の効果】以上のように、この発明によれば、入力
符号系列に検査ビット列を付加して出力符号系列を出力
する符号化処理工程を複数備え、入力情報系列に対して
順次この複数回の符号化処理工程を実施して多段符号化
系列を生成する多段符号化方法において、各符号化処理
工程は、複数の入力符号系列に対して並列に検査ビット
列の付加処理を実施するとともに、連続する２つの符号
化処理工程の間のうちの少なくとも１個所には、前段の
符号化処理工程から出力される複数の出力符号系列の間
で入れ替えによるインタリーブを行う入れ替え処理工程
を設けるので、各符号化処理工程における処理能力が２
倍以上となり、且つ、連続する２つの符号化処理工程の
間のうちの少なくとも１個所においては符号化処理工程
から出力された複数の出力符号系列が入れ替えによるイ
ンタリーブにて後段の符号化処理工程に入力される。
符号系列に検査ビット列を付加して出力符号系列を出力
する符号化処理工程を複数備え、入力情報系列に対して
順次この複数回の符号化処理工程を実施して多段符号化
系列を生成する多段符号化方法において、各符号化処理
工程は、複数の入力符号系列に対して並列に検査ビット
列の付加処理を実施するとともに、連続する２つの符号
化処理工程の間のうちの少なくとも１個所には、前段の
符号化処理工程から出力される複数の出力符号系列の間
で入れ替えによるインタリーブを行う入れ替え処理工程
を設けるので、各符号化処理工程における処理能力が２
倍以上となり、且つ、連続する２つの符号化処理工程の
間のうちの少なくとも１個所においては符号化処理工程
から出力された複数の出力符号系列が入れ替えによるイ
ンタリーブにて後段の符号化処理工程に入力される。
【００７２】従って、単に各符号化処理工程における処
理能力が２倍以上となるだけでなく、少なくとも一箇所
においては複数の出力符号系列を蓄積させることなく直
に前段の符号化処理工程から後段の符号化処理工程へ複
数の出力符号系列を伝送することができてそこにおける
遅延時間を格段に削減することができるので、インタリ
ーブメモリに出力符号系列を順次記憶させた後読み出し
を行う従来のものに比べて格段に情報の伝送速度が向上
し、トータルの遅延時間が格段に削減されることにな
る。同様に、トータルのメモリの記憶容量も格段に削減
されることになる。
理能力が２倍以上となるだけでなく、少なくとも一箇所
においては複数の出力符号系列を蓄積させることなく直
に前段の符号化処理工程から後段の符号化処理工程へ複
数の出力符号系列を伝送することができてそこにおける
遅延時間を格段に削減することができるので、インタリ
ーブメモリに出力符号系列を順次記憶させた後読み出し
を行う従来のものに比べて格段に情報の伝送速度が向上
し、トータルの遅延時間が格段に削減されることにな
る。同様に、トータルのメモリの記憶容量も格段に削減
されることになる。
【００７３】それゆえ、複数回に渡る符号化処理をその
途中でインタリーブ処理をしつつ実行することで伝送し
た情報の信頼性を従来と同様に確保しつつ、従来のもの
に比べ格段に遅延時間や使用メモリ容量を削減すること
ができ、ひいては伝送した情報の信頼性を確保しつつ従
来には実現し得ない伝送速度にて情報を伝送させること
ができる効果がある。
途中でインタリーブ処理をしつつ実行することで伝送し
た情報の信頼性を従来と同様に確保しつつ、従来のもの
に比べ格段に遅延時間や使用メモリ容量を削減すること
ができ、ひいては伝送した情報の信頼性を確保しつつ従
来には実現し得ない伝送速度にて情報を伝送させること
ができる効果がある。
【００７４】この発明によれば、符号化処理工程は全て
同数の入力符号系列に対して並列に検査ビット列の付加
処理を実施し、連続する２つの符号化処理工程の間には
全て入れ替え処理工程を設け、且つ、当該入れ替え処理
工程は全て上記符号化処理工程に入力される入力符号系
列の並列数と同数の出力符号系列の間で入れ替え処理を
実施するので、例えば一部において並列数が削減された
りしたような場合に生じるトータルの情報伝送速度のボ
トルネックが生じないので、多段にわたる符号化処理工
程全体でのスループットを少なくとも上記並列数分は向
上させることができ、従来の数倍の非常に高速な符号化
処理速度を実現することができる効果がある。
同数の入力符号系列に対して並列に検査ビット列の付加
処理を実施し、連続する２つの符号化処理工程の間には
全て入れ替え処理工程を設け、且つ、当該入れ替え処理
工程は全て上記符号化処理工程に入力される入力符号系
列の並列数と同数の出力符号系列の間で入れ替え処理を
実施するので、例えば一部において並列数が削減された
りしたような場合に生じるトータルの情報伝送速度のボ
トルネックが生じないので、多段にわたる符号化処理工
程全体でのスループットを少なくとも上記並列数分は向
上させることができ、従来の数倍の非常に高速な符号化
処理速度を実現することができる効果がある。
【００７５】この発明によれば、入れ替え処理工程が、
入力される出力符号系列のビット数あるいはシンボル数
を入れ替え処理の単位で割った値までカウントし、各カ
ウント値毎に互いに異なる入れ替え状態となるので、例
えば上記入れ替え処理の単位をｎシンボル（ｎは整数）
とすると、入力される出力符号系列を最大カウント値の
ｎ倍のビット数あるいはシンボル数を単位として後段の
符号化処理工程がブロック符号化処理を実施することが
できる効果がある。
入力される出力符号系列のビット数あるいはシンボル数
を入れ替え処理の単位で割った値までカウントし、各カ
ウント値毎に互いに異なる入れ替え状態となるので、例
えば上記入れ替え処理の単位をｎシンボル（ｎは整数）
とすると、入力される出力符号系列を最大カウント値の
ｎ倍のビット数あるいはシンボル数を単位として後段の
符号化処理工程がブロック符号化処理を実施することが
できる効果がある。
【００７６】この発明によれば、入力符号系列に対して
それぞれの検査ビット列に基づいて復号し、これを出力
符号系列として出力する復号処理工程を複数備え、多段
符号化系列に対して順次この複数回の復号処理工程を実
施して出力情報系列を生成する多段復号方法において、
各復号処理工程は、複数の入力符号系列に対して並列に
復号処理を実施するとともに、連続する２つの復号処理
工程の間のうちの少なくとも１個所には、前段の復号処
理工程から出力される複数の出力符号系列の間で逆入れ
替えによるデインタリーブを行う逆入れ替え処理工程を
設けるので、各復号処理工程における処理能力が２倍以
上となり、且つ、連続する２つの復号処理工程の間のう
ちの少なくとも１個所においては復号処理工程から出力
された複数の出力符号系列が逆入れ替えによるデインタ
リーブにて後段の復号処理工程に入力される。
それぞれの検査ビット列に基づいて復号し、これを出力
符号系列として出力する復号処理工程を複数備え、多段
符号化系列に対して順次この複数回の復号処理工程を実
施して出力情報系列を生成する多段復号方法において、
各復号処理工程は、複数の入力符号系列に対して並列に
復号処理を実施するとともに、連続する２つの復号処理
工程の間のうちの少なくとも１個所には、前段の復号処
理工程から出力される複数の出力符号系列の間で逆入れ
替えによるデインタリーブを行う逆入れ替え処理工程を
設けるので、各復号処理工程における処理能力が２倍以
上となり、且つ、連続する２つの復号処理工程の間のう
ちの少なくとも１個所においては復号処理工程から出力
された複数の出力符号系列が逆入れ替えによるデインタ
リーブにて後段の復号処理工程に入力される。
【００７７】従って、単に各復号処理工程における処理
能力が２倍以上となるだけでなく、少なくとも一箇所に
おいては複数の出力符号系列を蓄積させることなく直に
前段の復号処理工程から後段の復号処理工程へ複数の出
力符号系列を伝送することができてそこにおける遅延時
間を格段に削減することができるので、デインタリーブ
メモリに出力符号系列を順次記憶させた後読み出しを行
う従来のものに比べて格段に情報の伝送速度が向上し、
トータルの遅延時間が格段に削減されることになる。同
様に、トータルのメモリの記憶容量も格段に削減される
ことになる。
能力が２倍以上となるだけでなく、少なくとも一箇所に
おいては複数の出力符号系列を蓄積させることなく直に
前段の復号処理工程から後段の復号処理工程へ複数の出
力符号系列を伝送することができてそこにおける遅延時
間を格段に削減することができるので、デインタリーブ
メモリに出力符号系列を順次記憶させた後読み出しを行
う従来のものに比べて格段に情報の伝送速度が向上し、
トータルの遅延時間が格段に削減されることになる。同
様に、トータルのメモリの記憶容量も格段に削減される
ことになる。
【００７８】それゆえ、複数回に渡る復号処理をその途
中でデインタリーブ処理をしつつ実行することで伝送し
た情報の信頼性を従来と同様に確保しつつ、従来のもの
に比べ格段に遅延時間や使用メモリ容量を削減すること
ができ、ひいては伝送した情報の信頼性を確保しつつ従
来には実現し得ない伝送速度にて情報を伝送させること
ができる効果がある。
中でデインタリーブ処理をしつつ実行することで伝送し
た情報の信頼性を従来と同様に確保しつつ、従来のもの
に比べ格段に遅延時間や使用メモリ容量を削減すること
ができ、ひいては伝送した情報の信頼性を確保しつつ従
来には実現し得ない伝送速度にて情報を伝送させること
ができる効果がある。
【００７９】この発明によれば、復号処理工程は全て同
数の入力符号系列に対して並列に復号処理を実施し、連
続する２つの復号処理工程の間には全て逆入れ替え処理
工程を設け、且つ、当該逆入れ替え処理工程は全て上記
復号処理工程に入力される入力符号系列の並列数と同数
の出力符号系列の間で逆入れ替え処理を実施するので、
例えば一部において並列数が削減されたりしたような場
合に生じるトータルの情報伝送速度のボトルネックが生
じないので、多段にわたる復号処理工程全体でのスルー
プットを少なくとも上記並列数分は向上させることがで
き、従来の数倍の非常に高速な復号処理速度を実現する
ことができる効果がある。
数の入力符号系列に対して並列に復号処理を実施し、連
続する２つの復号処理工程の間には全て逆入れ替え処理
工程を設け、且つ、当該逆入れ替え処理工程は全て上記
復号処理工程に入力される入力符号系列の並列数と同数
の出力符号系列の間で逆入れ替え処理を実施するので、
例えば一部において並列数が削減されたりしたような場
合に生じるトータルの情報伝送速度のボトルネックが生
じないので、多段にわたる復号処理工程全体でのスルー
プットを少なくとも上記並列数分は向上させることがで
き、従来の数倍の非常に高速な復号処理速度を実現する
ことができる効果がある。
【００８０】この発明によれば、逆入れ替え処理工程
が、入力される出力符号系列のビット数あるいはシンボ
ル数を逆入れ替え処理の単位で割った値までカウント
し、各カウント値毎に互いに異なる逆入れ替え状態とな
るので、例えば上記逆入れ替え処理の単位をｎシンボル
（ｎは整数）とすると、入力される出力符号系列を最大
カウント値のｎ倍のビット数あるいはシンボル数を単位
として後段の復号処理工程がブロック復号処理を実施す
ることができる効果がある。
が、入力される出力符号系列のビット数あるいはシンボ
ル数を逆入れ替え処理の単位で割った値までカウント
し、各カウント値毎に互いに異なる逆入れ替え状態とな
るので、例えば上記逆入れ替え処理の単位をｎシンボル
（ｎは整数）とすると、入力される出力符号系列を最大
カウント値のｎ倍のビット数あるいはシンボル数を単位
として後段の復号処理工程がブロック復号処理を実施す
ることができる効果がある。
【００８１】この発明によれば、複数の入力符号系列に
同時に検査ビット列を付加して複数の出力符号系列を出
力する複数の符号化処理手段と、複数の入力符号系列の
間において、入れ替えによるインタリーブを行って同数
の出力符号系列を出力する少なくとも１つ以上の入れ替
え処理手段とを備え、入力情報系列に対して順次符号化
処理手段による検査ビット列付加処理を実施すると共に
その間において入れ替え処理手段による入れ替え処理を
実施して多段符号化系列を生成するので、各符号化処理
手段における処理能力が２倍以上となり、且つ、連続す
る２つの符号化処理手段の間のうちの少なくとも１個所
においては符号化処理手段から出力された複数の出力符
号系列が入れ替えによるインタリーブにて後段の符号化
処理手段に入力される。
同時に検査ビット列を付加して複数の出力符号系列を出
力する複数の符号化処理手段と、複数の入力符号系列の
間において、入れ替えによるインタリーブを行って同数
の出力符号系列を出力する少なくとも１つ以上の入れ替
え処理手段とを備え、入力情報系列に対して順次符号化
処理手段による検査ビット列付加処理を実施すると共に
その間において入れ替え処理手段による入れ替え処理を
実施して多段符号化系列を生成するので、各符号化処理
手段における処理能力が２倍以上となり、且つ、連続す
る２つの符号化処理手段の間のうちの少なくとも１個所
においては符号化処理手段から出力された複数の出力符
号系列が入れ替えによるインタリーブにて後段の符号化
処理手段に入力される。
【００８２】従って、単に各符号化処理手段における処
理能力が２倍以上となるだけでなく、少なくとも一箇所
においては複数の出力符号系列を蓄積させることなく直
に前段の符号化処理手段から後段の符号化処理手段へ複
数の出力符号系列を伝送することができてそこにおける
遅延時間を格段に削減することができるので、インタリ
ーブメモリに出力符号系列を順次記憶させた後読み出し
を行う従来のものに比べて格段に情報の伝送速度が向上
し、トータルの遅延時間が格段に削減されることにな
る。同様に、トータルのメモリの記憶容量も格段に削減
されることになる。
理能力が２倍以上となるだけでなく、少なくとも一箇所
においては複数の出力符号系列を蓄積させることなく直
に前段の符号化処理手段から後段の符号化処理手段へ複
数の出力符号系列を伝送することができてそこにおける
遅延時間を格段に削減することができるので、インタリ
ーブメモリに出力符号系列を順次記憶させた後読み出し
を行う従来のものに比べて格段に情報の伝送速度が向上
し、トータルの遅延時間が格段に削減されることにな
る。同様に、トータルのメモリの記憶容量も格段に削減
されることになる。
【００８３】それゆえ、複数回に渡る符号化処理をその
途中でインタリーブ処理をしつつ実行することで伝送し
た情報の信頼性を従来と同様に確保しつつ、従来のもの
に比べ格段に遅延時間や使用メモリ容量を削減すること
ができ、ひいては伝送した情報の信頼性を確保しつつ従
来には実現し得ない伝送速度にて情報を伝送させること
ができる効果がある。
途中でインタリーブ処理をしつつ実行することで伝送し
た情報の信頼性を従来と同様に確保しつつ、従来のもの
に比べ格段に遅延時間や使用メモリ容量を削減すること
ができ、ひいては伝送した情報の信頼性を確保しつつ従
来には実現し得ない伝送速度にて情報を伝送させること
ができる効果がある。
【００８４】この発明によれば、全ての符号化処理手段
に入力される入力符号系列の個数と、全ての入れ替え処
理手段に入力される入力符号系列の個数とが同一である
ので、例えば一部において同時に処理される入力符号系
列の並列数が削減されているような場合に生じるトータ
ルの情報伝送速度のボトルネックが生じないので、多段
にわたる符号化処理全体でのスループットを少なくとも
上記並列数分は向上させることができ、従来の数倍の非
常に高速な符号化処理速度を実現することができる効果
がある。
に入力される入力符号系列の個数と、全ての入れ替え処
理手段に入力される入力符号系列の個数とが同一である
ので、例えば一部において同時に処理される入力符号系
列の並列数が削減されているような場合に生じるトータ
ルの情報伝送速度のボトルネックが生じないので、多段
にわたる符号化処理全体でのスループットを少なくとも
上記並列数分は向上させることができ、従来の数倍の非
常に高速な符号化処理速度を実現することができる効果
がある。
【００８５】この発明によれば、入れ替え処理手段が、
入力符号系列のビット数あるいはシンボル数を入れ替え
処理の単位で割った値までカウントする入れ替えカウン
タと、入力符号系列の数と同じ数だけ設けられ、全ての
入力符号系列が入力されるとともにこの入れ替えカウン
タのカウント値に応じて１つの入力符号系列を選択して
出力符号系列として出力する入れ替えセレクタとを備え
るので、例えば上記入れ替え処理の単位をｎシンボル
（ｎは整数）とすると、入力される出力符号系列を最大
カウント値のｎ倍のビット数あるいはシンボル数を単位
として後段の符号化処理手段がブロック符号化処理を実
施することができる効果がある。
入力符号系列のビット数あるいはシンボル数を入れ替え
処理の単位で割った値までカウントする入れ替えカウン
タと、入力符号系列の数と同じ数だけ設けられ、全ての
入力符号系列が入力されるとともにこの入れ替えカウン
タのカウント値に応じて１つの入力符号系列を選択して
出力符号系列として出力する入れ替えセレクタとを備え
るので、例えば上記入れ替え処理の単位をｎシンボル
（ｎは整数）とすると、入力される出力符号系列を最大
カウント値のｎ倍のビット数あるいはシンボル数を単位
として後段の符号化処理手段がブロック符号化処理を実
施することができる効果がある。
【００８６】この発明によれば、複数の入れ替えセレク
タが、入力符号系列の数と同じ切り替え回数毎に同一の
入力符号系列を選択するので、後段の符号化処理手段は
上記最大カウント値のｎ倍のビット数あるいはシンボル
数を単位として周期的なブロックインタリーブ処理を実
施することができる効果がある。
タが、入力符号系列の数と同じ切り替え回数毎に同一の
入力符号系列を選択するので、後段の符号化処理手段は
上記最大カウント値のｎ倍のビット数あるいはシンボル
数を単位として周期的なブロックインタリーブ処理を実
施することができる効果がある。
【００８７】この発明によれば、全ての符号化処理手段
が、リードソロモン符号化方法に基づいて検査ビット列
を付加するので、このリードソロモン符号化方法の下で
バイト毎の符号化処理を実施させることができ、これ以
外のＢＣＨ（Ｂｏｓｅ−Ｃｈａｕｄｈｕｒｉ−Ｈｏｃｑ
ｕｅｎｇｈｅｍ）符号化方法などに基づいて検査ビット
列を付加する場合に比べて簡易な構成で効率良く並列処
理を実施することができる効果がある。
が、リードソロモン符号化方法に基づいて検査ビット列
を付加するので、このリードソロモン符号化方法の下で
バイト毎の符号化処理を実施させることができ、これ以
外のＢＣＨ（Ｂｏｓｅ−Ｃｈａｕｄｈｕｒｉ−Ｈｏｃｑ
ｕｅｎｇｈｅｍ）符号化方法などに基づいて検査ビット
列を付加する場合に比べて簡易な構成で効率良く並列処
理を実施することができる効果がある。
【００８８】この発明によれば、複数の入力符号系列に
対して同時にそれぞれの検査ビット列に基づいて復号処
理を実施して複数の出力符号系列を出力する複数の復号
処理手段と、複数の入力符号系列の間において、逆入れ
替えによるデインタリーブを行って同数の出力符号系列
を出力する少なくとも１つ以上の逆入れ替え処理手段と
を備え、多段符号化系列に対して順次この複数回の復号
処理工程を実施するとともにその間において逆入れ替え
処理手段による逆入れ替え処理を実施して出力情報系列
を生成するので、各復号処理工程における処理能力が２
倍以上となり、且つ、連続する２つの復号処理手段の間
のうちの少なくとも１個所においては復号処理手段から
出力された複数の出力符号系列が逆入れ替えによるデイ
ンタリーブにて後段の復号処理手段に入力される。
対して同時にそれぞれの検査ビット列に基づいて復号処
理を実施して複数の出力符号系列を出力する複数の復号
処理手段と、複数の入力符号系列の間において、逆入れ
替えによるデインタリーブを行って同数の出力符号系列
を出力する少なくとも１つ以上の逆入れ替え処理手段と
を備え、多段符号化系列に対して順次この複数回の復号
処理工程を実施するとともにその間において逆入れ替え
処理手段による逆入れ替え処理を実施して出力情報系列
を生成するので、各復号処理工程における処理能力が２
倍以上となり、且つ、連続する２つの復号処理手段の間
のうちの少なくとも１個所においては復号処理手段から
出力された複数の出力符号系列が逆入れ替えによるデイ
ンタリーブにて後段の復号処理手段に入力される。
【００８９】従って、単に各復号処理手段における処理
能力が２倍以上となるだけでなく、少なくとも一箇所に
おいては複数の出力符号系列を蓄積させることなく直に
前段の復号処理手段から後段の復号処理手段へ複数の出
力符号系列を伝送することができてそこにおける遅延時
間を格段に削減することができるので、デインタリーブ
メモリに出力符号系列を順次記憶させた後読み出しを行
う従来のものに比べて格段に情報の伝送速度が向上し、
トータルの遅延時間が格段に削減されることになる。同
様に、トータルのメモリの記憶容量も格段に削減される
ことになる。
能力が２倍以上となるだけでなく、少なくとも一箇所に
おいては複数の出力符号系列を蓄積させることなく直に
前段の復号処理手段から後段の復号処理手段へ複数の出
力符号系列を伝送することができてそこにおける遅延時
間を格段に削減することができるので、デインタリーブ
メモリに出力符号系列を順次記憶させた後読み出しを行
う従来のものに比べて格段に情報の伝送速度が向上し、
トータルの遅延時間が格段に削減されることになる。同
様に、トータルのメモリの記憶容量も格段に削減される
ことになる。
【００９０】それゆえ、複数回に渡る復号処理をその途
中でデインタリーブ処理をしつつ実行することで伝送し
た情報の信頼性を従来と同様に確保しつつ、従来のもの
に比べ格段に遅延時間や使用メモリ容量を削減すること
ができ、ひいては伝送した情報の信頼性を確保しつつ従
来には実現し得ない伝送速度にて情報を伝送させること
ができる効果がある。
中でデインタリーブ処理をしつつ実行することで伝送し
た情報の信頼性を従来と同様に確保しつつ、従来のもの
に比べ格段に遅延時間や使用メモリ容量を削減すること
ができ、ひいては伝送した情報の信頼性を確保しつつ従
来には実現し得ない伝送速度にて情報を伝送させること
ができる効果がある。
【００９１】この発明によれば、全ての復号処理手段に
入力される入力符号系列の個数と、全ての逆入れ替え処
理手段に入力される入力符号系列の個数とが同一である
ので、例えば一部において並列数が削減されたりしたよ
うな場合に生じるトータルの情報伝送速度のボトルネッ
クが生じないので、多段にわたる復号処理全体でのスル
ープットを少なくとも上記並列数分は向上させることが
でき、従来の数倍の非常に高速な復号処理速度を実現す
ることができる効果がある。
入力される入力符号系列の個数と、全ての逆入れ替え処
理手段に入力される入力符号系列の個数とが同一である
ので、例えば一部において並列数が削減されたりしたよ
うな場合に生じるトータルの情報伝送速度のボトルネッ
クが生じないので、多段にわたる復号処理全体でのスル
ープットを少なくとも上記並列数分は向上させることが
でき、従来の数倍の非常に高速な復号処理速度を実現す
ることができる効果がある。
【００９２】この発明によれば、逆入れ替え処理手段
が、入力符号系列のビット数あるいはシンボル数を入れ
替え処理の単位で割った値までカウントする逆入れ替え
カウンタと、入力符号系列の数と同じ数だけ設けられ、
全ての入力符号系列が入力されるとともにこの逆入れ替
えカウンタのカウント値に応じて１つの入力符号系列を
選択して出力符号系列として出力する逆入れ替えセレク
タとを備えるので、例えば上記逆入れ替え処理の単位を
ｎシンボル（ｎは整数）とすると、入力される出力符号
系列を最大カウント値のｎ倍のビット数あるいはシンボ
ル数を単位として後段の復号処理手段がブロック復号処
理を実施することができる効果がある。
が、入力符号系列のビット数あるいはシンボル数を入れ
替え処理の単位で割った値までカウントする逆入れ替え
カウンタと、入力符号系列の数と同じ数だけ設けられ、
全ての入力符号系列が入力されるとともにこの逆入れ替
えカウンタのカウント値に応じて１つの入力符号系列を
選択して出力符号系列として出力する逆入れ替えセレク
タとを備えるので、例えば上記逆入れ替え処理の単位を
ｎシンボル（ｎは整数）とすると、入力される出力符号
系列を最大カウント値のｎ倍のビット数あるいはシンボ
ル数を単位として後段の復号処理手段がブロック復号処
理を実施することができる効果がある。
【００９３】この発明によれば、複数の逆入れ替えセレ
クタが、入力符号系列の数と同じ切り替え回数毎に同一
の入力符号系列を選択するので、後段の復号処理手段は
上記最大カウント値のｎ倍のビット数あるいはシンボル
数を単位として周期的なブロックデインタリーブ処理を
実施することができる効果がある。
クタが、入力符号系列の数と同じ切り替え回数毎に同一
の入力符号系列を選択するので、後段の復号処理手段は
上記最大カウント値のｎ倍のビット数あるいはシンボル
数を単位として周期的なブロックデインタリーブ処理を
実施することができる効果がある。
【００９４】この発明によれば、全ての復号処理手段
が、リードソロモン符号化方法に基づいて復号処理を実
施するので、このリードソロモン符号化方法の下でバイ
ト毎の復号処理を実施させることができ、これ以外のＢ
ＣＨ（Ｂｏｓｅ−Ｃｈａｕｄｈｕｒｉ−Ｈｏｃｑｕｅｎ
ｇｈｅｍ）符号の復号方法に比べて簡易な構成で効率良
く並列処理を実施することができる効果がある。
が、リードソロモン符号化方法に基づいて復号処理を実
施するので、このリードソロモン符号化方法の下でバイ
ト毎の復号処理を実施させることができ、これ以外のＢ
ＣＨ（Ｂｏｓｅ−Ｃｈａｕｄｈｕｒｉ−Ｈｏｃｑｕｅｎ
ｇｈｅｍ）符号の復号方法に比べて簡易な構成で効率良
く並列処理を実施することができる効果がある。
【００９５】この発明によれば、いずれかの復号処理手
段と同様の復号処理を実施する少なくとも１つの再復号
処理手段を当該復号処理手段の直後以外の位置に配設す
るとともに、上記復号処理手段と再復号処理手段との間
に配設され、上記復号処理手段に入力される入力符号系
列と同様の符号化状態にある符号系列を生成して再復号
処理手段へ出力する再入れ替え処理手段を設け、更に、
上記復号処理手段で利用された検査ビット列は上記再復
号処理手段に伝送されるので、例えば、上記復号処理手
段と再復号処理手段との間に配設された他の復号処理手
段の結果情報系列に相当する部分の誤り訂正がなされた
場合において且つ上記復号処理手段の誤り訂正としては
不適切な復号系列となった場合には、再復号処理手段で
それを適切な復号系列にすることができる。従って、単
に符号化処理に対応する一連の復号処理のみを行う場合
に比べて誤り検査能力を向上させることができ、ひいて
は受信した情報系列のデータ信頼性を更に向上させるこ
とができる効果がある。
段と同様の復号処理を実施する少なくとも１つの再復号
処理手段を当該復号処理手段の直後以外の位置に配設す
るとともに、上記復号処理手段と再復号処理手段との間
に配設され、上記復号処理手段に入力される入力符号系
列と同様の符号化状態にある符号系列を生成して再復号
処理手段へ出力する再入れ替え処理手段を設け、更に、
上記復号処理手段で利用された検査ビット列は上記再復
号処理手段に伝送されるので、例えば、上記復号処理手
段と再復号処理手段との間に配設された他の復号処理手
段の結果情報系列に相当する部分の誤り訂正がなされた
場合において且つ上記復号処理手段の誤り訂正としては
不適切な復号系列となった場合には、再復号処理手段で
それを適切な復号系列にすることができる。従って、単
に符号化処理に対応する一連の復号処理のみを行う場合
に比べて誤り検査能力を向上させることができ、ひいて
は受信した情報系列のデータ信頼性を更に向上させるこ
とができる効果がある。
【００９６】この発明によれば、全ての復号処理手段で
検査された誤りビット数あるいは誤りシンボル数の総和
を伝送媒体上で生じた誤り数と推定する誤り数推定回路
を備えるので、特に再復号化手段における誤りをも考慮
することができ、受信した多段符号化系列に含まれるビ
ット誤り数をより高精度に検出／訂正（検査）すること
ができる効果がある。
検査された誤りビット数あるいは誤りシンボル数の総和
を伝送媒体上で生じた誤り数と推定する誤り数推定回路
を備えるので、特に再復号化手段における誤りをも考慮
することができ、受信した多段符号化系列に含まれるビ
ット誤り数をより高精度に検出／訂正（検査）すること
ができる効果がある。
【００９７】この発明によれば、以上の多段符号化装置
と、以上の多段復号装置と、上記多段符号化装置の多段
符号化系列を上記多段復号装置へ伝送する伝送媒体とを
備えるので、伝送した情報の信頼性を従来と同様に確保
しつつ、従来のものに比べ格段に遅延時間や使用メモリ
容量を削減することができ、ひいては伝送した情報の信
頼性を確保しつつ従来には実現し得ない伝送速度にて情
報を伝送させることができる効果がある。
と、以上の多段復号装置と、上記多段符号化装置の多段
符号化系列を上記多段復号装置へ伝送する伝送媒体とを
備えるので、伝送した情報の信頼性を従来と同様に確保
しつつ、従来のものに比べ格段に遅延時間や使用メモリ
容量を削減することができ、ひいては伝送した情報の信
頼性を確保しつつ従来には実現し得ない伝送速度にて情
報を伝送させることができる効果がある。
【図１】 この発明の実施の形態１による情報伝送シス
テムの構成を示すブロック図である。
テムの構成を示すブロック図である。
【図２】 この発明の実施の形態１によるインタリーブ
回路の内部構成を示すブロック図である。
回路の内部構成を示すブロック図である。
【図３】 この発明の実施の形態１の情報伝送システム
における連接符号化処理を詳細に説明するためのフォー
マット図である（（ａ）は入力情報系列基準、（ｂ）は
出力連接符号化系列基準）。
における連接符号化処理を詳細に説明するためのフォー
マット図である（（ａ）は入力情報系列基準、（ｂ）は
出力連接符号化系列基準）。
【図４】 この発明の実施の形態２による情報伝送シス
テムの構成を示すブロック図である。
テムの構成を示すブロック図である。
【図５】 この発明の実施の形態３による情報伝送シス
テムの構成を示すブロック図である。
テムの構成を示すブロック図である。
【図６】 従来の情報伝送システムの構成を示すブロッ
ク図である。
ク図である。
【図７】 従来の情報伝送システムのインタリーブメモ
リに対する書込および読出動作を説明するためのフォー
マット図である。
リに対する書込および読出動作を説明するためのフォー
マット図である。
【図８】 従来の情報伝送システムのインタリーブメモ
リに対する書込および読出動作を説明するためのフォー
マット図である。但し、１つの外符号化系列がインタリ
ーブメモリの複数行に渡る場合のフォーマット図であ
る。
リに対する書込および読出動作を説明するためのフォー
マット図である。但し、１つの外符号化系列がインタリ
ーブメモリの複数行に渡る場合のフォーマット図であ
る。
１ 連接符号化装置（多段符号化装置）、２ 連接復号
装置（多段復号装置）、３ 伝送媒体、４ 情報系列入
力回路、５ 外符号化回路（符号化処理手段、符号化処
理工程）、６ インタリーブ回路（入れ替え処理手段、
入れ替え処理工程）、７ 内符号化回路（符号化処理手
段、符号化処理工程）、８ 連接符号化系列出力回路、
９ 連接符号化系列入力回路、１０ 内復号回路（復号
処理手段、復号処理工程）、１１ デインタリーブ回路
（逆入れ替え処理手段、逆入れ替え処理工程）、１２
外復号回路（復号処理手段、復号処理工程）、１３ 情
報系列出力回路、１４ 誤り数推定回路、１５ カウン
タ（入れ替えカウンタ）、１６ セレクタ（入れ替えセ
レクタ）、１９ インタリーブ回路（入れ替え処理手
段、入れ替え処理工程）、２０ デインタリーブ回路
（逆入れ替え処理手段、逆入れ替え処理工程）、２１
内復号回路（復号処理手段、復号処理工程）、２２ デ
インタリーブ回路（入れ替え処理手段、入れ替え処理工
程）、２３ 外復号回路（復号処理手段、復号処理工
程）、２４ 再インタリーブ回路（再入れ替え処理手
段）、２５ 再内復号回路（再復号処理手段）、２６
再デインタリーブ回路（再入れ替え処理手段）、２７
再外復号回路（再復号処理手段）、２８誤り数推定回
路。
装置（多段復号装置）、３ 伝送媒体、４ 情報系列入
力回路、５ 外符号化回路（符号化処理手段、符号化処
理工程）、６ インタリーブ回路（入れ替え処理手段、
入れ替え処理工程）、７ 内符号化回路（符号化処理手
段、符号化処理工程）、８ 連接符号化系列出力回路、
９ 連接符号化系列入力回路、１０ 内復号回路（復号
処理手段、復号処理工程）、１１ デインタリーブ回路
（逆入れ替え処理手段、逆入れ替え処理工程）、１２
外復号回路（復号処理手段、復号処理工程）、１３ 情
報系列出力回路、１４ 誤り数推定回路、１５ カウン
タ（入れ替えカウンタ）、１６ セレクタ（入れ替えセ
レクタ）、１９ インタリーブ回路（入れ替え処理手
段、入れ替え処理工程）、２０ デインタリーブ回路
（逆入れ替え処理手段、逆入れ替え処理工程）、２１
内復号回路（復号処理手段、復号処理工程）、２２ デ
インタリーブ回路（入れ替え処理手段、入れ替え処理工
程）、２３ 外復号回路（復号処理手段、復号処理工
程）、２４ 再インタリーブ回路（再入れ替え処理手
段）、２５ 再内復号回路（再復号処理手段）、２６
再デインタリーブ回路（再入れ替え処理手段）、２７
再外復号回路（再復号処理手段）、２８誤り数推定回
路。
フロントページの続き (72)発明者 藤田 八郎 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 宮田 好邦 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 久保 和夫 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 Ｆターム(参考） 5J065 AA03 AB01 AD11 AD13 AE06 AF01 AG06 AH06 AH09 AH17
Claims (19)
- 【請求項１】 入力符号系列に検査ビット列を付加して
出力符号系列を出力する符号化処理工程を複数備え、入
力情報系列に対して順次この複数回の符号化処理工程を
実施して多段符号化系列を生成する多段符号化方法にお
いて、 各符号化処理工程は、複数の入力符号系列に対して並列
に検査ビット列の付加処理を実施するとともに、連続す
る２つの符号化処理工程の間のうちの少なくとも１個所
には、前段の符号化処理工程から出力される複数の出力
符号系列の間で入れ替えによるインタリーブを行う入れ
替え処理工程を設ける多段符号化方法。 - 【請求項２】 符号化処理工程は全て同数の入力符号系
列に対して並列に検査ビット列の付加処理を実施し、連
続する２つの符号化処理工程の間には全て入れ替え処理
工程を設け、且つ、当該入れ替え処理工程は全て上記符
号化処理工程に入力される入力符号系列の並列数と同数
の出力符号系列の間で入れ替え処理を実施することを特
徴とする請求項１記載の多段符号化方法。 - 【請求項３】 入れ替え処理工程は、入力される出力符
号系列のビット数あるいはシンボル数を入れ替え処理の
単位で割った値までカウントし、各カウント値毎に互い
に異なる入れ替え状態となることを特徴とする請求項１
または請求項２記載の多段符号化方法。 - 【請求項４】 入力符号系列に対してそれぞれの検査ビ
ット列に基づいて復号し、これを出力符号系列として出
力する復号処理工程を複数備え、多段符号化系列に対し
て順次この複数回の復号処理工程を実施して出力情報系
列を生成する多段復号方法において、 各復号処理工程は、複数の入力符号系列に対して並列に
復号処理を実施するとともに、連続する２つの復号処理
工程の間のうちの少なくとも１個所には、前段の復号処
理工程から出力される複数の出力符号系列の間で逆入れ
替えによるデインタリーブを行う逆入れ替え処理工程を
設ける多段復号方法。 - 【請求項５】 復号処理工程は全て同数の入力符号系列
に対して並列に復号処理を実施し、連続する２つの復号
処理工程の間には全て逆入れ替え処理工程を設け、且
つ、当該逆入れ替え処理工程は全て上記復号処理工程に
入力される入力符号系列の並列数と同数の出力符号系列
の間で逆入れ替え処理を実施することを特徴とする請求
項４記載の多段符号化方法。 - 【請求項６】 逆入れ替え処理工程は、入力される出力
符号系列のビット数あるいはシンボル数を逆入れ替え処
理の単位で割った値までカウントし、各カウント値毎に
互いに異なる逆入れ替え状態となることを特徴とする請
求項４または請求項５記載の多段符号化方法。 - 【請求項７】 複数の入力符号系列に同時に検査ビット
列を付加して複数の出力符号系列を出力する複数の符号
化処理手段と、 複数の入力符号系列の間において、入れ替えによるイン
タリーブを行って同数の出力符号系列を出力する少なく
とも１つ以上の入れ替え処理手段とを備え、 入力情報系列に対して順次符号化処理手段による検査ビ
ット列付加処理を実施すると共にその間において入れ替
え処理手段による入れ替え処理を実施して多段符号化系
列を生成する多段符号化装置。 - 【請求項８】 全ての符号化処理手段に入力される入力
符号系列の個数と、全ての入れ替え処理手段に入力され
る入力符号系列の個数とが同一であることを特徴とする
請求項７記載の多段符号化装置。 - 【請求項９】 入れ替え処理手段は、入力符号系列のビ
ット数あるいはシンボル数を入れ替え処理の単位で割っ
た値までカウントする入れ替えカウンタと、入力符号系
列の数と同じ数だけ設けられ、全ての入力符号系列が入
力されるとともにこの入れ替えカウンタのカウント値に
応じて１つの入力符号系列を選択して出力符号系列とし
て出力する入れ替えセレクタとを備えることを特徴とす
る請求項７または請求項８記載の多段符号化装置。 - 【請求項１０】 複数の入れ替えセレクタは、入力符号
系列の数と同じ切り替え回数毎に同一の入力符号系列を
選択することを特徴とする請求項９記載の多段符号化装
置。 - 【請求項１１】 全ての符号化処理手段は、リードソロ
モン符号化方法に基づいて検査ビット列を付加すること
を特徴とする請求項７記載の多段符号化装置。 - 【請求項１２】 複数の入力符号系列に対して同時にそ
れぞれの検査ビット列に基づいて復号処理を実施して複
数の出力符号系列を出力する複数の復号処理手段と、 複数の入力符号系列の間において、逆入れ替えによるデ
インタリーブを行って同数の出力符号系列を出力する少
なくとも１つ以上の逆入れ替え処理手段とを備え、 多段符号化系列に対して順次この複数回の復号処理工程
を実施するとともにその間において逆入れ替え処理手段
による逆入れ替え処理を実施して出力情報系列を生成す
る多段復号装置。 - 【請求項１３】 全ての復号処理手段に入力される入力
符号系列の個数と、全ての逆入れ替え処理手段に入力さ
れる入力符号系列の個数とが同一であることを特徴とす
る請求項１２記載の多段復号装置。 - 【請求項１４】 逆入れ替え処理手段は、入力符号系列
のビット数あるいはシンボル数を入れ替え処理の単位で
割った値までカウントする逆入れ替えカウンタと、入力
符号系列の数と同じ数だけ設けられ、全ての入力符号系
列が入力されるとともにこの逆入れ替えカウンタのカウ
ント値に応じて１つの入力符号系列を選択して出力符号
系列として出力する逆入れ替えセレクタとを備えること
を特徴とする請求項１２または請求項１３記載の多段復
号装置。 - 【請求項１５】 複数の逆入れ替えセレクタは、入力符
号系列の数と同じ切り替え回数毎に同一の入力符号系列
を選択することを特徴とする請求項１４記載の多段復号
装置。 - 【請求項１６】 全ての復号処理手段は、リードソロモ
ン符号化方法に基づいて復号処理を実施することを特徴
とする請求項１２記載の多段復号装置。 - 【請求項１７】 いずれかの復号処理手段と同様の復号
処理を実施する少なくとも１つの再復号処理手段を当該
復号処理手段の直後以外の位置に配設するとともに、上
記復号処理手段と再復号処理手段との間に配設され、上
記復号処理手段に入力される入力符号系列と同様の符号
化状態にある符号系列を生成して再復号処理手段へ出力
する再入れ替え処理手段を設け、更に、上記復号処理手
段で利用された検査ビット列は上記再復号処理手段に伝
送されることを特徴とする請求項１２記載の多段復号装
置。 - 【請求項１８】 全ての復号処理手段で検査された誤り
ビット数あるいは誤りシンボル数の総和を伝送媒体上で
生じた誤り数と推定する誤り数推定回路を備えることを
特徴とする請求項１２記載の多段復号装置。 - 【請求項１９】 請求項７記載の多段符号化装置と、請
求項１２記載の多段復号装置と、上記多段符号化装置の
多段符号化系列を上記多段復号装置へ伝送する伝送媒体
とを備える情報伝送システム。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31583299A JP3549788B2 (ja) | 1999-11-05 | 1999-11-05 | 多段符号化方法、多段復号方法、多段符号化装置、多段復号装置およびこれらを用いた情報伝送システム |
| EP00123106A EP1098446A3 (en) | 1999-11-05 | 2000-10-25 | Multiple coding method and apparatus, multiple decoding method and apparatus, and information transmission system |
| US09/703,638 US6658605B1 (en) | 1999-11-05 | 2000-11-02 | Multiple coding method and apparatus, multiple decoding method and apparatus, and information transmission system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31583299A JP3549788B2 (ja) | 1999-11-05 | 1999-11-05 | 多段符号化方法、多段復号方法、多段符号化装置、多段復号装置およびこれらを用いた情報伝送システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001136079A true JP2001136079A (ja) | 2001-05-18 |
| JP3549788B2 JP3549788B2 (ja) | 2004-08-04 |
Family
ID=18070117
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31583299A Expired - Lifetime JP3549788B2 (ja) | 1999-11-05 | 1999-11-05 | 多段符号化方法、多段復号方法、多段符号化装置、多段復号装置およびこれらを用いた情報伝送システム |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6658605B1 (ja) |
| EP (1) | EP1098446A3 (ja) |
| JP (1) | JP3549788B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001089134A1 (fr) * | 2000-05-18 | 2001-11-22 | Mitsubishi Denki Kabushiki Kaisha | Systeme de transmission optique, multiplexeur fec, multiplexeur/separateur fec, et procede de correction d'erreurs |
| JP2005328397A (ja) * | 2004-05-14 | 2005-11-24 | Nippon Hoso Kyokai <Nhk> | インターリーブ伝送システム、送信装置、及び受信装置 |
| US7096403B2 (en) | 2001-12-19 | 2006-08-22 | Nec Corporation | Iterative concatenated code decoding circuit and encoding/decoding system using the same |
| JP2009017160A (ja) * | 2007-07-04 | 2009-01-22 | Mitsubishi Electric Corp | 誤り訂正符号化装置および方法ならびにデジタル伝送システム |
Families Citing this family (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3841990B2 (ja) * | 1999-12-07 | 2006-11-08 | 三菱電機株式会社 | Ｆｅｃフレーム構成方法およびｆｅｃ多重化装置 |
| JP3485075B2 (ja) * | 2000-07-19 | 2004-01-13 | 日本電気株式会社 | 復号回路及びその復号方法 |
| FR2816773B1 (fr) * | 2000-11-10 | 2004-11-26 | France Telecom | Module, dispositif et procede de decodage a haut debit, d'un code concatene |
| US8077679B2 (en) | 2001-03-28 | 2011-12-13 | Qualcomm Incorporated | Method and apparatus for providing protocol options in a wireless communication system |
| US9100457B2 (en) | 2001-03-28 | 2015-08-04 | Qualcomm Incorporated | Method and apparatus for transmission framing in a wireless communication system |
| US8121296B2 (en) | 2001-03-28 | 2012-02-21 | Qualcomm Incorporated | Method and apparatus for security in a data processing system |
| US6829741B1 (en) * | 2001-07-27 | 2004-12-07 | Centillium Communications, Inc. | Forward error correction (FEC) based on SONET/SDH framing |
| US7352868B2 (en) | 2001-10-09 | 2008-04-01 | Philip Hawkes | Method and apparatus for security in a data processing system |
| US6990624B2 (en) * | 2001-10-12 | 2006-01-24 | Agere Systems Inc. | High speed syndrome-based FEC encoder and decoder and system using same |
| US7649829B2 (en) | 2001-10-12 | 2010-01-19 | Qualcomm Incorporated | Method and system for reduction of decoding complexity in a communication system |
| JP3889286B2 (ja) * | 2002-01-31 | 2007-03-07 | 三菱電機株式会社 | 復号方法、復号装置及びディジタル伝送システム |
| US7386779B2 (en) * | 2002-05-31 | 2008-06-10 | Lucent Technologies | Systems and methods for correcting errors in a received frame |
| US7076724B2 (en) * | 2002-06-25 | 2006-07-11 | Lockheed Martin Corporation | System and method for forward error correction |
| GB2395636A (en) * | 2002-11-19 | 2004-05-26 | Cit Alcatel | Serial concatenated coding or parallel concatenated coding in an optical fibre transmission system |
| US7599655B2 (en) | 2003-01-02 | 2009-10-06 | Qualcomm Incorporated | Method and apparatus for broadcast services in a communication system |
| US7206993B2 (en) * | 2003-03-12 | 2007-04-17 | Matsushita Electric Industrial Co., Ltd. | Method and device for decoding Reed-Solomon code or extended Reed-Solomon code |
| US8098818B2 (en) | 2003-07-07 | 2012-01-17 | Qualcomm Incorporated | Secure registration for a multicast-broadcast-multimedia system (MBMS) |
| US8718279B2 (en) | 2003-07-08 | 2014-05-06 | Qualcomm Incorporated | Apparatus and method for a secure broadcast system |
| US8724803B2 (en) | 2003-09-02 | 2014-05-13 | Qualcomm Incorporated | Method and apparatus for providing authenticated challenges for broadcast-multicast communications in a communication system |
| WO2005032021A1 (ja) * | 2003-09-30 | 2005-04-07 | Matsushita Electric Industrial Co., Ltd. | 無線送信装置、無線受信装置及び無線送信方法 |
| FR2867649A1 (fr) * | 2003-12-10 | 2005-09-16 | France Telecom | Procede de codage multiple optimise |
| EP1569349A1 (en) * | 2004-02-23 | 2005-08-31 | Alcatel | Alternative concatenated coding scheme for digital signals |
| JP4376905B2 (ja) * | 2004-09-09 | 2009-12-02 | 三菱電機株式会社 | 誤り訂正符号化装置および誤り訂正復号装置 |
| US7992069B2 (en) | 2005-02-09 | 2011-08-02 | Mitsubishi Electric Corporation | Error correction coding apparatus and error correction decoding apparatus |
| US7467346B2 (en) * | 2005-08-18 | 2008-12-16 | Hitachi Global Storage Technologies Netherlands, B.V. | Decoding error correction codes using a modular single recursion implementation |
| TWI353130B (en) | 2005-12-05 | 2011-11-21 | Qualcomm Inc | Hierarchical coding for multicast messages |
| US8363738B2 (en) * | 2005-12-05 | 2013-01-29 | Qualcomm Incorporated | Hierarchical coding for multicast messages |
| US20070266293A1 (en) * | 2006-05-10 | 2007-11-15 | Samsung Electronics Co., Ltd. | Apparatus and method for high speed data transceiving, and apparatus and method for error-correction processing for the same |
| EP1887446A1 (de) * | 2006-08-02 | 2008-02-13 | Siemens Aktiengesellschaft | Verfahren zur seriellen asynchronen Übertragung von Daten in einer Anordnung zur Überwachung, Steuerung und Regelung einer betriebstechnischen Anlage eines Gebäudes |
| EP1903710A3 (en) * | 2006-09-20 | 2014-05-21 | Samsung Electronics Co., Ltd. | Apparatus and method for processing received data in a broadband wireless communication system |
| US8136020B2 (en) * | 2007-09-19 | 2012-03-13 | Altera Canada Co. | Forward error correction CODEC |
| KR101527114B1 (ko) * | 2008-04-02 | 2015-06-08 | 삼성전자주식회사 | 다중 입출력 무선통신 시스템에서 스트림별 서로 다른부호화 방식을 지원하는 격자 감소 기반의 신호 검출 장치및 방법 |
| US8719670B1 (en) * | 2008-05-07 | 2014-05-06 | Sk Hynix Memory Solutions Inc. | Coding architecture for multi-level NAND flash memory with stuck cells |
| US7954015B1 (en) * | 2008-12-05 | 2011-05-31 | Altera Corporation | Data interleaving and deinterleaving involving concatenation of words read from storage |
| KR101570472B1 (ko) * | 2009-03-10 | 2015-11-23 | 삼성전자주식회사 | 연접 부호화 및 복호화 구조를 갖는 데이터 처리 시스템 |
| TWI426384B (zh) * | 2009-09-10 | 2014-02-11 | Robustflash Technologies Ltd | 資料寫入方法與系統 |
| US8812939B2 (en) * | 2011-01-28 | 2014-08-19 | Marvell World Trade Ltd. | Soft decoding systems and methods for flash based memory systems |
| US9235540B1 (en) * | 2013-03-01 | 2016-01-12 | Altera Corporation | Flexible high speed forward error correction (FEC) physical medium attachment (PMA) and physical coding sublayer (PCS) connection system |
| US10944432B2 (en) * | 2018-09-18 | 2021-03-09 | Avago Technologies International Sales Pte. Limited | Methods and systems for transcoder, FEC and interleaver optimization |
| US11831338B2 (en) * | 2022-01-21 | 2023-11-28 | Hughes Network Systems, Llc | Systems and methods for improving communication throughput |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2156555B (en) * | 1984-03-24 | 1988-03-09 | Philips Nv | Error correction of data symbols |
| US5473601A (en) * | 1993-10-21 | 1995-12-05 | Hughes Aircraft Company | Frequency reuse technique for a high data rate satellite communication system |
| FR2721463A1 (fr) * | 1994-06-17 | 1995-12-22 | Trt Telecom Radio Electr | Système de transmission comportant au moins deux liaisons pour relier un émetteur et un récepteur et récepteur convenant à un tel système. |
| US5721745A (en) * | 1996-04-19 | 1998-02-24 | General Electric Company | Parallel concatenated tail-biting convolutional code and decoder therefor |
| US5996104A (en) * | 1996-09-13 | 1999-11-30 | Herzberg; Hanan | System for coding system |
| JP3312363B2 (ja) | 1996-12-27 | 2002-08-05 | 株式会社エヌ・ティ・ティ・ドコモ | 符号化装置および復号化装置および符号化復号化システム並びに方法 |
| FR2778040B1 (fr) * | 1998-04-28 | 2000-05-26 | Alsthom Cge Alcatel | Procede et dispositif de codage correcteur d'erreur pour des transmissions de donnees numeriques a debit eleve, et procede et dispositif de decodage correspondant |
-
1999
- 1999-11-05 JP JP31583299A patent/JP3549788B2/ja not_active Expired - Lifetime
-
2000
- 2000-10-25 EP EP00123106A patent/EP1098446A3/en not_active Ceased
- 2000-11-02 US US09/703,638 patent/US6658605B1/en not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001089134A1 (fr) * | 2000-05-18 | 2001-11-22 | Mitsubishi Denki Kabushiki Kaisha | Systeme de transmission optique, multiplexeur fec, multiplexeur/separateur fec, et procede de correction d'erreurs |
| US7043162B2 (en) | 2000-05-18 | 2006-05-09 | Mitsubishi Denki Kabushiki Kaisha | Optical transmission system, fec multiplexer, fec multiplexer/separator, and error correction method |
| US7096403B2 (en) | 2001-12-19 | 2006-08-22 | Nec Corporation | Iterative concatenated code decoding circuit and encoding/decoding system using the same |
| JP2005328397A (ja) * | 2004-05-14 | 2005-11-24 | Nippon Hoso Kyokai <Nhk> | インターリーブ伝送システム、送信装置、及び受信装置 |
| JP4594645B2 (ja) * | 2004-05-14 | 2010-12-08 | 日本放送協会 | インターリーブ伝送における送信装置、及び受信装置 |
| JP2009017160A (ja) * | 2007-07-04 | 2009-01-22 | Mitsubishi Electric Corp | 誤り訂正符号化装置および方法ならびにデジタル伝送システム |
Also Published As
| Publication number | Publication date |
|---|---|
| US6658605B1 (en) | 2003-12-02 |
| EP1098446A3 (en) | 2003-08-20 |
| EP1098446A2 (en) | 2001-05-09 |
| JP3549788B2 (ja) | 2004-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3549788B2 (ja) | 多段符号化方法、多段復号方法、多段符号化装置、多段復号装置およびこれらを用いた情報伝送システム | |
| KR880000426B1 (ko) | 이중 부호화 리드 솔로몬 코드에 대한 복호화 방법 및 장치 | |
| US5537429A (en) | Error-correcting method and decoder using the same | |
| US6965652B1 (en) | Address generator for LDPC encoder and decoder and method thereof | |
| US4916702A (en) | Elongated burst trapping | |
| JPH06216882A (ja) | 誤り訂正送信装置及び受信装置 | |
| US7640462B2 (en) | Interleaver and de-interleaver | |
| KR20090018252A (ko) | 처리량을 높이기 위하여 더블 버퍼링 구조와 파이프라이닝기법을 이용하는 디코더 및 그 디코딩 방법 | |
| US7096403B2 (en) | Iterative concatenated code decoding circuit and encoding/decoding system using the same | |
| EP1545011B1 (en) | Optimized interleaving of digital signals | |
| JP3891568B2 (ja) | 誤り訂正符号を復号化する方法及び装置 | |
| US6329935B1 (en) | Temporally separating and re-organizing data using two-stage interleaving and de-interleaving | |
| KR100499467B1 (ko) | 블록 인터리빙 방법 및 그를 위한 장치 | |
| US4606026A (en) | Error-correcting method and apparatus for the transmission of word-wise organized data | |
| WO2020183525A1 (ja) | 符号化装置、復号装置、及び誤り訂正装置 | |
| JP3454962B2 (ja) | 誤り訂正符号の符号器及び復号器 | |
| JPH08293802A (ja) | インターリーブ式誤り訂正方法 | |
| JP2003078421A (ja) | 符号系列の先頭位置検出方法とその装置、それを用いた復号方法とその装置 | |
| US6718505B1 (en) | Method and apparatus for error correction in a process of decoding cross-interleaved Reed-Solomon code (CIRC) | |
| JPH0823970B2 (ja) | ディジタルデータ処理システム | |
| JPH0365698B2 (ja) | ||
| KR100282070B1 (ko) | 오류검출부호의길쌈부호화및복호화방법 | |
| EP1111799B1 (en) | Error correction with a cross-interleaved Reed-Solomon code, particularly for CD-ROM | |
| US8245103B2 (en) | Arithmetic circuit for concatenated codes and address control method | |
| KR100358357B1 (ko) | 가변 에러 정정 성능을 갖는 리드-솔로몬 디코더 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040323 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040421 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3549788 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080430 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090430 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100430 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100430 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110430 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120430 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120430 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140430 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |