JPH0823970B2 - ディジタルデータ処理システム - Google Patents
ディジタルデータ処理システムInfo
- Publication number
- JPH0823970B2 JPH0823970B2 JP57011440A JP1144082A JPH0823970B2 JP H0823970 B2 JPH0823970 B2 JP H0823970B2 JP 57011440 A JP57011440 A JP 57011440A JP 1144082 A JP1144082 A JP 1144082A JP H0823970 B2 JPH0823970 B2 JP H0823970B2
- Authority
- JP
- Japan
- Prior art keywords
- erasure
- input
- efm
- decoder
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Optical Recording Or Reproduction (AREA)
Description
【発明の詳細な説明】 この発明はディジタルデータ処理システムとしての例
えば光学式DADシステムにおけるEFM（Eight−Fourteen
Modulation）の復調器と誤り制御方式の改良に関する。
えば光学式DADシステムにおけるEFM（Eight−Fourteen
Modulation）の復調器と誤り制御方式の改良に関する。
光方式のDADシステムにおけるデイジタル情報の符号
化復号化部分のブロツク構成は第１図に示される。
化復号化部分のブロツク構成は第１図に示される。
第１図で（１）は情報入力端子，（２）はC2符号器，
（３）はインタリーバー，（４）はC1符号器，（５）は
EFM変調器，（６）は伝送路であるデイスク媒体．
（７）は伝送路上の雑音．（８）はEFM復調器の入力端
子，（９）はEFM復調器でEFM復調器（９）は第２図に詳
述されるごとくゼロレベル検出回路（19），シフトレジ
スター（20），クロツク再生回路（21），フレーム同期
検出回路（22）,EFM復調回路（23），タイミング作成回
路（24），ラツチレジスター（25）等から構成される。
（10）はEFM復調器から出力される復調データシンボル
の出力端子，（11）はC1復号器，（12）はデインタリー
バー，（13）はC1復号器から出力されるデータシンボル
をデインタリーバー（12）に入力するリード線，（14）
はC1復号器（11）から出力される消失情報を消失フラグ
情報としてデインタリーバー（12）に入力するリード
線，（15）はC2復号器，（16）はデインタリーバーから
出力されるデータシンボルをC2復号器（15）へ入力する
リード線，（17）はデインタリーバーから出力される消
失フラグ情報を入力するリード線，（18）は情報出力端
子である。
（３）はインタリーバー，（４）はC1符号器，（５）は
EFM変調器，（６）は伝送路であるデイスク媒体．
（７）は伝送路上の雑音．（８）はEFM復調器の入力端
子，（９）はEFM復調器でEFM復調器（９）は第２図に詳
述されるごとくゼロレベル検出回路（19），シフトレジ
スター（20），クロツク再生回路（21），フレーム同期
検出回路（22）,EFM復調回路（23），タイミング作成回
路（24），ラツチレジスター（25）等から構成される。
（10）はEFM復調器から出力される復調データシンボル
の出力端子，（11）はC1復号器，（12）はデインタリー
バー，（13）はC1復号器から出力されるデータシンボル
をデインタリーバー（12）に入力するリード線，（14）
はC1復号器（11）から出力される消失情報を消失フラグ
情報としてデインタリーバー（12）に入力するリード
線，（15）はC2復号器，（16）はデインタリーバーから
出力されるデータシンボルをC2復号器（15）へ入力する
リード線，（17）はデインタリーバーから出力される消
失フラグ情報を入力するリード線，（18）は情報出力端
子である。
第１図は構成において例えば音楽情報は８ビツト単位
のシンボルに分割されて４シンボルの１ブロツクごとに
まずC2符号器（２）で符号化され４シンボルのチエツク
シンボルが付加され,28シンボルとなる。28個のデータ
シンボルはインタリーバー（３）でインタリーブされC1
符号器（４）で更にもう一度符号化され４シンボルのチ
エツクシンボルが付加され32シンボルになつて,EFM変調
器（５）に入力される。EFM変調器（５）は各１シンボ
ル８ビツトのシンボルごとにEFM変調アルゴリズムに基
づいて14ビツトに変換し３ビツトの冗長ビツトを更に付
加して１シンボル17ビツトにし伝送路であるデイスク媒
体（６）に記録する。３ビツトの冗長ビツトは変調後の
任意のデイジタル信号の極性反転間隔が３以上,11以下
になるように所定のアルゴリズムに従つて付加される。
のシンボルに分割されて４シンボルの１ブロツクごとに
まずC2符号器（２）で符号化され４シンボルのチエツク
シンボルが付加され,28シンボルとなる。28個のデータ
シンボルはインタリーバー（３）でインタリーブされC1
符号器（４）で更にもう一度符号化され４シンボルのチ
エツクシンボルが付加され32シンボルになつて,EFM変調
器（５）に入力される。EFM変調器（５）は各１シンボ
ル８ビツトのシンボルごとにEFM変調アルゴリズムに基
づいて14ビツトに変換し３ビツトの冗長ビツトを更に付
加して１シンボル17ビツトにし伝送路であるデイスク媒
体（６）に記録する。３ビツトの冗長ビツトは変調後の
任意のデイジタル信号の極性反転間隔が３以上,11以下
になるように所定のアルゴリズムに従つて付加される。
再生側ではデイスク上のゴム等の原因で雑音（７）の
重畳された信号として再生信号がレーザピツクアツプに
より読みとられる。。再生信号はEFM復調器の入力端子
（８）を通過してEFM復調器（９）に入力され，冗長ビ
ツトの３ビツトを除いた14ビツト単位に８ビツト１シン
ボルの復調パターンを再生して，C1復号器（11）に入力
される。
重畳された信号として再生信号がレーザピツクアツプに
より読みとられる。。再生信号はEFM復調器の入力端子
（８）を通過してEFM復調器（９）に入力され，冗長ビ
ツトの３ビツトを除いた14ビツト単位に８ビツト１シン
ボルの復調パターンを再生して，C1復号器（11）に入力
される。
C1復号器（11）はEFM復調器（９）から入力される信
号を32シンボルごとに１ブロツクとして誤りを訂正した
あと，復号を行い,28個のデータシンボルを１ブロツク
として出力する。28個のデータシンボルはリード線（1
3）を通過して，又，消失フラグ情報はリード線（14）
を通して，デインタリーバー（12）へ入力される。デイ
ンタリーバー（12）でデインタリーブされたあとデータ
シンボルはリード線（16）を通して，又消失フラグ情報
はリード線（17）を通して，C2復号器（15）へ入力され
る。C2復号器（15）は入力された28個のデータシンボル
と消失フラグ情報から誤りを訂正し,24個のデータシン
ボルを情報出力端子（18）へ出力する。
号を32シンボルごとに１ブロツクとして誤りを訂正した
あと，復号を行い,28個のデータシンボルを１ブロツク
として出力する。28個のデータシンボルはリード線（1
3）を通過して，又，消失フラグ情報はリード線（14）
を通して，デインタリーバー（12）へ入力される。デイ
ンタリーバー（12）でデインタリーブされたあとデータ
シンボルはリード線（16）を通して，又消失フラグ情報
はリード線（17）を通して，C2復号器（15）へ入力され
る。C2復号器（15）は入力された28個のデータシンボル
と消失フラグ情報から誤りを訂正し,24個のデータシン
ボルを情報出力端子（18）へ出力する。
誤り訂正に用いるC1符号，C2符号はそれぞれC1符号は
ガロア体（以下GFと略記）GF(28)上の（32,28,5）リー
ド・ソロモン（Reed−Solomon）符号，C2符号はGF
（２）上の（28,24,5）リード・ソロモン符号を用いる
とする。ここで（n,k,d）リード・ソロモン符号とは符
号長ｎシンボル，情報シンボル数ｋシンジル，ハミング
距離ｄのリード・ソロモン符号を意味する。C1符号，C2
符号共にハミング距離ｄ＝５であるから，硬判定復号を
させた時は誤り訂正能力としては符号C1，C2共に１符号
語内に起つた最大２シンボルまでの誤りを訂正できる。
ガロア体（以下GFと略記）GF(28)上の（32,28,5）リー
ド・ソロモン（Reed−Solomon）符号，C2符号はGF
（２）上の（28,24,5）リード・ソロモン符号を用いる
とする。ここで（n,k,d）リード・ソロモン符号とは符
号長ｎシンボル，情報シンボル数ｋシンジル，ハミング
距離ｄのリード・ソロモン符号を意味する。C1符号，C2
符号共にハミング距離ｄ＝５であるから，硬判定復号を
させた時は誤り訂正能力としては符号C1，C2共に１符号
語内に起つた最大２シンボルまでの誤りを訂正できる。
ここで硬判定復号とよぶのは，後程のべる軟判定復号
に対応することばで復号器が消失を利用しない。伝送路
から与えられた受信シンボルだけを用いて復号する復号
法（通常の復号法）による復号をここでは硬判定復号と
よぶ。
に対応することばで復号器が消失を利用しない。伝送路
から与えられた受信シンボルだけを用いて復号する復号
法（通常の復号法）による復号をここでは硬判定復号と
よぶ。
この発明が問題としているのは第１図で点線の枠内
で，主構成要素としては,EFM復調器（９）と，C1復号器
（11）であるので従来技術のこの部分を詳しく説明す
る。
で，主構成要素としては,EFM復調器（９）と，C1復号器
（11）であるので従来技術のこの部分を詳しく説明す
る。
第２図は従来のEFM復調器のブロツク図，第３図はそ
のタイミング図である。
のタイミング図である。
第２図で（８）はデイスクからの再生信号入力端子，
（19）はゼロレベル検出回路，（20）はシリアルインー
パラレルアウトのシフトレジスター，（21）はクロツク
再生回路，（22）はフレーム同期検出回路，（23）はEF
M復調回路，（24）はタイミング作成回路，（25）はラ
ツチレジスター，（10）は復調出力端子である。
（19）はゼロレベル検出回路，（20）はシリアルインー
パラレルアウトのシフトレジスター，（21）はクロツク
再生回路，（22）はフレーム同期検出回路，（23）はEF
M復調回路，（24）はタイミング作成回路，（25）はラ
ツチレジスター，（10）は復調出力端子である。
再生信号入力端子（８）から入力されるデイスクより
の再生信号はゼロレベル検出回路（19）によりEFM復調
時のデイジタル信号に対応した信号になる。その出力例
を第３図（ａ）とする。この信号よりPLL回路等により
構成されたクロツク再生回路（21）によりクロツクを再
生する（第３図（ｂ））。次にEFM再生信号はシフトレ
ジスター（20）により，パラレル出力となり,EFM再生信
号中の，フレーム同期パターン検出回路（22）により，
同期位置が検出される（第３図（ｃ））。タイミング作
成回路（24）ではフレーム同期に同期し，周期がクロツ
クの1/17となるEFM再生信号の復調同期信号を作る（第
３図（ｄ））。
の再生信号はゼロレベル検出回路（19）によりEFM復調
時のデイジタル信号に対応した信号になる。その出力例
を第３図（ａ）とする。この信号よりPLL回路等により
構成されたクロツク再生回路（21）によりクロツクを再
生する（第３図（ｂ））。次にEFM再生信号はシフトレ
ジスター（20）により，パラレル出力となり,EFM再生信
号中の，フレーム同期パターン検出回路（22）により，
同期位置が検出される（第３図（ｃ））。タイミング作
成回路（24）ではフレーム同期に同期し，周期がクロツ
クの1/17となるEFM再生信号の復調同期信号を作る（第
３図（ｄ））。
次にEFM再生信号はシフトレジスター（20）に入力さ
れる３ビツトの冗長ビツトをのぞいた14ビツトのパラレ
ル信号として出力される。14ビツトのパラレルデータは
EFM復調回路（23）によりEFMの復調アルゴリズムに基づ
いて８ビツトの復調パターンになる。このEFM復調回路
（23）をROMで実現する時は入力アドレスが214通り，出
力データビツト数は８ビツトだから，容量214×８130
kビツトのROMが必要である。
れる３ビツトの冗長ビツトをのぞいた14ビツトのパラレ
ル信号として出力される。14ビツトのパラレルデータは
EFM復調回路（23）によりEFMの復調アルゴリズムに基づ
いて８ビツトの復調パターンになる。このEFM復調回路
（23）をROMで実現する時は入力アドレスが214通り，出
力データビツト数は８ビツトだから，容量214×８130
kビツトのROMが必要である。
この時復調パターンに対応しない14ビツトのパターン
が入力された時でもどれかの復調パターンが強制的に出
力される。この時は誤つたシンボルとしてC1復号器（1
0）へ入力されることになる。EFM復調回路（23）の出力
はラツチレジスター（25）により,1シンボル期間（17ビ
ツト期間分）ホールドされ，復調出力端子（10）より出
力される。
が入力された時でもどれかの復調パターンが強制的に出
力される。この時は誤つたシンボルとしてC1復号器（1
0）へ入力されることになる。EFM復調回路（23）の出力
はラツチレジスター（25）により,1シンボル期間（17ビ
ツト期間分）ホールドされ，復調出力端子（10）より出
力される。
このような従来技術の構成において，C1の復号を誤り
検出のみ行う。又は誤り訂正と検出を入力される誤りの
個数によつてふりわけるように行わせ，誤り検出された
該当符号語に含まれる28個のシンボルを消失としてデイ
ンタリーブしたあと，C2復号器（15）へ入力させると，
C1の復号は硬判定復号だがC2の復号としては軟判定復号
を実行させることができ能力の向上がはかれる。即ち，
C2の復号器（15）はハミング距離が５であるから最大２
個までの誤りしか訂正できないが軟判定復号（消失シン
ボルを用いない場合の硬判定復号に対応するもので周知
である。）が可能である場合，最大４個までの消失，即
ち，誤つた位置のわかつた誤りを訂正することができ
る。
検出のみ行う。又は誤り訂正と検出を入力される誤りの
個数によつてふりわけるように行わせ，誤り検出された
該当符号語に含まれる28個のシンボルを消失としてデイ
ンタリーブしたあと，C2復号器（15）へ入力させると，
C1の復号は硬判定復号だがC2の復号としては軟判定復号
を実行させることができ能力の向上がはかれる。即ち，
C2の復号器（15）はハミング距離が５であるから最大２
個までの誤りしか訂正できないが軟判定復号（消失シン
ボルを用いない場合の硬判定復号に対応するもので周知
である。）が可能である場合，最大４個までの消失，即
ち，誤つた位置のわかつた誤りを訂正することができ
る。
ところが以上の構成のままではC1の復号においては硬
判定復号しか行うことができず，従つてC1の復号に軟判
定復号を行うことによる能力の向上は望めなかつた。C1
復号器（11）も消失（erasures）を入力させれば原理的
には軟判定復号できる。従来この種の技術として例えば
RF信号の包絡線成分の低下を検出して消失をとり出す方
法等があつたが，本システムの場合，消失をシンボル対
応に，明確に取り出すことは難しい。
判定復号しか行うことができず，従つてC1の復号に軟判
定復号を行うことによる能力の向上は望めなかつた。C1
復号器（11）も消失（erasures）を入力させれば原理的
には軟判定復号できる。従来この種の技術として例えば
RF信号の包絡線成分の低下を検出して消失をとり出す方
法等があつたが，本システムの場合，消失をシンボル対
応に，明確に取り出すことは難しい。
又,EFM再生信号で変調の規則性を乱すものとして消失
を取り出す場合，有効な消失シンボルとして取り出すに
はどうすればよいか，又どう復号器と組合せるか明確で
なかつた。
を取り出す場合，有効な消失シンボルとして取り出すに
はどうすればよいか，又どう復号器と組合せるか明確で
なかつた。
この発明は従来技術のかかる不具合に対してなされた
ものでEFM復調器（９）から消失シンボルを示す消失フ
ラグ情報を復調データシンボルとともに出力させ，消失
シンボルとしてC1復号器（11）に入力させ，C1復号器
（11）を硬判定復号のものから軟判定復号のものにハー
ドウエアを変更して，軟判定復号を実行させ，それによ
つて符号の訂正能力を更に向上させることを目的とす
る。
ものでEFM復調器（９）から消失シンボルを示す消失フ
ラグ情報を復調データシンボルとともに出力させ，消失
シンボルとしてC1復号器（11）に入力させ，C1復号器
（11）を硬判定復号のものから軟判定復号のものにハー
ドウエアを変更して，軟判定復号を実行させ，それによ
つて符号の訂正能力を更に向上させることを目的とす
る。
第４図はこの発明によるDADシステムの構成図であ
る。図で（１）は情報入力端子，（２）はC2符号器，
（３）はインタリーバー，（４）はC1符号器，（５）は
EFM変調器，（６）は伝送路であるデイスク媒体，
（７）は伝送路上の雑音，（８）はEFM復調器の情報入
力端子，（９）はEFM復調器，（10）はEFM復調器（９）
から出力される復調データシンボルの出力端子，（26）
はどのシンボルが消失となつたシンボルなのかを示す消
失フラグ情報をEFM復調器（９）から出力する出力端
子，（11）はC1復号器，（12）はデインタリーバー，
（13）はC1復号器から出力されるデータシンボルをデイ
ンタリーバー（12）に入力するリード線，（14）はC1復
号器（11）から出力される消失情報を消失フラグ情報と
してデインタリーバー（12）に入力するリード線，（1
5）はC2復号器，（16）はデインタリーバーから出力さ
れるデータシンボルをC2復号器（15）へ入力するリード
線，（17）はデインタリーバーから出力される消失フラ
グ情報をC2復号器（15）へ入力するリード線，（18）は
情報出力端子である。
る。図で（１）は情報入力端子，（２）はC2符号器，
（３）はインタリーバー，（４）はC1符号器，（５）は
EFM変調器，（６）は伝送路であるデイスク媒体，
（７）は伝送路上の雑音，（８）はEFM復調器の情報入
力端子，（９）はEFM復調器，（10）はEFM復調器（９）
から出力される復調データシンボルの出力端子，（26）
はどのシンボルが消失となつたシンボルなのかを示す消
失フラグ情報をEFM復調器（９）から出力する出力端
子，（11）はC1復号器，（12）はデインタリーバー，
（13）はC1復号器から出力されるデータシンボルをデイ
ンタリーバー（12）に入力するリード線，（14）はC1復
号器（11）から出力される消失情報を消失フラグ情報と
してデインタリーバー（12）に入力するリード線，（1
5）はC2復号器，（16）はデインタリーバーから出力さ
れるデータシンボルをC2復号器（15）へ入力するリード
線，（17）はデインタリーバーから出力される消失フラ
グ情報をC2復号器（15）へ入力するリード線，（18）は
情報出力端子である。
第１図の従来技術とは第４図で点線の枠内の構成が異
なつている。即ちこの発明ではEFMの復調器（９）からC
1復号器（11）へ復調データシンボルと，消失シンボル
が入力されC1復号器（11）が軟判定復号を実行してい
る。
なつている。即ちこの発明ではEFMの復調器（９）からC
1復号器（11）へ復調データシンボルと，消失シンボル
が入力されC1復号器（11）が軟判定復号を実行してい
る。
第５図は第１図のEFM復調器（９）を従来のものから
この発明によるものに変更した例である。第５図で
（８）はEFM復調器の情報入力端子，（９）がROM,（1
0）が復調データシンボル出力端子，（26）が消失フラ
グ情報出力端子である。第２図の従来のEFM復調器
（９）におけるEFM復調回路（23）では出力が８ビツト
単位であつたものがこの発明によるものでは９ビツト単
位になつている点が異なる。第５図において，28個の復
調パターンに対応したEFM再生信号の入力パターンが入
力された時は端子（10）に８ビツトの復調パターンを出
力し，端子（26）には消失フラグ情報として“0"を出力
する。28個の復調パターンに対応しない14ビツトの入力
パターンが入力された時は，端子（26）に消失フラグ情
報として“1"を出力する。その時は，端子（10）の８ビ
ツト出力はどんなパターンが出力されてもかまわない。
C1復号器ではEFM復調器（９）から出力された８ビツト
の復調パターンと１ビツトのその８ビツト分の１シンボ
ルが消失なのかそうでないのかを示す消失フラグ情報に
よつて消失シンボルかそうでないかを判別し，消失シン
ボルの場合はその消失シンボルの位置を利用して最大４
個までの消失を訂正することができる。これが従来の方
式のものだと最小距離５の符号だから最大でも２個まで
の誤りしか訂正できない。
この発明によるものに変更した例である。第５図で
（８）はEFM復調器の情報入力端子，（９）がROM,（1
0）が復調データシンボル出力端子，（26）が消失フラ
グ情報出力端子である。第２図の従来のEFM復調器
（９）におけるEFM復調回路（23）では出力が８ビツト
単位であつたものがこの発明によるものでは９ビツト単
位になつている点が異なる。第５図において，28個の復
調パターンに対応したEFM再生信号の入力パターンが入
力された時は端子（10）に８ビツトの復調パターンを出
力し，端子（26）には消失フラグ情報として“0"を出力
する。28個の復調パターンに対応しない14ビツトの入力
パターンが入力された時は，端子（26）に消失フラグ情
報として“1"を出力する。その時は，端子（10）の８ビ
ツト出力はどんなパターンが出力されてもかまわない。
C1復号器ではEFM復調器（９）から出力された８ビツト
の復調パターンと１ビツトのその８ビツト分の１シンボ
ルが消失なのかそうでないのかを示す消失フラグ情報に
よつて消失シンボルかそうでないかを判別し，消失シン
ボルの場合はその消失シンボルの位置を利用して最大４
個までの消失を訂正することができる。これが従来の方
式のものだと最小距離５の符号だから最大でも２個まで
の誤りしか訂正できない。
第６図にこの発明の他の実施例が示される。第６図で
（23）は第２図の従来のEFM復調回路と同じものであ
る。このEFM復調回路は214×８ビツトの容量のROMで構
成するか，又は，第６図に詳述するごとく，ゲート回路
によるロジツクアレイ（29）と小容量（210×８ビツ
ト）のROM（30）およびラツチレジスター（31）で構成
可能である。
（23）は第２図の従来のEFM復調回路と同じものであ
る。このEFM復調回路は214×８ビツトの容量のROMで構
成するか，又は，第６図に詳述するごとく，ゲート回路
によるロジツクアレイ（29）と小容量（210×８ビツ
ト）のROM（30）およびラツチレジスター（31）で構成
可能である。
第６図において（８）はEFM再生信号入力端子，（2
7）はNRZI変換回路，（28）はシルアルイン−パラレル
アウトのシフトレジスター，（32）はビツトクロツク入
力端子，（33a）は第１のカウンター，（33b）は第２の
カウンター，（34）はインバーター，（35）はセレクタ
ー，（36a）は第１のメモリー，（36b）は第２のメモリ
ー，（37a）は第１のコンパレータ（Comparator），（3
7b）は第２のコンパレーター（Comparator），（38）は
ORゲート，（39）はＤ−フリツプフロツプ，（40）は１
シンボル期間のタイミング信号入力端子，（41）はタイ
ミング調整回路，（10）はデータシンボル出力端子，
（26）は消失フラグ出力端子である。
7）はNRZI変換回路，（28）はシルアルイン−パラレル
アウトのシフトレジスター，（32）はビツトクロツク入
力端子，（33a）は第１のカウンター，（33b）は第２の
カウンター，（34）はインバーター，（35）はセレクタ
ー，（36a）は第１のメモリー，（36b）は第２のメモリ
ー，（37a）は第１のコンパレータ（Comparator），（3
7b）は第２のコンパレーター（Comparator），（38）は
ORゲート，（39）はＤ−フリツプフロツプ，（40）は１
シンボル期間のタイミング信号入力端子，（41）はタイ
ミング調整回路，（10）はデータシンボル出力端子，
（26）は消失フラグ出力端子である。
端子（８）より入力されたEFM再生信号はNRZI変換回
路（27）よりNRZI信号になつてシフトレジスター（28）
へ入力される。シフトレジスター（28）でパラレルデー
タになつた14ビツトのデータはゲート回路で構成された
ロジツクアレイ（29）により一旦,14ビツト入力を10ビ
ツト出力に一意に変換する。その後10ビツトの中間的な
データとして得られたデータをROM（30）に入力する。R
OM（30）は入力アドレス10ビツト出力８ビツトで容量2
10×８8kビツトのROMである。ROM（30）から出力され
たEFMの復調データの８ビツトはラツチレジスター（3
1）に蓄えられる。
路（27）よりNRZI信号になつてシフトレジスター（28）
へ入力される。シフトレジスター（28）でパラレルデー
タになつた14ビツトのデータはゲート回路で構成された
ロジツクアレイ（29）により一旦,14ビツト入力を10ビ
ツト出力に一意に変換する。その後10ビツトの中間的な
データとして得られたデータをROM（30）に入力する。R
OM（30）は入力アドレス10ビツト出力８ビツトで容量2
10×８8kビツトのROMである。ROM（30）から出力され
たEFMの復調データの８ビツトはラツチレジスター（3
1）に蓄えられる。
第６図の点線枠部分（23）,NRZI変換回路（27），シ
フトレジスター（28）をのぞく部分は消失抽出回路であ
る。
フトレジスター（28）をのぞく部分は消失抽出回路であ
る。
端子（32）からは第３図（ｂ）に相当する再生ビツト
タイミング信号が入力され，第３図（ａ）に相当する再
生されたEFMデイジタル信号の極性の変換点から，次の
変換点までを第１のカウンター（33a），第２のカウン
ター（33b）に入力させカウントさせる。第１および第
２のカウンター（33a），（33b）は共に入力信号が“1"
（High）になつている期間だけクロツクパルスの数を計
数する。セレクター（35）は，常に現在計数していない
方のカウンターを選択し，その数値を第１および第２の
コンパレータ（37a），（37b）へ同時に送る。コンパレ
ータ（37a），（37b）は同時に極性の変換点から変換点
までのパルスの数niが連続的に入力される。例えば
“5",“4",“3"…の如し。第１のメモリー（36a）は数
値“3"が第２のメモリー（36b）には数値“11"が入つて
いる。第１のコンパレーター（37a）はni＜３になつた
ら出力に“1"をそうでない時は“0"を出力して，入力が
最小反転間隔3T未満になつたらそれを検出して，検出信
号を出す機構になつている。ここでＴは単位ビツトの時
間巾である。コンパレーター（37b）はni＞11になつた
ら出力に“1"をそうでない時は“0"を出力し，入力パル
ス反転間隔が最大反転間隔11Tを超えたらそれを検出
し，検出信号を出す機構になつている。ORゲート（38）
は１シンボル期間（17ビツト期間）中の各々の極性の反
転間隔がすべて3T以上11T以下だつた時は“0"をそれ以
外の時は“1"はＤ−フリツプフロツプ（39）へ出力す
る。Ｄ−フリツプフロツプ（39）は１度でも１シンボル
期間中に“1"があればそれを１シンボル期間中ホールド
し，タイミング調整回路（41）へ入力する。タイミング
調整回路（41）はラツチレジスタ（31）より出力される
８ビットのEFM復調パターンとＤ−フリツプフロツプ（3
9）より出力される１ビツトの消失フラグ情報のタイミ
ングを調整して１シンボル期間出力端子（10），（26）
へそれぞれデータをホールドしつづける。つぎにC1復号
を軟判定するときの図中C1復号器（11）の詳細図を第７
図に示し、第８図に従来の硬判定復号のC1復号の動作
を、第９図に本願の軟判定復号のC1復号の動作を示す。
タイミング信号が入力され，第３図（ａ）に相当する再
生されたEFMデイジタル信号の極性の変換点から，次の
変換点までを第１のカウンター（33a），第２のカウン
ター（33b）に入力させカウントさせる。第１および第
２のカウンター（33a），（33b）は共に入力信号が“1"
（High）になつている期間だけクロツクパルスの数を計
数する。セレクター（35）は，常に現在計数していない
方のカウンターを選択し，その数値を第１および第２の
コンパレータ（37a），（37b）へ同時に送る。コンパレ
ータ（37a），（37b）は同時に極性の変換点から変換点
までのパルスの数niが連続的に入力される。例えば
“5",“4",“3"…の如し。第１のメモリー（36a）は数
値“3"が第２のメモリー（36b）には数値“11"が入つて
いる。第１のコンパレーター（37a）はni＜３になつた
ら出力に“1"をそうでない時は“0"を出力して，入力が
最小反転間隔3T未満になつたらそれを検出して，検出信
号を出す機構になつている。ここでＴは単位ビツトの時
間巾である。コンパレーター（37b）はni＞11になつた
ら出力に“1"をそうでない時は“0"を出力し，入力パル
ス反転間隔が最大反転間隔11Tを超えたらそれを検出
し，検出信号を出す機構になつている。ORゲート（38）
は１シンボル期間（17ビツト期間）中の各々の極性の反
転間隔がすべて3T以上11T以下だつた時は“0"をそれ以
外の時は“1"はＤ−フリツプフロツプ（39）へ出力す
る。Ｄ−フリツプフロツプ（39）は１度でも１シンボル
期間中に“1"があればそれを１シンボル期間中ホールド
し，タイミング調整回路（41）へ入力する。タイミング
調整回路（41）はラツチレジスタ（31）より出力される
８ビットのEFM復調パターンとＤ−フリツプフロツプ（3
9）より出力される１ビツトの消失フラグ情報のタイミ
ングを調整して１シンボル期間出力端子（10），（26）
へそれぞれデータをホールドしつづける。つぎにC1復号
を軟判定するときの図中C1復号器（11）の詳細図を第７
図に示し、第８図に従来の硬判定復号のC1復号の動作
を、第９図に本願の軟判定復号のC1復号の動作を示す。
第７図で42はガロア体の演算を行うガロア演算ユニッ
トGLU、43は受信語データを格納するデータRAM、44は復
号を実行するプログラムを格納するROMである。第８図
で45はシンドローム計算ルーチン、46は１誤り判定ルー
チン、47は１誤り訂正ルーチン、48は２誤り訂正ルーチ
ン、49は復号したデータが本当に正しかったか復号した
データよりのシンドロームＳの再チェックするルーチ
ン、14はチェックの結果Ｓ＝０にならなかった場合、C2
復号への消失フラグを出力する端子である。
トGLU、43は受信語データを格納するデータRAM、44は復
号を実行するプログラムを格納するROMである。第８図
で45はシンドローム計算ルーチン、46は１誤り判定ルー
チン、47は１誤り訂正ルーチン、48は２誤り訂正ルーチ
ン、49は復号したデータが本当に正しかったか復号した
データよりのシンドロームＳの再チェックするルーチ
ン、14はチェックの結果Ｓ＝０にならなかった場合、C2
復号への消失フラグを出力する端子である。
第９図で26はEFM復調部よりのフラグ入力端子、50は
フラグ数判定ルーチン、51は３消失または４消失訂正ル
ーチンである。
フラグ数判定ルーチン、51は３消失または４消失訂正ル
ーチンである。
C1復号では生成多項式Ｇ（ｘ）が Ｇ（ｘ）＝（Ｘ＋１）（Ｘ＋α）（Ｘ＋α２）（Ｘ＋α
３） であるので誤り位置αｉ＝Xiと置き誤り位置多項式σ
（ｘ）を定義する。誤り数ｅとすると 計数σ１，σ２，…，σｅはシンドロームSiとSi+e＋σ
１Si+e-1＋…＋σｅSi＝０ の関係がある。
３） であるので誤り位置αｉ＝Xiと置き誤り位置多項式σ
（ｘ）を定義する。誤り数ｅとすると 計数σ１，σ２，…，σｅはシンドロームSiとSi+e＋σ
１Si+e-1＋…＋σｅSi＝０ の関係がある。
（１）硬判定復号する時（EFMよりのフラグを使わない
とき） シンドロームS0〜S3を計算する。
とき） シンドロームS0〜S3を計算する。
ａ）単一誤り（ｅ−１）のとき S1＋σ１S0＝０ S2＋σ１S1＝０ S3＋σ１S2＝０ が成り立つが σ１＝S1／S0＝S2／S1＝S3／S2 として σ（ｘ）＝Ｘ＋σ１ がもとまる。σ（ｘ）が求まれば誤り位置Xiを求め、 S1＋σ１S0＝０ よりS0＝e0として誤りパターンを求める。
ｅ＝２の時は S2＋σ１S1＋σ２S0＝０ S3＋σ１S2＋σ２S1＝０ この解は σ１＝（S0S3＋S1S2）／（S1 2＋S0S2） σ２＝（S1S3＋S2 2）／（S1 2＋S0S2） として求まる。このようにしてσ１，σ２が求まれば σ（ｘ）は σ（ｘ）＝X2＋σ１Ｘ＋σ２ となりこの根X1，X2を解いて誤り位置αi1，αi2，が求
まる。誤り位置に対応する誤りの値Y1，Y2は S0＝Y1＋Y2 S1＝Y1X1＋Y2X2 より Y1＝（Y2S0＋S1）／（X1＋X2） Y2＝S0＋Y1 となる。
まる。誤り位置に対応する誤りの値Y1，Y2は S0＝Y1＋Y2 S1＝Y1X1＋Y2X2 より Y1＝（Y2S0＋S1）／（X1＋X2） Y2＝S0＋Y1 となる。
（２）軟判定復号する場合 EFMの復号器の消失出力を利用してC1復号を軟判定復
号するときは４個までの消失誤りを訂正できる。その復
号例を説明すると例えば消失２個あるいは誤り１個と消
失１個の場合は誤り２個と同じアルゴリズムが利用でき
るので消失フラグと計算で求めた誤り位置の一致を確か
めればよい。
号するときは４個までの消失誤りを訂正できる。その復
号例を説明すると例えば消失２個あるいは誤り１個と消
失１個の場合は誤り２個と同じアルゴリズムが利用でき
るので消失フラグと計算で求めた誤り位置の一致を確か
めればよい。
消失３個の場合、 S0＝Y1＋Y2＋Y3 S1＝Y1X1＋Y2X2＋X3Y3 S2＝Y1X1 2＋Y2X2 2＋X3Y3 2 となるからこれを解いて Y1＝（（S2＋X3S1）＋X2（S1＋X3S0））／（（X1＋X2）
（X1＋X3）） Y2＝（（S1＋X3S0）＋Y1（X1＋X2））／（X2＋X3） Y3＝S0＋Y1＋Y2 となる。３個の消失位置と消失のパターンがそれぞれ求
まったので消失誤りを訂正できる。
（X1＋X3）） Y2＝（（S1＋X3S0）＋Y1（X1＋X2））／（X2＋X3） Y3＝S0＋Y1＋Y2 となる。３個の消失位置と消失のパターンがそれぞれ求
まったので消失誤りを訂正できる。
消失４個の場合 S0＝Y1＋Y2＋Y3＋Y4 S1＝Y1X1＋Y2X2＋X3Y3＋X4Y4 S2＝Y1X1 2＋Y2X2 2＋X3Y3 2＋X4Y4 2 S4＝Y1X1 3＋Y2X2 3＋X3Y3 3＋X4Y4 3 を解いて Y1＝｛（S0X4＋S1）X3＋（S1X4＋S2）X2＋（S1X4＋S2）
X3＋（S2＋S3）｝／｛（X1＋X2）（X1＋X3）（X1＋
X4）｝ Y2＝｛（S0X4＋S1）X3＋（S1X4＋S2）＋Y1（X1＋X3）
（X1＋X4）｝／｛（X1＋X3）（X2＋X4）｝ Y3＝｛（S0X4＋S1）＋Y1（X1＋X4）＋Y2（X2＋X4）｝／
（X3＋X4） Y4＝S0＋Y1＋S2＋Y3 を得る。以上のように４重までの消失誤りを訂正するこ
とができる。
X3＋（S2＋S3）｝／｛（X1＋X2）（X1＋X3）（X1＋
X4）｝ Y2＝｛（S0X4＋S1）X3＋（S1X4＋S2）＋Y1（X1＋X3）
（X1＋X4）｝／｛（X1＋X3）（X2＋X4）｝ Y3＝｛（S0X4＋S1）＋Y1（X1＋X4）＋Y2（X2＋X4）｝／
（X3＋X4） Y4＝S0＋Y1＋S2＋Y3 を得る。以上のように４重までの消失誤りを訂正するこ
とができる。
以上のように、本発明によれば、復調手段を、入力さ
れるディジタルデータを所定のシンボル単位に復調して
出力するだけでなく、シンボル単位毎の消失検出に基づ
いて第１の消失フラグ情報を出力するように構成してい
るので、従来の装置のようにC2復号器のみならず、C1復
号器においても軟判定復号させることができ、符号の訂
正能力を大きく向上させることができる。加えて、軟判
定復号を行う際必要となるアルコリズムをC1復号器，C2
復号器で共通に用いることができるので、従来の装置に
比べて回路規模の増大を最小のものとしながら符号訂正
能力を大きく向上させることができる。
れるディジタルデータを所定のシンボル単位に復調して
出力するだけでなく、シンボル単位毎の消失検出に基づ
いて第１の消失フラグ情報を出力するように構成してい
るので、従来の装置のようにC2復号器のみならず、C1復
号器においても軟判定復号させることができ、符号の訂
正能力を大きく向上させることができる。加えて、軟判
定復号を行う際必要となるアルコリズムをC1復号器，C2
復号器で共通に用いることができるので、従来の装置に
比べて回路規模の増大を最小のものとしながら符号訂正
能力を大きく向上させることができる。
第１図は従来のDADシステムにおけるデイジタル信号部
分のブロツク接続図、第２図は第１図に示すEFM復調器
の主要構成要素のブロツク接続図、第３図は第１図に示
すEFM復調器の主要なタイミングを示す図、第４図はこ
の発明によるDADシステムにおけるデイジタル信号部分
のブロツク接続図、第５図はこの発明によるEFM復調器
の実施例を示す図、第６図はこの発明によるEFM復調器
の他の実施例を示す図，第７図はC1復号器（11）の詳細
図、第８図は従来の硬判定復号のC1復号の動作を説明す
るフローチャート、第９図は本願の軟判定復号のC1復号
の動作を説明するフローチャートであり，（８）はEFM
復調器入力端子，（９）はEFM復調器，（10）はEFM復調
器から出力される復調データシンボルの出力端子，（1
1）はC1復号器，（26）は消失フラグ情報をEFM復調器
（９）から出力する出力端子，（33a），（33b）は第１
および第２のカウンター，（34）はインバーター，（3
5）はセレクター，（36a），（36b）は第１および第２
のメモリー，（37a），（37b）は第１および第２のコン
パレーター，（38）はORゲート，（39）はＤ−フリツプ
フロツプ，（41）はタイミング調整回路である。 なお図中，同一あるいは相当部分に同一符号を付して示
してある。
分のブロツク接続図、第２図は第１図に示すEFM復調器
の主要構成要素のブロツク接続図、第３図は第１図に示
すEFM復調器の主要なタイミングを示す図、第４図はこ
の発明によるDADシステムにおけるデイジタル信号部分
のブロツク接続図、第５図はこの発明によるEFM復調器
の実施例を示す図、第６図はこの発明によるEFM復調器
の他の実施例を示す図，第７図はC1復号器（11）の詳細
図、第８図は従来の硬判定復号のC1復号の動作を説明す
るフローチャート、第９図は本願の軟判定復号のC1復号
の動作を説明するフローチャートであり，（８）はEFM
復調器入力端子，（９）はEFM復調器，（10）はEFM復調
器から出力される復調データシンボルの出力端子，（1
1）はC1復号器，（26）は消失フラグ情報をEFM復調器
（９）から出力する出力端子，（33a），（33b）は第１
および第２のカウンター，（34）はインバーター，（3
5）はセレクター，（36a），（36b）は第１および第２
のメモリー，（37a），（37b）は第１および第２のコン
パレーター，（38）はORゲート，（39）はＤ−フリツプ
フロツプ，（41）はタイミング調整回路である。 なお図中，同一あるいは相当部分に同一符号を付して示
してある。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 石橋 通保 京都府長岡京市馬場図所１番地 三菱電機 株式会社電子商品開発研究所内 (72)発明者 伊藤 孝 京都府長岡京市馬場図所１番地 三菱電機 株式会社電子商品開発研究所内 (56)参考文献 特開 昭56−160154（ＪＰ，Ａ)
Claims (1)
- 【請求項１】２重に符号化され、かつ、変調されたディ
ジタルデータを再生するディジタルデータ処理システム
において、 入力される上記ディジタルデータを所定のシンボル単位
に復調して出力するとともに、上記シンボル単位毎の消
失検出に基づいて第１の消失フラグ情報を出力する復調
手段と、 上記復調手段からの復調データシンボルと第１の消失フ
ラグ情報とを入力として、この復調データシンボルの軟
判定復号を所定のアルゴリズムに基づいて行うことによ
り復号データシンボルを出力するとともに、上記復調デ
ータシンボル毎の消失検出に基づいて第２の消失フラグ
情報を出力するC1復号器と、 上記復号データシンボルと第２の消失フラグ情報とを入
力として、この復号データシンボルの軟判定復号を上記
所定のアルゴリズムに基づいて行うことにより再生情報
を出力するC2復号器とを備えたことを特徴とするディジ
タルデータ処理システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57011440A JPH0823970B2 (ja) | 1982-01-27 | 1982-01-27 | ディジタルデータ処理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57011440A JPH0823970B2 (ja) | 1982-01-27 | 1982-01-27 | ディジタルデータ処理システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58128011A JPS58128011A (ja) | 1983-07-30 |
| JPH0823970B2 true JPH0823970B2 (ja) | 1996-03-06 |
Family
ID=11778148
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57011440A Expired - Lifetime JPH0823970B2 (ja) | 1982-01-27 | 1982-01-27 | ディジタルデータ処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0823970B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58161120A (ja) * | 1982-03-19 | 1983-09-24 | Pioneer Electronic Corp | データの復号方法 |
| JPS60182566A (ja) * | 1984-02-29 | 1985-09-18 | Victor Co Of Japan Ltd | 信号再生方式 |
| JPS60257640A (ja) * | 1984-06-04 | 1985-12-19 | Hitachi Ltd | 変調方式変換回路 |
| JPS61265777A (ja) * | 1985-05-20 | 1986-11-25 | Sanyo Electric Co Ltd | デジタル信号再生方法 |
| JPH05252046A (ja) * | 1991-12-25 | 1993-09-28 | Nec Corp | ８−１４変調符号復調器 |
| JP3259323B2 (ja) * | 1992-04-13 | 2002-02-25 | ソニー株式会社 | デ・インターリーブ回路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56160154A (en) * | 1980-04-29 | 1981-12-09 | Sony Corp | Digital signal transmitting method |
-
1982
- 1982-01-27 JP JP57011440A patent/JPH0823970B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58128011A (ja) | 1983-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5392299A (en) | Triple orthogonally interleaed error correction system | |
| US4541091A (en) | Code error detection and correction method and apparatus | |
| JP3549788B2 (ja) | 多段符号化方法、多段復号方法、多段符号化装置、多段復号装置およびこれらを用いた情報伝送システム | |
| EP0136604B1 (en) | Decoding method and system. | |
| US5220568A (en) | Shift correcting code for channel encoded data | |
| US7502982B2 (en) | Iterative detector with ECC in channel domain | |
| JP3822249B2 (ja) | 不均一エラー保護を有する通信信号の検出方法および手段 | |
| US6275965B1 (en) | Method and apparatus for efficient error detection and correction in long byte strings using generalized, integrated, interleaved reed-solomon codewords | |
| JPH084233B2 (ja) | 誤り訂正符号の復号装置 | |
| JP2563389B2 (ja) | 誤り検出訂正方法 | |
| US20040177308A1 (en) | Encoding apparatus and method, and decoding apparatus and method for error correction | |
| US7266748B2 (en) | Method and apparatus for correcting C1/PI word errors using error locations detected by EFM/EFM+ decoding | |
| JPH0823970B2 (ja) | ディジタルデータ処理システム | |
| US20020199153A1 (en) | Sampling method for use with bursty communication channels | |
| US4606026A (en) | Error-correcting method and apparatus for the transmission of word-wise organized data | |
| KR20040054206A (ko) | 복잡도를 줄인 코드 테이블을 사용하는 복조 장치 및 그방법 | |
| JP4294407B2 (ja) | 信号処理方法及び信号処理回路 | |
| JP3537722B2 (ja) | 記録再生装置 | |
| JP2796291B2 (ja) | 誤り訂正方式 | |
| JP2000067532A (ja) | 誤り訂正符号化／復号化方式及び誤り訂正符号化／復号化装置 | |
| JP4025226B2 (ja) | 誤り訂正伝送装置 | |
| JP2605269B2 (ja) | エラー訂正方法 | |
| Shankar | Error correcting codes: 3. Reed Solomon codes | |
| JP3551879B2 (ja) | 誤り訂正装置及び方法 | |
| JP2646896B2 (ja) | ディジタル信号復号装置 |