JPH084233B2 - 誤り訂正符号の復号装置 - Google Patents

誤り訂正符号の復号装置

Info

Publication number
JPH084233B2
JPH084233B2 JP59134376A JP13437684A JPH084233B2 JP H084233 B2 JPH084233 B2 JP H084233B2 JP 59134376 A JP59134376 A JP 59134376A JP 13437684 A JP13437684 A JP 13437684A JP H084233 B2 JPH084233 B2 JP H084233B2
Authority
JP
Japan
Prior art keywords
error
erasure
circuit
correction
symbols
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59134376A
Other languages
English (en)
Other versions
JPS6113820A (en
Inventor
誠一 三田
守人 六田
信数 土居
良純 江藤
守司 泉田
Original Assignee
日立電子株式会社
株式会社日立製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日立電子株式会社, 株式会社日立製作所 filed Critical 日立電子株式会社
Priority to JP59134376A priority Critical patent/JPH084233B2/ja
Publication of JPS6113820A publication Critical patent/JPS6113820A/ja
Publication of JPH084233B2 publication Critical patent/JPH084233B2/ja
Anticipated expiration legal-status Critical
Application status is Expired - Lifetime legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes

Description

【発明の詳細な説明】 〔発明の利用分野〕 誤り訂正符号の復号装置に関し、特にイレージャ訂正
装置に関するものである。

〔発明の背景〕

システムの信頼性を目的として、通信システムや計算
機システムにおいて誤り訂正符号が広く用いられてい
る。この誤り訂正符号は、情報の伝送終了後にある一定
の約束が満たされているか否かを検査し、満たされてい
る場合は誤りがないと判断し、満たされていない場合は
誤りが検出されたとして伝送のやり直しを要求するか、
受信側で自動的に誤り訂正を行う機能を有する。このよ
うな誤り検出・訂正の演算としては、ガロア体上の演算
が用いられる。

また、最近では、オーディオ信号やビデオ信号をディ
ジタル化して記録するPCM記録方式にも誤り訂正符号が
用いられるようになってきた。

誤り訂正能力の高い符号を得る方法として、符号長が
短く、比較的簡単な2種類の符号(同種の符号でも良
い)により2重に符号化して1つの符号を構成するとい
う手法がある。このようにすると2段階に分けて復号で
きるので、符号長が長く訂正能力の高い符号を1度に復
号するよりも復号アルゴリズムが簡単になるという利点
がある。さらに、このような符号はバースト誤りとラン
ダム誤りの両方の誤りに対しても効率が良い。

2重符号化された符号としては積符号、連接符号、ク
ロスインタリーブ符号などがあげられる。2重符号化符
号の復号には様々な方式があるが、実際よく用いられる
のは、 (a)1段の復号器は少なくとも誤り検出の機能を有
し、誤りを検出した場合にはデータにフラグを付加して
イレージャシンボルとし、第2段の復号器は第1段の復
号器により与えられるイレージャシンボル位置情報を利
用してイレージャ訂正する復号方式、 (b)第1段、第2段の復号器は、それぞれ独自に誤り
訂正および誤り検出をする復号方式、 の2通りの復号方式である。特に,(a)のイレージャ
訂正方式はハードウェア設計が容易でかつ実用的な誤り
訂正能力をもつため、DAD(Digital Audio Disk)やDVT
R(Digital Video Tape Recorder)等で広く応用されて
いる。

2重符号化された符号として第2図に示すようなReed
-Solomon符号(以下、RS符号と略記する)による積符号
を考える。行方向、列方向の符号を、それぞれ、A符
号、B符号と呼ぶ。A符号の復号は誤り検出または誤り
訂正・誤り検出を行い、誤りを検出した場合は、データ
にフラグを付加してイレージャシンボルとする。B符号
の復号は、A符号の復号で与えられるイレージャシンボ
ル位置情報を利用してイレージャ訂正する。

符号長n、情報点数kのRS(n,k)符号は、最小距離
はn−k+1であり、(n−k)個以下のイレージャシ
ンボルを訂正することができる。この符号のパリティ検
査行列は(1)式で与えられる。ただし、αはガロア体
GF(qm)の原始元であり、符号長nはqm−1以下の正整
数である。

符号語ベクトルを 誤りベクトルを 受信ベクトルを とするとき次式が成立する。

このとき、シンドローム は、パリティ検査行列 と受信ベクトル により次のように定義される。

(n−k)個以下のl個のイレージャシンボルのイレ
ージャシンボル位置をa1,a2,…,alとし、これらに対応
する誤りの大きさをそれぞれEa1,Ea2,…,Ealとすると
き、シンドロームと誤りの大きさとの間には次の関係が
成立する。

(4)式でシンドロームS=(s1,s2,…,sl)とイレ
ージャシンボル位置a1,a2,…,alは既知であり、誤りの
大きさEa1,Ea2,…,Ealは次のように求めることができ
る。

ただし、[A]-1は行列[A]の逆行列を表わす。し
たがって、従来のlイレージャ訂正方式では、(5)式
で与えられるl次の行列方程式を解く回路をROMまたは
論理ゲートを用いてハードウェアで実現する必要があ
る。

以下、A符号、B符号にガロア体GF(28)上における
RS(39,36)符号、RS(31,28)符号を用いた場合の具体
的な従来例を説明する。

A符号の復号は、少なくとも誤り検出はするものと
し、誤りを検出した場合には、データにフラグを付加し
てイレージャシンボルとする。B符号の復号は3個まで
のイレージャ訂正が可能であるが、ここでは(イ)イレ
ージャシンボル数が2個以下のときはイレージャ訂正
し、イレージャシンボル数が3個以上のときは誤りを検
出する2イレージャ訂正方式、および(ロ)イレージャ
シンボル数が3個以下のときはイレージャ訂正し、イレ
ージャシンボル数が4個以上のときは誤りを検出する3
イレージャ訂正方式の2通りを例として示す。

(イ)2イレージャ訂正方式 イレージャシンボル数が0個の場合、(3)式で定義
されるシンドロームS1,S2,S3に対し、 S1=S2=S3=0 …(6) が成立するときは誤りが発生していないとし、不成立の
ときは誤りが発生したものとして誤りを検出する。

イレージャシンボル数が1個の場合、イレージャシン
ボル位置をi、対応する誤りの大きさをEiとするとき、
シンドロームS1,S2,S3に対し次式が成立する。

S1=Ei …(7) S2=αEi …(8) S3=αEi …(9) イレージャシンボル位置iの誤りの大きさEiは(7)
式よりEi=S1で与えられる。これを(8),(9)式に
代入して得られる式、 S2=αS1 S3=αS1 …(10) が成立する場合は、イレージャシンボル位置から誤りEi
を除去することにより誤りを訂正し、不成立の場合はイ
レージャシンボル位置以外に誤りが発生したものとして
誤りを検出する。

イレージャシンボル数が2個の場合、イレージャシン
ボル位置をi,j、対応する誤りの大きさをEi,Ejとすると
き、シンドロームS1,S2,S3に対し次式が成立する。

S1=Ei+Ej …(11) S2=αEi+αEj …(12) S3=α2iEi+α2jEj …(13) (11),(12)式より誤りの大きさEi,Ejは次のよう
になる。

Ej=Ei+S1 …(15) (14),(15)式で与えられるEi,Ejを(13)式に代
入することにより次式が得られる。

ここで、(16)式が成立する場合は、イレージャシン
ボル位置i,jから(14),(15)式で与えられる誤りを
除去することにより誤りを訂正する。(16)式が不成立
の場合は、イレージャシンボル位置以外に誤りが発生し
たものとして誤りを検出する。

イレージャシンボル数が3個以上の場合は誤りを検出
する。

第3図に2イレージャ訂正方式のシステム図を示す。
シンドローム演算回路3は、入力端子1から入力される
再生データからシンドロームS1,S2,S3を計算する。制御
回路4は、入力端子2から入力されるイレージャシンボ
ル位置情報により誤り訂正・検出回路を選択する回路で
あり、イレージャシンボル数が0個,1個,2個のときはそ
れぞれ誤り訂正・検出回路6,7,8を選択し、イレージャ
シンボル数が3個以上の場合は誤りを検出する回路であ
る。誤り訂正回路9は遅延回路5により遅延された再生
データから誤り訂正・検出回路6,7,8で求められる誤り
を除去することにより誤りを訂正する回路であり、誤り
訂正されたデータは出力端子11から出力される。フラグ
発生回路10は誤り訂正・検出回路6,7,8で誤りが検出さ
れた場合、およびイレージャシンボル数が3個以上ある
場合にエラーフラグを発生させ誤りを検出する回路であ
り、エラーフラグは出力端子12から出力される。

(ロ)3イレージャ訂正方式 イレージャシンボル数が2個以下の場合は前述した2
イレージャ訂正方式と同様にイレージャ訂正をする。

イレージャシンボル数が3個の場合、イレージャシン
ボル位置をi,j,k、対応する誤りの大きさをEi,Ej,Ekと
するときシンドロームS1,S2,S3に対し次の関係が成立す
る。

これより誤りの大きさEi,Ej,Ekはそれぞれ次の(18)
〜(20)式で与えられる。

ただし、 イレージャシンボル位置i,j,kから(18),(19),
(20)式で与えられる誤りを除去することにより誤りを
訂正する。

イレージャシンボル数が4個以上ある場合は誤りを検
出する。

第4図に3イレージャ訂正方式のシステム構成図を示
す。

シンドローム演算回路15は、入力端子13から入力され
る再生データからシンドロームS1,S2,S3を計算する。制
御回路16は、入力端子14から入力されるイレージャシン
ボル位置情報により誤り訂正・検出回路を選択する回路
であり、イレージャシンボル数が0個,1個,2個,3個のと
きはそれぞれ誤り訂正・検出回路18,19,20,21を選択
し、イレージャシンボル数が4個以上の場合は誤りを検
出する回路である。誤り訂正回路24は遅延回路17により
遅延された再生データから誤り訂正・検出回路18,19,2
0,21で求められる誤りを除去することにより誤りを訂正
する回路であり、誤り訂正されたデータは出力端子24か
ら出力される。フラグ発生回路23は誤り訂正・検出回路
18,19,20,21で誤りが検出された場合、およびイレージ
ャシンボル数が4個以上ある場合にエラーフラグを発生
させ誤りを検出する回路であり、エラーフラグは出力端
子25から出力される。

以上述べた2イレージャ訂正方式と3イレージャ訂正
方式において、復号の複雑さを支配するのは拡大体上の
演算である。2イレージャ訂正方式の(14),(15),
(16)式と3イレージャ訂正方式の(18),(19),
(20)式における拡大体上の演算回数を比較して明らか
なように、イレージャ訂正方式は、誤り訂正数が増加す
るとき、復号器のハードウェア量が指数関数的に増大す
る。

ところで、高水準の信頼性を獲得するためには誤り訂
正数を増加する必要があるが、上記のように誤り訂正数
の増加によりハードウェア量が指数関数的に増大するた
め、2〜3個以上の多イレージャ訂正方式は実用化が困
難である。

〔発明の目的〕

本発明の目的は、上記のような従来技術の問題点を改
善するため、誤り訂正能力の向上に伴うハードウェア量
の増大化を抑制し得るイレージャ訂正方式を用いた誤り
訂正符号の復号装置を提供することにある。

〔発明の概要〕

上記目的を達成するため、本発明による誤り訂正符号
の復号装置は、(l−1)イレージャシンボル(l=1,
2,3,・・)のための複数個の誤り訂正・検出回路(31,3
2,33)と、再生されたデータからシンドロームを計算
し、シンドロームを上記誤り訂正・検出回路に出力する
ためのシンドローム演算回路(28)と、イレージャシン
ボル位置情報(i,j,k)により誤り訂正・検出回路の1
つを選択する制御回路(29)と、遅延回路(30)により
遅延された再生データから誤り訂正・検出回路で求めら
れた誤りを除去することにより、誤りを訂正する誤り訂
正回路(35)と、誤り訂正・検出回路の1つがイレージ
ャシンボル位置の他で検出した場合、あるいはイレージ
ャシンボル数が予め定められた数(l)個以上存在した
場合に、エラーフラグを発生するフラグ発生回路(36)
と、イレージャシンボル数がlだけあるとき、上記制御
回路(29)がm out of lイレージャ訂正回路を選択した
ならば、lイレージャシンボル中の最大m個の誤りを訂
正するm out of lイレージャ訂正回路(34)とを含み、 かつ、該m out of lイレージャ訂正回路(34)は、あ
るイレージャシンボルの誤りの大きさ(Ei)がゼロと仮
定したときのイレージャシンボル位置情報(j,k)およ
びシンドローム(S1,S2,S3)によりそれぞれ他のイレー
ジャシンボルの誤りの大きさ(Ej,Ek)を計算する第1
の回路(41,42,43)と、あるイレージャシンボルの誤り
の大きさ(Ei)がゼロであるという仮定が成立するか否
かをそれぞれ試験する第2の回路(44,45,46)と、上記
仮定が成立するとき、上記誤り訂正回路(35)に対して
他のイレージャシンボルの誤りの大きさ(Ej,Ek)を出
力する第3の回路(48)と、上記各仮定が成立しなかっ
たとき、上記フラグ発生回路(36)に対して誤り検出信
号を出力する第4の回路(50)とを具備することを特徴
としている。

〔発明の実施例〕

以下、本発明の一実施例を説明するが、その前に、本
発明の原理を説明しておく。

従来のイレージャ訂正方式は、イレージャシンボル全
てに誤りを許容していたが、その必要性を判断するた
め、イレージャシンボルが本当に誤りである確率を計算
してみる。例としては、A符号の復号として(ハ)3誤
り検出、および(ニ)1誤り訂正2誤り検出の2通りを
考える。(ハ),(ロ)ともに誤りを検出した場合はデ
ータにフラグを付加してイレージャシンボルとする。た
だし、符号誤りとしてはランダム誤りを仮定し、符号ビ
ット誤り率をpで表わす。

(ハ)A符号の復号が3誤り検出の場合 ガロア体GF(28)のシンボルが誤る確率Pは符号誤り
ビット率pを用いると、 P=1−(1−p)8 …(21) である。A符号は3個以下の全ての誤りを検出でき、4
個以上の誤りは検出できない場合がある。しかし、符号
ビット誤り率pが十分小さい場合、誤り検出確率Pcは全
ての誤りが検出できるとした場合の誤り検出確率で近似
することができる。

したがって誤り検出された場合の平均誤りシンボル数
Neは、 となり、イレージャシンボルが本当に誤りである確率PE
は次式で与えられる。

(ニ)A符号の復号が1誤り訂正2誤り検出の場合 (ハ)の場合と同様にしてA符号による誤り検出確率
Pc′は で与えられる。したがって、誤り検出された場合に平均
誤りシンボル数Ne′は、 となり、イレージャシンボルが本当に誤りである確率
PE′は次式で与えられる。

第5図に符号ビット誤り率pとPE,PE′の関係を示
す。

第5図に示すように、(ハ),(ニ)各方式でイレー
ジャシンボルが誤りである確率は、ビット誤り率pが1.
0×10-4以下ではそれぞれPE1/39、PE′2/39とな
る。

いま、B符号の符号語の中に3個のイレージャシンボ
ルが発生したとする。このとき、A符号の復号として
(ハ),(ニ)の各復号方式を行う場合、3個のイレー
ジャシンボルがともに誤りである確率はそれぞれPE 3,
PE3であり、これらは符号ビット誤り率pが1.0×10-4
以下ではPE 31.7×10-5,PE31.4×10-4と十分小さ
な確率となる。よって、従来のようにイレージャシンボ
ル全てに誤りを許容することなく、イレージャシンボル
の中に含まれる訂正可能な誤りシンボル数を制限してハ
ードウェア量を低減化したとしても、誤り訂正能力はそ
れほど低化しないことが理解できる。そこで、本発明で
は、訂正可能な誤りシンボル数を制限することとした。
この制限の方法については後述する。

以上は符号誤りとしてランダム誤りを仮定した場合で
あるが、バースト誤りにおいてもバースト長が短かい場
合やバースト誤り密度(バースト誤りの中に含まれる誤
りの割合)が薄い場合は、ランダム誤りの場合と同様に
イレージャシンボルの中に含まれる訂正可能な誤りシン
ボル数を制限してハードウェア量を低減化したとして
も、誤り訂正能力はそれほど低化しない。

以上が本発明の原理である。

次に、本発明の一実施例によるイレージャシンボルの
中に含まれる訂正可能な誤りシンボル数の制限方法につ
いて説明する。

l個のイレージャシンボルの中に含まれる誤りシンボ
ル数がm個以下のときに訂正可能なイレージャ訂正方式
を、本明細書ではm out of lイレージャ訂正方式と呼
ぶ。

l個のイレージャシンボルの誤りの大きさを、Ea1,Ea
2,…,Ealとすると、このl個のイレージャシンボルの中
で(l−m)個のイレージャシンボルが正しい場合、す
なわちEb1=Eb2=…=Eb(l−m)=0の場合、残りの
m個のイレージャシンボルの誤りの大きさEc1,Ec2,…,
Ecmとシンドロームの関係は次のようになる。

(28)式より誤りの大きさEc1,Ec2,…,Ecmは次のよ
うに求められる。

イレージャシンボルの中に含まれる訂正可能な誤りシ
ンボル数を制限するためには、誤りの大きさが0、すな
わち正しいイレージャシンボルの位置を検出する必要が
ある。m out of lイレージャ訂正方式では、(29)式に
より誤りの大きさを求める前に、l個のイレージャシン
ボルの中から(l−m)個の誤りの大きさが0であるイ
レージャシンボル位置を検出することとなる。この検出
は、次に示す誤り位置判定規則から検出することができ
る。

[誤り位置判定規則] Eb1=Eb2=…=Eb(l−m)=0は次式が成立する場合
に限り成立する。

ただし、Ec1,Ec2,…,Ecmは(29)式で与えられる。

上記(30)式を証明する。

(4)式が1次独立な行列方程式であるとき、(4)
式を満足する誤りパターンはただ1種類存在する。とこ
ろが、行列式 はvan der Mondeの行列式であり、行列式 は0にならない。

よって(4)式は1次独立な行列方程式であり、誤り
パターンは一意に決定される。いま、誤りパターンは
(30)式を満足している。このことは(4)式を満足す
ることと等価であるから、(30)式も一意に決定される
ことを意味する。すなわち、(30)式で示される[誤り
位置判定規則]は正しいことが説明された。

前述したように、(5)式、(29)式、(30)式のよ
うな行列方程式を解く回路をハードウェア設計する場
合、そのハードウェア量は、行列の次数の増加にともな
い指数関数的に増大する。従来のl個までのイレージャ
シンボルを訂正するlイレージャ訂正方式は、(5)式
で与えられるl次の行列方程式を解く必要があるのに対
し、本発明のm out of lイレージャ訂正方式は(29),
(30)式で与えられる次数の低いm次と(l−m)次の
行列方程式を解けば良く、解くべき行列式の次数が低下
するのでハードウェア量が大幅に低減できる。

以下、2 out of 3イレージャ訂正方式、および1 out
of 3イレージャ訂正方式を例として、さらに詳細に説明
する。

(ホ)2 out of 3イレージャ訂正方式 イレージャシンボル数が2個以上の場合は従来技術の
項で示した2イレージャ訂正方式に基づいてイレージャ
訂正する。

イレージャシンボル数が3個の場合、イレージャシン
ボル位置をi,j,k、対応する誤りの大きさをそれぞれEi,
Ej,Ekとするとき、シンドロームと誤りの大きさとの間
には従来の3イレージャ訂正方式の説明で示した式(1
7)が成立する。式(17)より、誤りの大きさEi,Ej,Ek
のうち、Ei=0のとき、Ej,Ekは次のように解ける。

Ek=S1+Ej …(34) ただし、 同様にしてEj=0のときEi,Ekは次のように解ける。

Ek=S1+Ei …(36) ただし、 同様にしてEk=0のとき、Ei,Ejは次のようにして解
ける。

Ej=S1+Ei …(38) ただし、 誤り位置判定規則により、誤りの大きさEi,Ej,Ekのう
ちEi=0は次式が成立する場合に限り成立する。

同様にEj=0,Ek=0はそれぞれ次に示す(40)式、
(41)式が成立する場合に限り成立する。

よって、(39)式が成立する場合は、イレージャシン
ボル位置j、kから(33)式、(34)式で与えられる誤
りを除去することにより誤りを訂正する。同様に、(4
0)式、(41)式が成立する場合はそれぞれ(35)式と
(36)式、(37)式と(38)式で与えられる誤りを除去
することにより誤りを訂正する。(39),(40),(4
1)式が共に不成立の場合は、3重誤りが発生したもの
として誤りを検出する。

イレージャシンボル数が4個以上ある場合は誤りを検
出する。

第1図に2 out of 3イレージャ訂正方式のシステム図
を示す。

シンドローム演算回路28は、入力端子26から入力され
る再生データからシンドロームS1,S2,S3を計算する。制
御回路29は、入力端子27から入力されるイレージャシン
ボル位置情報により誤り訂正・検出回路を選択する回路
であり、イレージャシンボル数が0個,1個,2個,3個のと
きは、それぞれ誤り訂正・検出回路31,32,33、および2
out of 3イレージャ訂正回路34を選択し、イレージャシ
ンボル数が4個以上の場合は誤りを検出する回路であ
る。誤り訂正回路35は、遅延回路30により遅延された再
生データから誤り訂正・検出回路31,32,33、および2 ou
t of 3イレージャ訂正回路34で求められる誤りを除去す
ることにより誤りを訂正する回路であり、誤り訂正され
たデータは出力端子37から出力される。フラグ発生回路
36は、誤り訂正・検出回路31,32、33,および2 out of 3
イレージャ訂正回路34で誤りが検出された場合、および
イレージャシンボル数が4個以上ある場合にエラーフラ
グを発生させ、誤りを検出する回路であり、エラーフラ
グが出力端子38から出力される。

第6図に、第1図中の2 out of 3イレージャ訂正回路
34の詳細回路図を示す。

41,42,42は、入力端子29から入力されるシンドローム
S1,S2と入力端子40から入力されるイレージャシンボル
位置情報i,j,kを用いて(33)式〜(38)式で与えられ
る組のエラーパターンを計算する回路である。44,45,46
は、シンドロームS1,S2,S3としてイレージャシンボル位
置情報i,j,kを用いて(39)〜(41)式を計算し、それ
ぞれの式が成立する場合は、‘1'を出力し、不成立の場
合は‘0'を出力する回路である。48は、回路44,回路45,
回路46の出力結果により(33)〜(38)式で計算される
エラーパターンの中から正しいエラーパターンを選択す
るエラーパターン選択回路である。選択されたエラーパ
ターンは出力端子49から出力される。エラーパターン選
択回路48による具体的選択例を第7図に示す。

47はNORゲートであり、3重誤りが発生した場合、す
なわち、回路44,回路45,回路46の出力結果が全て0の場
合‘1'を出力し、これをエラーフラグとして出力端子50
から出力する。

(ヘ)1 out of 3イレージャ訂正方式 イレージャシンボル数が3個の場合Ei=Ej=0のとき
Ekは次のようになる。

Ek=S1 …(42) 同様に、イレージャシンボル数が3個の場合、Ej=Ek
=0のときEiは次のようになる。

Ei=S1 …(43) 同様に、イレージャシンボル数が3個の場合、Ek=Ei
=0のときEjは次のようになる。

Ej=S1 …(44) 誤り位置判定規則により、Ei=Ej=0は次式が成立す
るとき場合に限り成立する。

同様に、Ej=Ek=0,Ek=Ei=0は、それぞれ、次の
(46)式、(47)式が成立するとき成立する。

イレージャシンボル数が4個以上ある場合は誤りを検
出する。

第8図に、1 out of 3イレージャ訂正のシステム図を
示す。

シンドローム演算回路53は、入力端子51から入力され
る再生データからシンドロームS1,S2,S3を計算する。制
御回路54は、入力端子52から入力されるイレージャシン
ボル位置情報により誤り訂正・検出回路を選択する回路
であり、イレージャシンボル数が0個.1個,2個、3個の
ときは、それぞれ誤り訂正・検出回路56,57,58、および
1 out of 3イレージャ訂正回路59を選択し、イレージャ
シンボル数が4個以上の場合は誤りを検出する回路であ
る。誤り訂正回路60は、遅延回路55により遅延された再
生データから誤り訂正・検出回路56,57,58、および1 ou
t of 3イレージャ訂正回路59で求められる誤りを除去す
ることにより誤りを訂正する回路であり、誤り訂正され
たデータは出力端子62から出力される。フラグ発生回路
61は、誤り訂正・検出回路56,57,58、および1 out of 3
イレージャ訂正回路59で誤りが検出された場合、および
イレージャシンボル数が4個以上ある場合にエラーフラ
グを発生させ、誤りを検出する回路であり、エラーフラ
グは出力端子63から出力される。

1 out of 3イレージャ訂正回路59の詳細回路図は、2
out of 3イレージャ訂正回路34の詳細回路図と同様であ
るので省略する。

イレージャ訂正方式をハードウェア設計するとき、そ
のハードウェア量を支配するのはイレージャシンボル位
置の誤りの大きさを求める拡大体上の演算である。い
ま、この演算をROMを用いて実現するとき、必要なROMの
個数は演算で使われる異なる拡大体上の変数の個数で決
定される。ただし、拡大体上の変数とは、例えば、(1
4)式ではα,α,αS1を示す。2イレージャ訂
正方式,3イレージャ訂正方式,2 out of 3イレージャ訂
正方式,1 out of 3イレージャ訂正方式に必要な拡大体
上の演算は、それぞれ(14)〜(16)式、(18)〜(2
0)式、(33)〜(41)式、(42)〜(47)式で与えら
れ、各訂正方式で必要な勘なる拡大体上の変数の個数は
次のようになる。

2イレージャ訂正方式(従来方式) …5個 3イレージャ訂正方式(従来方式) …18個 2 out of 3イレージャ訂正方式(本実施例) …11個 1 out of 3イレージャ訂正方式(本実施例) …6個 これから本実施例によるイレージャ訂正方式にハード
ウェア量は、2イレージャ訂正方式ほど少なくはない
が、3イレージャ訂正方式と比べると大幅に低減されて
いることがわかる。

A符号の復号として3誤り検出をし、B符号の復号と
して2イレージャ訂正方式,3イレージャ訂正方式,2 out
of 3イレージャ訂正方式,1 out of 3イレージャ訂正方
式をするとき、誤り検出確率を、それぞれP2,P3,P2-3,P
1-3とする。このとき、P2,P3mP2-3mP1-3は、(22)式で
与えられるイレージャシンボル発生確率Pc、(24)式で
与えられる。イレージャシンボルが誤りである確率PE
用いると、それぞれ次のようになる。

第9図に符号ビット誤り率pと、誤り検出確率P2,P3,
P2-3,P1-3の関係を示す。

同様にA符号の復号として1誤り訂正2誤り検出を
し、B符号の復号として2イレージャ訂正方式.3イレー
ジャ訂正方式,2 out of 3イレージャ訂正方式,1 out of
3イレージャ訂正方式をするとき、誤り検出確率をそれ
ぞれP2′,P3′,P2-3′,P1-3′とする。このとき、
P2′,P3′,P2-3′,P1-3′は次のようになる。

第10図に符号ビット誤り率pと誤り検出確率P2′,
P3′,P2-3′,P1-3′の関係を示す。

第9図と第10図から本実施例によるイレージャ訂正方
式の誤り検出確率は3イレージャ訂正方式の誤り検出確
率とほぼ同じであり、2イレージャ訂正方式の誤り検出
確率より大幅に小さくなっている。このことは、本実施
例によるイレージャ訂正方式の誤り訂正確率は、3イレ
ージャ訂正方式とほぼ同じであることを意味する。

以上は符号誤りとしてランダム誤りを仮定した場合の
評価であるが、バースト誤りについてもバースト長が短
い場合やバースト誤り密度が薄い場合には同様の評価を
することができる。

このように、本実施例によるイレージャ訂正方式は、
イレージャシンボルの中の誤りシンボル位置を判定し、
訂正可能な誤りシンボル数を制限することにより、イレ
ージャシンボル全体に誤りを許容する従来のイレージャ
訂正方式に比べ回路規模を大幅に低減することができ
る。また、2重符号化された符号のように、イレージャ
シンボルが誤りである確率が十分小さくなる場合は、本
実施例によるイレージャ訂正方式の誤り訂正能力は従来
方式に対しほとんど劣化しない。したがって、本実施例
によるイレージャ訂正方式は、誤り訂正能力の高い多イ
レージャ訂正が実現可能となる。

〔発明の効果〕

以上説明したように、本発明によれば、誤り訂正能力
の向上化に伴うハードウェア量の幅大化を抑制し得るイ
レージャ訂正方法および装置を実現することができる。

【図面の簡単な説明】 第1図は本発明の一実施例による2 out of 3イレージャ
訂正方式のシステム構成図、第2図はA符号、B符号に
よる積符号の構成図、第3図は2イレージャ訂正方式の
システム構成図、第4図は3イレージャ訂正方式のシス
テム構成図、第5図は符号ビット誤り率に対するイレー
ジャシンボルが誤りである確率を示す図、第6図は第1
図の2 out of 3イレージャ訂正回路の詳細図、第7図は
第6図のエラーパターン選択回路の選択例を示す図、第
8図は1 out of 3イレージャ訂正方式のシステム構成
図、第9図,第10図は本発明の効果を説明するための図
である。 26:再生データの入力端子、27:イレージャ位置情報の入
力端子、28:シンドローム演算回路、29:制御回路、30:
遅延回路、31,32,33:誤り訂正・検出回路、34:2 out of
3イレージャ訂正回路、35:誤り訂正回路、36:フラグ発
生回路、37:訂正データ出力端子、38:エラーフラグの出
力端子。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 三田 誠一 東京都国分寺市東恋ヶ窪1丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 江藤 良純 東京都国分寺市東恋ヶ窪1丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 六田 守人 茨城県勝田市大字稲田1410番地 株式会社 日立製作所東海工場内 (56)参考文献 特開 昭58−171144(JP,A)

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】(l−1)イレージャシンボル(l=1,2,
    3,・・)のための複数個の誤り訂正・検出回路(31,32,
    33)と、 再生されたデータからシンドロームを計算し、該シンド
    ロームを上記誤り訂正・検出回路に出力するためのシン
    ドローム演算回路(28)と、 イレージャシンボル位置情報(i,j,k)により誤り訂正
    ・検出回路の1つを選択する制御回路(29)と、 遅延回路(30)により遅延された再生データから誤り訂
    正・検出回路で求められた誤りを除去することにより、
    誤りを訂正する誤り訂正回路(35)と、 誤り訂正・検出回路の1つがイレージャシンボル位置の
    他で検出した場合、あるいはイレージャシンボル数が予
    め定められた数(l)個以上存在した場合に、エラーフ
    ラグを発生するフラグ発生回路(36)と、 イレージャシンボル数がlだけあるとき、上記制御回路
    (29)がm out of lイレージャ訂正回路を選択したなら
    ば、lイレージャシンボル中の最大m個の誤りを訂正す
    るm out of lイレージャ訂正回路(34)とを含み、 かつ、該m out of lイレージャ訂正回路(34)は、ある
    イレージャシンボルの誤りの大きさ(Ei)がゼロと仮定
    したときのイレージャシンボル位置情報(j,k)および
    シンドローム(S1,S2,S3)によりそれぞれ他のイレージ
    ャシンボルの誤りの大きさ(Ej,Ek)を計算する第1の
    回路(41,42,43)と、あるイレージャシンボルの誤りの
    大きさ(Ei)がゼロであるという仮定が成立するか否か
    をそれぞれ試験する第2の回路(44,45,46)と、上記仮
    定が成立するとき、上記誤り訂正回路(35)に対して他
    のイレージャシンボルの誤りの大きさ(Ej,Ek)を出力
    する第3の回路(48)と、上記各仮定が成立しなかった
    とき、上記フラグ発生回路(36)に対して誤り検出信号
    を出力する第4の回路(50)とを具備することを特徴と
    する誤り訂正符号の復号装置。
JP59134376A 1984-06-29 1984-06-29 誤り訂正符号の復号装置 Expired - Lifetime JPH084233B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59134376A JPH084233B2 (ja) 1984-06-29 1984-06-29 誤り訂正符号の復号装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP59134376A JPH084233B2 (ja) 1984-06-29 1984-06-29 誤り訂正符号の復号装置
DE19853523249 DE3523249A1 (de) 1984-06-29 1985-06-28 Verfahren und vorrichtung zum decodieren doppelt verschluesselnder codes
US06/750,513 US4653052A (en) 1984-06-29 1985-07-01 Method for decoding double-encoding codes and apparatus using the same

Publications (2)

Publication Number Publication Date
JPS6113820A JPS6113820A (en) 1986-01-22
JPH084233B2 true JPH084233B2 (ja) 1996-01-17

Family

ID=15126941

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59134376A Expired - Lifetime JPH084233B2 (ja) 1984-06-29 1984-06-29 誤り訂正符号の復号装置

Country Status (3)

Country Link
US (1) US4653052A (ja)
JP (1) JPH084233B2 (ja)
DE (1) DE3523249A1 (ja)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT78383T (de) * 1985-05-21 1992-08-15 Sony Corp Anordnung zur dekodierung eines fehler korrigierenden codes.
JPS6276825A (en) * 1985-09-30 1987-04-08 Hitachi Ltd Code error correcting method
CA1264091A (en) * 1986-01-10 1989-12-27 Yoichiro Sako Generator for error correcting code and decoder for the code
JPS62234426A (en) * 1986-04-04 1987-10-14 Sony Corp Error correction method
US5003539A (en) * 1986-04-11 1991-03-26 Ampex Corporation Apparatus and method for encoding and decoding attribute data into error checking symbols of main data
JPS63503016A (ja) * 1986-04-11 1988-11-02
NL8601446A (nl) * 1986-06-05 1988-01-04 Philips Nv Werkwijze en inrichting voor het dekoderen van een blok kodesymbolen dat op twee manieren verdeeld is over kodewoorden die elk door een minimum-afstandssepareerbare kode beschermd zijn.
JPS63120528A (en) * 1986-11-07 1988-05-24 Matsushita Graphic Commun Syst Inc Double error correction circuit
JPS63285800A (en) * 1987-05-19 1988-11-22 Fujitsu Ltd Semiconductor memory device
AU622626B2 (en) * 1987-06-03 1992-04-16 Sony Corporation Method of processing data
JP3135242B2 (ja) * 1989-09-05 2001-02-13 キヤノン株式会社 誤り検出訂正復号化装置及び方法
US5130990A (en) * 1990-02-15 1992-07-14 The United States Of America, As Represented By The Administrator, National Aeronautics And Space Administration VLSI architecture for a Reed-Solomon decoder
US5222069A (en) * 1990-09-20 1993-06-22 Ampex Systems Corporation Miscorrection arrangement for the concealment of misdetected or miscorrected digital signals
JPH087701B2 (ja) * 1991-06-29 1996-01-29 三星電子株式会社 デジタルデータのエラー訂正装置
US5416804A (en) * 1991-08-21 1995-05-16 U.S. Philips Corporation Digital signal decoder using concatenated codes
US5771245A (en) * 1992-03-20 1998-06-23 Xerox Corporation Process for independently protecting two dimensional codes from one or more burst errors patterns
JPH088760A (ja) * 1994-06-16 1996-01-12 Toshiba Corp 誤り訂正装置
JP3328093B2 (ja) * 1994-07-12 2002-09-24 三菱電機株式会社 エラー訂正装置
GB2295946B (en) * 1994-12-01 1999-09-29 Mitsubishi Electric Corp Digital signal recording device,digital signal playback device,and digital signal decoding device therefor
DE19546230C2 (de) * 1994-12-01 2001-03-08 Mitsubishi Electric Corp Verfahren zum Durchführen einer Fehlererfassung/korrektur
JP3154679B2 (ja) * 1996-10-18 2001-04-09 三菱電機株式会社 連接符号の誤り訂正復号装置及び復号方法
US6073250A (en) * 1997-11-06 2000-06-06 Luby; Michael G. Loss resilient decoding technique
US6240538B1 (en) * 1998-09-10 2001-05-29 Ericsson Inc. Method and apparatus for errors and erasures decoding
JP3214478B2 (ja) * 1998-12-28 2001-10-02 日本電気株式会社 誤り訂正復号装置
US6738942B1 (en) 2000-06-02 2004-05-18 Vitesse Semiconductor Corporation Product code based forward error correction system
US6611411B2 (en) * 2001-04-06 2003-08-26 General Electric Company Trip signal verifying method and apparatus
JP4198904B2 (ja) * 2001-06-11 2008-12-17 富士通株式会社 記録再生装置、信号復号回路、エラー訂正方法、及び反復型復号器
EP1425859A4 (en) * 2001-08-09 2009-01-07 Adaptive Networks Inc Error correction process and mechanism
TWI254283B (en) * 2003-06-03 2006-05-01 Sunplus Technology Co Ltd Error correction device of block code and method thereof
US7328395B1 (en) 2004-04-13 2008-02-05 Marvell International Ltd. Iterative Reed-Solomon error-correction decoding
US7587657B2 (en) * 2005-04-29 2009-09-08 Agere Systems Inc. Method and apparatus for iterative error-erasure decoding
US8286051B2 (en) 2005-07-15 2012-10-09 Mediatek Inc. Method and apparatus for burst error detection and digital communication device
US7673222B2 (en) 2005-07-15 2010-03-02 Mediatek Incorporation Error-correcting apparatus including multiple error-correcting modules functioning in parallel and related method
US7603591B2 (en) * 2005-07-19 2009-10-13 Mediatek Incorporation Apparatus selectively adopting different determining criteria in erasure marking procedure when performing decoding process, and method thereof
US8732558B1 (en) * 2007-04-25 2014-05-20 Samsung Electronics Co., Ltd. MPE-FEC system capable of selecting an FEC mode, a forward error correcting method performed in the MPE-FEC system, and an FEC mode selecting method performed in the MPE-FEC system
US8982984B2 (en) * 2012-06-20 2015-03-17 MagnaCom Ltd. Dynamic filter adjustment for highly-spectrally-efficient communications
JP2017022651A (ja) * 2015-07-14 2017-01-26 ルネサスエレクトロニクス株式会社 誤り訂正装置、半導体記憶装置、および誤り訂正方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5857781B2 (ja) * 1978-01-17 1983-12-21 Mitsubishi Electric Corp
CA1161565A (en) * 1980-06-20 1984-01-31 Yoichiro Sako Method of error correction
JPH0221077B2 (ja) * 1980-12-01 1990-05-11 Sonii Kk
JPH0351140B2 (ja) * 1981-08-14 1991-08-05 Sony Corp
JPH0588011B2 (ja) * 1982-01-19 1993-12-20 Sony Corp
JPS58171144A (en) * 1982-04-01 1983-10-07 Mitsubishi Electric Corp Decoding device
US4564945A (en) * 1983-06-20 1986-01-14 Reference Technology, Inc. Error-correction code for digital data on video disc
US4559625A (en) * 1983-07-28 1985-12-17 Cyclotomics, Inc. Interleavers for digital communications

Also Published As

Publication number Publication date
JPS6113820A (en) 1986-01-22
DE3523249A1 (de) 1986-01-09
US4653052A (en) 1987-03-24

Similar Documents

Publication Publication Date Title
EP0117287B1 (en) Method for correcting errors in digital data and system employing such method
KR100517482B1 (ko) 곱셈 코드에 대한 동시 행/열 신드롬 발생기
AU601388B2 (en) Generator for an error correcting code and a decoder for the code
CA1161565A (en) Method of error correction
EP0387924B1 (en) Method and apparatus for decoding error correction code
US4393502A (en) Method and apparatus for communicating digital information words by error-correction encoding
KR860000500B1 (ko) 에러정정방법
AU604836B2 (en) Method and apparatus for error correction
US5684810A (en) Error correcting decoder and error correction decoding method
EP0402115B1 (en) Device and method for error detection and correction
KR880000426B1 (ko) 이중 부호화 리드 솔로몬 코드에 대한 복호화 방법 및 장치
KR19990044903A (ko) 컴퓨터 저장 장치에서 랜덤화된 데이터에 대해crc 신드롬을 생성하기 위한 ecc 시스템
EP0061288B1 (en) Digital television signal processing
US4682332A (en) Method and apparatus for recording digital signals
US4750178A (en) Error correction method
KR100935842B1 (ko) 부호화 장치, 복호화 장치, 부호화·복호화 장치 및 기록재생 장치
US4653051A (en) Apparatus for detecting and correcting errors on product codes
US4760576A (en) Error correction method
US7734981B2 (en) Signal decoder, a signal decoding method and a storage system
JP3234130B2 (ja) 誤り訂正符号復号化方法およびこの方法を用いる回路
US5428630A (en) System and method for verifying the integrity of data written to a memory
US4541091A (en) Code error detection and correction method and apparatus
KR910007858B1 (ko) 데이타 전송방법
US5757824A (en) Code error correction apparatus
US4354269A (en) Apparatus for the processing of an information stream with the aid of an error-correcting convolutional code and apparatus for the detection of an error still irremediable in this processing

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term