JP3537722B2 - 記録再生装置 - Google Patents
記録再生装置Info
- Publication number
- JP3537722B2 JP3537722B2 JP37583099A JP37583099A JP3537722B2 JP 3537722 B2 JP3537722 B2 JP 3537722B2 JP 37583099 A JP37583099 A JP 37583099A JP 37583099 A JP37583099 A JP 37583099A JP 3537722 B2 JP3537722 B2 JP 3537722B2
- Authority
- JP
- Japan
- Prior art keywords
- error
- bit
- code
- signal
- codeword
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【発明の属する技術分野】本発明は、記録再生装置に関
し、特に磁気ディスク装置のディジタル再生信号処理回
路の制御方法に関する。
し、特に磁気ディスク装置のディジタル再生信号処理回
路の制御方法に関する。
【０００２】
【従来の技術】従来、この種の再生信号処理回路は、磁
気ディスクや光ディスク等において再生ビット列のビッ
ト誤り率(Bit Error Rate: BER)を低下させることを目
的として用いられている。磁気ディスクの再生信号は、
まずこの再生信号処理回路において連続時間、連続な信
号レベルな信号から、離散時間の二値{0，1}をとる信号
へ変換される。同回路では、Partial Response Maximum
Likelihood (PRML) 信号処理が行われるのが一般的で
ある。PRMLは、従来の信号ピーク検出による信号判定よ
りもBERを低下させる。再生信号はPRML回路を経由した
後に、誤り訂正符号の復号器へ入力される。誤り訂正符
号の復号器出力列のBERは、同入力列のBERに比べて低下
し、BERは零に近づけられる。こうしてビット誤りの無
い再生ビットデータが磁気ディスク装置から出力され
る。
気ディスクや光ディスク等において再生ビット列のビッ
ト誤り率(Bit Error Rate: BER)を低下させることを目
的として用いられている。磁気ディスクの再生信号は、
まずこの再生信号処理回路において連続時間、連続な信
号レベルな信号から、離散時間の二値{0，1}をとる信号
へ変換される。同回路では、Partial Response Maximum
Likelihood (PRML) 信号処理が行われるのが一般的で
ある。PRMLは、従来の信号ピーク検出による信号判定よ
りもBERを低下させる。再生信号はPRML回路を経由した
後に、誤り訂正符号の復号器へ入力される。誤り訂正符
号の復号器出力列のBERは、同入力列のBERに比べて低下
し、BERは零に近づけられる。こうしてビット誤りの無
い再生ビットデータが磁気ディスク装置から出力され
る。
【０００３】近年では、PRML信号処理をベースとしこれ
に様々な処理を加えた再生信号処理方式も提案されてい
る。例えば、米国特許第5,926,490号に記載の方式は、P
RMLにポストプロセッサと呼ばれる後処理回路を加えた
方式であり、以下の二点を特徴とする。
に様々な処理を加えた再生信号処理方式も提案されてい
る。例えば、米国特許第5,926,490号に記載の方式は、P
RMLにポストプロセッサと呼ばれる後処理回路を加えた
方式であり、以下の二点を特徴とする。
【０００４】(1)変調符号の符号語の一部にパリティビ
ットを付加し、再生側で前記ビットを利用したシンドロ
ームを計算する事により、誤りビットの発生を検出す
る。
ットを付加し、再生側で前記ビットを利用したシンドロ
ームを計算する事により、誤りビットの発生を検出す
る。
【０００５】(2)前記シンドローム計算により誤りビッ
トの発生が検出された場合に限り、ポストプロセッサ
が、ビタビ検出器の入出力信号間の差信号を利用して、
発生した誤りパタンと誤り位置を特定する。
トの発生が検出された場合に限り、ポストプロセッサ
が、ビタビ検出器の入出力信号間の差信号を利用して、
発生した誤りパタンと誤り位置を特定する。
【０００６】前記文献の方式は、そのベースとなったPR
MLに比べて、BERを低減させる事が可能となる。この従
来技術の方式を、以下では、パリティ・ポストプロセス
(Parity-Post Process: P-PP) 方式と呼ぶ事にする。
MLに比べて、BERを低減させる事が可能となる。この従
来技術の方式を、以下では、パリティ・ポストプロセス
(Parity-Post Process: P-PP) 方式と呼ぶ事にする。
【０００７】図1、図9を用いてP-PP方式を説明する。ま
ず磁気ディスクへデータを記録するまでのチャネルにつ
いて、図1を用いて説明する。図1は磁気ディスクの記録
チャネルを示すブロック図であり、装置に記録したいデ
ータDataはCRC(Cyclic Redundancy Check)計算回路101
においてCRC剰余バイトが計算され、剰余バイトはデー
タに付加される。次にデータはリードソロモン(Reed-So
lomon)符号化器:RS符号化器102において符号化される。
RS符号化もCRC符号化と同様、データをRS符号の生成多
項式で除した剰余バイトを求め、それを符号化前のデー
タに付加する事により行われる。この後、RS符号化後の
データはインターリーバ103においてバイト単位の並べ
替えが行われる。再生側ではこの並べ替えの逆の操作が
行われ、これにより磁気記録再生過程においてバースト
上のビット誤りが発生した場合に、その誤りはランダム
状の誤りへ変換されるので、BERは低減する。インター
リーバ103の出力はランダマイザ104へ入力され、ここで
擬似ランダム系列が加算されデータのビット0と1のウェ
イトが平均化される。ランダマイザ出力は変調器105へ
入力される。変調器105において、記録データ、CRC剰余
バイト及びRS剰余バイトに対し変調符号化がなされる。
変調符号としては、8/9変調や16/17変調等が用いられ
る。変調符号化列はプリコーダ106へ出力され、ここでI
-NRZI(Interleaved-Non Return to Zero Inversion)の
変換が行われる。プリコーダ出力系列はパリティ計算回
路107へ入力され、ここで定められたビット長毎に一ビ
ットのパリティが計算され、ビット列に付加される。例
えば16/17変調符号4個、すなわち68ビットに対して一ビ
ットのパリティビットが付加される場合には、変調符号
の符号長は69ビットとなる。パリティ計算回路で計算さ
れたパリティは、再生チャネル中のポストプロセッサ11
4において、記録再生過程での誤りビットの有無を判断
するために用いられる。パリティが計算・付加されたの
ち、データはビット0，1に応じて記録電流Iwのレベルへ
変換され、磁気記録再生過程108において、記録ヘッド
により磁気記録媒体へ記録される。
ず磁気ディスクへデータを記録するまでのチャネルにつ
いて、図1を用いて説明する。図1は磁気ディスクの記録
チャネルを示すブロック図であり、装置に記録したいデ
ータDataはCRC(Cyclic Redundancy Check)計算回路101
においてCRC剰余バイトが計算され、剰余バイトはデー
タに付加される。次にデータはリードソロモン(Reed-So
lomon)符号化器:RS符号化器102において符号化される。
RS符号化もCRC符号化と同様、データをRS符号の生成多
項式で除した剰余バイトを求め、それを符号化前のデー
タに付加する事により行われる。この後、RS符号化後の
データはインターリーバ103においてバイト単位の並べ
替えが行われる。再生側ではこの並べ替えの逆の操作が
行われ、これにより磁気記録再生過程においてバースト
上のビット誤りが発生した場合に、その誤りはランダム
状の誤りへ変換されるので、BERは低減する。インター
リーバ103の出力はランダマイザ104へ入力され、ここで
擬似ランダム系列が加算されデータのビット0と1のウェ
イトが平均化される。ランダマイザ出力は変調器105へ
入力される。変調器105において、記録データ、CRC剰余
バイト及びRS剰余バイトに対し変調符号化がなされる。
変調符号としては、8/9変調や16/17変調等が用いられ
る。変調符号化列はプリコーダ106へ出力され、ここでI
-NRZI(Interleaved-Non Return to Zero Inversion)の
変換が行われる。プリコーダ出力系列はパリティ計算回
路107へ入力され、ここで定められたビット長毎に一ビ
ットのパリティが計算され、ビット列に付加される。例
えば16/17変調符号4個、すなわち68ビットに対して一ビ
ットのパリティビットが付加される場合には、変調符号
の符号長は69ビットとなる。パリティ計算回路で計算さ
れたパリティは、再生チャネル中のポストプロセッサ11
4において、記録再生過程での誤りビットの有無を判断
するために用いられる。パリティが計算・付加されたの
ち、データはビット0，1に応じて記録電流Iwのレベルへ
変換され、磁気記録再生過程108において、記録ヘッド
により磁気記録媒体へ記録される。
【０００８】次に、磁気ディスクの記録媒体からデータ
を再生するチャネルの従来技術を、図9を用いて説明す
る。図9で再生ヘッド出力信号RはまずAGC（Automatic G
ain Controller）110，PR4等化器111を経由して、適切
な信号レベルのPR4(Partial Response Class4)の信号、
すなわち信号識別時刻に三値をとるような信号へ増幅・
等化される。次に前記信号は1+D変換器112(Dは一ビット
伝送の所用時間分の遅延操作を表す)によりEPR4信号(Ex
tended PR4信号，信号識別時刻に5値をとる信号)へ等化
され、前記EPP4信号はEPR4ビタビ検出器113においてビ
タビ検出されることによってビット0，1の信号VDOUTと
なる。VDOUTは、仮に記録再生過程でのノイズ等が皆無
ならば、図1の記録電流Iwのパタンと一致する。VDOUTは
ポストプロセッサ114へ入力される。また、ポストプロ
セッサ114へは、PR4信号PR4 Signalが遅延素子123を経
由して入力され、遅延素子123を通る前のPR4 Signalか
らビットカウンタ124によって生成されたセクタ内ビッ
ト位置に関する信号Bit Count も入力される。
を再生するチャネルの従来技術を、図9を用いて説明す
る。図9で再生ヘッド出力信号RはまずAGC（Automatic G
ain Controller）110，PR4等化器111を経由して、適切
な信号レベルのPR4(Partial Response Class4)の信号、
すなわち信号識別時刻に三値をとるような信号へ増幅・
等化される。次に前記信号は1+D変換器112(Dは一ビット
伝送の所用時間分の遅延操作を表す)によりEPR4信号(Ex
tended PR4信号，信号識別時刻に5値をとる信号)へ等化
され、前記EPP4信号はEPR4ビタビ検出器113においてビ
タビ検出されることによってビット0，1の信号VDOUTと
なる。VDOUTは、仮に記録再生過程でのノイズ等が皆無
ならば、図1の記録電流Iwのパタンと一致する。VDOUTは
ポストプロセッサ114へ入力される。また、ポストプロ
セッサ114へは、PR4信号PR4 Signalが遅延素子123を経
由して入力され、遅延素子123を通る前のPR4 Signalか
らビットカウンタ124によって生成されたセクタ内ビッ
ト位置に関する信号Bit Count も入力される。
【０００９】ポストプロセッサ114の動作を図3を用いて
説明する。なお、図3において、ポストプロセッサ114の
上部から上へ向けてSyndromeが付され描かれている矢印
は、従来の技術には用いられていないので、以下のこの
従来の技術の欄の記載中では前記矢印は無視して考え
る。
説明する。なお、図3において、ポストプロセッサ114の
上部から上へ向けてSyndromeが付され描かれている矢印
は、従来の技術には用いられていないので、以下のこの
従来の技術の欄の記載中では前記矢印は無視して考え
る。
【００１０】図3はポストプロセッサ114の構成を示した
もので、同図に示すようにポストプロセッサはシンドロ
ーム計算回路135，誤り訂正回路136，1-D2計算回路であ
る変換器137，加算器138，1+D変換器139，誤り検出回路
140から構成される。ビタビ検出器出力信号VDOUTは変換
器137によって1-D2変換が施される。同変換のうち1-Dは
微分操作すなわち長手記録された信号の再生過程での信
号変換を表す。また1+DはPR4等化器の伝達関数を表す。
つまり変換器137の出力信号は、EPR4用ビタビ検出器113
の出力ビット列から再現された、PR4等化器出力信号と
なっている。一方、ポストプロセッサ114へはPR4 Signa
lも入力されている。加算器138は、変換器137の出力信
号とPR4Signalとの差信号PR4 Errorを計算する。磁気記
録再生過程にノイズなどの誤りの原因が無いならば、PR
4 Errorは零となる。しかし実際には、記録再生過程に
は様々な誤りの要因が存在し、PR4 Errorは特にビタビ
検出器113が記録ビットとは異なった(誤った)ビット列
を出力したときに、大きくなる。1+D変換器139はPR4 Er
rorをEPR4等化後の誤り系列EPR4 Errorへ変換し、EPR4
Errorは誤り検出回路140へ入力される。
もので、同図に示すようにポストプロセッサはシンドロ
ーム計算回路135，誤り訂正回路136，1-D2計算回路であ
る変換器137，加算器138，1+D変換器139，誤り検出回路
140から構成される。ビタビ検出器出力信号VDOUTは変換
器137によって1-D2変換が施される。同変換のうち1-Dは
微分操作すなわち長手記録された信号の再生過程での信
号変換を表す。また1+DはPR4等化器の伝達関数を表す。
つまり変換器137の出力信号は、EPR4用ビタビ検出器113
の出力ビット列から再現された、PR4等化器出力信号と
なっている。一方、ポストプロセッサ114へはPR4 Signa
lも入力されている。加算器138は、変換器137の出力信
号とPR4Signalとの差信号PR4 Errorを計算する。磁気記
録再生過程にノイズなどの誤りの原因が無いならば、PR
4 Errorは零となる。しかし実際には、記録再生過程に
は様々な誤りの要因が存在し、PR4 Errorは特にビタビ
検出器113が記録ビットとは異なった(誤った)ビット列
を出力したときに、大きくなる。1+D変換器139はPR4 Er
rorをEPR4等化後の誤り系列EPR4 Errorへ変換し、EPR4
Errorは誤り検出回路140へ入力される。
【００１１】図3で、誤り検出回路140には、あらかじめ
EPR4ビタビ検出器113が出力する誤りビットパタンのう
ち、複数個の頻度の高いパタンが設定され、かつ、前記
頻度高く発生する誤りビットパタンの自己相関係数を計
算する機能をもつ。EPR4 Errorに前記誤りビットパタン
が現れると、前記自己相関係数出力値は前記誤りビット
パタンが発生した位置でピークとなる。前記位置:Error
Bit Location、及び、どの誤りビットパタンに対応し
た自己相関係数がピークを示したかという情報:Error T
ypeが、変調符号の符号長を伝送する毎に一度、誤り訂
正回路136へ出力される。誤り検出回路140へ入力されて
いる信号Bit Countは、変調符号の符号語の区切りを識
別するために利用される。
EPR4ビタビ検出器113が出力する誤りビットパタンのう
ち、複数個の頻度の高いパタンが設定され、かつ、前記
頻度高く発生する誤りビットパタンの自己相関係数を計
算する機能をもつ。EPR4 Errorに前記誤りビットパタン
が現れると、前記自己相関係数出力値は前記誤りビット
パタンが発生した位置でピークとなる。前記位置:Error
Bit Location、及び、どの誤りビットパタンに対応し
た自己相関係数がピークを示したかという情報:Error T
ypeが、変調符号の符号長を伝送する毎に一度、誤り訂
正回路136へ出力される。誤り検出回路140へ入力されて
いる信号Bit Countは、変調符号の符号語の区切りを識
別するために利用される。
【００１２】図3で、VDOUTはシンドローム計算回路135
へ入力され、ここで符号長に一度、パリティをもとにシ
ンドロームSyndromeが計算される。例えば、符号長が69
ビットの時には、次の計算によってシンドロームを得
る。
へ入力され、ここで符号長に一度、パリティをもとにシ
ンドロームSyndromeが計算される。例えば、符号長が69
ビットの時には、次の計算によってシンドロームを得
る。
【００１３】
【数１】
【００１４】数式(0)で、b(i),i＝1,2,…,69は変調符号
語内各ビットの値で、0または1である。シンドロームが
非零ならば、奇数個の誤りが発生した事が検出されてい
る。実は、EPR4ビタビ検出器から出力される誤りビット
パタンのほとんどは、奇数個となる。従ってこのシンド
ローム計算によりEPR4ビタビ検出器113出力列中のビッ
ト誤りの発生が検出可能となる。ここまでで説明したSy
ndrome，VDOUT，ErrorType，Error Bit Locationは誤り
訂正回路136へ入力される。誤り訂正回路136は、Syndro
meが非零の場合に限り、VDOUT中のビット位置Error Bit
Locationにおいて、Error Typeで指定されたビットパ
タンをVDOUTへMod2上で加算する（mod2は数値を2で割っ
たときの剰余を表す）。これによりVDOUT中のビット誤
りは訂正され、訂正後の系列Correctedが出力される。
語内各ビットの値で、0または1である。シンドロームが
非零ならば、奇数個の誤りが発生した事が検出されてい
る。実は、EPR4ビタビ検出器から出力される誤りビット
パタンのほとんどは、奇数個となる。従ってこのシンド
ローム計算によりEPR4ビタビ検出器113出力列中のビッ
ト誤りの発生が検出可能となる。ここまでで説明したSy
ndrome，VDOUT，ErrorType，Error Bit Locationは誤り
訂正回路136へ入力される。誤り訂正回路136は、Syndro
meが非零の場合に限り、VDOUT中のビット位置Error Bit
Locationにおいて、Error Typeで指定されたビットパ
タンをVDOUTへMod2上で加算する（mod2は数値を2で割っ
たときの剰余を表す）。これによりVDOUT中のビット誤
りは訂正され、訂正後の系列Correctedが出力される。
【００１５】図9に戻り、ポストプロセッサ114で誤りが
訂正された信号Correctedは、パリティ除去回路115にお
いてパリティビットが除去され、ポストコーダ116で1+D
2変換が施された後、復調器117，逆ランダマイザ118，
逆インターリーバ119を経て記録前のデータの配列に戻
される。この後、CRC剰余計算器301でCRC剰余ビットが
求められ、これが非零ならばRS復号器302においてRS符
号の復号(誤り訂正)が行われる。
訂正された信号Correctedは、パリティ除去回路115にお
いてパリティビットが除去され、ポストコーダ116で1+D
2変換が施された後、復調器117，逆ランダマイザ118，
逆インターリーバ119を経て記録前のデータの配列に戻
される。この後、CRC剰余計算器301でCRC剰余ビットが
求められ、これが非零ならばRS復号器302においてRS符
号の復号(誤り訂正)が行われる。
【００１６】
【発明が解決しようとする課題】従来技術の第一の問題
点は、あるセクタを構成するRS符号語(データとRS剰余
バイト)中に、訂正能力を一バイトでも越える個数の誤
りバイトが発生すると、リトライ(同一セクタの記録信
号を二回以上再生すること)が生じる事である。リトラ
イの際には、復号不可となったセクタのデータを再度再
生し誤り訂正を試みるが、リトライを行うと欠損セクタ
数は減少する代わりに、ディスク再生信号が装置から出
力されるまでの時間が、最小でもディスク一回転分遅延
する。この信号遅延は、磁気ディスク装置が、特に音声
・画像データ等の実時間での再生動作が要求されるデー
タの記録媒体として用いられる場合に、問題となる。す
なわち、リトライを考慮して音声・画像データの処理ア
ルゴリズムを構成すれば、音声・画像処理アルゴリズム
内で時間遅延に関する制御が増大し、アルゴリズムがよ
り複雑になる。また、リトライが頻発すれば、音声・画
像の再生が不連続的となり、音質・画質が劣化する要因
となる。
点は、あるセクタを構成するRS符号語(データとRS剰余
バイト)中に、訂正能力を一バイトでも越える個数の誤
りバイトが発生すると、リトライ(同一セクタの記録信
号を二回以上再生すること)が生じる事である。リトラ
イの際には、復号不可となったセクタのデータを再度再
生し誤り訂正を試みるが、リトライを行うと欠損セクタ
数は減少する代わりに、ディスク再生信号が装置から出
力されるまでの時間が、最小でもディスク一回転分遅延
する。この信号遅延は、磁気ディスク装置が、特に音声
・画像データ等の実時間での再生動作が要求されるデー
タの記録媒体として用いられる場合に、問題となる。す
なわち、リトライを考慮して音声・画像データの処理ア
ルゴリズムを構成すれば、音声・画像処理アルゴリズム
内で時間遅延に関する制御が増大し、アルゴリズムがよ
り複雑になる。また、リトライが頻発すれば、音声・画
像の再生が不連続的となり、音質・画質が劣化する要因
となる。
【００１７】第二の問題点は、図3のポストプロセッサ1
14において、その誤り検出回路140がビット誤り位置を
必ずしも正しく特定するとは限らないことである。
14において、その誤り検出回路140がビット誤り位置を
必ずしも正しく特定するとは限らないことである。
【００１８】その理由は、誤り検出回路140は、誤り位
置Error Bit Locationを相関係数をもとに特定するから
である。誤り検出回路140は信号EPR4 Errorと特定ビッ
トパタンとの差の自己相関係数を計算し、前記計算結果
の大小をモニタするが、信号EPR4 Errorは記録再生条件
によって様々な値を取りうるため、相関係数を利用した
誤り位置の特定は、代数的な誤り位置の特定に比べて、
誤り位置の特定を誤る確率が大きくなるのである。誤り
位置の特定を誤ると、P-PPはビット誤り個数を拡大させ
てしまうので、わずかな特定誤りが大きなBERの劣化に
結びつく。
置Error Bit Locationを相関係数をもとに特定するから
である。誤り検出回路140は信号EPR4 Errorと特定ビッ
トパタンとの差の自己相関係数を計算し、前記計算結果
の大小をモニタするが、信号EPR4 Errorは記録再生条件
によって様々な値を取りうるため、相関係数を利用した
誤り位置の特定は、代数的な誤り位置の特定に比べて、
誤り位置の特定を誤る確率が大きくなるのである。誤り
位置の特定を誤ると、P-PPはビット誤り個数を拡大させ
てしまうので、わずかな特定誤りが大きなBERの劣化に
結びつく。
【００１９】本発明は、以上のような課題を解決するた
めになされたものであり、以下の点を目的とする。
めになされたものであり、以下の点を目的とする。
【００２０】本発明の目的は、磁気ディスクの再生動作
中、誤り訂正符号の消失訂正能力を超える消失誤りの発
生が推定された場合、誤り訂正符号に復号動作を行わせ
ないことによって、リトライの発生を抑制する事であ
る。
中、誤り訂正符号の消失訂正能力を超える消失誤りの発
生が推定された場合、誤り訂正符号に復号動作を行わせ
ないことによって、リトライの発生を抑制する事であ
る。
【００２１】本発明の他の目的は、磁気ディスクの再生
動作中、誤り訂正符号の消失訂正能力を超える消失誤り
が生じた場合、誤り訂正符号に復号動作を行わせないこ
とによって、リトライの発生を抑制する事である。
動作中、誤り訂正符号の消失訂正能力を超える消失誤り
が生じた場合、誤り訂正符号に復号動作を行わせないこ
とによって、リトライの発生を抑制する事である。
【００２２】本発明の他の目的は、パリティ符号化ポス
トプロセス方式において、誤りビット位置が誤って特定
され誤りビット数が拡大しても、誤りビット数拡大によ
る誤り訂正符号復号後のBER劣化を、防止する事であ
る。
トプロセス方式において、誤りビット位置が誤って特定
され誤りビット数が拡大しても、誤りビット数拡大によ
る誤り訂正符号復号後のBER劣化を、防止する事であ
る。
【００２３】
【課題を解決するための手段】上記課題を解決するた
め、請求項１記載の発明は、パリティビットを含む記録
用変調ビット列へデータビットを変換する変調器、およ
びこの逆変換を行う復調器と、前記生成されたパリティ
ビットを利用して、データ再生側において記録再生時の
ビット誤り発生を検出する値(シンドローム)を計算する
手段と、シンドロームから誤りバイト数、誤りバイト位
置を推定する誤り推定手段と、誤り訂正符号の符号化
器、同復号器と、誤り検出符号の符号化器、同検出器と
を備え、誤り検出符号の検出器によって誤り発生が特定
された場合に、誤り訂正符号の復号器の復号動作を、前
記誤り推定手段が推定した誤り個数、誤り位置に応じて
変更するものであって、誤り訂正符号の符号語に、前記
推定された誤りバイトが含まれる場合、誤り訂正符号語
毎に、前記誤りバイト位置中の誤りビットの有無を特定
する特定手段を有し、前記特定手段によって誤り訂正符
号語内に誤りビットの存在が確認され、かつ推定された
誤りバイト数が誤り訂正符号語の訂正能力又はそれを所
定値超える値より大きくなった場合、前記誤り訂正符号
の復号器へ前記推定された誤りバイト位置を符号語毎に
出力する第１の出力手段を有し、前記特定手段によって
誤り訂正符号語内に誤りビットの存在が確認され、かつ
推定された誤りバイト数が誤り訂正符号語の消失訂正能
力を超えた場合、前記誤り訂正符号の復号器へ復号不可
である旨を符号語毎に出力する第２の出力手段を有する
ことを特徴としている。
め、請求項１記載の発明は、パリティビットを含む記録
用変調ビット列へデータビットを変換する変調器、およ
びこの逆変換を行う復調器と、前記生成されたパリティ
ビットを利用して、データ再生側において記録再生時の
ビット誤り発生を検出する値(シンドローム)を計算する
手段と、シンドロームから誤りバイト数、誤りバイト位
置を推定する誤り推定手段と、誤り訂正符号の符号化
器、同復号器と、誤り検出符号の符号化器、同検出器と
を備え、誤り検出符号の検出器によって誤り発生が特定
された場合に、誤り訂正符号の復号器の復号動作を、前
記誤り推定手段が推定した誤り個数、誤り位置に応じて
変更するものであって、誤り訂正符号の符号語に、前記
推定された誤りバイトが含まれる場合、誤り訂正符号語
毎に、前記誤りバイト位置中の誤りビットの有無を特定
する特定手段を有し、前記特定手段によって誤り訂正符
号語内に誤りビットの存在が確認され、かつ推定された
誤りバイト数が誤り訂正符号語の訂正能力又はそれを所
定値超える値より大きくなった場合、前記誤り訂正符号
の復号器へ前記推定された誤りバイト位置を符号語毎に
出力する第１の出力手段を有し、前記特定手段によって
誤り訂正符号語内に誤りビットの存在が確認され、かつ
推定された誤りバイト数が誤り訂正符号語の消失訂正能
力を超えた場合、前記誤り訂正符号の復号器へ復号不可
である旨を符号語毎に出力する第２の出力手段を有する
ことを特徴としている。
【００２４】また請求項２記載の発明は、前記誤り検出
符号が、 CRC(Cyclic Redundancy Check) 剰余バイトを用
いた符号であり、前記誤り訂正符号が、リードソロモン
(Reed-Solomon) 符号を用いた符号であることを特徴とし
ている。
符号が、 CRC(Cyclic Redundancy Check) 剰余バイトを用
いた符号であり、前記誤り訂正符号が、リードソロモン
(Reed-Solomon) 符号を用いた符号であることを特徴とし
ている。
【００２５】上記のように、本発明の記録再生装置は、
記録チャネルにおいては、変調符号に対するパリティビ
ットを生成する手段を有し、再生チャネルにおいては前
記パリティビットからシンドロームを計算する手段を有
する。
記録チャネルにおいては、変調符号に対するパリティビ
ットを生成する手段を有し、再生チャネルにおいては前
記パリティビットからシンドロームを計算する手段を有
する。
【００２６】また、本発明は、ポストプロセッサ(図2の
114)が生成するシンドロームから、セクタ内の誤りバイ
ト位置を推定する機能を有する。
114)が生成するシンドロームから、セクタ内の誤りバイ
ト位置を推定する機能を有する。
【００２７】また、本発明は、前記生成されたシンドロ
ームから、セクタ内の誤りバイト数を推定する手段を有
する。
ームから、セクタ内の誤りバイト数を推定する手段を有
する。
【００２８】また、本発明は、RS符号語に、前記推定さ
れた誤りバイトが含まれる場合、前記誤りバイト位置中
の誤りビットがP-PPの誤り訂正回路(図3の136)によって
訂正されたか否かを判断するために、誤りビットの有無
を特定する手段(CRCの剰余バイトを計算する手段)を、R
S符号語毎に有する。例えば一個のセクタが三個のRS符
号語によって符号化される場合、CRC剰余バイトの計算
手段は三個設けられる。
れた誤りバイトが含まれる場合、前記誤りバイト位置中
の誤りビットがP-PPの誤り訂正回路(図3の136)によって
訂正されたか否かを判断するために、誤りビットの有無
を特定する手段(CRCの剰余バイトを計算する手段)を、R
S符号語毎に有する。例えば一個のセクタが三個のRS符
号語によって符号化される場合、CRC剰余バイトの計算
手段は三個設けられる。
【００２９】また、本発明は、上記手段により、誤りバ
イト位置の推定，誤りバイト数の推定，RS復号器に入力
されるRS符号語内の誤りの有無の特定を行い、CRC剰余
計算によってRS符号語内の誤りビットの存在が確認さ
れ、かつ推定された誤りバイト数がRS符号語の訂正能力
あるいはそれをやや超える値より大きくなった場合に限
り、RS符号の復号器へ前記推定された誤りバイト位置を
符号語毎に出力する、という手段を有する。
イト位置の推定，誤りバイト数の推定，RS復号器に入力
されるRS符号語内の誤りの有無の特定を行い、CRC剰余
計算によってRS符号語内の誤りビットの存在が確認さ
れ、かつ推定された誤りバイト数がRS符号語の訂正能力
あるいはそれをやや超える値より大きくなった場合に限
り、RS符号の復号器へ前記推定された誤りバイト位置を
符号語毎に出力する、という手段を有する。
【００３０】また、本発明は、上記手段により、誤りバ
イト位置の推定，誤りバイト数の推定，RS復号器に入力
されるRS符号語内の誤りの有無の特定を行い、CRC剰余
計算によってRS符号語内の誤りビットの存在が特定さ
れ、かつ推定された誤りバイト数がRS符号語の消失訂正
能力を超えた場合に限り、RS符号の復号器へ復号不可で
ある旨を符号語毎に出力する、という手段を有する。
イト位置の推定，誤りバイト数の推定，RS復号器に入力
されるRS符号語内の誤りの有無の特定を行い、CRC剰余
計算によってRS符号語内の誤りビットの存在が特定さ
れ、かつ推定された誤りバイト数がRS符号語の消失訂正
能力を超えた場合に限り、RS符号の復号器へ復号不可で
ある旨を符号語毎に出力する、という手段を有する。
【００３１】次に、図8を参照して、本発明の作用を説
明する。図8は磁気ディスクの一セクタの記録チャネル
側におけるRS符号の符号化フォーマットを示したもの
で、一つの四角形が一バイト(8ビット)を示す。一セク
タには512バイトのデータと、CRC剰余バイト、及びRS符
号の剰余バイトが記録される。図8で、記録データバイ
トには図で左上の端から横方向に三行に渡って512個の
バイトが三等分される形で、data1， data2， …， dat
a512と記されている。またCRC剰余バイトはCRC1(1)、 C
RC1(2) 等と各行に二バイトずつ合計6バイト、RS符号の
剰余バイトはECC1(1)， ECC1(2)， …， ECC1(8) 等と
各行に8バイトずつ合計24バイト置かれている。
明する。図8は磁気ディスクの一セクタの記録チャネル
側におけるRS符号の符号化フォーマットを示したもの
で、一つの四角形が一バイト(8ビット)を示す。一セク
タには512バイトのデータと、CRC剰余バイト、及びRS符
号の剰余バイトが記録される。図8で、記録データバイ
トには図で左上の端から横方向に三行に渡って512個の
バイトが三等分される形で、data1， data2， …， dat
a512と記されている。またCRC剰余バイトはCRC1(1)、 C
RC1(2) 等と各行に二バイトずつ合計6バイト、RS符号の
剰余バイトはECC1(1)， ECC1(2)， …， ECC1(8) 等と
各行に8バイトずつ合計24バイト置かれている。
【００３２】図8では、一行がRS符号の一符号語を示
す。すなわち記録データバイトdata1，data2， …， da
ta171に対してRS符号化が行われ、RS剰余バイトECC1
(1)， ECC1(2)， …，ECC1(8)が生成される。また前記1
71個のデータバイトに対して、16次の生成多項式のCRC
剰余バイトCRC1(1)， CRC1(2)が生成される。同様に記
録データバイトdata172， data173， …， data342に対
してECC2(1)， ECC2(2)， …， ECC2(8)とCRC2(2)， CR
C2(2)が生成され、data343， data344， …， data512
に対してECC3(1)， ECC3(2)， …， ECC3(8)とCRC3
(1)， CRC3(2)が生成される。
す。すなわち記録データバイトdata1，data2， …， da
ta171に対してRS符号化が行われ、RS剰余バイトECC1
(1)， ECC1(2)， …，ECC1(8)が生成される。また前記1
71個のデータバイトに対して、16次の生成多項式のCRC
剰余バイトCRC1(1)， CRC1(2)が生成される。同様に記
録データバイトdata172， data173， …， data342に対
してECC2(1)， ECC2(2)， …， ECC2(8)とCRC2(2)， CR
C2(2)が生成され、data343， data344， …， data512
に対してECC3(1)， ECC3(2)， …， ECC3(8)とCRC3
(1)， CRC3(2)が生成される。
【００３３】図8の各バイトは、各行を単位としてCRCバ
イト，ECCバイトか生成された後、列を単位としてディ
スク上に記録される。つまり、ディスク上のセクタに
は、data1， data172， data343， data2， data173，
data344， …， data342， CRC3(1)， CRC1(1)， CRC2
(1)， …， CRC2(2)， ECC3(1)， ECC1(1)， ECC2(1)，
…， ECC2(8)の順で各バイトが記録される。RS，CRCを
図8の行単位で符号化した後に、図8方向のバイトに関し
て連続するようにディスク上に記録する理由は、再生側
で逆インターリーブすることによりバースト誤りをラン
ダム誤りへ変換するためである。磁気記録再生過程でバ
ースト誤りが生じた場合、バースト誤りは記録方向 (図
8の列方向) で連続している。この誤りを図8の行単位で
見ると、列方向のバースト誤りが長くない場合には、ラ
ンダム誤りとなる。
イト，ECCバイトか生成された後、列を単位としてディ
スク上に記録される。つまり、ディスク上のセクタに
は、data1， data172， data343， data2， data173，
data344， …， data342， CRC3(1)， CRC1(1)， CRC2
(1)， …， CRC2(2)， ECC3(1)， ECC1(1)， ECC2(1)，
…， ECC2(8)の順で各バイトが記録される。RS，CRCを
図8の行単位で符号化した後に、図8方向のバイトに関し
て連続するようにディスク上に記録する理由は、再生側
で逆インターリーブすることによりバースト誤りをラン
ダム誤りへ変換するためである。磁気記録再生過程でバ
ースト誤りが生じた場合、バースト誤りは記録方向 (図
8の列方向) で連続している。この誤りを図8の行単位で
見ると、列方向のバースト誤りが長くない場合には、ラ
ンダム誤りとなる。
【００３４】さて、図8の例に示したRS符号は、ECC剰余
バイト数が8であることから、その訂正能力は4にでき
る。すなわちこのRS符号は図8の一行に生じた4バイトま
での誤りバイトを訂正する能力をもつ。仮に一行中に4
バイトを越えた誤りバイトが生じると、その行の誤りは
訂正されないため、その符号語を含むセクタはリトライ
の対象セクタとなる。また、このRSの消失訂正能力は8
である。すなわち図8の一行あたり8バイトまでの誤り位
置をRS復号器に復号前に与えれば、RS復号器は復号を完
了できリトライは発生しない。本発明の目的であるリト
ライ発生回避のためには、図8で一行あたりの誤りバイ
ト数が4を越える可能性がある時、実際には誤りバイト
数が4を越えていなくても、誤りの確率の高いバイト位
置を消失位置としてRS復号器へ送り、RS符号は前記消失
位置に基づいて消失訂正を行うようにすれば、リトライ
を回避できる。
バイト数が8であることから、その訂正能力は4にでき
る。すなわちこのRS符号は図8の一行に生じた4バイトま
での誤りバイトを訂正する能力をもつ。仮に一行中に4
バイトを越えた誤りバイトが生じると、その行の誤りは
訂正されないため、その符号語を含むセクタはリトライ
の対象セクタとなる。また、このRSの消失訂正能力は8
である。すなわち図8の一行あたり8バイトまでの誤り位
置をRS復号器に復号前に与えれば、RS復号器は復号を完
了できリトライは発生しない。本発明の目的であるリト
ライ発生回避のためには、図8で一行あたりの誤りバイ
ト数が4を越える可能性がある時、実際には誤りバイト
数が4を越えていなくても、誤りの確率の高いバイト位
置を消失位置としてRS復号器へ送り、RS符号は前記消失
位置に基づいて消失訂正を行うようにすれば、リトライ
を回避できる。
【００３５】RS復号器入力バイト列中において、誤りで
ある確率の高いバイトの位置を、RS復号前に知るため
に、従来の技術で述べたParity-Post Process方式 (P-P
P方式)が生成するシンドロームを利用する。前記シンド
ロームは、図3のシンドローム計算回路135において各変
調符号語毎に計算される。シンドロームが非零である
と、再生信号をEPR4等化・ビタビ検出した後のビット列
(変調符号語列) 中に、奇数個のビット誤りが生じてい
ることが判明する (EPR4ML検出後に支配的な誤りビット
パタンの誤り個数は、奇数である)。前記ビット誤りが
生じても、それら誤りビットのうちのほとんどは図3の
誤り訂正回路136で訂正される。しかし、「発明が解決
しようとする課題」の欄において第二の問題点として指
摘したように、一部の誤りビットは、シンドロームが非
零となっても、誤り訂正回路136によっては訂正されな
いままポストプロセッサ114から出力される。すなわ
ち、ある変調符号のシンドロームが非零となった場合、
その変調符号語が (復調器117によって) 復調された後
のデータバイトは、誤っている可能性が比較的高い。そ
こで前記誤り確率の高いデータバイトを、消失位置に指
定し、RS復号器に消失訂正を行わせる事を考える。
ある確率の高いバイトの位置を、RS復号前に知るため
に、従来の技術で述べたParity-Post Process方式 (P-P
P方式)が生成するシンドロームを利用する。前記シンド
ロームは、図3のシンドローム計算回路135において各変
調符号語毎に計算される。シンドロームが非零である
と、再生信号をEPR4等化・ビタビ検出した後のビット列
(変調符号語列) 中に、奇数個のビット誤りが生じてい
ることが判明する (EPR4ML検出後に支配的な誤りビット
パタンの誤り個数は、奇数である)。前記ビット誤りが
生じても、それら誤りビットのうちのほとんどは図3の
誤り訂正回路136で訂正される。しかし、「発明が解決
しようとする課題」の欄において第二の問題点として指
摘したように、一部の誤りビットは、シンドロームが非
零となっても、誤り訂正回路136によっては訂正されな
いままポストプロセッサ114から出力される。すなわ
ち、ある変調符号のシンドロームが非零となった場合、
その変調符号語が (復調器117によって) 復調された後
のデータバイトは、誤っている可能性が比較的高い。そ
こで前記誤り確率の高いデータバイトを、消失位置に指
定し、RS復号器に消失訂正を行わせる事を考える。
【００３６】図8に戻り、データバイトの変調符号化
は、セクタに記録される順番に行われる。今、変調符号
化をデータバイト3個を単位として行うとしよう。すな
わちdata1， data172， data343が第一の変調符号語に
符号化され、data2， data173，data344が第二の変調符
号語に符号化される (図8の一列を一個の変調符号語に
割り当てる)。この変調符号化方法を図8の右端の列まで
行う。本発明では、仮に第二番目の変調符号のシンドロ
ームが非零となった場合、RS符号語三個全てに対して、
それらの第二番目のバイトを消失位置に指定する。
は、セクタに記録される順番に行われる。今、変調符号
化をデータバイト3個を単位として行うとしよう。すな
わちdata1， data172， data343が第一の変調符号語に
符号化され、data2， data173，data344が第二の変調符
号語に符号化される (図8の一列を一個の変調符号語に
割り当てる)。この変調符号化方法を図8の右端の列まで
行う。本発明では、仮に第二番目の変調符号のシンドロ
ームが非零となった場合、RS符号語三個全てに対して、
それらの第二番目のバイトを消失位置に指定する。
【００３７】更に、RS符号語の入力バイト列に対して、
RS復号前にCRC検査を行うと、消失誤り位置のより詳細
な特定が可能となる。これはCRC剰余計算が(RS符号の復
号と同様に)図8の行方向で行われるためである。仮にシ
ンドロームの計算の結果、ある列が消失バイトに指定さ
れても、CRC割り算回路の剰余が全零となれば、消失バ
イトとみなされた変調符号語内にビット誤りは生じてい
ない (図3の誤り訂正回路136で誤りビットが訂正された
ため)。例えば消失バイトがセクタ内第二番目の三個の
バイト (data2， data173， data344)とみなされても、
data2だけに誤りが含まれていれば、第二行目，三行目
のCRC検査結果は全零となる。この場合には、第一行目
のRS符号語を復号する際にのみ、消失訂正を行えば良
い。このためには、記録前に各行の記録データに対して
独立にCRCの剰余バイトを求めておく必要がある。
RS復号前にCRC検査を行うと、消失誤り位置のより詳細
な特定が可能となる。これはCRC剰余計算が(RS符号の復
号と同様に)図8の行方向で行われるためである。仮にシ
ンドロームの計算の結果、ある列が消失バイトに指定さ
れても、CRC割り算回路の剰余が全零となれば、消失バ
イトとみなされた変調符号語内にビット誤りは生じてい
ない (図3の誤り訂正回路136で誤りビットが訂正された
ため)。例えば消失バイトがセクタ内第二番目の三個の
バイト (data2， data173， data344)とみなされても、
data2だけに誤りが含まれていれば、第二行目，三行目
のCRC検査結果は全零となる。この場合には、第一行目
のRS符号語を復号する際にのみ、消失訂正を行えば良
い。このためには、記録前に各行の記録データに対して
独立にCRCの剰余バイトを求めておく必要がある。
【００３８】変調符号語のパリティに関しては、図8に
示すように、一セクタが三個のRS符号語によって構成さ
れるフォーマットの場合、変調符号化後の三バイトに一
個ずつパリティが付加されると、一列単位(行方向で見
れば一バイト単位)の消失バイトの特定が可能となる。
示すように、一セクタが三個のRS符号語によって構成さ
れるフォーマットの場合、変調符号化後の三バイトに一
個ずつパリティが付加されると、一列単位(行方向で見
れば一バイト単位)の消失バイトの特定が可能となる。
【００３９】最後に消失バイト個数とRS復号器の制御に
関して説明する。RS符号の訂正能力をt[バイト]、消失
訂正能力を2t[バイト]とする。P-PP内でのシンドローム
計算の結果、消失バイト数がtを越えても、それら誤り
の大部分は図3の誤り訂正回路136によって訂正されてい
るので、RS復号器入力バイト列中の誤りバイト数はtよ
りも小さくなっている可能性が高い。従って、消失バイ
ト数がtを大きく越えた場合に、初めてRS復号器に消失
バイト位置を送り消失訂正を行わせるようにする。ま
た、消失バイト数が2tを越えても、RS復号器入力バイト
列中の誤りバイト数は、2t以下になっている可能性は高
い (ただし訂正能力tを越えている可能性も高い)。しか
し消失位置を2t以下に絞り込めないのでRSの消失訂正は
不可能である。この場合には二つの対処法が考えられ
る。第一には、該セクタから誤り訂正可能となるデータ
が再生されるまで該セクタのリトライを繰り返す事であ
る。第二には、復号不可のRS符号語に対しては、記録デ
ータバイトをそのまま、あるいは某かのデータと置換し
てRS復号器から出力させ、リトライは行わせない事であ
る。第二の方法は、特に音声・画像データを記録する磁
気ディスク装置に有効な方式と言える。なぜならば、音
声・画像データは、そのデータの一部に欠損が生じて
も、若干の音質・画質のわずかな乱れが生じるだけで済
むからである。一方、第一の方法を選択すれば、バイト
誤り率が劣化した場合に、リトライが頻繁に繰り返され
るので、音質・画質の時間的な途切れ頻発し、装置の使
用感が急激に悪化する。
関して説明する。RS符号の訂正能力をt[バイト]、消失
訂正能力を2t[バイト]とする。P-PP内でのシンドローム
計算の結果、消失バイト数がtを越えても、それら誤り
の大部分は図3の誤り訂正回路136によって訂正されてい
るので、RS復号器入力バイト列中の誤りバイト数はtよ
りも小さくなっている可能性が高い。従って、消失バイ
ト数がtを大きく越えた場合に、初めてRS復号器に消失
バイト位置を送り消失訂正を行わせるようにする。ま
た、消失バイト数が2tを越えても、RS復号器入力バイト
列中の誤りバイト数は、2t以下になっている可能性は高
い (ただし訂正能力tを越えている可能性も高い)。しか
し消失位置を2t以下に絞り込めないのでRSの消失訂正は
不可能である。この場合には二つの対処法が考えられ
る。第一には、該セクタから誤り訂正可能となるデータ
が再生されるまで該セクタのリトライを繰り返す事であ
る。第二には、復号不可のRS符号語に対しては、記録デ
ータバイトをそのまま、あるいは某かのデータと置換し
てRS復号器から出力させ、リトライは行わせない事であ
る。第二の方法は、特に音声・画像データを記録する磁
気ディスク装置に有効な方式と言える。なぜならば、音
声・画像データは、そのデータの一部に欠損が生じて
も、若干の音質・画質のわずかな乱れが生じるだけで済
むからである。一方、第一の方法を選択すれば、バイト
誤り率が劣化した場合に、リトライが頻繁に繰り返され
るので、音質・画質の時間的な途切れ頻発し、装置の使
用感が急激に悪化する。
【００４０】
【発明の実施の形態】本発明の実施の形態を図1から図9
までを参照して説明する。
までを参照して説明する。
【００４１】(1) 記録チャネル
【００４２】図1は磁気ディスクの記録チャネルであ
り、装置に記録したいデータDataはCRC(Cyclic Redunda
ncy Check)計算回路101においてCRC剰余バイトが計算さ
れ、剰余バイトはデータに付加される。次にデータはリ
ードソロモン(Reed-Solomon: RS) 符号化器102において
符号化される。RS符号化もCRC符号化と同様、データをR
S符号の生成多項式で除した剰余バイトを求め、それを
符号化前のデータに付加する事により行われる。これら
CRC剰余計算及びRS符号化は一セクタ(512バイト)単位で
行われる。ここまでのデータを図8を用いて確認する。
図1のCRC計算回路101及びRS符号化器102は図8の各行の
記録データに対して独立にそれぞれCRCk(i)， ECCk
(j)， i = 1， 2， j =1， 2， …， 8， k = 1， 2，
3を計算する。
り、装置に記録したいデータDataはCRC(Cyclic Redunda
ncy Check)計算回路101においてCRC剰余バイトが計算さ
れ、剰余バイトはデータに付加される。次にデータはリ
ードソロモン(Reed-Solomon: RS) 符号化器102において
符号化される。RS符号化もCRC符号化と同様、データをR
S符号の生成多項式で除した剰余バイトを求め、それを
符号化前のデータに付加する事により行われる。これら
CRC剰余計算及びRS符号化は一セクタ(512バイト)単位で
行われる。ここまでのデータを図8を用いて確認する。
図1のCRC計算回路101及びRS符号化器102は図8の各行の
記録データに対して独立にそれぞれCRCk(i)， ECCk
(j)， i = 1， 2， j =1， 2， …， 8， k = 1， 2，
3を計算する。
【００４３】次に、RS符号化後のデータはインターリー
バ103においてバイト単位の並べ替えが行われ、data1，
data172， data343， data4， data173， data344，
…の順に配列し直される。インターリーバ103の出力は
ランダマイザ104へ入力され、ここで擬似ランダム系列
が加算されデータのビット0と1のウェイトが平均化され
る。ランダマイザ出力は変調器105へ入力される。変調
器105において、記録データ、CRC剰余バイト及びRS剰余
バイトに対し変調符号化がなされる。変調符号として
は、上記の本発明の作用を説明する記載で述べた理由に
より、インターリーブサイズと同じ3バイト単位でパリ
ティを生成するような符号化を施す。この実施の形態で
は、図1の変調器105は図8の各列(3バイト)を27ビットの
8/9変調列へ変換する。変調器105の出力ビット列はプリ
コーダ106へ出力され、ここでI-NRZI(Interleaved-Non
Return to Zero Inversion) の変換が施されパリティ計
算回路107へ入力される。回路107では数式(1)に示した
計算により、27ビット毎に一ビットだけパリティビット
を計算し付加することにより、符号長28ビットの変調符
号語の列へ変換される。
バ103においてバイト単位の並べ替えが行われ、data1，
data172， data343， data4， data173， data344，
…の順に配列し直される。インターリーバ103の出力は
ランダマイザ104へ入力され、ここで擬似ランダム系列
が加算されデータのビット0と1のウェイトが平均化され
る。ランダマイザ出力は変調器105へ入力される。変調
器105において、記録データ、CRC剰余バイト及びRS剰余
バイトに対し変調符号化がなされる。変調符号として
は、上記の本発明の作用を説明する記載で述べた理由に
より、インターリーブサイズと同じ3バイト単位でパリ
ティを生成するような符号化を施す。この実施の形態で
は、図1の変調器105は図8の各列(3バイト)を27ビットの
8/9変調列へ変換する。変調器105の出力ビット列はプリ
コーダ106へ出力され、ここでI-NRZI(Interleaved-Non
Return to Zero Inversion) の変換が施されパリティ計
算回路107へ入力される。回路107では数式(1)に示した
計算により、27ビット毎に一ビットだけパリティビット
を計算し付加することにより、符号長28ビットの変調符
号語の列へ変換される。
【００４４】
【数２】
【００４５】数式(1)で、b(i)， i = 1， 2， …， 27
は8/9変調符号化後の各ビットの値 (0または1)を表す。
パリティビットb(28)が挿入される事により8/9変調符号
化ビット列におけるビット‘0’のラン長制限は若干乱
れるが、パリティビットの出現頻度から考えればBERへ
の影響は軽微である。パリティが付加されたビット列
は、ビット0，1に応じて記録電流Iwのレベルへ変換さ
れ、磁気記録再生過程108において、記録ヘッドにより
磁気記録媒体へ記録される。
は8/9変調符号化後の各ビットの値 (0または1)を表す。
パリティビットb(28)が挿入される事により8/9変調符号
化ビット列におけるビット‘0’のラン長制限は若干乱
れるが、パリティビットの出現頻度から考えればBERへ
の影響は軽微である。パリティが付加されたビット列
は、ビット0，1に応じて記録電流Iwのレベルへ変換さ
れ、磁気記録再生過程108において、記録ヘッドにより
磁気記録媒体へ記録される。
【００４６】(2) 再生チャネル
【００４７】次に、本発明の実施の形態のうち、磁気デ
ィスクの記録媒体からデータを再生するチャネルの概要
を、図2を用いて説明する。図2はAGC110，PR4等化器11
1，1+ D変換器112，EPR4ビタビ検出器113，ポストプロ
セッサ114，パリティ除去器115，ポストコーダ116，復
調器117，逆ランダマイザ118，逆インターリーバ119，
消失位置計算回路121，RS復号器122，遅延素子123，ビ
ットカウンタ124から構成される。図2において、図9に
示したものに対応する構成には同一の符号を付けてい
る。
ィスクの記録媒体からデータを再生するチャネルの概要
を、図2を用いて説明する。図2はAGC110，PR4等化器11
1，1+ D変換器112，EPR4ビタビ検出器113，ポストプロ
セッサ114，パリティ除去器115，ポストコーダ116，復
調器117，逆ランダマイザ118，逆インターリーバ119，
消失位置計算回路121，RS復号器122，遅延素子123，ビ
ットカウンタ124から構成される。図2において、図9に
示したものに対応する構成には同一の符号を付けてい
る。
【００４８】図2で、再生ヘッド出力信号RはまずAGC 11
0，PR4等化器111を経由して、適切な信号レベルのPR4
(Partial Response Class4) の信号、すなわち信号識別
時刻に三値をとるような信号へ増幅・等化される。次に
前記信号は1+D変換器112(Dは一ビット伝送の所用時間分
の遅延操作を表す)によりEPR4信号(Extended PR4信号、
信号識別時刻に5値をとる信号)へ等化され、前記EPP4信
号はEPR4ビタビ検出器113においてビタビ検出されるこ
とによってビット0、1の信号VDOUTとなる。VDOUTは、仮
に記録再生過程でのノイズ等が皆無ならば、図2の記録
電流Iwのパタンと一致する。VDOUTはポストプロセッサ1
14へ入力される。また、ポストプロセッサ114へは、PR4
信号PR4 Signalが遅延素子123を経由して入力されると
ともに、PR4Signalからビットカウンタ124によって生成
されたセクタ内ビット位置に関する信号Bit Count も入
力される。また図2のビットカウンタ124は、PR4等化器1
11の出力信号からシンクワードを検出する機能と、シン
クワード後に開始される記録データ列をビット毎に0、
1、2、…とカウントする機能を有し、カウントした値を
信号Bit Countとしてポストプロセッサ114や消失位置計
算回路121へ出力する。
0，PR4等化器111を経由して、適切な信号レベルのPR4
(Partial Response Class4) の信号、すなわち信号識別
時刻に三値をとるような信号へ増幅・等化される。次に
前記信号は1+D変換器112(Dは一ビット伝送の所用時間分
の遅延操作を表す)によりEPR4信号(Extended PR4信号、
信号識別時刻に5値をとる信号)へ等化され、前記EPP4信
号はEPR4ビタビ検出器113においてビタビ検出されるこ
とによってビット0、1の信号VDOUTとなる。VDOUTは、仮
に記録再生過程でのノイズ等が皆無ならば、図2の記録
電流Iwのパタンと一致する。VDOUTはポストプロセッサ1
14へ入力される。また、ポストプロセッサ114へは、PR4
信号PR4 Signalが遅延素子123を経由して入力されると
ともに、PR4Signalからビットカウンタ124によって生成
されたセクタ内ビット位置に関する信号Bit Count も入
力される。また図2のビットカウンタ124は、PR4等化器1
11の出力信号からシンクワードを検出する機能と、シン
クワード後に開始される記録データ列をビット毎に0、
1、2、…とカウントする機能を有し、カウントした値を
信号Bit Countとしてポストプロセッサ114や消失位置計
算回路121へ出力する。
【００４９】図3を用いて、ポストプロセッサ114の動作
を説明する。図3はポストプロセッサ114の構成を示した
もので、同図に示すようにポストプロセッサはシンドロ
ーム計算回路135，誤り訂正回路136，1-D2計算回路であ
る変換器137，減算器138，1+D変換器139，誤り検出回路
140から構成される。ビタビ検出器出力信号VDOUTは変換
器137によって1-D2変換が施される。同変換のうち1-Dは
微分操作すなわち長手記録された信号の再生過程での信
号変換を表す。また1+DはPR4等化器の伝達関数を表す。
つまり変換器137の出力信号は、EPR4用ビタビ検出器出
力ビット列から再現された、PR4等化器出力信号となっ
ている。一方、ポストプロセッサ114へはPR4 Signalも
入力されている。加算器138は、変換器137の出力信号と
PR4 Signalとの差信号PR4 Errorを計算する。磁気記録
再生過程にノイズなどの誤りの原因が無いならば、PR4
Errorは零となる。しかし実際には、記録再生過程には
様々な誤りの要因が存在し、PR4 Errorは特にビタビ検
出器が記録ビットとは異なった(誤った)ビット列を出力
したときに、大きくなる。1+D変換器139はPR4 ErrorをE
PR4等化後の誤り系列EPR4 Errorへ変換し、EPR4 Error
は誤り検出回路140へ入力される。
を説明する。図3はポストプロセッサ114の構成を示した
もので、同図に示すようにポストプロセッサはシンドロ
ーム計算回路135，誤り訂正回路136，1-D2計算回路であ
る変換器137，減算器138，1+D変換器139，誤り検出回路
140から構成される。ビタビ検出器出力信号VDOUTは変換
器137によって1-D2変換が施される。同変換のうち1-Dは
微分操作すなわち長手記録された信号の再生過程での信
号変換を表す。また1+DはPR4等化器の伝達関数を表す。
つまり変換器137の出力信号は、EPR4用ビタビ検出器出
力ビット列から再現された、PR4等化器出力信号となっ
ている。一方、ポストプロセッサ114へはPR4 Signalも
入力されている。加算器138は、変換器137の出力信号と
PR4 Signalとの差信号PR4 Errorを計算する。磁気記録
再生過程にノイズなどの誤りの原因が無いならば、PR4
Errorは零となる。しかし実際には、記録再生過程には
様々な誤りの要因が存在し、PR4 Errorは特にビタビ検
出器が記録ビットとは異なった(誤った)ビット列を出力
したときに、大きくなる。1+D変換器139はPR4 ErrorをE
PR4等化後の誤り系列EPR4 Errorへ変換し、EPR4 Error
は誤り検出回路140へ入力される。
【００５０】・誤り検出回路140の構成
【００５１】図4を用いて、誤り検出回路140を説明す
る。誤り検出回路140は図4に示すようにエラーフィルタ
151，152，乗算器153，絶対値計算回路154，155，最大
値計算回路156，157，ラッチ158，162，164，比較器15
9，160，ゲート161，163，165，166，比較器167，加算
器169，および剰余計算器168から構成される。同図でEP
R4 Errorは二個のエラーフィルタ151，152へ並列に入力
される。これらエラーフィルタ151，152の実体はFIRフ
ィルタであり、そのタップ係数列はEPR4ビタビ検出器11
3が出力する支配的な誤りビットパタンをEPR4信号へ変
換したものとする。具体的には、前記支配的な誤りパタ
ンとは、記録電流レベル(EPR4用ビタビ検出器出力ビッ
ト列)の時間ドメインで一ビット遅延オペレータDを使っ
て1+D+D2、及び 1と表される。これらをEPR4信号に変換
すると、(1 - D) (1 + D)2、及び(1 - D)(1 + D)2 (1 +
D + D2)となる。前記二個の伝達関数をもつFIRフィル
タに信号EPR4 Errorが入力されると、EPR4 Errorが前記
いずれかの系列に近い場合には、近い系列に対応するエ
ラーフィルタ出力が、誤り発生位置で正負いずれかのピ
ークを示す。各フィルタ出力E1，E2はそれぞれ絶対値計
算回路154，155を経由して最大値計算回路156へ入力さ
れる。最大値計算回路156は二個の入力値のうち大きい
値を出力する機能を有する。最大値計算回路156の出力
信号は最大値計算回路157，比較器159へ入力される。比
較器159は二個の入力端子IN，CMPをもち、INからの入力
値がCMP以上であれば1、さもなければ0を出力する機能
を有する。ラッチ158は新しい値が入力されるか、ある
いは端子CLへクリア信号が入力されるまで、前回入力さ
れた値を保持する機能を有し、端子CLへクリア信号が入
力されると0が格納される。前記回路157，159、及びラ
ッチ158によって、最大値計算回路156出力信号のうちの
最大値がラッチ158に保存され、最大値計算回路159の出
力信号Lはmax(E1， E2)が最大値を更新する毎に1とな
る。max(*,*)は()内の最大値を表す。
る。誤り検出回路140は図4に示すようにエラーフィルタ
151，152，乗算器153，絶対値計算回路154，155，最大
値計算回路156，157，ラッチ158，162，164，比較器15
9，160，ゲート161，163，165，166，比較器167，加算
器169，および剰余計算器168から構成される。同図でEP
R4 Errorは二個のエラーフィルタ151，152へ並列に入力
される。これらエラーフィルタ151，152の実体はFIRフ
ィルタであり、そのタップ係数列はEPR4ビタビ検出器11
3が出力する支配的な誤りビットパタンをEPR4信号へ変
換したものとする。具体的には、前記支配的な誤りパタ
ンとは、記録電流レベル(EPR4用ビタビ検出器出力ビッ
ト列)の時間ドメインで一ビット遅延オペレータDを使っ
て1+D+D2、及び 1と表される。これらをEPR4信号に変換
すると、(1 - D) (1 + D)2、及び(1 - D)(1 + D)2 (1 +
D + D2)となる。前記二個の伝達関数をもつFIRフィル
タに信号EPR4 Errorが入力されると、EPR4 Errorが前記
いずれかの系列に近い場合には、近い系列に対応するエ
ラーフィルタ出力が、誤り発生位置で正負いずれかのピ
ークを示す。各フィルタ出力E1，E2はそれぞれ絶対値計
算回路154，155を経由して最大値計算回路156へ入力さ
れる。最大値計算回路156は二個の入力値のうち大きい
値を出力する機能を有する。最大値計算回路156の出力
信号は最大値計算回路157，比較器159へ入力される。比
較器159は二個の入力端子IN，CMPをもち、INからの入力
値がCMP以上であれば1、さもなければ0を出力する機能
を有する。ラッチ158は新しい値が入力されるか、ある
いは端子CLへクリア信号が入力されるまで、前回入力さ
れた値を保持する機能を有し、端子CLへクリア信号が入
力されると0が格納される。前記回路157，159、及びラ
ッチ158によって、最大値計算回路156出力信号のうちの
最大値がラッチ158に保存され、最大値計算回路159の出
力信号Lはmax(E1， E2)が最大値を更新する毎に1とな
る。max(*,*)は()内の最大値を表す。
【００５２】一方、E1， E2は比較器160にも入力され、
比較器160の出力信号Typeは、E1 ≧E2 なら0、さもなけ
れば1となる。LとTypeはゲート161， 163及び比較器167
へ入力される。ゲート161，163は、入力端子Gの信号が1
の時に限り、端子INからの信号を出力する機能を有す
る。ゲート161は、max(E1，E2)が最大となったビット位
置LにおけるType(0または1)を、ラッチ162へ出力する。
ゲート163へは、Lと、現在の変調符号語内の位置 Locat
ion (1， 2， …， 28のいずれか)が入力される。現在
の符号語内の位置は剰余計算器168と加算器169によって
作られる。剰余計算器168は端子IN、 MODそれぞれから
の入力信号x， yに対して、xをyで除算した際の剰余を
出力する機能を有する。Bit Countはセクタ内ビット番
号で、これを変調符号長 N = 28 によって剰余をとり1
を加える事により変調符号語内のビット位置 Location
へ変換する。
比較器160の出力信号Typeは、E1 ≧E2 なら0、さもなけ
れば1となる。LとTypeはゲート161， 163及び比較器167
へ入力される。ゲート161，163は、入力端子Gの信号が1
の時に限り、端子INからの信号を出力する機能を有す
る。ゲート161は、max(E1，E2)が最大となったビット位
置LにおけるType(0または1)を、ラッチ162へ出力する。
ゲート163へは、Lと、現在の変調符号語内の位置 Locat
ion (1， 2， …， 28のいずれか)が入力される。現在
の符号語内の位置は剰余計算器168と加算器169によって
作られる。剰余計算器168は端子IN、 MODそれぞれから
の入力信号x， yに対して、xをyで除算した際の剰余を
出力する機能を有する。Bit Countはセクタ内ビット番
号で、これを変調符号長 N = 28 によって剰余をとり1
を加える事により変調符号語内のビット位置 Location
へ変換する。
【００５３】ラッチ164，162それぞれには長さ28の変調
符号語内でmax(E1，E2)が最大となったビット位置 Loca
tin と、その位置における Type が保持される。前記各
ラッチに保持されたLocationとTypeは、Bit Countが 2
8，56， …すなわち変調符号長の倍数と等しい時、それ
ぞれゲート166，165を経由して誤り訂正回路(図3の136)
へ出力される。Bit Countと変調符号長との比較は比較
器167(二個の入力値が等しいときに1を出力する)を使っ
て実現される。以上により、ある変調符号語の最初のビ
ット位置において、その一つ前の変調符号語内のmax(E
1，E2)が最大となるビット位置 Error Bit Location
と、そのビット Type(0または1)が求められる。また、
比較器167の出力は変調符号語の区切り目毎に、ラッチ1
58をゼロクリアする。
符号語内でmax(E1，E2)が最大となったビット位置 Loca
tin と、その位置における Type が保持される。前記各
ラッチに保持されたLocationとTypeは、Bit Countが 2
8，56， …すなわち変調符号長の倍数と等しい時、それ
ぞれゲート166，165を経由して誤り訂正回路(図3の136)
へ出力される。Bit Countと変調符号長との比較は比較
器167(二個の入力値が等しいときに1を出力する)を使っ
て実現される。以上により、ある変調符号語の最初のビ
ット位置において、その一つ前の変調符号語内のmax(E
1，E2)が最大となるビット位置 Error Bit Location
と、そのビット Type(0または1)が求められる。また、
比較器167の出力は変調符号語の区切り目毎に、ラッチ1
58をゼロクリアする。
【００５４】図3に戻り、VDOUTはシンドローム計算回路
135へ入力され、ここで符号長に一度、パリティをもと
にシンドロームが計算される。例えば、符号長が28ビッ
トの時には、次の計算によってシンドロームを得る。
135へ入力され、ここで符号長に一度、パリティをもと
にシンドロームが計算される。例えば、符号長が28ビッ
トの時には、次の計算によってシンドロームを得る。
【００５５】
【数３】
【００５６】シンドロームが非零ならば、奇数個の誤り
が発生した事が検出されている。実は、EPR4ビタビ検出
器113から出力される誤りビットパタンのほとんどは、
前述のように、奇数個となる。従ってこのシンドローム
計算によりEPR4ビタビ検出器出力列中のビット誤りの発
生が検出可能となる。ここまでで説明したSyndrome，VD
OUT，Error Type，Error Bit Locationは誤り訂正回路1
36へ入力される。誤り訂正回路136は、Syndromeが非零
の場合に限り、VDOUT中のビット位置Error BitLocation
において、Error Typeで指定されたビットパタンをVDOU
TへMod2上で加算する。これによりVDOUT中のビット誤り
は訂正され、訂正後の系列Correctedが出力される。
が発生した事が検出されている。実は、EPR4ビタビ検出
器113から出力される誤りビットパタンのほとんどは、
前述のように、奇数個となる。従ってこのシンドローム
計算によりEPR4ビタビ検出器出力列中のビット誤りの発
生が検出可能となる。ここまでで説明したSyndrome，VD
OUT，Error Type，Error Bit Locationは誤り訂正回路1
36へ入力される。誤り訂正回路136は、Syndromeが非零
の場合に限り、VDOUT中のビット位置Error BitLocation
において、Error Typeで指定されたビットパタンをVDOU
TへMod2上で加算する。これによりVDOUT中のビット誤り
は訂正され、訂正後の系列Correctedが出力される。
【００５７】・誤り訂正回路136の説明
【００５８】図5を用いて、誤り訂正回路136を説明す
る。同回路は遅延素子171，選択回路172，切替器173，
パタンテーブル174，選択回路175，シフトレジスタ176
から構成される。VDOUTは遅延素子171によって、図3の
変換器139及び誤り検出回路140での信号遅延分だけ遅延
された後に、図5 のシフトレジスタ176へ入力される。
る。同回路は遅延素子171，選択回路172，切替器173，
パタンテーブル174，選択回路175，シフトレジスタ176
から構成される。VDOUTは遅延素子171によって、図3の
変換器139及び誤り検出回路140での信号遅延分だけ遅延
された後に、図5 のシフトレジスタ176へ入力される。
【００５９】Error Bit Locationは選択回路172へ入力
される。選択回路172は、端子CTLへの入力値が1ならば
端子IN1への入力値を端子OUTから出力し、さもなければ
端子IN2への入力値を端子OUTから出力する機能を有す
る。Syndrome = 1すなわち符号語内に奇数個の誤りが発
生した場合、回路172はError Bit Locationを切替器173
へ出力し、さもなければ値Dummyを切替器173へ出力す
る。またパタンテーブルにはチャネルで支配的な誤りパ
タン(0 1 0) と (1 1 1 )があらかじめ保持されてお
り、これらうちのいずれかが選択回路175によって切替
器173へ入力される。選択回路175はError Typeによって
制御され、Error Type = 0 ならば(0 1 0)が、さもなけ
れば(1 1 1)が図5の信号Correct Patternとして切替器1
73へ入力される。
される。選択回路172は、端子CTLへの入力値が1ならば
端子IN1への入力値を端子OUTから出力し、さもなければ
端子IN2への入力値を端子OUTから出力する機能を有す
る。Syndrome = 1すなわち符号語内に奇数個の誤りが発
生した場合、回路172はError Bit Locationを切替器173
へ出力し、さもなければ値Dummyを切替器173へ出力す
る。またパタンテーブルにはチャネルで支配的な誤りパ
タン(0 1 0) と (1 1 1 )があらかじめ保持されてお
り、これらうちのいずれかが選択回路175によって切替
器173へ入力される。選択回路175はError Typeによって
制御され、Error Type = 0 ならば(0 1 0)が、さもなけ
れば(1 1 1)が図5の信号Correct Patternとして切替器1
73へ入力される。
【００６０】切替器173は、Error Bit Locationの値に
応じて、三並列の信号Correct Patternを、30個の信号
線のうち位置に関して連続した三個の信号線により、シ
フトレジスタ176の一ビット単位のバッファFF1〜FF30へ
出力する機能を有する。図5では、前記信号線により出
力される信号値を s(0)， s(1)， …， s(29)と示し
た。Error Bit Location = x の時、三個の信号値s(i-
1)， s(i)， s(i+1)がCorrect Patternの値に設定さ
れ、他の信号値は0に設定される。これらは同時に独立
に切替器173へ向けて送信される ( i = 0， 1， 2，
…， 29)。また、切替器173は、切替器173へ入力される
Error Bit Location が Dummy であるとき、s(i) =0，
i = 0， 1， …， 29とする機能を有する。例えば、Syn
drome = 1， ErrorBit Location = 2， Error Type = 0
の時、s(1) = 0， s(2) = 1， s(3) = 1，s(i) = 0， i
= 4， 5， …， 29 が切替器173からシフトレジスタ17
6へ出力される。
応じて、三並列の信号Correct Patternを、30個の信号
線のうち位置に関して連続した三個の信号線により、シ
フトレジスタ176の一ビット単位のバッファFF1〜FF30へ
出力する機能を有する。図5では、前記信号線により出
力される信号値を s(0)， s(1)， …， s(29)と示し
た。Error Bit Location = x の時、三個の信号値s(i-
1)， s(i)， s(i+1)がCorrect Patternの値に設定さ
れ、他の信号値は0に設定される。これらは同時に独立
に切替器173へ向けて送信される ( i = 0， 1， 2，
…， 29)。また、切替器173は、切替器173へ入力される
Error Bit Location が Dummy であるとき、s(i) =0，
i = 0， 1， …， 29とする機能を有する。例えば、Syn
drome = 1， ErrorBit Location = 2， Error Type = 0
の時、s(1) = 0， s(2) = 1， s(3) = 1，s(i) = 0， i
= 4， 5， …， 29 が切替器173からシフトレジスタ17
6へ出力される。
【００６１】シフトレジスタ176は長さ30ビットのビッ
ト列を格納しシフトする機能をもつ。シフトレジスタ17
6はまた、ある変調符号語(符号語の各ビットの値を伝送
される順番としてb(1)， b(2)， …， b(28)とする)が
図5に示した位置に格納された時刻毎に、図5で右から
ト列を格納しシフトする機能をもつ。シフトレジスタ17
6はまた、ある変調符号語(符号語の各ビットの値を伝送
される順番としてb(1)， b(2)， …， b(28)とする)が
図5に示した位置に格納された時刻毎に、図5で右から
【数４】
の演算を同時に実行することによってバッファFF1〜FF3
0の内容を更新する機能を有する。数式(3)において、加
算はmod2上の加算を示す。この機能によって、Syndrome
が非零すなわち符号語内にビット誤りが生じている場合
に、その符号語をパタンテーブル174に格納されている
ビットパタンによって訂正する事が可能となる。
0の内容を更新する機能を有する。数式(3)において、加
算はmod2上の加算を示す。この機能によって、Syndrome
が非零すなわち符号語内にビット誤りが生じている場合
に、その符号語をパタンテーブル174に格納されている
ビットパタンによって訂正する事が可能となる。
【００６２】図2に戻り、ポストプロセッサ114で誤りが
訂正された信号Correctedは、パリティ除去器115におい
てパリティビットが除去され、ポストコーダ116で1+D2
変換が施された後、復調器117，逆ランダマイザ118，逆
インターリーバ119を経て記録前のデータの配列(図8に
示したdata1，fata2，…という順番)に戻されバイト列C
odeword(1)，Codeword(2)， Codeword(3)となる。Codew
ord(1)は図8の第一行目のバイト列すなわちdata1， dat
a2， …， data171， CRC1(1)， CRC2(2)， ECC1(1)，
…， ECC1(8)である。Codeword(2)， Codeword(3)も同
様に図8の第二行目，第三行目のバイト列となる。図2
で、Codeword(1)〜Codeword(3)は並列に消失位置計算回
路121へ入力される。
訂正された信号Correctedは、パリティ除去器115におい
てパリティビットが除去され、ポストコーダ116で1+D2
変換が施された後、復調器117，逆ランダマイザ118，逆
インターリーバ119を経て記録前のデータの配列(図8に
示したdata1，fata2，…という順番)に戻されバイト列C
odeword(1)，Codeword(2)， Codeword(3)となる。Codew
ord(1)は図8の第一行目のバイト列すなわちdata1， dat
a2， …， data171， CRC1(1)， CRC2(2)， ECC1(1)，
…， ECC1(8)である。Codeword(2)， Codeword(3)も同
様に図8の第二行目，第三行目のバイト列となる。図2
で、Codeword(1)〜Codeword(3)は並列に消失位置計算回
路121へ入力される。
【００６３】図2で、消失位置計算回路121へは、Codewo
rd(1)〜Codeword(3)の他にBit CountとSyndromeが入力
される。消失位置計算回路121は前記三種類の信号か
ら、Erasure Byte Location， Erasure(1)〜Erasure
(3)，Uncorrect(1)〜Uncorrect(3)を生成しRS復号器122
へ出力する機能を有する。Erasure Byte Locationは図8
のセクタ内での消失バイト位置を示す。Erasure(1)〜Er
asure(3)は各RS符号語(図8の各行)の復号時、消失訂正
を行わせるRS符号語に対応する番号の信号だけが1とな
る。例えば、Codeword(1)内の消失バイト数が、消失訂
正を行わせるための既定値を越えた場合に、Erasure(1)
= 1となり、さもなければ0となる。Uncorrect(1)〜Unc
orrect(3)は、各RS符号語の復号時、復号を行わせないR
S符号の番号に対応する信号だけが1となる。
rd(1)〜Codeword(3)の他にBit CountとSyndromeが入力
される。消失位置計算回路121は前記三種類の信号か
ら、Erasure Byte Location， Erasure(1)〜Erasure
(3)，Uncorrect(1)〜Uncorrect(3)を生成しRS復号器122
へ出力する機能を有する。Erasure Byte Locationは図8
のセクタ内での消失バイト位置を示す。Erasure(1)〜Er
asure(3)は各RS符号語(図8の各行)の復号時、消失訂正
を行わせるRS符号語に対応する番号の信号だけが1とな
る。例えば、Codeword(1)内の消失バイト数が、消失訂
正を行わせるための既定値を越えた場合に、Erasure(1)
= 1となり、さもなければ0となる。Uncorrect(1)〜Unc
orrect(3)は、各RS符号語の復号時、復号を行わせないR
S符号の番号に対応する信号だけが1となる。
【００６４】・消失位置計算回路121の説明
【００６５】図6を用いて消失位置計算回路121の構成・
動作を詳細に説明する。図6は剰余計算器168，遅延素子
181，182，比較器183，加算器184，ラッチ185，190，ゲ
ート186，188，シフトレジスタ187，加算器189，比較器
191，192，AND回路193〜199、およびCRC1〜CRC3の割算
回路（剰余計算器）div1〜div3から構成される。また消
失位置計算回路121へはセクタ内ビット位置信号Bit Cou
nt、一個の変調符号内のビット誤りの有無を示すSyndro
me、逆インターリーバ出力の符号語列Codeword(1)〜Cod
eword(3)が入力されている。
動作を詳細に説明する。図6は剰余計算器168，遅延素子
181，182，比較器183，加算器184，ラッチ185，190，ゲ
ート186，188，シフトレジスタ187，加算器189，比較器
191，192，AND回路193〜199、およびCRC1〜CRC3の割算
回路（剰余計算器）div1〜div3から構成される。また消
失位置計算回路121へはセクタ内ビット位置信号Bit Cou
nt、一個の変調符号内のビット誤りの有無を示すSyndro
me、逆インターリーバ出力の符号語列Codeword(1)〜Cod
eword(3)が入力されている。
【００６６】Bit Countは遅延素子182によって図2のパ
リティ除去器115から逆インターリーバ119までの遅延時
間と等しい時間だけ遅延された後、剰余計算器168の端
子INへ入力される。剰余計算器168は端子INからの入力
信号を端子MODからの入力信号で除した剰余を求める機
能を有し、剰余計算回路168はBit CountをNで除した剰
余を比較器183へ出力する。Nには変調符号長28を設定す
る。比較器183は二個の入力値が等しい場合に1を出力
し、さもなければ0を出力する機能を有する。つまり比
較器183の出力信号は、変調符号語の最後のビット時刻
を遅延素子182による遅延時間だけ遅延した時刻におい
てのみ、1となる。比較器183の出力信号は加算器184と
ゲート188へ出力される。
リティ除去器115から逆インターリーバ119までの遅延時
間と等しい時間だけ遅延された後、剰余計算器168の端
子INへ入力される。剰余計算器168は端子INからの入力
信号を端子MODからの入力信号で除した剰余を求める機
能を有し、剰余計算回路168はBit CountをNで除した剰
余を比較器183へ出力する。Nには変調符号長28を設定す
る。比較器183は二個の入力値が等しい場合に1を出力
し、さもなければ0を出力する機能を有する。つまり比
較器183の出力信号は、変調符号語の最後のビット時刻
を遅延素子182による遅延時間だけ遅延した時刻におい
てのみ、1となる。比較器183の出力信号は加算器184と
ゲート188へ出力される。
【００６７】加算器184は二入力を加算する機能、ラッ
チ185はセクタが開始される毎に1に初期設定クリアさ
れ、かつ新規の値が入力されるまで、前回入力された値
を保持する機能を有する。前記加算器184とラッチ185に
よって、それらの出力信号ByteNumberはセクタ内の伝送
済み変調符号語数1， 2， … となる。Byte Numberは図
8の各行のバイト番号にも一致する。一個の変調符号語
の伝送時間は、図8の一列分(変調前あるいは復調後の24
ビット)の伝送時間相当するからである。
チ185はセクタが開始される毎に1に初期設定クリアさ
れ、かつ新規の値が入力されるまで、前回入力された値
を保持する機能を有する。前記加算器184とラッチ185に
よって、それらの出力信号ByteNumberはセクタ内の伝送
済み変調符号語数1， 2， … となる。Byte Numberは図
8の各行のバイト番号にも一致する。一個の変調符号語
の伝送時間は、図8の一列分(変調前あるいは復調後の24
ビット)の伝送時間相当するからである。
【００６８】Syndromeは遅延素子181によって図2のパリ
ティ除去器115から逆インターリーバ119までの遅延時間
と等しい時間だけ遅延された後、ゲート188へ入力され
る。ゲート188は各変調符号語の最後のビット時刻を遅
延素子181による遅延時間だけ遅延した時刻において、S
yndrome = 1 の場合に限り、1を出力する。ゲート188出
力は加算器189とラッチ190によって累積され、Syndeome
= 1となった変調符号語数の合計Error Byte Numberと
なる。ゲート188出力信号はまたゲート186へも出力され
る。ゲート186出力信号はSyndrome = 1となったバイト
位置となる。前記バイト位置は2t段のシフトレジスタ18
7に順に格納され、セクタの再生が終了した時刻におい
てErasure LocationとしてRS復号器122へ出力される。
ティ除去器115から逆インターリーバ119までの遅延時間
と等しい時間だけ遅延された後、ゲート188へ入力され
る。ゲート188は各変調符号語の最後のビット時刻を遅
延素子181による遅延時間だけ遅延した時刻において、S
yndrome = 1 の場合に限り、1を出力する。ゲート188出
力は加算器189とラッチ190によって累積され、Syndeome
= 1となった変調符号語数の合計Error Byte Numberと
なる。ゲート188出力信号はまたゲート186へも出力され
る。ゲート186出力信号はSyndrome = 1となったバイト
位置となる。前記バイト位置は2t段のシフトレジスタ18
7に順に格納され、セクタの再生が終了した時刻におい
てErasure LocationとしてRS復号器122へ出力される。
【００６９】Error Byte Numberは比較器191，192によ
ってErasure Value， Uncorrect Valueと比較される。
比較器191，192は端子IN入力信号inと端子CMPからの入
力信号cmpとの間に in ≧ cmp が成立する場合に1を出
力し、さもなければ0を出力する機能を有する。本実施
の形態では、RS符号の訂正能力は4バイトなので、Erasu
reValueには4〜6程度の、訂正能力と同じかそれよりや
や大きい値を指定する。またUncorrect Valueには消失
訂正能力8を指定する。比較器191と192及びAND回路193
の動作によって、Erasure Enable、 Uncorrect Enable
の値が図10の表1のように定められる。前記二個の信号
はAND回路194〜199へ入力される。
ってErasure Value， Uncorrect Valueと比較される。
比較器191，192は端子IN入力信号inと端子CMPからの入
力信号cmpとの間に in ≧ cmp が成立する場合に1を出
力し、さもなければ0を出力する機能を有する。本実施
の形態では、RS符号の訂正能力は4バイトなので、Erasu
reValueには4〜6程度の、訂正能力と同じかそれよりや
や大きい値を指定する。またUncorrect Valueには消失
訂正能力8を指定する。比較器191と192及びAND回路193
の動作によって、Erasure Enable、 Uncorrect Enable
の値が図10の表1のように定められる。前記二個の信号
はAND回路194〜199へ入力される。
【００７０】一方、Codeword(1)〜Codeword(3)は割り算
回路div1〜div3それぞれにおいてCRC生成多項式により
割り算され、その剰余の合計Det(1)〜Det(3)が計算され
る。Det(1)〜Det(3)は図8の各行の記録データ中の誤り
ビットの有無を示し、誤りビットが生じていれば1、さ
もなければ0となる。Det(1)〜Det(3)は図6のAND回路194
〜199へ入力される。AND回路194〜199によって、次のよ
うに定められる。Erasure Enable = 1 ならば、Det(i)
= 1 となったRS符号語の番号iに対してのみ、Erasure
(i) = 1 となり、他のiについてはErasure(i) = 0とな
る (i = 1， 2， 3)。あるいはUncorrect Enable = 1
ならば、Det(i) = 1 となったRS符号語の番号iに対して
のみ、Uncorrect(i) = 1 となり、他のiについてはUnco
rrect(i) = 0となる (i = 1， 2， 3)。
回路div1〜div3それぞれにおいてCRC生成多項式により
割り算され、その剰余の合計Det(1)〜Det(3)が計算され
る。Det(1)〜Det(3)は図8の各行の記録データ中の誤り
ビットの有無を示し、誤りビットが生じていれば1、さ
もなければ0となる。Det(1)〜Det(3)は図6のAND回路194
〜199へ入力される。AND回路194〜199によって、次のよ
うに定められる。Erasure Enable = 1 ならば、Det(i)
= 1 となったRS符号語の番号iに対してのみ、Erasure
(i) = 1 となり、他のiについてはErasure(i) = 0とな
る (i = 1， 2， 3)。あるいはUncorrect Enable = 1
ならば、Det(i) = 1 となったRS符号語の番号iに対して
のみ、Uncorrect(i) = 1 となり、他のiについてはUnco
rrect(i) = 0となる (i = 1， 2， 3)。
【００７１】図7を用いて、割り算回路dvi1の構成と動
作を説明する。div1はMOD2上の加算器201，201，…、一
ビット遅延素子202，202，…、多入力の加算器203から
構成される。この場合、図7に示すように、割り算回路d
vi1は、Codeword(1)のビット列が入力される１個の加算
器201とそれに続く5個の一ビット遅延素子202と、それ
に続く１個の加算器201と7個の一ビット遅延素子202
と、それに続く１個の加算器201と4個の一ビット遅延素
子202とによって１つのループ回路を構成するととも
に、各加算器201，201，201によってそれぞれループ回
路を構成することで、数式(4)に示す値G(x)を順次計算
する。遅延素子202は、Codeword(1)のビット列が一ビッ
トずつ入力される毎に、右向きに一ビットずつシフト機
能と、素子内の値を加算器203へ出力する機能を有す
る。Codeword(1)の長さ181バイト(1448ビット)のうち、
図8のdata1， data2， …， data511， CRC1(1)， CRC1
(2)までの1384ビットが図7の左端の遅延素子202に入力
され終わった時点で、図7の全ての遅延素子202の出力信
号が加算器203によって加算され、加算結果がDet(1)と
して出力される。仮に前記1384ビット中にビット誤りが
生じていないならば、前記加算結果は零となる。割り算
回路div2，div3もdiv1と同一である。ただし、div3につ
いては、図8のCRC3(2)が図7の左端の遅延素子に入力さ
れた時点における加算結果がdet(3)として出力される。
すなわちdiv3は、剰余を求めるビット列の長さがdiv1，
div2に比べて8ビットだけ短い事だけがdiv1，div2と異
なる。
作を説明する。div1はMOD2上の加算器201，201，…、一
ビット遅延素子202，202，…、多入力の加算器203から
構成される。この場合、図7に示すように、割り算回路d
vi1は、Codeword(1)のビット列が入力される１個の加算
器201とそれに続く5個の一ビット遅延素子202と、それ
に続く１個の加算器201と7個の一ビット遅延素子202
と、それに続く１個の加算器201と4個の一ビット遅延素
子202とによって１つのループ回路を構成するととも
に、各加算器201，201，201によってそれぞれループ回
路を構成することで、数式(4)に示す値G(x)を順次計算
する。遅延素子202は、Codeword(1)のビット列が一ビッ
トずつ入力される毎に、右向きに一ビットずつシフト機
能と、素子内の値を加算器203へ出力する機能を有す
る。Codeword(1)の長さ181バイト(1448ビット)のうち、
図8のdata1， data2， …， data511， CRC1(1)， CRC1
(2)までの1384ビットが図7の左端の遅延素子202に入力
され終わった時点で、図7の全ての遅延素子202の出力信
号が加算器203によって加算され、加算結果がDet(1)と
して出力される。仮に前記1384ビット中にビット誤りが
生じていないならば、前記加算結果は零となる。割り算
回路div2，div3もdiv1と同一である。ただし、div3につ
いては、図8のCRC3(2)が図7の左端の遅延素子に入力さ
れた時点における加算結果がdet(3)として出力される。
すなわちdiv3は、剰余を求めるビット列の長さがdiv1，
div2に比べて8ビットだけ短い事だけがdiv1，div2と異
なる。
【００７２】
【数５】
【００７３】図2に戻り、RS復号器122へはErasure Byte
Location， Erasure(1)〜Erasure(3)，Uncorrect(1)〜
Uncorrect(3)が各セクタの再生が終了する毎に入力され
る。RS復号器122へは他にCodeword(1)〜Codeword(3)も
入力される。RS復号器122は従来技術によって構成さ
れ、各RS符号語において4バイトまでの誤り訂正と、8バ
イトまでの消失訂正を行う機能を有する。ただし、RS復
号器はErasure Byte Location(2t個)， Erasure(1)〜Er
asure(3)，Uncorrect(1)〜Uncorrect(3)に応じて一セク
タ三個の符号の復号方法を定める。すなわち、Erasure
(i) = 1となるiに対して、RS符号語Codeword(i)のErasu
re Byte Locationが示す消失バイト位置を消失訂正し、
消失訂正後の記録データを復号結果Dataとして出力す
る。Uncorrect(i) = 1となるiに対しては、RS符号語Cod
eword(i)の復号を開始せず、Codeword(i)の記録データ
部をそのままRS復号結果Dataとして出力する。この時に
は、訂正能力を越える数の誤りバイトが存在した事を示
すため、RS復号器は図2に示すように何らかの識別用信
号Statusを出力するようにする。前記識別信号は、特に
本発明装置が画像・音声データの記録に使用される場
合、画像・音声データの処理アルゴリズム内で使用する
事ができる。すなわち、誤りバイトを含むことがあらか
じめ判明していれば、画像・音声データの処理アルゴリ
ズムは、画像・音声の乱れを小さくする処理を行う事が
できるようになる。
Location， Erasure(1)〜Erasure(3)，Uncorrect(1)〜
Uncorrect(3)が各セクタの再生が終了する毎に入力され
る。RS復号器122へは他にCodeword(1)〜Codeword(3)も
入力される。RS復号器122は従来技術によって構成さ
れ、各RS符号語において4バイトまでの誤り訂正と、8バ
イトまでの消失訂正を行う機能を有する。ただし、RS復
号器はErasure Byte Location(2t個)， Erasure(1)〜Er
asure(3)，Uncorrect(1)〜Uncorrect(3)に応じて一セク
タ三個の符号の復号方法を定める。すなわち、Erasure
(i) = 1となるiに対して、RS符号語Codeword(i)のErasu
re Byte Locationが示す消失バイト位置を消失訂正し、
消失訂正後の記録データを復号結果Dataとして出力す
る。Uncorrect(i) = 1となるiに対しては、RS符号語Cod
eword(i)の復号を開始せず、Codeword(i)の記録データ
部をそのままRS復号結果Dataとして出力する。この時に
は、訂正能力を越える数の誤りバイトが存在した事を示
すため、RS復号器は図2に示すように何らかの識別用信
号Statusを出力するようにする。前記識別信号は、特に
本発明装置が画像・音声データの記録に使用される場
合、画像・音声データの処理アルゴリズム内で使用する
事ができる。すなわち、誤りバイトを含むことがあらか
じめ判明していれば、画像・音声データの処理アルゴリ
ズムは、画像・音声の乱れを小さくする処理を行う事が
できるようになる。
【００７４】
【発明の効果】第一の効果は、装置再生動作時のリトラ
イの発生を抑制する事である。第二の効果は、パリティ
符号化ポストプロセス方式において、誤りビット位置が
誤って特定され誤りビット数が拡大しても、誤りビット
数拡大による誤り訂正符号復号後のBER劣化を、防止で
きる事である。
イの発生を抑制する事である。第二の効果は、パリティ
符号化ポストプロセス方式において、誤りビット位置が
誤って特定され誤りビット数が拡大しても、誤りビット
数拡大による誤り訂正符号復号後のBER劣化を、防止で
きる事である。
【図１】従来技術、及び本発明の記録チャネルを示す図
である。
である。
【図２】本発明の再生チャネルを示す図である。
【図３】従来技術のポストプロセッサを示す図である。
【図４】従来技術のポストプロセッサに用いられている
誤り検出回路を示す図である。
誤り検出回路を示す図である。
【図５】従来技術の誤り訂正回路を示す図である。
【図６】本発明の消失位置計算回路を示す図である。
【図７】ＣＲＣの割り算回路を示す図である。
【図８】符号化フォーマットの説明図である。
【図９】ポストプロセッサを用いた従来の再生チャネル
を示す図である。
を示す図である。
【図１０】図6の消失位置計算回路 121 が求めるErasur
e Enable、 Uncorrect Enable の値の一覧を示す図表で
ある。
e Enable、 Uncorrect Enable の値の一覧を示す図表で
ある。
101 CRC計算回路
102 RS符号化器
103 インターリーバ
104 ランダマイザ
105 変調器
106 プリコーダ
107 パリティ計算回路
108 磁気記録再生過程
110 AGC
111 PR4等化器
112 1 + D変換器（1+D）
113 EPR4ビタビ検出器
114 ポストプロセッサ
115 パリティ除去器
116 ポストコーダ
117 復調器
118 逆ランダマイザ
119 逆インターリーバ
121 消失位置計算回路
122 RS復号器
123 遅延素子
124 ビットカウンタ
135 シンドローム計算回路
136 誤り訂正回路
137 変換器（1-D2）
139 変換器（1+D）
138 加算器
140 誤り検出回路
151、152 エラーフィルタ
153 乗算器
154、155 絶対値計算回路（ABS）
156、157 最大値計算回路（MAX）
158、162、164 ラッチ
159 比較器
161、163、165、166 ゲート
167 比較器（Equal）
168 剰余計算器
169 加算器
171 遅延素子（Delay）
172 選択回路
173 切替器
174 パタンテーブル
175 選択回路
176 シフトレジスタ
181、182 遅延素子（Delay）
183 比較器
184 加算器
185 ラッチ
186 ゲート
187 シフトレジスタ
188 ゲート
189 加算器１９１、192 比較器
193 AND回路
194〜199 AND回路
div1〜div3 剰余計算器（割り算回路）
201 mod2上加算器
202 1ビット遅延素子
203 加算器
Claims (2)
- 【請求項１】 パリティビットを含む記録用変調ビット
列へデータビットを変換する変調器、およびこの逆変換
を行う復調器と、前記生成されたパリティビットを利用
して、データ再生側において記録再生時のビット誤り発
生を検出する値(シンドローム)を計算する手段と、シン
ドロームから誤りバイト数、誤りバイト位置を推定する
誤り推定手段と、誤り訂正符号の符号化器、同復号器
と、誤り検出符号の符号化器、同検出器とを備え、誤り
検出符号の検出器によって誤り発生が特定された場合
に、誤り訂正符号の復号器の復号動作を、前記誤り推定
手段が推定した誤り個数、誤り位置に応じて変更するも
のであって、 誤り訂正符号の符号語に、前記推定された誤りバイトが
含まれる場合、誤り訂正符号語毎に、前記誤りバイト位
置中の誤りビットの有無を特定する特定手段を有し、 前記特定手段によって誤り訂正符号語内に誤りビットの
存在が確認され、かつ推定された誤りバイト数が誤り訂
正符号語の訂正能力又はそれを所定値超える値より大き
くなった場合、前記誤り訂正符号の復号器へ前記推定さ
れた誤りバイト位置を符号語毎に出力する第１の出力手
段を有し、 前記特定手段によって誤り訂正符号語内に誤りビットの
存在が確認され、かつ推定された誤りバイト数が誤り訂
正符号語の消失訂正能力を超えた場合、前記誤り訂正符
号の復号器へ復号不可である旨を符号語毎に出力する第
２の出力手段を有することを特徴とする 記録再生装置。 - 【請求項２】 前記誤り検出符号が、 CRC(Cyclic Redun
dancy Check) 剰余バイトを用いた符号であり、前記誤り
訂正符号が、リードソロモン (Reed-Solomon) 符号を用い
た符号であることを特徴とする請求項１に記載の記録再
生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP37583099A JP3537722B2 (ja) | 1999-12-28 | 1999-12-28 | 記録再生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP37583099A JP3537722B2 (ja) | 1999-12-28 | 1999-12-28 | 記録再生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001189059A JP2001189059A (ja) | 2001-07-10 |
| JP3537722B2 true JP3537722B2 (ja) | 2004-06-14 |
Family
ID=18506130
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP37583099A Expired - Fee Related JP3537722B2 (ja) | 1999-12-28 | 1999-12-28 | 記録再生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3537722B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100499878B1 (ko) * | 2001-09-29 | 2005-07-07 | 주식회사 씨엔에스 | 디브이디 램에서의 피아이디에 대한 에러 정정 회로 |
| JP4742044B2 (ja) * | 2003-05-30 | 2011-08-10 | インターナショナル・ビジネス・マシーンズ・コーポレーション | データ・ストレージ・システム |
| US8078935B2 (en) | 2004-10-26 | 2011-12-13 | Agency For Science, Technology And Research | Method and system for encoding and decoding information with modulation constraints and error control |
| JP2008299975A (ja) | 2007-05-31 | 2008-12-11 | Toshiba Corp | ディスク記憶装置及びデータ誤り訂正方法 |
-
1999
- 1999-12-28 JP JP37583099A patent/JP3537722B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001189059A (ja) | 2001-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7849388B2 (en) | Signal decoding method and device, and signal storage system | |
| JP4833173B2 (ja) | 復号化器、符号化・復号化装置及び記録再生装置 | |
| JP4181178B2 (ja) | 変調コードの符号化／復号化方法及び装置 | |
| JP4324276B2 (ja) | 磁気ディスク誤り訂正方法及び装置 | |
| US20070061687A1 (en) | Soft decoding method and apparatus, error correction method and apparatus, and soft output method and apparatus | |
| US20040257900A1 (en) | Data recording method, recording medium and reproduction apparatus | |
| US7076721B2 (en) | Data recording/readback method and data recording/readback device for the same | |
| US20060195760A1 (en) | Permuting MTR code with ECC without need for second MTR code | |
| KR20010033954A (ko) | 순환 에러 정정 코드에 대한 물리적 블록 어드레스 복구장치, 시스템 및 방법 | |
| US7814394B2 (en) | Post viterbi error correction apparatus and related methods | |
| EP1271509A1 (en) | Method and apparatus for detecting and correcting errors in a magnetic recording channel of a mass storage system | |
| JP3537722B2 (ja) | 記録再生装置 | |
| US20090307561A1 (en) | Decoding device, decoding method, and recording and reproducing device | |
| JPH07220398A (ja) | 記録信号再生方法及びその装置 | |
| JP4294407B2 (ja) | 信号処理方法及び信号処理回路 | |
| JP2000134114A (ja) | 軟判定ｍｌ復号器、誤り訂正回路及びそれを用いたディジタル磁気記録再生装置 | |
| US6856660B1 (en) | Signal processing method and apparatus and disk device using the method and apparatus | |
| JP2010152960A (ja) | エラー訂正回路及び記憶装置 | |
| JP3271208B2 (ja) | エラー訂正復号装置 | |
| JP2606647B2 (ja) | 誤り訂正方法 | |
| JP3551879B2 (ja) | 誤り訂正装置及び方法 | |
| KR0141826B1 (ko) | 압축 데이타의 에러 정정 방법 | |
| JP2796291B2 (ja) | 誤り訂正方式 | |
| JP3219318B2 (ja) | 誤り信号訂正装置 | |
| JP2006155704A (ja) | データ記録再生処理方法及び回路、データ記録再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20031209 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040209 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040309 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040317 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090326 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100326 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110326 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120326 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120326 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130326 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140326 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |