JPS61126826A - 倍長単一誤り訂正2重誤り検出リ−ド・ソロモン符号の復号器 - Google Patents

倍長単一誤り訂正2重誤り検出リ−ド・ソロモン符号の復号器

Info

Publication number
JPS61126826A
JPS61126826A JP59247822A JP24782284A JPS61126826A JP S61126826 A JPS61126826 A JP S61126826A JP 59247822 A JP59247822 A JP 59247822A JP 24782284 A JP24782284 A JP 24782284A JP S61126826 A JPS61126826 A JP S61126826A
Authority
JP
Japan
Prior art keywords
error
double
circuit
code
decoder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59247822A
Other languages
English (en)
Other versions
JPH0426253B2 (ja
Inventor
Hiroichi Okano
博一 岡野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to JP59247822A priority Critical patent/JPS61126826A/ja
Publication of JPS61126826A publication Critical patent/JPS61126826A/ja
Publication of JPH0426253B2 publication Critical patent/JPH0426253B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Detection And Correction Of Errors (AREA)
  • Error Detection And Correction (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は倍長皐−誤り訂正2重誤り検出(以下、5bE
CニーDbEDと称す)リード・ソロモン(以下、R9
と称す)符号の復4法に関するものである。
既に知られている5bE(ニーDbED  R6符号の
復号原理について述べる。
5bEC−DbED  R9符号の生成多項式はGF(
2b)のN始元をaとするとき次式となる。
G(x)=(x+a’)(x+12 )(x十a2) 
           (1)したがうて、誤りパター
ンをE (x) =ΣYZ Xz とするとシンドロー
ムは次式となる。
Se−E(1)  −ΣYi S/−E(at)  −ΣYzxt         
           (2)Si、−E(C!”)m
ΣY、: X、:”まず既に知られている5bECR9
符号の復号法を示す、(2)式かうi−1としてS0■
Y1、 Sl −YI  Xl を得る。したがって誤
りの位flx+、誤りの大きさY+は次式となる。
・×−■SI/S。
YI露So                    
          (3)さて、5bEC−DbED
  R9符号の復号を行うための誤り判定式は次式とな
ることを説明する。
Z−S、s、+s−(4) まず、ト誤りのとき、Y、  mtx’ 、x、  m
12’ トtルト、:Eg、−a’ 、61 ma’ 
cR’ 、S、mtx’ a’jとなる。したか銭、Z
−6,C2+S−−d’ (d’ol”J ) +(d
jclJ )”  、、、0゜つぎに2重誤りのとき、 Yl ma’ 、x、  ma’ 、Y2−a” 、X
、−tx’とすると、S、ma’ +X、S、 waa
’ 12’ 十a’ a’ 、Sz waa’ a”J
 +a”  +2bとなる。したかツテ、ZwaS6 
S、 +S、−(+2’ 十a” ) −(a’ 12
’J十a” +2b)+(aLaj +a” 12’)
’ma” (aj+aS)’  ≠0゜(−;、j≠、
5)。
以上のことから、Z■0のとき凰−誤り、ZF&Oのと
き2重誤りと判定できることかわかる。
もちろん、S 6− S r −Szのとき誤りは生じ
ていないとする。なお、嵐−誤りのときはS、 、sr
 、 s、は非零であるから、S、 、S、、C2のい
ずれかがOのときは誤り検出とする。
さて、本発明で用いる倍長5bEC−DbED  R9
符号のパリティ検査行列を導く、まず、通常の5bEC
−DbED  R6符号のパリティ検査行列にj11位
行列を付加してもよい。したがって、 となる。ここで。
ついてに、藁一列に11・・・1と00・・・0を加え
て次式のようにしても符号の能力は同じであることか知
られている。
パリティディジットを求め易くするために、R2の第1
行をi!2行に加え、嵐位行列を台に集め、真中の2列
をj11重列の前に′Hき次式を得る。
Aブロック  Bブロック  KJ  K2  CI 
02G?+JKブロツク  Cブロック このHか倍長5bEC−DbED  R8符号のパリテ
ィ検査行列であり、d−3であることは明らかである。
したがうて、2重誤りによつて嵐−輪りのシンドローム
を生ずることはない。
また、1デイジツトがbビット、符号長n” (2h+
2)×b×2ビットとなり、b−4のときn−144ビ
ツトの(144,128)符号が構成できる0本発明と
同様のハ0リティ横!行列を用いる符号で従来知られて
いるのはbsI+4.n−136ビツトの(136,1
20)符号である。また、ブロックの多いモジ1う構成
のものか知られている。
つぎに復号法について述べる。情報ディジットを式(8
)の下に示したように、ブロック A、 B、 K、 
Cのように分ける。
チェックディジット C1,C2,03,C4を用いて
S、麿CI 十C2,S、 =C3,St舖C4((1
)とおくと、Sl、、S、、Sz  は5bEC;−D
bED  R6符号のシンドロームと同様に扱うことが
できる。まず、Cl−C2−+3−C4−0のとき誤り
は生じていない、つぎに、ブロックに、Cの崖−誤りを
検出して訂正する。これは、例えばCl−02−03≠
0.04−0のとSK+Klジットを大きさatで訂正
するという方法を用いれば良い。
つぎに、C1φOAND  02≠OでA、 Bブロッ
ク悶、C1とC2,に2とC4の2重誤りを検出する。
そして、Z=S+’ 十So Sl≠0で誤りを検出す
る。Z≠0でA、 Bそれぞれのブロック内の2重誤り
か検出されることは前に述べた通りである。
−例として、Aブロック内とKlの誤りは、CAma’
 十a” 、C2ma’、+3−Sl ma’ aj+
12b 、C4−51ma’ a’jとなりこのとき2
≠0となる。
同様にして全ての2重誤りは(C1≠Q  AND  
C2≠0)OR(Z≠0)によりて検出される。(詳細
は省略する。) ざらに、上記以外の場合で Z = Sr” +Ss 
Slのとき、A、8両ブロックの誤りが検出され、誤り
位置X、−LSI/S−2誤りの大きさY+  −5o
によって誤りを訂正する。C1−〇のときA70ツク、
at−Oのとき日ブロックの誤りとなる。
以上の復号アルゴリズムをまとめると図1となる。
つぎに、倍長5bEC−DbED  R9符号復号M(
その1)を藁2図に示す。
実線はビット幅かb、点線はヒツト幅1ビットの<@号
である。+ 3.4はExclusive  OR回路
、ROM  VE  5はベクトル表現の元を指数表現
に変操するROM、回路 2はパターン一致による誤り
位置検出回路であり、詳細を藁3図に示す、MU6は加
算a銘であり、指数表現の元の加算を求める回路である
Io  7は1の補数を求める回路であり、Mυ 6と
組合せて、元の除算を行うためのものである。CI  
8は一致検出r!:A路、ZDI4は全て零検出回路で
ある。
さて、Cl−C2−+3−C4−0のとIOR+の出力
はOであり、これを反転して誤りなしの信号とする1回
2g2によりブロックに、Cの誤り位置を求め、+ 3
で誤りの大きさを求めて回路 18で誤りを訂正する。
そして、+ 4でS ■CI +02を求めるからMυ
 6の出力Sr /So tfi誤り位1x+ となる
。誤りの大きさはS、−Y、 である、CI  8の出
力はZ!S−+S)s、swQのときlとなるので、こ
れを反転した信号と、C1すOAND  C2+&Oの
信号、A、 Bブロック内の嵐−誤りのときS、、S、
、Sユは非零なので、回路 15の出力信号の3つを回
路 10でORをとると誤り検出信号となる。これを反
転して、A、 Bブロックの誤り訂正信号として、回路
 2の出力か零のときのみ−h作させろようにして、A
NDllに信号を送り、A、 Bプロツク内胤−誤りを
訂正するために、大きさS。
をANDllより出力するようにする。C1か零のとき
AND  13.01か非零のときAND  +2がそ
れぞれ動作し、誤りの大きさS、を送り、誤り位置X、
をもとにブロックA、 Bの単−誤りを訂正する。
71!、2121の回路 2はパターン一致による誤り
位置横出回g8である。これは例ば、K1ディジットの
誤りはCl−C2−C5φ0.C4−0によって検出す
る。策3図にこの回路を示す。
つぎに、倍長5bEC−DbED  R99重復号M(
その2)をM4図に示す。
1rllにおけるz−s、”+s。SLの判定を、並列
に、ヒツト位置iにおいて、S0αi、S、  AND
  S、  αj−5L を判定するようにしている。
回路1,2.3等は藁2図と同じである。回路 4でS
。a’ xs(、回路 5でS、 12’ wsz  
を判定し、両方成立すれば回IS  6よりA、 8両
ブロックに誤り位置信号を出力する。誤りの大きさS、
はC1≠0のときブロックAに、at−Oのときはブロ
ックBに送られて、誤り位置信号の出力されている箇所
を訂正する。
回路 10の出力が1で、かつ回路 11の出力か1の
ときブロックA、 Bの訂正か行われる。したかって回
1g 12より誤り訂正信号が出力される。
以上の復−%Iにおいて、A、8両ブロックの単−誤り
か同じ判定式Z−6r”十S。St (またはS。a’
−Sr  AND  S、 cR’ m53)で検出さ
れるので復号凹かNjllになる。
【図面の簡単な説明】
第1図は倍長5bEC−DbED  RS符号の復号ア
ルゴリズム1r21i1!+!倍長5bEC−DbED
  RSE4+7)41−%W(そのl)2:バターシ
一致による鎮り仮置検出回路5:元のベクトル表現を指
数表現に変操するROM6:加算回R(元の積を求める
回路) 8ニ一致回路 !31i!+はパターン一致による誤り位置検出回路(
Klディリットの填合)1X42Iは倍長5bEC−D
bED  R9符!1)41%!(そ(F)2)” S
a L2’ −Sr  を判定する回路5 : S、 
 a’ w+s2  を判定するOVg11図

Claims (1)

  1. 【特許請求の範囲】 1、リード・ソロモン符号のパリティ行列の上部一列に
    11・・・1と00・・・0を加えて得られるパリティ
    検査行列と等価なパリティ検査行列を用いて、GF(2
    ^b)の元のとき、1ディジットをbビットとし、符号
    長をn=(2^b+2)×b×2ビットとすることを特
    徴とする倍長単一誤り訂正2重誤り検出リード・ソロモ
    ン符号の復号器。 2、チェックディジットC1、C2、C3、C4からシ
    ンドロームS_0、S_1、S_2を求め、判定式Z=
    S_1^2+S_0S_2が零のとき単一誤り、非零の
    とき2重誤りを検出することを主要な誤り判定方法とす
    ることを特徴とする特許請求範囲の第一項記載の倍長単
    一誤り訂正2重誤り検出リード・ソロモン符号の復号器
    。 3、判定式Z=S_1^2+S_0S_2と等価なもの
    として、並列にディジット位置α^iにおいて、S_0
    α^i=S_1ANDS_1α^i−S_2が真のとき
    、単一誤り、偽のとき2重誤りを検出することを主要な
    誤り判定方法とすることを特徴とする特許請求範囲の第
    一項記載の倍長単一誤り訂正2重誤り検出リード・ソロ
    モン符号の復号器。 4、符号をA、B、K、Cのブロックに分け、ブロック
    A、Bのそれぞれにおいて、原理的にパリティ検査行列
    の第2、3、4行がリード・ソロモン符号を形成するよ
    うにし、両ブロックの誤り位置検出は同じ判定式を用い
    ることにより復号器を簡単にすることを特徴とする第一
    項、第二項、および第三項記載の倍長単一誤り訂正2重
    誤り検出リード・ソロモン符号の復号器。
JP59247822A 1984-11-22 1984-11-22 倍長単一誤り訂正2重誤り検出リ−ド・ソロモン符号の復号器 Granted JPS61126826A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59247822A JPS61126826A (ja) 1984-11-22 1984-11-22 倍長単一誤り訂正2重誤り検出リ−ド・ソロモン符号の復号器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59247822A JPS61126826A (ja) 1984-11-22 1984-11-22 倍長単一誤り訂正2重誤り検出リ−ド・ソロモン符号の復号器

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP5090845A Division JPH0828672B2 (ja) 1993-03-25 1993-03-25 倍長単一誤り訂正2重誤り検出リード・ソロモン符号の復号器

Publications (2)

Publication Number Publication Date
JPS61126826A true JPS61126826A (ja) 1986-06-14
JPH0426253B2 JPH0426253B2 (ja) 1992-05-06

Family

ID=17169174

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59247822A Granted JPS61126826A (ja) 1984-11-22 1984-11-22 倍長単一誤り訂正2重誤り検出リ−ド・ソロモン符号の復号器

Country Status (1)

Country Link
JP (1) JPS61126826A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010122828A (ja) * 2008-11-18 2010-06-03 Fujitsu Ltd 誤り判定回路及び共有メモリシステム

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5432240A (en) * 1977-08-15 1979-03-09 Ibm Error correcting unit
JPS5569858A (en) * 1978-11-20 1980-05-26 Nippon Telegr & Teleph Corp <Ntt> Error detection and correction system
JPS5710557A (en) * 1980-06-20 1982-01-20 Sony Corp Error correcting method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5432240A (en) * 1977-08-15 1979-03-09 Ibm Error correcting unit
JPS5569858A (en) * 1978-11-20 1980-05-26 Nippon Telegr & Teleph Corp <Ntt> Error detection and correction system
JPS5710557A (en) * 1980-06-20 1982-01-20 Sony Corp Error correcting method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010122828A (ja) * 2008-11-18 2010-06-03 Fujitsu Ltd 誤り判定回路及び共有メモリシステム

Also Published As

Publication number Publication date
JPH0426253B2 (ja) 1992-05-06

Similar Documents

Publication Publication Date Title
CA1265253A (en) Self-checking error-correcting encoder/decoder
KR100833600B1 (ko) 에러 정정 회로, 그 방법 및 상기 회로를 구비하는 반도체메모리 장치
US8239740B2 (en) Circuit and technique for reducing parity bit-widths for check bit and syndrome generation for data blocks through the use of additional check bits to increase the number of minimum weighted codes in the hamming code H-matrix
US5367478A (en) Mutual division circuit
TW345781B (en) Error detection scheme for ARQ systems
JPS6041770B2 (ja) エラ−・チェック修正システム
JPS6095640A (ja) 誤り訂正方法及び装置
WO2002035708A3 (en) Method for detecting errors on parallel links
JPS61126826A (ja) 倍長単一誤り訂正2重誤り検出リ−ド・ソロモン符号の復号器
JPS6129945A (ja) 符号誤り訂正方法
JPS6113715A (ja) 2段符号化された符号の復号装置
US20140075272A1 (en) Device and method for testing a circuit to be tested
KR100253043B1 (ko) 에러 정정 방법 및 정정 회로
JP2732862B2 (ja) データ伝送試験装置
JP3248098B2 (ja) シンドローム計算装置
US11722153B2 (en) Correction of bit errors
JPH0629865A (ja) 倍長単一誤り訂正2重誤り検出リード・ソロモン符号 の復号器
KR20000062472A (ko) 에러 검출 장치 및 그 방법
JPS6129947A (ja) 符号誤り訂正方式
JP2578740B2 (ja) 誤り訂正方法
JP2599001B2 (ja) 誤り訂正処理回路
Bhaumik et al. Null boundary 90/150 cellular automata for multi-byte error correcting code
JPS5842892B2 (ja) エラ−訂正装置
SU951740A2 (ru) Устройство дл исправлени ошибок в дискретной информации
JPS607544A (ja) ランダム多重訂正復号化回路方式